CN102290440A - 晶体管及其制造方法 - Google Patents

Abstract

一种晶体管及其制造方法。上述晶体管包括栅极、有源层堆叠结构、介电层、源极以及漏极。栅极位于介电层的第一表面上。有源层堆叠结构包括第一有源层与第二有源层位于介电层的第二表面上。源极与漏极位于介电层的第二表面上，且分别位于有源层堆叠结构两侧，并分别延伸至有源层堆叠结构的第一有源层与第二有源层之间。

Description

晶体管及其制造方法

技术领域

本发明涉及一种晶体管及其制造方法。

背景技术

氧化物晶体管元件具有优异的元件特性、极佳的均匀性以及适用于大面积且低温工艺的特性，使得各个厂商纷纷投入该领域的研发，然而氧化物晶体管虽然具有优异的元件特性，但因为材料系统的关系，容易受到外界环境以及工艺所影响，一般常见的在于反交叠型(Inverted stagger)结构或是共平面(coplanar)型结构的氧化物晶体管元件的源极与漏极在制作时，因电极蚀刻时同时对于沟道也会造成伤害，使得元件稳定性不佳。一般常见的解决方法是在源极与漏极的导电层沉积之前，在有源层的表面上先覆盖一层沟道保护层(channel protection layer)，如美国专利第6653159号，以保护有源层，避免其遭受蚀刻的破坏。另一种方法，则是在源极与漏极蚀刻之后透过弱酸将有源层表面受损的区域移除。

发明内容

本发明提出一种晶体管，包括栅极、有源层堆叠结构、介电层以及源极与漏极。栅极位于介电层的上述第一表面上。有源层堆叠结构包括第一有源层与第二有源层，位于介电层的第二表面上。源极与漏极位于介电层的第二表面上，且分别位于有源层堆叠结构两侧，并分别延伸至有源层堆叠结构的第一有源层与第二有源层之间。

本发明再提出一种晶体管的制造方法，包括于基板上形成栅极，接着，在栅极与基板上形成介电层。于介电层上形成有源层堆叠结构的第一有源层。于第一有源层与介电层上形成源极与漏极，分别覆盖上述第一有源层两侧，其中在源极与漏极之间具有间隙，露出第一有源层。于间隙中以及部分上述源极与上述漏极上形成有源层堆叠结构的第二有源层。

本发明又提出一种晶体管的制造方法，包括于基板上形成有源层堆叠结构的第一有源层，在第一有源层与基板上形成源极与漏极分别覆盖第一有源层两侧，其中源极与漏极之间具有间隙，暴露出第一有源层。于间隙以及部分源极与漏极上形成有源层堆叠结构的第二有源层。于源极、漏极、第二有源层与基板上形成介电层。于介电层上形成栅极。

为让本发明的上述特征能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

附图说明

图1A至1E是依照本发明实施例所绘示的一种具有反交叠型结构的半导体氧化物晶体管的有源矩阵有机发光二极管显示器的制造方法流程剖面示意图。

图2A至2C是依照本发明实施例所绘示的一种反交叠型结构的半导体氧化物晶体管的制造方法流程剖面示意图。

图3A至3C是依照本发明实施例所绘示的另一种反交叠型结构的半导体氧化物晶体管的制造方法流程剖面示意图。

图4A至4C是依照本发明实施例所绘示的一种共平面结构型的半导体氧化物晶体管的制造方法流程剖面示意图。

图5A至5C是依照本发明实施例所绘示的另一种共平面结构型的半导体氧化物晶体管的制造方法流程剖面示意图。

图6A至6C是依照本发明实施例所绘示的另一种共平面结构型的半导体氧化物晶体管的制造方法流程剖面示意图。

图7是本发明实验例1、比较例1、2、3的半导体氧化物晶体管在较大的饱和电流Id以及电压Vg(Id＝80μA；Vg＝20V)下进行测试的电性表现。

图8是本发明实验例1与比较例1的半导体氧化物晶体管在一般条件(Id＝6μA；Vg＝10V)下进行测试的电性表现。

图9是本发明实验例1的半导体氧化物晶体管在施加应力(stress)前后的电性表现。

图10为图1A至1C的反交叠型结构的半导体氧化物晶体管的制造方法流程图。

图11为图4A至4C的反交叠型结构的半导体氧化物晶体管的制造方法流程图。

附图标记说明

10：基板

20：栅极

30：介电层

30a、30b、62c：表面

40：源极

50：漏极

60：有源层堆叠结构

62、64：有源层

62a、62b：部分

62d：侧壁

66、68：间隙

64a、64b：延伸部

70：沟道

80：保护层

88、90：表面处理

92：接触窗

100a～100f：半导体氧化物晶体管

102：接触窗开口

104、110：电极层

106：绝缘层

108：有机发光层

120～170、220～270：步骤

具体实施方式

图1A至1E是依照本发明实施例所绘示的一种具有反交叠型(InvertedStagger)结构的半导体氧化物晶体管的有源矩阵有机发光二极管(ActiveMatrix Organic Light Emitting Diode，AMOLED)显示器的制造方法流程剖面示意图。图10为图1A至1C的反交叠型结构的半导体氧化物晶体管的制造方法流程图。

请参照图1A与图10，进行步骤120，在基板10上形成栅极20。接着，进行步骤130，在栅极20与基板10上形成介电层30，再进行步骤140，在介电层30上形成第一有源层62。其后，进行步骤150，在第一有源层62上形成源极40以及漏极50。源极40以及漏极50彼此分隔且具有间隙66。需说明的是，源极40以及漏极50可互换。在一情况下，标记40所表示的构件作为源极；标记50所表示的构件作为漏极；而在另一情况下，标记40所表示的构件作为漏极；标记50所表示的构件作为源极。

之后，进行步骤155，选择性进行表面处理工艺88，以使第一有源层62的组成配比更稳定。表面处理工艺88例如是等离子体工艺。等离子体工艺包括氢等离子体工艺、含氢离子等离子体工艺或含氧离子的等离子体工艺。

其后，请参照图1B与图10，进行步骤160，在基板10上形成第二有源层64。第二有源层64覆盖源极40以及漏极50并且填入于间隙66之中，与第一有源层62的上表面62c电性连接。第一有源层62与第二有源层64构成有源层堆叠结构60，第二有源层64中填入于间隙66之中的部分为第二有源层64的延伸部64a，其位于源极40以及漏极50之间，作为晶体管的沟道70。

之后，请参照图1C，进行步骤170，在基板10上形成保护层80，以覆盖基板10上的介电层30、源极40、漏极50以及有源层堆叠结构60，完成半导体氧化物晶体管100a、100b的制作。

上述方法所形成的半导体氧化物晶体管100a、100b的栅极20位于介电层30的第一表面30a上，有源层堆叠结构60则位于介电层30的第二表面30b上。有源层堆叠结构60包括第一有源层62与第二有源层64。第二有源层64包括延伸部64a，其与第一有源层62的上表面62c接触。源极40以及漏极50在有源层堆叠结构60周围并且延伸到有源层堆叠结构60的第一有源层62与第二有源层64之间，而且源极40以及漏极50之间的有源层堆叠结构60作为沟道70。基板10相对于介电层的第一表面30a而覆盖栅极20与介电层30。保护层80相对于介电层30的第二表面30b而覆盖有源层堆叠结构60、源极40、漏极50与介电层30。

请参照图1D，上述的晶体管100a的漏极50可以透过接触窗92来与相邻的晶体管100b的栅极20电性连接。

上述方法所形成晶体管可以依据实际的需要来加以应用。例如可以应用于有机发光二极管等。

请参照图1D，在形成保护层80之后，在保护层80中形成接触窗开口102，接着，在保护层80上形成电极层104，电极层104还填入于接触窗开口102与晶体管100b的漏极50电性连接。电极层104作为像素电极(pixelelectrode)。之后，在电极层104周围形成绝缘层106。然后，请参照图1E，在电极层104上形成有机发光层108以及电极层110。图案化电极层104与电极层110的方法例如是光刻蚀刻。

图2A至2C是依照本发明实施例所绘示的一种反交叠型结构的半导体氧化物晶体管的制造方法流程剖面示意图。

请参照图2A，依照上述的方法形成栅极20、介电层30、第一有源层62以及源极40以及以间隙66相隔开的漏极50。同样地，可以选择性进行上述的表面处理工艺88，以使第一有源层62的组成配比更稳定。

接着，请参照图2B，将间隙66所裸露的第一有源层62移除，形成更深的间隙68。移除的方法例如是以源极40以及漏极50作为蚀刻掩模，透过干式蚀刻法或湿式蚀刻法来蚀刻移除。蚀刻之后，间隙68将第一有源层62分成两部分62a、62b且暴露出介电层30。被留下来的第一有源层62与源极40以及与漏极50重叠，其可以作为浓掺杂层，例如是n+层或p+层，以作为欧姆接触层，降低接触阻值，提升元件的特性。

之后，请参照图2C，在基板10上形成第二有源层64。第二有源层64覆盖源极40以及漏极50并且填入于间隙68之中，与第一有源层62电性连接。第一有源层62与第二有源层64同样构成有源层堆叠结构60。第二有源层64中填入于间隙68之中的部分为第二有源层64的延伸部64b，其位于源极40以及漏极50之间，作为晶体管的沟道70。

之后，在基板10上形成保护层80，以覆盖基板10上的介电层30、源极40以及漏极50以及有源层堆叠结构60。

上述方法所形成的半导体氧化物晶体管100c与上述半导体氧化物晶体管100a或100b相似，其栅极20位于介电层30的第一表面30a上，有源层堆叠结构60位于介电层30的第二表面30b上。基板10相对于介电层的第一表面30a而覆盖栅极20与介电层30。保护层80相对于介电层30的第二表面30b而覆盖有源层堆叠结构60、源极40、漏极50与介电层30。有源层堆叠结构60包括第一有源层62与第二有源层64。惟，第一有源层62分成两部分62a、62b，且第二有源层64的延伸部64b还向下延伸而与第一有源层62的侧壁62d接触。

图3A至3C是依照本发明实施例所绘示的一种反交叠型结构的半导体氧化物晶体管的制造方法流程剖面示意图。

请参照图3A，依照上述的方法形成栅极20、介电层30、第一有源层62以及源极40以及漏极50。源极40与漏极50之间以间隙66相隔开。同样地，可以选择性进行上述的表面处理工艺88，以使第一有源层62的组成配比更稳定。

接着，请参照图3B，依照上述的方法将间隙66所裸露的第一有源层62移除，形成更深的间隙68。之后，进行另一表面处理工艺90。表面处理工艺90例如是等离子体工艺。等离子体工艺包括氢等离子体工艺、含氢离子等离子体工艺或含氧离子的等离子体工艺。在实施例中，第二有源层64的材料为氧化锌，以氢等离子体工艺或是含氢离子等离子体工艺处理之后，可以提升氧化锌的导电性。

之后，请参照图3C，依照上述的方法于基板10上形成第二有源层64。第二有源层64覆盖源极40以及漏极50并且填入于间隙68之中，与第一有源层62电性连接。第一有源层62与第二有源层64构成有源层堆叠结构60。源极40以及漏极50之间的有源层堆叠结构60为晶体管的沟道70。

之后，在基板10上形成保护层80，以覆盖基板10上的顶层。在此例中，所述的顶层包括介电层30、源极40以及漏极50以及有源层堆叠结构60。

上述方法所形成的半导体氧化物晶体管100d的结构与上述半导体氧化物晶体管100c的结构相同，在此不再赘述。

图4A至4C是依照本发明实施例所绘示的一种共平面结构型的半导体氧化物晶体管的制造方法流程剖面示意图。图11为图4A至4C的共平面型结构的半导体氧化物晶体管的制造方法流程图。

请参照图4A与图11，进行步骤220，在基板10上形成第一有源层62。其后，进行步骤230，在第一有源层62上形成源极40以及漏极50。源极40以及漏极50彼此分隔且具有间隙66。之后，进行步骤235，选择性进行表面处理工艺88，以使第一有源层62的组成配比更稳定。表面处理工艺88例如是等离子体工艺。等离子体工艺包括氢等离子体工艺、含氢离子等离子体工艺或含氧离子的等离子体工艺。

其后，请参照图4B与图11，进行步骤240，在基板10上形成第二有源层64。第二有源层64覆盖源极40以及漏极50，并且填入于间隙66之中，与第一有源层62电性连接。在此将第一有源层62中填入于间隙66之中的部分称为延伸部64a，其位于源极40以及漏极50之间，作为晶体管的沟道70。换言之，第一有源层62与第二有源层64构成有源层堆叠结构60。源极40以及漏极50在有源层堆叠结构60周围并且延伸到有源层堆叠结构60之中，源极40以及漏极50之间的有源层堆叠结构60为晶体管的沟道70。

之后，请参照图4C与图11，进行步骤250，在源极40、漏极50、第一有源层62以及基板10上形成介电层30。接着，进行步骤260，在介电层30上形成栅极20。其后，进行步骤270，在基板10上形成保护层80，以覆盖基板10上的介电层30以及栅极20。

上述方法所形成的半导体氧化物晶体管100e的栅极20位于介电层30的第二表面30b上，有源层堆叠结构60位于介电层30的第一表面30a上。有源层堆叠结构60包括第一有源层62与第二有源层64。第二有源层64包括延伸部64a，其与第一有源层62的上表面62c接触。源极40以及漏极50在有源层堆叠结构60周围并且延伸到有源层堆叠结构60的第一有源层62与第二有源层64之间，而且源极40以及漏极50之间的有源层堆叠结构60为沟道70。基板10相对于介电层的第一表面30a而覆盖有源层堆叠结构60、源极40、漏极50与介电层30。保护层80相对于介电层30的第二表面30b而覆盖栅极20与介电层30。

图5A至5C是依照本发明实施例所绘示的另一种共平面结构型的半导体氧化物晶体管的制造方法流程剖面示意图。

请参照图5A，依照上述方法于基板10上形成第一有源层62以及源极40以及彼此分隔且具有间隙66的漏极50。同样地，其后，可以选择性进行表面处理工艺88，以使第一有源层62的组成配比更稳定。

接着，请参照图5B，将间隙66所裸露的第一有源层62移除，形成更深的间隙68。间隙68将第一有源层62分成两部分62a、62b且暴露出介电层30。移除的方法可以采用上述的方法，在此不再赘述。

之后，请参照图5C，在基板10上形成第二有源层64。第二有源层64覆盖源极40以及漏极50并且填入于间隙68之中，与第一有源层62电性连接。第一有源层62与第二有源层64构成有源层堆叠结构60。第二有源层64中填入于间隙68之中的部分为第二有源层64的延伸部64b，其位于源极40以及漏极50之间，作为晶体管的沟道70。

之后，在基板10上形成介电层30，接着于介电层30上形成栅极20。其后，在基板10上形成保护层80，以覆盖基板10上的介电层30以及栅极20。

上述方法所形成的半导体氧化物晶体管100f与半导体氧化物晶体管100e相似，其栅极20位于介电层30的第二表面30b上，有源层堆叠结构60位于介电层30的第一表面30a上。基板10相对于介电层的第一表面30a而覆盖有源层堆叠结构60、源极40、漏极50与介电层30。保护层80相对于介电层30的第二表面30b而覆盖栅极20与介电层30。有源层堆叠结构60包括第一有源层62与第二有源层64。惟，第一有源层62分成两部分62a、62b，且第二有源层64的延伸部64b更向下延伸而与第一有源层62的侧壁62d接触。

图6A至6C是依照本发明实施例所绘示的另一种共平面结构型的半导体氧化物晶体管的制造方法流程剖面示意图。

请参照图6A，依照上述方法于基板10上形成第一有源层62以及源极40以及漏极50。源极40以及漏极50彼此分隔且具有间隙66。同样地，其后，可以选择性进行表面处理工艺88，以使第一有源层62的组成配比更稳定。

接着，请参照图6B，将间隙66所裸露的第一有源层62移除，形成更深的间隙68。之后，进行表面处理工艺90。表面处理工艺如上所述，在此不再赘述。

之后，请参照图6C，在基板10上形成第二有源层64。第二有源层64覆盖源极40以及漏极50并且填入于间隙68之中，与第一有源层62电性连接。第一有源层62与第二有源层64构成有源层堆叠结构60，第二有源层64中填入于间隙68之中的部分为延伸部64b，其位于源极40以及漏极50之间，作为晶体管的沟道70。

之后，在基板10上形成介电层30，接着于介电层30上形成栅极20。其后，在基板10上形成保护层80，以覆盖基板10上的介电层30以及栅极20。

上述方法所形成的半导体氧化物晶体管100g的结构与上述半导体氧化物晶体管100f的结构相同，在此不再赘述。

上述基板10例如是硬式基板或是软式基板。玻璃基板、硅晶片基板、金属基板。软性基板的材料例如是塑胶基板或金属箔(Metal Foil)。塑胶基板的材料例如是聚乙烯对苯二甲酸酯(polyethylene terephthalate，PET)、聚二甲酸乙二醇酯(polyethylene naphthalate，PEN)、聚酯(polyester，PES)、聚甲基丙烯酸甲酯(polymethylmethacrylate，PMMA)、聚碳酸酯(polycarbonate，PC)或聚酰亚胺(polyimide，PI)。

栅极20的材料例如是Au、Ag、Cu、Ni、Cr、Ti、Al、Pt、Pd金属或其合金，或是前述材料所形成的堆叠结构例如是钛/铝/钛所组成的堆叠结构或是钼/铝所组成的堆叠结构。栅极20的形成方法例如是以物理气相沉积(Physical vapor deposition，PVD)、化学气相沉积(Chemical vapor deposition，CVD)、溶液态工艺沉积(Solution-processed deposition)、电镀沉积(Electroplating deposition)或无电镀沉积(Electroless plating deposition)，或其他类似的方法所形成的未图案化的薄膜，再经由图案化工艺例如是光刻与蚀刻工艺形成。栅极20的形成方法也可以例如以喷墨印刷沉积方式，在低温下直接形成已图案化的薄膜。

上述介电层30可以是单层或是多层结构。介电层30可为无机材料、有机材料或是无机材料与有机材料的混合材料(hybrid)。无机材料例如是氧化硅、氮化硅或是氮氧化硅。有机材料例如聚乙烯吡咯烷酮(Polyvinylprrolidone，PVP)、聚亚酰胺(PI)、聚乙烯酚(Polyvinyl phenol)、聚苯乙烯(PS)、压克力或环氧树脂。介电层30的形成方法可以采用化学气相沉积法、旋镀或是涂布等方法。

上述源极40以及漏极50的形成方法例如是先形成一层导电材料层，然后，再将其图案化。导电材料层的材料例如是金属或是透明导电氧化物。金属例如是金、银、铝、铜、铬、镍、钛、铂、钯或前述材料的合金，或是前述材料所形成的堆叠结构例如是钛/铝/钛所组成的堆叠结构或是钼/铝所组成的堆叠结构。导电材料层的形成方法包括进行物理气相沉积工艺，物理气相沉积工艺例如是溅镀工艺或是蒸镀工艺。导电材料层的厚度例如是100-300nm。图案化的方法例如是光刻与蚀刻法。在另一实施例中，源极与漏极的形成方法也可以直接形成图案化的导电层，例如是以喷墨工艺来施行。

第一有源层62的材料与第二有源层64的材料可以是氧化物半导体。此处所述的氧化物半导体层只是一个通称，其电阻率可以在10^-2至10¹⁸Ω-cm之间，也就是，可以是绝缘体、半导体或是导体，并不以半导体为限。氧化物半导体层的组成由二元或二元以上的过渡金属与氧，例如是二元到五元的过渡金属与氧所构成。氧化物半导体层的材料例如是IZO(In-Zn-O)、GZO(Ga-Zn-O)、ZnO、GaO、IGZO(In-Ga-Zn-O)或ATZO(Al-Sn-Zn-O)等材料。第一有源层62与第二有源层64的氧化物半导体层的组成可以相同或是相异。在一实施例中，第一有源层62的氧化物半导体层与第二有源层64的氧化物半导体层的组成相同且组份比相同。在另一实施例中，第一有源层62的氧化物半导体层与第二有源层64的氧化物半导体层的组成相同但组份比不同，例如是第一有源层62与第二有源层64同样是由IGZO所构成，但是第一有源层62的组份比为In∶Ga∶Zn∶O＝1∶1∶1∶4，第二有源层64的组份比为In∶Ga∶Zn∶O＝2∶1∶1∶7。形成组成相同但组份比不同氧化物半导体层的方法可以通过沉积工艺条件的调变，例如是含氧量来达成。第一有源层62与第二有源层64的形成方法例如是可以采用物理气相沉积法(PVD)，如溅镀法、蒸镀法或离子束镀膜法或是化学气相沉积法(CVD)。第一有源层62与第二有源层64的厚度可以依照实际的需要而定，可以相同或相异。

保护层80可以避免元件暴露于大气之中遭受水气、氧气的侵袭或在后续的过程中遭受蚀刻的破坏。保护层80的材料可以是单层或是多层结构。保护层80可为无机材料、有机材料或是无机材料与有机材料的混合材料(hybrid)。无机材料例如是氧化硅、氮化硅或是氮氧化硅。有机材料例如聚乙烯吡咯烷酮(Polyvinylprrolidone，PVP)、聚亚酰胺(PI)、聚乙烯酚(Polyvinylphenol)、聚苯乙烯(PS)、压克力或环氧树脂。保护层80的形成方法可以采用化学气相沉积法、旋镀或是涂布等方法。

电极层104与电极层110例如是透明导电氧化物薄膜、透明金属薄膜或是透明纳米碳管(CNT)。透明导电氧化物例如是铟锡氧化物(Indium TinOxide，ITO)、铟锌氧化物(Indium Zinc Oxide，IZO)、掺铝氧化锌(Aluminumdoped zinc oxide，AZO)或是其他透明导电材料。透明金属薄膜例如是金、银、铝、铜、铬、镍、钛、铂、钯或前述材料的合金等。电极层104与电极层110的形成方法包括溅镀工艺或旋镀工艺(spin-coating)。电极层104与电极层110的厚度例如是约为100至500纳米(nm)。

有机发光层108的材料例如适于发出红、蓝、绿或其他单色光的有机材料。

在以上的实施中仅以图1D-1E来说明晶体管应用于有机发光二极管显示器，然上述方法所形成晶体管均可以应用于有机发光二极管等。

实验例1

制作图1B的半导体氧化物晶体管。其中栅极以及源极与漏极均是以溅镀方法形成的100nm的MoW。介电层是以化学气相沉积方法形成的150nm的氮化硅。源极与漏极下方的有源层是以溅镀方法形成的50nm的IGZO(In∶Ga∶Zn∶O＝1∶1∶1∶4)。源极与漏极上方的有源层是以溅镀方法形成的100nm的IGZO(In∶Ga∶Zn∶O＝2∶1∶1∶7)。

之后，在不同的条件下进行电性测试。在较大的饱和电流Id以及电压Vg(Id＝80μA；Vg＝20V)下进行测试的结果如图7所示。在一般条件下(Id＝6μA；Vg＝10V)进行测试的结果则如图8所示。图9则是实验例1所形成的半导体氧化物晶体管在施加应力(stress)前后电性的测试结果。

比较例1

以相同实验例1的方法制造半导体氧化物晶体管，但，源极与漏极上方不形成有源层。

比较例2

以相同实验例1的方法制造半导体氧化物晶体管，但，源极与漏极下方的有源层改变为100nm的IGZO(In∶Ga∶Zn∶O＝1∶1∶1∶4)，且源极与漏极上方不形成有源层。

比较例3

以相同实验例1的方法制造半导体氧化物晶体管，但，源极与漏极下方的有源层改变为200nm的IGZO(In∶Ga∶Zn∶O＝1∶1∶1∶4)，且源极与漏极上方不形成有源层。

由图7、8的结果显示半导体氧化物晶体管应用于OLED时，元件的寿命大于3年。而由图9的结果显示：时间经过2×10⁵秒之后，起始电压仅飘移0.005V，表示元件具有良好的稳定性。

由实验例1与比较例1-3的结果显示：采用两层有源层的半导体氧化物晶体管比采用单层有源层的半导体氧化物晶体管具有优选的电性。再者，实验例1与比较例3的结果显示：虽然实验例1的两层有源层的总厚度小于比较例3单层的有源晶体管厚度，但是，实验1的半导体氧化物晶体管的电性仍优于比较例3，此结果表示电性的提升并非单纯因为厚度增加所造成，本发明采有源层堆叠对元件的电性有正面提升的作用。

综合以上所述，本发明实施例的半导体氧化物晶体管，采用有源层堆叠结构，不需使用沟道保护层或酸液处理，即可提高元件的稳定性。

虽然本发明已以实施例披露如上，然其并非用以限定本发明，任何所属技术领域中普通技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视权利要求所界定为准。

Claims (28)

1.一种晶体管，包括：

介电层，包含第一表面及第二表面；

栅极，位于上述介电层的上述第一表面上；

有源层堆叠结构，位于上述介电层的上述第二表面上，上述有源层堆叠结构包括第一有源层与第二有源层；以及

源极与漏极，位于上述介电层的上述第二表面上，且分别位于上述有源层堆叠结构两侧，并分别延伸至上述有源层堆叠结构的上述第一有源层与上述第二有源层之间。

2.如权利要求1所述的晶体管，其中上述有源层堆叠结构的上述第二有源层还包括延伸部，分隔上述源极与上述漏极，且与上述第一有源层接触。

3.如权利要求1所述的晶体管，还包括基板，相对于上述介电层的上述第一表面而覆盖上述栅极与上述介电层。

4.如权利要求1所述的晶体管，还包括基板，相对于上述介电层的上述第二表面而覆盖上述有源层堆叠结构、上述源极、上述漏极与上述介电层。

5.如权利要求3项中所述的晶体管，还包括保护层，相对于上述介电层的上述第二表面而覆盖上述有源层堆叠结构、上述源极、上述漏极与上述介电层。

6.如权利要求4项中所述的晶体管，还包括保护层，相对于上述介电层的上述第一表面而覆盖上述栅极与上述介电层。

7.如权利要求5或6所述的晶体管，其中上述保护层为单层。

8.如权利要求5或6所述的晶体管，其中上述保护层为堆叠层。

9.如权利要求5或6所述的晶体管，其中上述保护层的材料包括有机材料、无机材料或是有机材料与无机材料的混合材料。

10.如权利要求2所述的晶体管，其中上述第二有源层的上述延伸部还向下延伸，将上述第一有源层分隔成两部分。

11.如权利要求1项中所述的晶体管，其中上述第一有源层的材料包括氧化物半导体。

12.如权利要求1项中所述的晶体管，其中上述第二有源层的材料包括氧化物半导体。

13.如权利要求1所述的晶体管，其中上述第一有源层的组成与上述第二有源层的组成相同。

14.如权利要求1所述的晶体管，其中上述第一有源层的组成的组份比与上述第二有源层的各上述氧化物半导体的组成的组份比相同。

15.如权利要求1所述的晶体管，其中上述第一有源层的组成的组份比与上述第二有源层的各上述氧化物半导体的组成的组份比相异。

16.如权利要求11或12所述的晶体管，其中各上述氧化物半导体层的组成由二元或二元以上的组份所构成。

17.如权利要求1所述的晶体管，其中上述源极与上述漏极其中之一与另一晶体管的栅极电性连接。

18.一种晶体管的制造方法，包括：

于基板上形成栅极；

于上述栅极与上述基板上形成介电层；

于上述介电层上形成有源层堆叠结构的第一有源层；

于上述第一有源层与上述介电层上形成源极与漏极分别覆盖上述第一有源层两侧，在上述源极与上述漏极之间具有间隙，上述间隙暴露出上述第一有源层；以及

形成上述有源层堆叠结构的第二有源层于上述间隙并覆盖部分上述源极与上述漏极。

19.如权利要求18所述的晶体管的制造方法，还包括形成保护层，上述保护层覆盖上述有源层堆叠结构、上述源极、上述漏极与上述介电层。

20.一种晶体管的制造方法，包括：

于基板上形成有源层堆叠结构的第一有源层；

于上述第一有源层与上述基板上形成源极与漏极分别覆盖上述第一有源层两侧，上述源极与上述漏极之间具有间隙，上述间隙暴露出上述第一有源层；

形成上述有源层堆叠结构的第二有源层于上述间隙并覆盖部分上述源极与上述漏极；

于上述源极、上述漏极、上述第二有源层与上述基板上形成介电层；以及

于上述介电层上形成栅极。

21.如权利要求20所述的晶体管的制造方法，还包括形成保护层，上述保护层覆盖上述栅极与上述介电层。

22.如权利要求18或20所述的晶体管的制造方法，还包括在形成上述源极与上述漏极后，移除上述间隙所裸露的上述第一有源层，使上述第一有源层分为两部分。

23.如权利要求22所述的晶体管的制造方法，还包括在移除上述间隙所裸露的上述第一有源层之后，进行表面处理工艺。

24.如权利要求23所述的晶体管的制造方法，其中上述表面处理工艺包括等离子体工艺。

25.如权利要求24所述的晶体管的制造方法，其中上述等离子体工艺包括氢等离子体工艺、含氢离子等离子体工艺或含氧离子的等离子体工艺。

26.如权利要求18或20所述的晶体管的制造方法，还包括对上述间隙暴露出的上述第一有源层进行表面处理工艺。

27.如权利要求26所述的晶体管的制造方法，其中上述表面处理工艺包括等离子体工艺。

28.如权利要求27所述的晶体管的制造方法，其中上述等离子体工艺包括氢等离子体工艺、含氢离子等离子体工艺或含氧离子的等离子体工艺。

Images