CN104659210A - 晶体管结构及其制作方法 - Google Patents

Abstract

本发明是有关于一种晶体管结构及其制作方法。晶体管结构配置于基板上且包括栅极、有机半导体层、栅绝缘层以及图案化金属层。栅绝缘层配置于栅极与有机半导体层之间。图案化金属层具有导电氧化表面，且图案化金属层区分为源极及漏极。有机半导体层的一部分暴露于源极与漏极之间。导电氧化表面直接接触有机半导体层。

Description

晶体管结构及其制作方法

技术领域

本发明是有关于一种半导体结构及其制作方法，特别是有关于一种晶体管结构及其制作方法。

背景技术

有机薄膜晶体管（Organic Thin Film Transistor,OTFT）最大优点在于元件可以在低温下制作、工艺简单化且可大面积制作。由于有机薄膜晶体管是使用有机材料来作为半导体层，因此金属电极需具备较高功函数（work function），以利于载子的传输。高功函数的金属，例如是金、铂、钯或银等的贵金属，其成本较高且加工制作困难度也较高。

由此可见，上述现有的有机薄膜晶体管在结构与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。因此如何能创设一种新型结构的晶体管结构及其制作方法，亦成为当前业界极需改进的目标。

发明内容

本发明的目的在于，克服现有的有机薄膜晶体管存在的缺陷，而提供一种晶体管结构，所要解决的技术问题是使其具有良好的电性效能且成本较低。

本发明的另一目的在于，克服现有的有机薄膜晶体管存在的缺陷，而提供一种晶体管结构的制作方法，用以制作上述的晶体管结构。

本发明的目的及解决其技术问题是采用以下技术方案来实现的。本发明提供了一种晶体管结构，其配置于基板上且包括栅极、有机半导体层、栅绝缘层以及图案化金属层。栅绝缘层配置于栅极与有机半导体层之间。图案化金属层具有导电氧化表面且区分为源极及漏极。有机半导体层的一部分暴露于源极与漏极之间。导电氧化表面直接接触有机半导体层。在本发明的一实施例中，上述的源极与漏极配置于基板上且暴露出基板的一部分。有机半导体层配置于源极与漏极上且覆盖基板的部分。栅绝缘层配置于有机半导体层上且覆盖有机半导体层、源极以及漏极。栅极配置于栅绝缘层上。

在本发明的一实施例中，上述的图案化金属层的材质包括钼、铬、铝、镍、铜或上述金属的合金。

在本发明的一实施例中，上述的导电氧化表面的厚度介于1纳米至100纳米之间。

本发明的晶体管结构的制作方法，其包括以下步骤。对图案化金属层的表面进行表面处理程序，以形成具有导电氧化表面的图案化金属层。图案化金属层区分为源极及漏极。形成栅极、有机半导体层以及栅绝缘层。栅绝缘层配置于栅极与有机半导体层之间。有机半导体层的一部分暴露于源极与漏极之间。导电氧化表面直接接触有机半导体层。

在本发明的一实施例中，上述的表面处理程序包括含氧的等离子体处理程序、含氧的热处理程序、化学氧化程序或电化学氧化处理程序。

在本发明的一实施例中，上述的源极与漏极形成于基板上且暴露出基板的一部分。有机半导体层形成于源极与漏极上且覆盖基板的部分。栅绝缘层形成于有机半导体层上且覆盖有机半导体层、源极以及漏极。栅极形成于栅绝缘层上。

在本发明的一实施例中，上述的导电氧化表面的厚度介于1纳米至100纳米之间。

在本发明的一实施例中，上述的图案化金属层的材质包括钼、铬、铝、镍、铜或上述金属的合金。

本发明的晶体管结构的制作方法，其包括以下步骤。形成金属层于导电氧化层上。对导电氧化层与金属层进行图案化程序，而定义出源极与漏极以及位于源极与漏极上的图案化导电氧化层。形成栅极、有机半导体层以及栅绝缘层。栅绝缘层配置于栅极与有机半导体层之间。有机半导体层的一部分暴露于源极与漏极之间。图案化导电氧化层直接接触有机半导体层。

在本发明的一实施例中，上述的栅极形成于基板上。栅绝缘层形成于栅极上且覆盖栅极与部分基板。有机半导体层形成于栅绝缘层上，且源极与漏极形成于有机半导体层上。

在本发明的一实施例中，上述的源极与漏极形成于基板上且暴露出基板的一部分。有机半导体层形成于源极与漏极上且覆盖基板的部分。栅绝缘层形成于有机半导体层上且覆盖有机半导体层、源极以及漏极。栅极形成于栅绝缘层上。

在本发明的一实施例中，上述的图案化导电氧化层的厚度介于1纳米至100纳米之间。

在本发明的一实施例中，上述的金属层的材质包括钼、铬、铝、镍、铜或上述金属的合金。

借由上述技术方案，本发明晶体管结构及其制作方法至少具有下列优点及有益效果：基于上述，由于本发明的图案化金属层的导电氧化表面或导电氧化层是直接接触有机半导体层，其中导电氧化表面或导电氧化层具有相当程度的导电性，因此可提高载子的注入效率，进而使本发明的晶体管结构具有较佳的电性效能。

上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图,详细说明如下。

附图说明

图1为本发明的一实施例的一种晶体管结构的剖面示意图。

图2A至图2D为本发明的一实施例的一种晶体管结构的制作方法的剖面示意图。

图3为本发明的另一实施例的一种晶体管结构的剖面示意图。

10：基板

100a、100c、100d：晶体管结构

110a、110c、110d：栅极

120a、120c、120d：有机半导体层

130a、130c、130d：栅绝缘层

140：金属层

140a：图案化金属层

141a：导电氧化表面

142a、142c、142d：源极

144a、144c、144d：漏极

150a：导电层

150b：导电氧化层

150c、150d：图案化导电氧化层

T、T’：厚度

具体实施方式

为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效,以下结合附图及较佳实施例，对依据本发明提出的晶体管结构及其制作方法其具体实施方式、结构、特征及其功效，详细说明如后。

图1为本发明的一实施例的一种晶体管结构的剖面示意图。请参阅图1，在本实施例中，晶体管结构100a配置于基板10上且包括栅极110a、有机半导体层120a、栅绝缘层130a以及图案化金属层140a。栅绝缘层130a配置于栅极110a与有机半导体层120a之间。图案化金属层140a具有导电氧化表面141a，且图案化金属层140a区分为源极142a及漏极144a。有机半导体层120a的一部分暴露于源极142a与漏极144a之间。导电氧化表面141a直接接触有机半导体层120a。

更具体来说，如图1所示，本实施例的源极142a与漏极144a配置于基板10上且暴露出基板10的一部分。有机半导体层120a配置于源极142a与漏极144a上且覆盖基板10的部分。栅绝缘层130a配置于有机半导体层120a上且覆盖有机半导体层120a、源极142a以及漏极144a。栅极110a配置于栅绝缘层130a上。为了使栅极110a具有较佳的元件信赖度，本实施例的晶体管结构100a可更包括保护层（未绘示）来覆盖栅极110a与栅绝缘层130a。简言之，本实施例的晶体管结构100a具体化为顶栅极式（topgate）晶体管结构。

特别是，本实施例的图案化金属层140a的材质例如是钼、铬、铝、镍、铜或上述金属的合金。上述材料相对于现有习知的贵金属材料而言具有成本较低的优势。此外，图案化金属层140a的表面经氧化处理程序所形成的导电氧化表面141a的厚度T，较佳地，介于1纳米至100纳米之间。由于本实施例的图案化金属层140a的导电氧化表面141a是直接接触有机半导体层120a，其中导电氧化表面141a具有相当程度的导电性，因此可提高载子的注入效率，进而使本实施例的晶体管结构100a具有较佳的电性效能。

在工艺上，请再参阅图1，首先，将对图案化金属层140a的表面进行表面处理程序，以形成具有导电氧化表面141a的图案化金属层140a。其中，图案化金属层140a可区分为源极142a及漏极144a，且源极142a与漏极144a是形成于基板10上且暴露出基板10的一部分。此处，导电氧化表面141a的厚度T，较佳地，介于1纳米至100纳米之间。图案化金属层140a的材质例如是钼、铬、铝、镍、铜或上述金属的合金。表面处理程序包括含氧的等离子体处理程序、含氧的热处理程序、化学氧化程序或电化学氧化处理程序。其中，含氧的等离子体处理程序所采用的气体例如是氧化二氮（N2O）、二氧化碳（CO2）或氧气（O2）。

之后，形成栅极110a、有机半导体层120a以与门绝缘层130a。如图1所示。有机半导体层120a是形成于源极142a与漏极144a上且覆盖基板10的部分。栅绝缘层形130a形成于有机半导体层120a上且覆盖有机半导体层120a、源极142a以及漏极144a，而栅极110a形成于栅绝缘层130a上。也就是说，栅绝缘层130a配置于栅极110a与有机半导体层120a之间，而有机半导体层120a的一部分暴露于源极142a与漏极144a之间，且导电氧化表面141a直接接触有机半导体层120a。至此，已完成晶体管结构100a的制作。

由于本实施例的图案化金属层140a的材质是采用相对于现有习知贵金属具有成本较低的材料，如钼、铬、铝、镍、铜或上述金属的合金，且透过对图案化金属层140a的表面行氧化处理程序，来形成具有相同程度导电性（即具有高功函数）的导电氧化表面141a。因此，本实施例所形成的晶体管结构100a可透过导电氧化表面141a来提高载子的注入效率，进而使本实施例的晶体管结构100a具有较佳的电性效能。此外，本实施例的晶体管结构100a具有成本较低的优势。

在此必须说明的是，下述实施例沿用前述实施例的元件标号与部分内容，其中采用相同的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参阅前述实施例，下述实施例不再重复叙述。

图2A至图2D为本发明的一实施例的一种晶体管结构的制作方法的剖面示意图。依照本实施例的晶体管结构的制作方法，首先，请参阅图2A，形成栅极110c、有机半导体层120c以及栅绝缘层130c。详细来说，栅极110c形成于基板10上，而栅绝缘层130c形成于栅极110c上且覆盖栅极110c与部分基板10，且有机半导体层120c形成于栅绝缘层130c上。意即，栅绝缘层130c配置于栅极110c与有机半导体层120c之间。

接着，请同时参阅图2A与图2B，形成导电层150a于有机半导体层120c上且对导电层150a的表面进行氧化处理程序，而形成导电氧化层150b。其中，氧化处理包括等离子体氧化、热氧化或化学氧化，但并不以此为限。

之后，请参阅图2C，形成金属层140于导电氧化层150b上，其中导电层150a的材质与金属层140的材质可以相同或不同。当导电层150a的材质与金属层140的材质相同时，则表示导电氧化层150b的材质实质上与金属层140的材质的氧化物相同。此处，金属层140的材质例如是成本相较于现有习知的贵金属较低的钼、铬、铝、镍、铜或上述金属的合金。换言之，导电氧化层150b具体化可能是氧化钼、氧化铬、氧化铝、氧化铜或是上述氧化物的合金，具有相当程度导电性（即具高功函数）的特征。

最后，请再参阅图2D，对导电氧化层150b与金属层140进行图案化程序，而定义出源极142c与漏极144c以及位于源极142c与漏极144c上的图案化导电氧化层150c。此时，源极142c与漏极144c是形成于有机半导体层120c上，而有机半导体层120c的一部分暴露于源极142c与漏极144c之间，且图案化导电氧化层150c直接接触有机半导体层120c。较佳地，图案化导电氧化层150c的厚度T’例如是介于1纳米至100纳米之间。至此，已完成晶体管结构100c的制作，其中晶体管结构100c具体化为底栅极式（bottom gate）晶体管结构。

图3绘示为本发明的另一实施例的一种晶体管结构的剖面示意图。请参阅图3，本实施例的晶体管结构100d与图2D的晶体管结构100c相似，二者主要差异之处在于：本实施例的晶体管结构100d具体化为顶栅极式（top gate）晶体管结构。详细来说，首先，形成金属层（同图2C中的金属层140）及导电层（同图2A中的导电层150a）于基板10上，其中导电层的形成方式例如是溅镀或蒸镀。接着，对已沉积的导电层进行氧化处理程序而形成导电氧化层（同图2B中的导电氧化层150b）。此时，金属层是形成于导电氧化层上且导电层的材质与金属层的实质上材质相同或不同。接着，请再参阅图3，对导电氧化层与金属层进行图案化程序，而定义出源极142d与漏极144d以及位于源极142d与漏极144d上的图案化导电氧化层150d。之后，依序形成有机半导体层120d、栅绝缘层130d以与门极110d，其中栅绝缘层130d配置于栅极110d与有机半导体层120d之间，而有机半导体层120d的一部分暴露于源极142d与漏极144d之间，且图案化导电氧化层150d直接接触有机半导体层120d。至此，已完成晶体管结构100d的制作。

综上所述，由于本发明的图案化金属层的导电氧化表面或导电氧化层是直接接触有机半导体层，其中导电氧化表面或导电氧化层具有相当程度的导电性（即具高功函数），因此可提高载子的注入效率，进而使本发明的晶体管结构具有较佳的电性效能。此外，由于本发明的图案化金属层或导电氧化层的材质皆采用成本较低的材料，如钼、铬、铝、镍、铜或上述金属的合金，因此本发明的晶体管结构可具有成本较低的优势。

以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明,任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内,当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例,但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (14)

1.一种晶体管结构，配置于基板上，其特征在于该晶体管结构包括：

栅极；

有机半导体层；

栅绝缘层，配置于该栅极与该有机半导体层之间；以及

图案化金属层，具有导电氧化表面，且该图案化金属层区分为源极及漏极，其中该有机半导体层的一部分暴露于该源极与该漏极之间，且该导电氧化表面直接接触该有机半导体层。

2.如权利要求1所述的晶体管结构，其特征在于该源极与该漏极配置于该基板上且暴露出该基板的一部分，该有机半导体层配置于该源极与该漏极上且覆盖该基板的该部分，该栅绝缘层配置于该有机半导体层上且覆盖该有机半导体层、该源极以及该漏极，该栅极配置于该栅绝缘层上。

3.如权利要求1所述的晶体管结构，其特征在于该图案化金属层的材质包括钼、铬、铝、镍、铜或上述金属的合金。

4.如权利要求1所述的晶体管结构，其特征在于该导电氧化表面的厚度介于1纳米至100纳米之间。

5.一种晶体管结构的制作方法，其特征在于包括：

对图案化金属层的表面进行表面处理程序，以形成具有导电氧化表面的该图案化金属层，其中该图案化金属层区分为源极及漏极；以及

形成栅极、有机半导体层以及栅绝缘层，其中该栅绝缘层配置于该栅极与该有机半导体层之间，而该有机半导体层的一部分暴露于该源极与该漏极之间，且该导电氧化表面直接接触该有机半导体层。

6.如权利要求5所述的晶体管结构的制作方法，其特征在于该表面处理程序包括含氧的等离子体处理程序、含氧的热处理程序、化学氧化程序或电化学氧化处理程序。

7.如权利要求5所述的晶体管结构的制作方法，其特征在于该源极与该漏极形成于基板上且暴露出该基板的一部分，该有机半导体层形成于该源极与该漏极上且覆盖该基板的该部分，而该栅绝缘层形成于该有机半导体层上且覆盖该有机半导体层、该源极以及该漏极，且该栅极形成于该栅绝缘层上。

8.如权利要求5所述的晶体管结构的制作方法，其特征在于该导电氧化表面的厚度介于1纳米至100纳米之间。

9.如权利要求5所述的晶体管结构的制作方法，其特征在于该图案化金属层的材质包括钼、铬、铝、镍、铜或上述金属的合金。

10.一种晶体管结构的制作方法，其特征在于包括：

形成金属层于导电氧化层上；

对该导电氧化层与该金属层进行图案化程序，而定义出源极与漏极以及位于该源极与该漏极上的图案化导电氧化层；以及

形成栅极、有机半导体层以及栅绝缘层，其中该栅绝缘层配置于该栅极与该有机半导体层之间，而该有机半导体层的一部分暴露于该源极与该漏极之间，且该图案化导电氧化层直接接触该有机半导体层。

11.如权利要求10所述的晶体管结构的制作方法，其特征在于该栅极形成于基板上，该栅绝缘层形成于该栅极上且覆盖该栅极与部分该基板，而该有机半导体层形成于该栅绝缘层上，且该源极与该漏极形成于该有机半导体层上。

12.如权利要求10所述的晶体管结构的制作方法，其特征在于该源极与该漏极形成于基板上且暴露出该基板的一部分，该有机半导体层形成于该源极与该漏极上且覆盖该基板的该部分，而该栅绝缘层形成于该有机半导体层上且覆盖该有机半导体层、该源极以及该漏极，且该栅极形成于该栅绝缘层上。

13.如权利要求10所述的晶体管结构的制作方法，其特征在于该图案化导电氧化层的厚度介于1纳米至100纳米之间。

14.如权利要求10所述的晶体管结构的制作方法，其特征在于该金属层的材质包括钼、铬、铝、镍、铜或上述金属的合金。