KR20180123225A - 산화 그래핀을 적용한 그래핀의 도핑 방법 및 그 도핑된 그래핀 - Google Patents

Abstract

본 발명의 목적은 단순하고 안정성 있는 그래핀 도핑에 관한 것으로 특히, 그래핀의 도핑 방법 및 그 도핑된 그래핀에 관한 것이다. 이와 같은 본 발명은, 그래핀의 도핑 방법에 있어서, 산화 그래핀을 이용하여 그래핀을 도핑하는 단계를 포함하여 구성될 수 있다.

Description

산화 그래핀을 적용한 그래핀의 도핑 방법 및 그 도핑된 그래핀{Method for doping of graphene films by using graphene oxides}

본 발명은 산화 그래핀으로 그래핀을 도핑하는 방법에 관한 것으로 특히, 그래핀의 도핑 방법 및 그 도핑된 그래핀에 관한 것이다.

그래핀은 이차원의 판상 구조 형태를 갖는 넓은 표면적을 가진 물질로서 sp2 혼성 탄소 원자들이 육각형 형태로 배열된 얇은 단일 원자층 물질이며, 그 내부의 전하가 제로 유효 질량 입자(zero effective mass particle)로 작용하기 때문에, 새롭고 우수한 물성이 다양하게 발현하여 많은 주목을 받고 있다. 그래핀은 지금까지 알려진 물질 중에 가장 얇으면서도, 전자 이동 속도가 실리콘보다 빨라 매우 높은 전기 전도도를 가지며, 또한 높은 열전도도, 탄성 등을 가지는 것뿐만 아니라 다이아몬드에 준할 정도로 강하면서도 유연한 물질로 알려져 있다.

이와 같은 그래핀은 그 우수한 특성에 기반하여 새로운 구조 재료로써 사용되거나, 기존의 무기 반도체 전자 소재를 대체할 수 있는 신물질로 기대되고 있다. 그래핀은 초고용량 캐패시터(capacitor), 이차전지, 수소저장 물질, 태양 전지와 같은 에너지 산업분야, 트랜지스터, 센서, 투명전극 및 유기 발광 다이오드 등의 플렉서블 디스플레이와 더불어 터치 패널 등 차세대 디스플레이 분야와 스마트 윈도우, RFID 등 다양한 전자 산업 분야에서 신소재 측면에서 활용도가 계속 확대되고 있다.

그래핀의 생성방법은 기계적 박리법, 화학적 박리법, 화학기상증착법 (chemical vapor deposition: CVD) 또는 분자선에피탁시(MBE) 등이 있다. 기계적 박리법과 화학적 박리법은 전사가 필요 없는 과정이며, 전자잉크 또는 첨가제 등으로 기술개발이 이루어지고 있지만 대면적 및 고품질을 동시에 만족시키는 그래핀을 얻는데 문제점이 있다. CVD법은 고온에서 탄소를 잘 흡착하는 전이금속을 촉매 층으로 이용하여 그래핀을 합성하는 방법이다. 일반적 성장방법은 촉매 층으로 활용할 니켈(Ni) 또는 구리(Cu) 등을 챔버에 넣고 약 700-1000 ℃의 고온에서 메탄, 수소 혼합 가스와 반응시켜 흡착되도록 하고 이어, 급속히 냉각을 수행하여 탄소를 결정화시키는 방법으로 그래핀을 성장시키는 방법이다. CVD법의 일반적인 조건은 Nano Lett., 2009, 9(1), pp 30-35 and ACS Nano, 2012, 6 (3), pp 2319-2325 문헌에서 찾을 수 있다.

이렇게 합성된 그래핀은 촉매 층인 금속을 제거함으로써 그래핀을 촉매금속기판으로부터 분리시킨 후 원하는 용도에 맞게 사용할 수 있다. 그래핀의 층수는 촉매의 종류, 성장시간, 냉각속도 및 가스의 농도 등을 조절함으로써 선택적 성장이 가능하다. CVD법을 사용하여 성장한 그래핀은 수 제곱 미터 이상의 크기까지 그래핀을 성장시킬 수 있고, 성장 조건을 조절하여 수 마이크로미터의 크기를 가진 조각들로 구성되게 성장할 수도 있다. 이러한 금속박편 또는 금속박막에 성장한 그래핀은 소자 응용이나 품질검사를 위해서는 다른 타겟 기판에 전사해야 되기 때문에 별도의 전사(Transfer)기술의 적용이 요구된다.

이러한 그래핀은 도핑을 통하여 전기적 특성을 향상시킬 수 있다. 그래핀 도핑은 주로 화학적 도핑을 통하여 이루어진다. 일예로서, 상기의 그래핀의 도핑에서, n형 그래핀은 n형 불순물이 도핑된 그래핀이며, n 형 불순물은 주로 N, F, Mn로 구성된 군으로부터 선택된 하나 이상의 원소를 포함하며, 암모니아, 벤질 비올로겐(BV) 또는 이들의 혼합물로부터 선택될 수 있다. 반면에, p형 도핑 그래핀은 p형 불순물이 도핑된 그래핀이며, p 형 불순물은 주로 O, Au, Bi로 구성된 군으로부터 선택된 하나 이상의 원소를 포함하며, CH₃NO₂, HNO₃, HAuCl₄, H2SO₄, HCl, AuCl₃, bis(trifluoromethanesulfonyl)amide (TFSA) 등으로 이루어진 그룹 중 적어도 하나의 화합물 또는 이들의 혼합물로부터 선택될 수 있다.

이러한 도핑의 과정에서 도핑의 균일성이 문제가 될 수 있다. 또한, 화학적 도핑의 효과가 시간에 따라 감소하는 경향이 있어, 이를 개선할 필요성이 요구된다.

이에, 본 발명자들은 그래핀의 도핑 특성의 향상을 위하여 연구하던 중, 산화 그래핀을 이용하여, 도핑 특성을 향상 또는 유지하면서 그래핀 도핑의 균일성 및 안정성을 향상시킬 수 있는 그래핀 도핑 방법을 개발하고 본 발명을 완성하였다.

관련된 특허공개문헌으로는 대한민국 특허 공개번호 10-2014-0143756호, 등록번호 10-1548537호 등이 있다. 상기 문헌에서는 그래핀을 질소 및 붕소, 질소로 각각 도핑한다.

본 발명이 해결하고자 하는 과제는 그래핀을 도핑함에 있어서 도핑의 균일성 및 안정성을 향상시킬 수 있는 산화 그래핀을 이용하는 그래핀의 도핑 방법 및 그 도핑된 그래핀을 제공하고자 한다.

상기 기술적 과제를 해결하기 위한 관점으로서, 본 발명은, 그래핀의 도핑 방법에 있어서, 산화 그래핀을 이용하여 그래핀을 도핑하는 단계를 포함하여 구성될 수 있다.

여기서, 상기 산화 그래핀은 Hummers 방법[J. Am. Chem. Soc., 80, 1339 (1598)]을 수정한 화학적 방법에 의해 -OH, -COOH, 에폭시기를 가지는 박리된 산화 그래핀일 수 있다. 그러나, 상기 산화 그래핀이 이에 제한되는 것은 아니다. 또한, 상기 산화 그래핀은 박막 층으로서 형성된 후, 환원처리되어 환원된 산화 그래핀(reduced graphene oxide, rGO)일 수 있다. 이때, 상기 환원은 가열 또는 하이드라진(hydrazine; N₂H₄)과 같은 환원제 처리를 통한 화학적 방법으로 수행될 수 있으나, 상기 환원이 이에 제한되는 것은 아니다.

또한, 상기 산화 그래핀은 유기 화합물의 도입, 금속 도입, 또는 산화물의 도입이 수행된 것일 수 있다. 상기 유기 화합물의 도입, 금속 또는 산화물의 도입을 통해 산화 그래핀의 에너지 준위를 제어할 수 있다. 이때, 상기와 같이 산화 그래핀으로 도입되는 유기 화합물은 일차 아민, 이차 아민 또는 삼차아민일 수 있다.

그러나, 상기 유기 화합물의 도입이 상기 아민기로 제한되는 것은 아니며, 그래핀 도핑으로 적용하기에 적합하도록 산화 그래핀의 에너지 준위를 적절한 범위로 제어할 수 있는 유기 화합물을 적절히 선택하여 도입시킬 수 있다.

또한, 상기 금속 도입은 Al, Zn, Cu, Co, Ni, Mn, Sn, Fe, Pt, Ir, Ti, Zr, Hf 등의 금속을 1종 이상 도입하여 수행될 수 있으며,

상기 산화물 도입은 ITO, ZnO, ZTO, IZO, MoO₃, ZnO와 같은 산화물을 도입하여 수행될 수 있다.

그러나, 상기 금속 또는 산화물의 도입이 이에 제한되는 것은 아니며, 그래핀 도핑으로 적용하기에 적합하도록 산화 그래핀의 에너지 준위를 적절한 범위로 제어할 수 있는 금속 또는 산화물을 적절히 선택하여 도입이 수행 될 수 있다.

또한, 상기 산화 그래핀은 LiF, Liq, LiCoO₂, LiBH₄와 같은 Li 화합물, CsF, Cs₂CO₃ 와 같은 Cs 화합물과 같은 산화물을 도입하여 수행될 수 있다.

그러나, 상기 Li 화합물 또는 Cs 화합물의 도입이 이에 제한되는 것은 아니며, 그래핀 도핑으로 적용하기에 적합하도록 산화 그래핀의 에너지 준위를 적절한 범위로 제어할 수 있는 화합물을 적절히 선택하여 도입이 수행 될 수 있다.

여기서, 상기 그래핀을 도핑하는 단계는, 산화 그래핀-그래핀 간 결합력을 이용하여 도핑할 수 있다.

상기 기술적 과제를 이루기 위한 다른 관점으로서, 본 발명은, 그래핀의 도핑 방법에 있어서, 기판 상에 형성된 그래핀을 준비하는 단계; 및 상기 산화 그래핀이 분산된 용액을 준비하는 단계; 상기 용액을 상기 그래핀에 가하는 단계; 및 상기 용액을 건조시키는 단계를 포함하여 구성될 수 있다.

이때, 상기 용액을 상기 그래핀에 가하는 단계는 용액공정을 통해 수행될 수 있다. 이때, 상기 용액공정으로 산화 그래핀 용액을 저비용으로 코팅하고자 다양한 코팅기술이 도입되고 있으며, 이러한 기술에는 디핑 (Dipping), 딥 코팅 (Dip coating, Physical Chemistry Chemical Physics, 2010, Vol. 12, pp. 2164~2169), 스핀 코팅(Spin coating, ACS Nano, 2008, Vol. 2, No. 3, pp. 463~470), 스프레이 코팅(Spray coating, Carbon, 2010, Vol. 48, No. 7, pp. 1945~1951), 전기영동법(Electrophoresis, ACS Applied Materials & Interfaces, 2013, Vol. 5, No. 13, pp. 6369~6375) 및 수평 딥 코팅 (Horizontal dip-coating, Journal of Materials Chemistry C, 2014, Vol 2, pp 2622-2634 ) 등이 있다.

그러나, 상기 산화 그래핀의 코팅을 위한 용액공정이 이에 제한되는 것은 아니며 산화 그래핀 박막 형성에 용이한 용액 공정을 적절히 선택하여 사용할 수 있다.

또한, 위에서 설명한 제조 방법으로 얻어지는 도핑된 그래핀을 제공할 수 있다.

본 발명의 추가적 측면은 이하의 설명, 도면, 실시예 및 청구항들로부터 더욱 명확해진다.

본 발명의 실시예들에 의하면 적어도 다음과 같은 효과가 있다.

산화 그래핀과 그래핀과의 강한 분자 간 결합에 의해 안정성이 개선된 도핑 그래핀 막을 형성할 수 있다.

이와 같은 산화 그래핀과 그래핀 간 결합을 이용하는 도핑 과정은 도핑을 위하여 증착과 같은 과정이 필요하지 않고, 분자가 분산된 용액에서의 자기조립을 통해 도핑이 이루어질 수 있어 도핑 공정이 크게 단순화될 수 있다.

또한, 도핑의 균일성을 크게 향상시킬 수 있고, 이는 대면적의 그래핀을 이용하는 경우에 더욱 신뢰성을 향상시킬 수 있다.

따라서, 이와 같이, 균일성 및 안정성이 향상된 도핑 특성을 가지는 도핑된 그래핀을 제공할 수 있어, 고품질의 그래핀 소자를 얻을 수 있을 것으로 기대되며, 다양한 전자소자 (터치 패널 등 차세대 디스플레이 분야와 태양 전지 등의 에너지 산업분야, 스마트 윈도우, RFID 등)와 같은 기기들에서 그 활용도가 확대될 것으로 기대된다.

본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.

도 1은 본 발명의 일 기준예에 따른 그래핀 FET (Graphene Field Effect Transistor, G-FET) 제작 과정에 대한 모식도이다.
도 2는 본 발명의 일 기준예에 따라 제작된 그래핀 FET에서 순수한 프리스틴 (산화 그래핀 코팅 이전의) 그래핀 활성층에서 관측된 백-게이트 인가전압에 따른 소스-드레인 전류 특성 데이터 그래프 (도 2(a)) 및 액체-게이트 인가전압에 따른 소스-드레인 전류 특성 데이터 그래프 (도 2(b))이다.
도 3은 본 발명의 일 실시예1에 따라 그래핀 FET의 그래핀 활성층을 산화 그래핀으로 코팅한 후에 관찰한 그래핀 FET의 백-게이트 인가전압에 따른 소스-드레인 전류 특성 데이터 그래프 (도 3(a)) 및 액체-게이트 인가전압에 따른 소스-드레인 전류 특성 데이터 그래프 (도 3(b))이다.
도 4는 본 발명의 일 비교예1에 따라 그래핀 FET의 그래핀 활성층을 산화 그래핀의 분산 용매만을 코팅한 후에 관찰한 그래핀 FET의 백-게이트 인가전압에 따른 소스-드레인 전류 특성 데이터 그래프 (도 4(a)) 및 액체-게이트 인가전압에 따른 소스-드레인 전류 특성 데이터 그래프 (도 4(b))이다.

이하, 첨부도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명한다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.

다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.

그래핀은 탄소로 구성된 단일 원자층의 물질로 여러 가지 생산방법이 있다. 기계적 박리법은 고품질로 생산 가능하나 대면적 및 대용량 생산이 어렵고 화학적 박리법은 대량생산이 가능하나 고품질을 얻기 어려운 측면이 있다. 따라서 상업적 목적의 그래핀의 생산은 대면적 및 대용량 생산에 적합한 화학기상증착 (CVD) 법이 일반적으로 사용된다. 사용가능한 촉매금속은 Cu, Ni, Co, Cr, Ag, Au, Al, Mg, Mn, Ir, Pt, Ru, Rh, Fe, W, Ta, Ti, U, V, Zr, 또는 이들의 합금 등의 금속 호일, 단결정 또는 스퍼터링된 금속 박막이며 고품질의 그래핀은 주로 Cu, Ni 등의 박편에서 얻어진다. 이 방법은 구리(Cu)와 같은 금속박편만 주어지면, 금속박편 표면과 같은 크기로 그래핀을 성장할 수 있는 장점이 있다. 본 발명에서 그래핀 전사방법은 CVD법으로 성장한 샘플을 사용하여 설명한다. 그러나 그래핀 샘플은 다른 성장방법의 샘플도 무방하다. 금속박편은 다양한 금속을 사용할 수 있으나 본 발명에서는 구리박편을 가지고 설명한다.

일예로, 그래핀 성장은 구리박편을 사용하여 CVD 시스템에서 수행한다. CVD 시스템에 삽입하기 전에, 구리 호일을 아세톤, 탈이온수, 이소프로판올로 씻은 다음, 질소 기류하에 통풍 건조시킨다. 구리박편을 석영튜브에 넣고 600-1100 ℃의 고온에서 메탄, 수소 혼합가스와 반응시켜 흡착되도록 한다. 보다 상세하게 설명하면 구리박편은 석영튜브에 설치되며 진공펌프를 가동한 후 소량의 수소를 흘려주면서 히터를 가열한다. 온도상승 구간에서 시간은 성장온도까지 약 30-40 분 정도 소요되고, 진공도는 30-50 mTorr를 유지한다. 성장온도에 도달하기 전 1050 ℃에서 H₂(1000 s.c.c.m.)/Ar(300 s.c.c.m.) 하에 2.5 mbar에서 3 시간 동안 어닐링(anneal)한다. 다음 절차는 성장온도까지 올리고 온도를 안정화한 후 메탄 전구체(1 s.c.c.m.)를 10 분 동안 주입하는 단계이다. 성장시간은 문헌의 방법을 따라 성장시킨다. (Journal of Physical Chemistry C. (2012), 116, 24068-24074); 성장한 후에는 메탄 공급을 중지하고 급속히 냉각을 해 주어야 한다. 이때 수소는 전 공정에서 흘려주어야 하며 질소, 아르곤 가스로 대체하여 사용할 수 있다. 본 발명에서 인용된 성장파라미터는 사용한 성장장치에 따라 다를 수 있으며 절대적인 것은 아니다. 메탄은 아세틸렌, 에틸렌 등으로 대치하여 사용할 수 있다.

구리박편 또는 구리박막에 성장된 그래핀 (구리기판-그래핀)은 그래핀의 품질검사 또는 전자소자, 생체감응소자, 센서 등을 제작하기 위해 산화막이 있는 실리콘 기판, 또는 연성기판 등으로 전사된다.

그래핀 전사는 그래핀이 성장되어 있는 금속(구리) 기판을 사용하여, 일반적으로 다음의 단계들에 의해 제조된다: 상기 (구리)기판-그래핀을 지지체층의 전구체로 코팅한 후, 선택적으로, (구리)기판-그래핀-지지체층 접합층을 제공하기 위하여 상기 지지체층 전구체를 처리하여 제조하는 단계. 여기서, 지지체층 전구체를 처리하는 단계는 경화되지 않은 고분자를 경화시키는 단계에 해당된다. UV 경화, 화학적 경화, 열경화, 또는 이들의 조합이 사용될 수 있다. 이러한 방법으로, (구리)기판-그래핀-지지체층 접합층이 형성된다.

(구리)기판-그래핀-지지체층 접합층은 다양한 기판에 전사될 수 있으며, 포토리소그래피 공정 후 소자로 제작될 수 있다.

일부예로서, 전사용 지지막(층)은 고분자 코팅층일 수 있다. 이 경우, 그래핀 상에 고분자 용액을 스핀코팅 또는 드롭 코팅(drop coating)한 후 굳히는 것으로 전사용 고분자 지지막을 형성할 수 있다. 전사용 고분자 지지막은 그래핀을 지지하여 타겟 기판에 전사하는 과정까지 처리가 용이하도록 도와주는 역할을 할 수 있다. 고분자로는 폴리메틸메타크릴레이트 (Polymethylmethacrylate:PMMA), 폴리아마이드 (polyamide:PA), 폴리부틸렌테레프탈레이트 (poly(butylenes terephtalate):PBT), 폴리카보네이트 (Polycarbonate:PC), 폴리에틸렌 (polyethylene:PE), 폴리옥시메틸렌 (poly(oxymethylene):POM), 폴리프로필렌 (polypropylene:PP), 폴리페닐에테르 (poly(phenylenether):PPE), 폴리스타이렌 (Polystylene:PS), 폴리설폰 (polysulfone:PSU), 액정성 고분자 (liquid crystal polymer:LCP), 폴리에테르에테르케톤 (poly(etheretherketone):PEEK), 폴리에테르이미드 (poly(etherimide):PEI), 폴리랙타이드 (polylactide:PLA), 폴리디메틸실록산 (poly(dimethylsiloxane:PDMS), poly(lactic acid) (PLA), poly(phthaldehyde) (PPA), 및 시클로올레핀코폴리머 (cycloolefin copolymer:COC), Su8, 포토리지스트(PR), poly(4-vinylpyridine) (P4VP), fluoropolymer (Cytop, Asahi Glass Co.) 중 적어도 하나를 사용할 수 있다. 또는 이들의 공중합체 또는 이들의 혼합물 중에서 선택된 것일 수 있다. 일 예로서 그래핀을 구리 박편위에 성장한 후, 기판 상에 2 ㎛ 두께의 PMMA 층(996k, 아니솔 중 20 %)을 스핀 코팅(1500 rpm, 60 s)한 다음, 80℃에서 10분 동안, 및 130℃에서 다시 10분 동안 경화하여 사용할 수 있다. 그러나, 전사용 고분자 지지막은 이에 한정되지 않는다. 예를 들어, 전사용 고분자 지지막은 그래핀을 전사 대상 타겟 기판에 이송하기 위하여 사용되는 것이라면 열박리 테이프(Thermal Release Tape) 또는 고분자 코팅 층 이외에도 실리콘 및 아크릴계 등의 다양한 필름이 사용될 수 있다. 참고로, 열박리 테이프는 상온에서 그 일면이 접착성을 가지지만, 소정 박리 온도 이상으로 가열되면 접착성을 잃는 성질을 가지는 것으로, 다양한 박리 온도를 구비한 제품을 선택할 수 있다. 또한, 전사 공정과정에서 포토리소그래피(Photolithography) 방식을 적용할 수 있다. 포토리소그래피는 기판 또는 그래핀 표면 위에 감광 성질이 있는 포토레지스트 (Photoresist)를 얇게 형성한 후, 원하는 마스크 패턴을 설치하고 빛을 가해 노광(Exposure) 및 패턴을 현상(Develop)하는 과정을 포함한다. 또한, 지지막은 다양한 재료 (Au 등)를 사용하여 제작할 수 있다. 그러나 본 발명에서는 이에 한정하지 않으며, 주로 PMMA 고분자를 가지고 설명한다.

다음으로 촉매금속기판(구리)을 제거하여 그래핀-지지체층 적층구조체를 형성한다. 금속기판은 습식 식각(에칭) 공정에 의해서 제거될 수 있다. 일부 실시예에서, 습식 식각 공정에 사용되는 식각액은 염화철(FeCl₃), 질산철(Fe(NO₃)₃), 염화동(CuCl₂), 암모늄퍼설페이트((NH₄)₂S₂O₈), 소듐퍼설페이트 (Na₂S₂O₈) 용액 및 과수황산타입 용액 중 적어도 어느 하나를 이용할 수 있다. 예를 들어 시편을 지지막이 형성되지 않은 면을 식각용액에 향하게 하여 85℃에서 2시간 동안 용액에 떠있게 한다. 그런 다음, 시편을 신선한 에칭 용액으로 옮기고 실온에서 수 시간 반응시킨다.

다음으로, 식각이 완료되어 제조된 그래핀-지지체층 적층구조체를 세정하고 건조 한다. 세정 및 건조 공정에 의해서 그래핀에 잔류할 수 있는 식각액이 제거될 수 있다. 세정공정은 D.I. water로 불순물을 닦아내는 것으로 수행될 수 있다.

다음 단계에서, 분리된 그래핀-지지체층 적층 시료를 FET 용 SiO₂(300 nm)/Si 기판 등의 다른 다양한 전기 분야에서 사용될 소자용 타겟 기판에 적용하여 접합, 정렬시키고, 건조할 수 있다. 본 발명의 일예로서, SiO₂/Si 타겟 기판 위에 전사된 그래핀을 적용하여 그래핀 전사 소자를 제작하였으나 이에 한정되지 않은 것은 자명하다.

그래핀이 전사될 타겟 기판은, 예를 들어, 실리콘 기판, SOI(Silicon On Insulator) 기판, 갈륨비소 기판, 실리콘 게르마늄 기판, 세라믹 기판, 석영 기판, 또는 디스플레이용 유리 기판 등의 강성 기판이거나, 폴리이미드(Polyimide), 폴리 에틸렌 테레프탈레이트(PET: PolyEthylene Terephthalate), 폴리에틸렌 나프탈레이트(PEN: PolyEthylene Naphthalate), 폴리 메틸메타크릴레이트(PMMA: Poly Methyl MethAcrylate), 폴리카보네이트(PC: PolyCarbonate), 폴리에테르술폰(PES: PolyEtherSulfone), 폴리에스테르(Polyester) 등의 가요성 플라스틱 기판일 수 있다. 또한, 기판은 예를 들어, 빛을 투과시킬 수 있는 투명한 기판일 수 있다.

다음으로 타겟기판-그래핀-지지층 적층구조체에서 전사용 고분자 지지층을 제거하여 그래핀 전사 공정을 완료한다.

전사용 고분자 지지층이 열박리 테이프인 경우 소정의 열을 가하여 그래핀과 열박리 테이프를 분리한다. 한편, 전사용 고분자 지지막이 PMMA 등의 고분자 코팅 필름, 실리콘, 또는 아크릴 계열의 캐리어 필름인 경우 아세톤 또는 클로로포름 등과 같은 유기용매에 의해 지지체를 용해시키는 것과 같은 일반적인 방법에 의해, 또는 진공의 고온에서 지지체의 증발에 의해 제거될 수 있다.

다음으로 적층구조체의 전기적 특성을 향상시키기 위해 도핑공정이 진행될 수 있다. 그래핀 도핑은 주로 화학적 도핑을 통하여 이루어진다. 그러나 앞에서 언급하였듯이 도핑 과정에서 도핑의 균일성이 문제가 될 수 있다. 또한, 화학적 도핑의 효과가 시간에 따라 감소하는 경향이 있어, 이를 개선할 필요성이 요구된다.

상기 과제를 해결하기 위해 본 발명에서는 전사된 그래핀 위에 산화 그래핀을 코팅하여 도핑하는 단계를 포함한다. 즉, 그래핀 표면에 산화 그래핀이 가하여 적용 코팅되어, 그래핀-산화 그래핀 간의 상호작용으로 인하여 결과적으로, 상기 그래핀이 도핑되고, 그 다음, 고품질의 안정하게 도핑된 그래핀을 얻을 수 있다. 도핑된 그래핀을 제조를 단계별로 정리하면 다음과 같다.

먼저, 기판상에 형성된 그래핀을 준비한다.

이러한 기판은 그래핀이 성장된 촉매 금속 기판일 수 있고, 이러한 그래핀이 전사된 중간 지지 기판 또는 최종 기판일 수 있다.

한편, 위에서 설명한 바와 같이, 산화 그래핀이 분산되거나 용해된 분산 용액을 준비한다.

이와 같은 그래핀을 준비하는 단계와 분산 용액을 준비하는 단계는 서로 독립적으로 이루어질 수 있다.

이후, 이와 같은 산화 그래핀이 분산된 분산 용액을 그래핀에 가하는 단계를 수행한다.

이와 같이, 분산 용액을 그래핀에 가함으로써 위에서 설명한 분자가 그래핀 위에서 균일한 결정성을 가지며 자기조립하여 단일 층의 도핑 층을 형성하게 된다.

이때 사용되는 그래핀은, 단층 그래핀이거나 다층 그래핀을 모두 사용할 수 있다. 보다 바람직하게는 단층 그래핀을 이용할 수 있다.

다음에, 그래핀에 가해진 분산 용액을 건조시키는 단계를 수행하여 도핑 과정을 완료할 수 있다.

이상과 같이 설명한 도핑 과정에 의하여 위에서 설명한 산화 그래핀과 그래핀과의 강한 분자 간 결합을 통해 안정성이 개선된 도핑 그래핀을 형성할 수 있다.

이와 같은 분자 간 결합을 이용하는 도핑 과정은 도핑을 위하여 증착과 같은 과정이 필요하지 않고, 분산 용액에서의 코팅과정을 통해 도핑이 이루어질 수 있어 도핑 공정이 크게 단순화될 수 있다.

또한, 도핑의 균일성을 크게 향상시킬 수 있고, 이는 대면적의 그래핀을 이용하는 경우에 더욱 신뢰성을 향상시킬 수 있다.

따라서, 이와 같이, 균일성 및 안정성이 향상된 도핑 특성을 가지는 도핑 된 그래핀을 제공할 수 있다.

상기 산화 그래핀 용액을 가하는 처리과정은 1분 내지 60분 이내로 처리하도록 조절하여 그래핀 표면에 도핑을 수행할 수 있다. 보다 바람직하게는 5분 내지 30분 이내에 도핑 처리할 때, 그래핀에 결함이 생성되지 않으면서도 도핑 처리를 효과적으로 진행시킬 수 있다.

본 발명을 실시예 및 도면에서 묘사된 수개의 실험예를 참조하여 기술하지만, 그에 한정되는 것으로 해석되어서는 아니 된다. 당업자는 본 발명의 범위 내에 있는 한 본 발명의 측면들로부터 원하는 대로 특성을 조합할 수 있다. 본 발명의 전체 범위는 첨부된 청구항에 정의된 바와 같다.

1. 기준예 1: 그래핀이 전사된 FET 소자 제작 및 특성

도 1에 기재된 바와 같이, Cu 기판에 CVD 방법을 이용하여 그래핀을 제작하고, 앞서 언급한 공정에 기초하여 스핀 코팅 방법으로 PMMA를 그래핀 기판에 코팅하고 암모늄퍼설페이트((NH₄)₂S₂O₈) 용액으로 식각 공정을 진행하여, 그래핀-PMMA 지지막 적층체를 제조한 후, 미리 소스 및 드레인 전극이 형성된 SiO₂/Si 타겟 기판 위에 전사하고, 클로로포름 유기용매로 PMMA 지지막을 용해, 제거하여 그래핀 FET 소자를 제작하였다 (channel width: 50 μm, length: 1.6 mm). 본 발명의 일 기준예에 따라, 그래핀 전사 소자로 SiO₂/Si 기판 위에 그래핀 FET 소자를 제작하였으나, 이에 한정되지 않은 것은 자명하다.

도 2(a)는 상기의 기준예 1의 순수한 프리스틴 그래핀 FET 소자에서 관찰되는, 백 게이트(Back Gate) 전압(V_BG)에 따른 소스-드레인 간의 전류-전압 곡선을 나타낸다 (at V_SD = 0.1 V). 일반적으로, 이상적으로 순수한 프리스틴 그래핀을 적용한 FET 소자의 경우, 전류-전압 특성으로서, 게이트의 인가전압(V_BG)이 0 V 근처에서 전류의 최저점(Dirac point 전압)이 나타나며, V-shape 형의 곡선형을 그리게 된다. 즉, Dirac point의 출현 유, 무로도 사용한 그래핀의 순수한 정도(또는 도핑 정도)를 판별할 수도 있다. 도 2(a)에서 볼 수 있듯이, 산화 그래핀 도핑 이전의 순수한 그래핀 소자에서는 전류의 최저점이 측정범위(V_BG = -40 V ~ +40 V) 이내의 약 13 V 근처에서 나타남을 확인할 수 있다. 이에 따라, 순수한 그래핀의 고유의 성질과 특성이 충분히 발현되었음을 알 수 있다. Dirac point 전압이 정확히 0 V가 아니고 약 13 V인 것은, 소자 제작 공정 중에, 그래핀의 표면에 흡착된 PMMA 고분자나 기타 SiO₂ 기판에 기인한 약한 p-type 도핑효과를 의미한다.

일반적으로 톱-액체 게이트 (Top liquid gate) FET 소자는 바툼-백 게이트 (Bottom-back gate) FET 소자에 비해 높은 Capacitance를 갖으며, 이로 인하여 더욱 우수한 transfer 특성을 보이기 때문에, 상기의 기준예 1 소자의 특성을 좀 더 자세히 살펴보기 위하여, 상기의 기준예 1의 액체 게이트 (Liquid Gate) 전압(V_LG)에 따른 소스-드레인 간의 전류-전압 곡선을 측정하였으며, 이를 도 2(b)에 나타내었다. 이때 사용한 액체 전해질 용액은 acetonitrile (ACN):tetrabutylammonium hexafluorophosphate (TBAPF₆) (0.1 M) 이었고 Ag/AgCl 기준전극의 전위를 기준으로 하여 소스-드레인 간의 전류-전압 특성을 측정하였다. (본 명세에서는 작업전극에 인가되는 전압은 Ag/AgCl 기준전극을 기준으로 하여 상대적으로 표현한다: vs. V_Ag/AgCl) 도에서 볼 수 있듯이, 그래핀 FET소자의 전류-전압 특성으로서, 액체 게이트의 인가전압(V_LG)이 0 V_Ag/AgCl에 근접한 +0.1 V_{Ag / AgCl}에서 전류의 최저점(Dirac point 전압)이 나타나며, V-shape 형의 곡선형을 나타남을 확인할 수 있다. 이에 따라, 순수한 그래핀의 고유의 성질과 특성이 발현됨을 검증하였다.

또한, 기준예 1의 순수한 프리스틴 그래핀 FET 소자의 그래핀 활성층에 대하여, Kelvin Probe Microscope 방법으로 그래핀의 일함수를 측정하였다. 측정된 일함수는 4.71 eV로 기존의 순수한 프리스틴 그래핀의 일함수 (4.6 ~ 4.7 eV)와 거의 일치함을 알 수 있다.

2. 실험예 1: 산화 그래핀을 코팅하여 도핑한 그래핀 FET 소자의 특성

Hummers 방법[J. Am. Chem. Soc., 80, 1339 (1598)]에 의해 흑연으로부터 -OH, -COOH, 에폭시기를 가지는 박리된 산화 그래핀을 제조하였다.

산화 그래핀 제조과정에 대하여 구체적으로 살펴보면 하기와 같다. 그라파이트 또는 흑연(1 g)을 황산 (H₂SO₄, 50 mL)에 과망간산칼륨 (KMnO₄, 5 g)과 함께 얼음 속에서 2시간 동안 반응시킨다. 얼음을 제거한 후, 40℃에서 1시간 동안 추가 반응시킨다. 그 후, 증류수 (50 mL)을 천천히 첨가하고 추가로 증류수를 더욱 첨가(150 mL)한 후, 1시간을 더 반응시킨다. 그리고 과산화수소 (H₂O₂, 10 mL)을 첨가하게 되면 용액의 색깔이 노란색으로 바뀌면서 반응이 종료된다. 종료 후, HCl (5%)과 증류수로 세척하여 합성된 산화 그래핀에서 잔여 산 성분을 제거하고, 오븐으로 건조시킨다. 합성된 산화 그래핀을 반복적인 초음파 분쇄와 원심분리하여 최종 산화 그래핀을 얻는다. 에탄올, 증류수, 또는 적절한 비율로 혼합된 용매에 산화그래핀을 농도에 따라 초음파 분쇄하여 잘 분산시켜 산화 그래핀 분산액을 준비하였다. 본 실험예에서는 산화 그래핀을 증류수에 분산한 산화 그래핀 용액을 사용하였다.

본 발명의 일 실시예로써, 기준예 1의 그래핀 FET 소자의 그래핀 층 상부에 제조된 산화 그래핀 용액을 가하여 코팅하였다. 본 실시예에서는 산화 그래핀 용액을 균일한 두께로 정밀하게 코팅하기 위해서 수평 딥 코팅 (Horizontal dip coating) 기술을 활용하여 산화 그래핀 막을 그래핀 상부에 제조하였다. 수평 딥 코팅 동안에, 산화 그래핀 용액은 1.5 ml/s의 비율로 공급되었으며, 코팅 속도는 0.25 cm/s로 코팅을 진행하였다. 코팅 후, 산화 그래핀의 건조를 위하여 N₂ 분위기에서 120°에서 20분간 열처리하였다. 최종 산화 그래핀의 두께는 약 4 nm 정도이었다 (표면 거칠기 2.5 nm). 이렇게 산화 그래핀이 코팅된 그래핀 FET 소자에서 관찰한 인가 백 게이트(Back Gate) 전압(V_BG)에 따른 소스-드레인 간의 전류-전압 특성을 관찰하고 도 3(a)에 나타내었다.

앞서 언급하였듯이, 이상적으로 순수한 프리스틴 그래핀인 경우에는 Dirac point 전압은 게이트의 인가전압(V_BG)이 0 V에서 관찰되며, V-shape 형의 곡선형을 그리게 된다. 본 산화 그래핀 용액을 적용하여 코팅 처리된 그래핀 FET 소자의 경우, 도 3(a)에서 볼 수 있듯이, V-shape의 곡선형이 나타나지 않고, 최저 전류점(Dirac point)이 측정 전압 범위 (V_BG = +40 V ~ -40 V)를 벗어남(> +40 V)을 확인할 수 있었다. 이는 산화 그래핀을 코팅한 그래핀의 경우, 우수한 p-type의 도핑 효과에 의해 그래핀의 Dirac point 전압이 변하였음을 의미한다.

이를 좀 더 자세히 살펴보기 위하여, 상기의 실시예 1의 산화 그래핀이 코팅된 그래핀 FET 소자에서, 액체 게이트 (Liquid Gate) 전압(V_LG)에 따른 소스-드레인 간의 전류-전압 곡선을 관찰하여 도 3(b)에 나타내었다. 이때 사용한 전해질 용액은 상기의 ACN:TBAPF₆(0.1 M)으로 동일하였고, 역시 Ag/AgCl 기준전극의 전위를 기준으로 하여 소스-드레인 간의 전류-전압 특성을 측정하였다. 도에서 볼 수 있듯이, 그래핀 FET소자의 전류-전압 특성으로서, 게이트의 인가전압(V_LG)이 0 V_{Ag / AgCl}가 아닌 약 +0.4 V_{Ag / AgCl}에서 Dirac point 전압이 나타나며, 비대칭의 V-shape 형의 곡선형을 나타남을 확인할 수 있다. 이에 따라, 그래핀이 산화 그래핀에 의해 p-type으로 도핑됨을 입증하였다.

또한, 실시예 1의 산화 그래핀이 코팅된 그래핀 활성층에 대하여, Kelvin Probe Microscope 방법으로 그래핀의 일함수를 측정하였다. 측정된 일함수는 5.3 eV로 기존의 순수한 프리스틴 그래핀의 일함수 (4.6 ~ 4.7 eV)에 비하여 크게 증대됨을 보았으며, 이러한 일함수의 증가는 도핑에 의한 효과임을 입증할 수 있었다.

4. 비교예 1: 산화 그래핀을 분산하는 용매만을 코팅한 그래핀 FET 소자의 특성

상기 실시예1의 그래핀 FET 소자의 도핑 효과가 산화 그래핀의 효과인지, 산화 그래핀을 분산하고 있는 용매의 효과인지를 명확히 하기 위하여 비교예 1을 실시하였다. 우선, 산화 그래핀 용액을 원심 분리하고 (10,000 rpm, 45 분), 필터링 (0.2 μm)하여 산화 그래핀만을 추출해낸 후, 투명한 분산 용매만을 취하여, 기준예의 그래핀 FET 소자에 가하여 비교예 1 소자를 제작하였다. 제작 과정은 산화 그래핀을 제거한 것 이외의 모든 과정은 실시예 1의 경우와 동일하다.

도 4(a)는 본 발명의 일 비교예 1에 따른 분산 용매만을 코팅한 후에, 그래핀 FET 소자에서 관찰한 백 게이트 전압에 따른 소스-드레인 간의 전류-전압 특성을 나타낸다. 본 비교예 그래핀 FET 소자의 경우, 도 4(a)에서 볼 수 있듯이, 전류의 최저점, 즉 Dirac point 전압은 약 V_BG = +30 V 근처에서 관측됨을 확인할 수 있다. 이는 산화 그래핀이 코팅된 실시예1 소자의 경우와 다르게, 그래핀 도핑 효과가 매우 미약하며, 그래핀 고유의 특성이 유지됨을 알 수 있다.

이를 좀 더 정확히 확인하기 위하여, 상기의 비교예 1의 그래핀 FET 소자의 액체 게이트 (Liquid Gate) 전압(V_LG)에 따른 소스-드레인 간의 전류-전압 곡선을 관찰하여 도 4(b)에 나타내었다. 이때 사용한 전해질 용액은 상기의 ACN:TBAPF₆(0.1 M)으로 동일하였고, 역시 Ag/AgCl 기준전극의 전위를 기준으로 하여 소스-드레인 간의 전류-전압 특성을 측정하였다. 도에서 볼 수 있듯이, 그래핀 FET소자의 전류-전압 특성으로서, 이상적인 프리스틴 그래핀의 전류-전압 곡선과 유사하게, 게이트의 인가전압(V_LG)이 0 V_{Ag / AgCl}에서 Dirac point 전압이 나타나며, 대칭의 V-shape 형의 곡선형이 나타남을 확인할 수 있다. 이에 따라, 산화 그래핀 분산 용액만의 코팅으로는 실시예 1의 p-type 도핑 현상을 설명할 수 없음을 보였으며, 이로부터 실시예 1의 도핑 현상은 산화 그래핀에 의한 것임을 입증하였다.

또한, 비교 예 1의 산화 그래핀 분산 용액만 코팅된 그래핀 활성층에 대하여, Kelvin Probe Microscope 방법으로 그래핀의 일함수를 측정하였다. 측정된 일함수는 4.72 eV로 기존의 순수한 프리스틴 그래핀의 일함수 (4.6 ~ 4.7 eV)에 비하여 크게 변하지 않음을 보았으며, 이에 따라, 실시예 1의 도핑 현상은 산화 그래핀에 의한 것임을 입증할 수 있다.

따라서 산화 그래핀 코팅을 조건 (농도 등)을 조절한 산화 그래핀 코팅을 그래핀에 적용하면, 그래핀의 도핑 정도를 손쉽게 조절할 수 있음을 알 수 있다.

또한, 산화 그래핀 코팅 시간은 약 수 분 이내로, 처리 시간도 매우 짧음을 입증하였다. 또한, 산화 그래핀 코팅 도핑 시, 처리 온도와 두께는, 필요에 따라 다양한 조건으로 조절할 수도 있다.

이렇게 산화 그래핀으로 도핑된 그래핀은 OLED 등의 플렉서블 디스플레이와 더불어 터치 패널 등 차세대 디스플레이 분야와 고분자 및 무기 태양 전지 등의 에너지 산업분야, 스마트 윈도우, RFID 등 다양한 전자 산업 분야에서 다양하게 응용될 수 있다.

이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였으나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

한편, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예는 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

도면 부호 없음.

Claims (7)

1. 그래핀의 도핑 방법에 있어서, 산화 그래핀을 이용하여 그래핀을 도핑하는 단계를 포함하는 것을 특징으로 하는 그래핀의 도핑 방법.
2. 제1항에 있어서, 상기 산화 그래핀은, -OH, -COOH, 에폭시기를 가지는 박리된 산화 그래핀, 환원처리되어 환원된 산화 그래핀, 유기 화합물의 도입, 금속 도입, 또는 산화물의 도입이 수행된 산화 그래핀, Li 또는 Cs 화합물의 도입이 수행된 산화 그래핀 계열의 분자 중 적어도 어느 하나인 것을 특징으로 하는 그래핀의 도핑 방법.
3. 제2항에 있어서, 상기 유기 화합물 계열의 분자는 이차 또는 삼차 아민을 포함하는 것을 특징으로 하는 그래핀의 도핑 방법.
4. 제2항에 있어서, 상기 Li 또는 Cs 화합물 계열의 분자는 LiCO₃ 또는 Cs₂CO₃를 포함하는 것을 특징으로 하는 그래핀의 도핑 방법.
5. 제1항에 있어서, 상기 그래핀을 도핑하는 단계는, 분자 간 결합력을 이용하여 도핑하는 것을 특징으로 하는 그래핀의 도핑 방법.
6. 제1항에 있어서, 상기 그래핀을 도핑하는 단계는,
   상기 산화 그래핀이 분산된 용액을 준비하는 단계;
   상기 용액을 상기 그래핀에 가하는 단계; 및
   상기 용액을 건조시키는 단계를 포함하여 구성되는 것을 특징으로 하는 그래핀의 도핑 방법.
7. 제1항 내지 제6항 중 어느 한 항의 방법에 의하여 제조된 도핑 된 그래핀.
   

Images