JP2015144295A - 金属トランジスターデバイス - Google Patents

金属トランジスターデバイス Download PDF

Info

Publication number
JP2015144295A
JP2015144295A JP2015037472A JP2015037472A JP2015144295A JP 2015144295 A JP2015144295 A JP 2015144295A JP 2015037472 A JP2015037472 A JP 2015037472A JP 2015037472 A JP2015037472 A JP 2015037472A JP 2015144295 A JP2015144295 A JP 2015144295A
Authority
JP
Japan
Prior art keywords
metal
gate
channel
transistor
depletion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015037472A
Other languages
English (en)
Inventor
ツァン,ディーン,ゼット.
Z Tsang Dean
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Publication of JP2015144295A publication Critical patent/JP2015144295A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N99/00Subject matter not provided for in other groups of this subclass

Landscapes

  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】サイズの縮小並びに性能の改善がさらに可能であるトランジスターを提供する。【解決手段】トランジスターデバイスのチャネル領域の絶縁基板上に形成される金属薄膜あるいは複合金属層が含まれるデプレッションあるいはエンハンスメントモードの金属トランジスターである。絶縁層12及び基板10上の、金属ソース18、ナノレイヤーあるいはサブナノレイヤー金属チャネル14並びに金属ドレイン22を有する。薄いゲート絶縁体16および金属ゲートがチェンネル領域を覆う。【選択図】図1

Description

本発明はトランジスターデバイスのチャネル領域の絶縁基板上に形成される金属薄膜あるいは複合金属層が含まれるデプレッションあるいはエンハンスメントモードの金属トランジスターに関する。

関連出願の相互参照
本発明は2004年1月22日提出の米国特許出願10/762,658号に対する優先権を請求するとともに、2003年1月22日提出の米国暫定特許出願60/441,931号ならびに2003年6月12日提出の米国暫定特許出願60/477,983号の特典を請求するものである。上記出願の全内容がここに参照によって統合される。
商用集積回路は50nmゲートを利用した90nm加工技術に進むとともに研究デバイスはなお一層小さくなるので、トランジスターのチャネル長のスケーリングによるさらなる性能の改善は、短チャネル、ゲート電流漏出、ならびにその他の効果のためスケーリングの限界に近づいているように思われる。特に、集積回路の電力散逸はトランジスターのチャネル長のサイズが縮小されるにつれてますます問題であると同時に、トランジスターはもはや完全遮断が不可能である。実際、オフ状態の漏出電流の発生増加によりオンオフ電流比が悪化する。また干渉しまや角歪から生ずるパンチスルーおよび3次元の効果のような短チャネル効果もある。何人かの研究者はシリコン集積回路技術の進歩を物語ってきたムーアの法則の終わりが近いと示唆するようになった。その他の研究者は分子電子工学およびカーボンナノチューブトランジスターのような全く新しい技術が電子工学の進歩の減速を防止するために必要とされていると示唆するようになった。
本発明は集積回路製造工程の投資を無駄にすることなく特徴サイズの縮小ならびにトランジスター性能の改善がさらに可能であるトランジスターに関する。トランジスターならびに集積回路性能に関する著しい改善は、他の技術により必要となるであろう製造インフラストラクチャの変更の必要よりもむしろ本デバイスを利用してシリコン製造鋳造法の能力の上に構築することにより獲得可能である。
高性能の本トランジスター/集積回路技術により、コンピュータ用マイクロプロセッサーの高速化かつ低電力化、記憶デバイスの大容量化、デジタル信号処理チップの高性能化、軍事および衛星電子製品の耐放射線化、マイクロ波および無線デバイスの低コスト化ならびに遠距離通信電子製品の低コスト化、高速化が可能となる。
これまでに指摘したように、スケーリングは集積回路の性能改善の戦略として非常に生産的であった。商用生産が開始されつつある90nmクラスの処理技術が利用された特徴サイズダウンのスケーリングにより、5原子層厚にすぎない50nmクラスのゲートでかつ1.2nmクラスの厚さのゲート酸化物のトランジスターが生産されるであろう。デバイス性能を改善する多くの努力は、短チャネル効果およびゲート漏出電流による漏出電流の削減と移動性あるいは相互コンダクタンスの改善による速度上昇に集中している。
電界効果トランジスターの相互コンダクタンスの改善努力は、シリコン集積回路での高移動性を伴う歪シリコン層の利用からIII〜V族材料の変調ドープ量子井戸高移動性電子トランジスター(HEMTs)までに及ぶ。歪の利用によりシリコン材料の移動性の改善が示されてきた。III〜V材料では、低エネルギー差材料および低ドーピングを伴う量子井戸がチャネル中に配置されると同時に、キャリヤーは井戸に落下するとともに低不純度拡散を利用して2次元電子ガスの中に導かれる。これらの手法から得られる改善により、移動性、相互コンダクタンスgの上昇、そしてそれ故、Cがトランジスター入力静電容量である場合のg /C比の向上が生まれる。g /Cの上昇は高周波数での演算改善につながる。HEMTsは現在商用生産状態にあると同時に、歪層シリコンはやがてまもなく生産されるだろう。
本発明はここで金属トランジスターとして言及されるデバイスに関する。これらのデバイスは薄い金属チャネルを伴う電界効果デバイスである。金属トランジスターの利点には相互コンダクタンスが高い点と高速演算の向上が含まれる。金属チャネルの高伝導率によりゲート長10nm以下でもパンチスルー効果が除去される。さらに、金属対金属のソースおよびドレイン接触の高伝導率により、このような接触が金属半導体のオーミック接触に比較して小面積であることが可能となる。薄い金属チャネルでは三次元効果は重要なものにならない。金属トランジスターでは、従って、シリコンデバイスよりもより小さなサイズにするスケーリングが期待可能である。さらに、金属トランジスターはシリコン集積回路に普通の密度でシリコン上に作成されることが可能であるばかりでなく、光電子および/または電子光学材料を含めて様々な基板上に集積されることも可能である。
本発明はトランジスターあるいは切換えデバイスのチャネル領域が提供される金属類および/または金属ケイ素化合物を含めた薄い高伝導材料の利用に関連する。チャネル領域が十分に薄いのでゲートとソース電極間の逆バイアスがトランジスターを「オフ」に切換える電子のチャネルを空乏化する。ゲート電圧のないソースとドレイン間に電圧が加えられとゲインが生ずる。本発明の好ましい具体例では5 nm未満の厚さの薄膜チャネル層が含まれる。金属チャネルは連続的であるのが好ましいとともに、銀、銅、あるいはプラチナのような金属を利用して形成可能である。金属チャネルには所望の仕事関数特性の選定を可能にする異なる金属もしくは合金から構成される複数の層からなる複合構造物も含まれ得る。
同一参照文字により様々な図を通じて同一部分が言及される付録の図面に図示されるように、薄膜金属トランジスター用のシステムと方法に関する前述およびその他の特徴ならびに利点が以降のシステム及びその方法の好ましい実施例のさらに特別な説明から明らかになろう。図面は必ずしも同一縮尺になっていない代わりに本発明の原理が図示される点に関して強調されている。
一発明は、相互コンダクタンスが改善されると同時にシリコントランジスターのそれについての短チャネル効果が低減されるためにここで説明される。本発明の好ましい実施例では高相互コンダクタンスデバイスを創り出すためチャネルの半導体材料に代えて高伝導率金属が利用される。金属の伝導率は半導体のそれよりはるかに高く、歪あるいは非ドーピング半導体ですら、また小さな電場ですら非常に大きな電流を生み出すことが可能である。デバイスには、図1に示されるように、絶縁層12ならびに基板10上の、金属ソース18、ナノレイヤーあるいはサブナノレイヤー金属チャネル14ならびに金属ドレイン22が含まれ得る。薄いゲート絶縁体16および金属ゲート23がチェンネル領域を覆う。ゲートとソース間の逆バイアスに関して、薄い金属チャネルは電子の空乏化が可能であるとともに、もしチャネルが十分に薄ければチャネルの抵抗は増加する。薄い金属が完全に空乏化された時、トランジスターは、多くはJFETあるいはMOSFETが停止し得るので、完全に停止し得る。ゲート電圧無しでソースおよびドレイン間に電圧が加えられる場合、電流は薄い金属チャネルを通じて流れる。逆バイアスのゲート電圧が加えられる場合には金属の伝導率は反応して変化すると同時に、ますます高い電圧と電流がゲインを生成するように制御可能である。プラスのゲート電圧の作用については、多くの電子が静電力によりゲート下に蓄積するので蓄積モードでのデバイスの作動が可能な場合でさえあり得る。従って、本トランジスターは金属トランジスター(MT)であると同時に、電界効果トランジスター型として作用する。本デバイスは金属のオン状態のコンダクタンスならびにキャリヤー空乏化材料のオフ状態のコンダクタンスを有する。金属類は半導体よりも遥かに高い伝導率を有するので、より高いオン/オフ電流比及び相互コンダクタンスが提供できる。
デプレッションモードデバイスとして言及されるこの実施例はデプレッションならびに蓄積モードで作動する。エンハンスメントモードデバイスとして言及される別の実施例はチャネル反転によって作動するものであり、以降にさらに詳細に説明される。
薄い金属チャネルの厚さは重要であって、デプレッションモードデバイスに関する空乏幅未満であることが好ましい。空乏層近似がチャネルの最大厚さの計算のために利用可能である。1022/ cmの電子ならびに誘電率10の金属は、正味(外部的に与えられる内部電位未満の電位)電圧5Vで約1nmの空乏幅を有する。銅のような材料は層が十分に薄ければ空乏化可能である。銅の原子量は64.546であると同時に8.96g/ cmの比重を有する。これにより、約8.5x1022 原子/cmがあると計算されるとともに、0.37の原子当たりの有効電子数が得られることが可能であり、これにより約3x1022電子/cmが得られる。この材料が3と10の間の誘電率を有する場合には、0.24〜0.4nmの空乏幅を有すると見積もることが可能である。この実施例のチャネルの厚さはわずか1あるいは2原子層であるけれども、これは完全なデプレッションに十分なものであり、金属ケイ素化合物あるいはその他の金属類のような高伝導性材料はより厚いチャネルを得るために利用可能である。一般に5 nm未満のチャネル厚が好ましい。
ゲート長Lの金属トランジスターの電流電圧特性および相互コンダクタンスは、ゲートのソース縁でy=0かつゲートのドレイン縁で y=Lとして 非空乏化金属チャネルに沿うY方向の電圧V(y)が考慮されて計算可能である。チャネルは均一な伝導率σ、厚さTおよび幅Wを有する。V(d)=Vがドレイン電圧に加えられVはゲート電圧であるとともにソースにおける電圧はV(0)=0である。dyは 以下の式によって与えられる抵抗dRを有する。
d<Tに関して、
但し、d(y)は位置yにおける
における空乏幅である。εは誘電率であるとともに空乏化金属に関して実数である。qは電子電荷(1.6x10−19クーロン)、Nは電子ドナーの濃度である。原子当たり1自由電子を持つ一価金属では、Nは単位容積当たりの原子数である。多価金属ではNは原子当たりの自由電子の数を掛けた単位容積当たりの原子数である。

ここでIはドレイン電流であるとともに、φは仕事関数差およびビルトイン電位が含まれるオフセット電圧である。我々は、次に、積分すると同時に次式を得ることができる。

本式は相互コンダクタンスgを求めるVに関して微分可能である。

飽和状態はVが十分大きく空乏領域がゲート電圧の存在中にチャネルTの全厚さまで拡がる時に生ずる。
飽和電流および相互コンダクタンスに関する式が求められることが可能であり、例えば、飽和相互コンダクタンスは次式として求められることが可能である。

例えば、長さ20nm、幅1mmのゲートの非最適化デバイスはN=1022/cm、伝導率100,000S/cm(固有抵抗10−5オームcm)および相対誘電率3の厚さ0.32のチャネル金属を有することが可能である。V=−1.5Vおよびφ=0.3Vの場合には、gmsatは73,000 mS/mmとなろう。これは室温で20nmの長さのゲートを伴うSi nmOSFETについて350 mS/mmに匹敵可能である。薄い金属膜は、しかしながら、非伝導境界部分が伝導キャリヤーの数が許容ウェーブベクトルに関するものに制限されるのでそのバルク伝導率の1部を有するにすぎない。 量子力学矯正係数はキャリヤーの平均自由経路Λに関連する伝導層厚Tの関数である。
T<<Λの場合、

但し、σはバルク伝導率である。
わずか3Vでデプレッション化可能である0.32nmの厚さのプラチナのような材料で構成される薄膜は、10nmの平均自由経路を持つことが可能である。この場合には、わずか0.32nmの金属厚さの場合、矯正係数は約0.1と計算可能である。薄膜矯正後の飽和相互コンダクタンスは7,300 mS/mmである。計算された相互コンダクタンスは匹敵する寸法のシリコンデバイスよりおよそ20倍も良好である。該相互コンダクタンスは2つあるいは3つのうちの1係数によって匹敵する寸法の高電子移動性トランジスターInGaAsについて算定されたものを越える。
この構造を基本にしたトランジスターには、幾層かの金属原子層が後に続く幾層かのゲート絶縁体原子層およびより厚い金属ゲートが含まれる。材料類の選択は、該デバイス構造の空乏領域により与えられたゲートバイアスで最大チャネル幅の変調が可能なよう主としてチャネル中にそしてできるだけ少ししかゲートに拡げられないので、重要である。好ましいチャネルは、従って、高電子移動性、さらに好ましくは低電子濃度を持つ。好ましいゲート金属は、高電子濃度を持つ一方で移動性はそれほど重量ではない。ゲート絶縁体は低電流漏出誘電材料から形成されるのが好ましい。
チャネルの金属はn型電子金属あるいはp型正孔金属のどちらかで良い。nチャネルおよびpチャネルデバイスの利用は、どちらかのトランジスターが論理状態を切換える間を除き通常にオフしている場合のCMOSに類似した相補型デジタル回路設計を製作するために利用可能である。
もしこれらが同じ相互コンダクタンスのシリコントランジスターより長さを長く作られれば、高オン/オフ比が金属チャネルについて生じ得る。該デバイスについてイオン化放射の経路に沿って生ずる少数キャリヤーによって引き起こされるソフトのエラーの可能性はより少ない。デジタルアプリケーションにおいて、この電荷がしきい値を越える場合には、ソフトエラーが生じ得る。絶縁体(SOI)デバイス上のシリコンの場合のように、MTのデバイス容積を非常に小さくすることによりバルクシリコンデバイスに関連するこれらの問題がより受けにくくなる。
電場における金属量子井戸に関する関連研究ならびにその他のデバイス類のこの種の金属類に関する実験作業が行われた。JacklevicとLambeによる電場における薄い金属量子井戸のエネルギーレベルに関する研究によりエネルギー変化が予想よりも高かった点が注目された。この効果は量子井戸の部分的なデプレッションと矛盾しない。量子井戸の平面に沿ってキャリヤーは自由であるにもかかわらず、JacklevicとLambeによって研究された通りの二次元量子井戸効果もまたデバイス中にあり得る。薄い金属層はまた金属べースの熱い電子ならびにスピントランジスターを開発する研究者の興味も引いてきた。本発明では、金属層はトンネル効果、熱い電子、あるいは他のデバイスのスピン効果とは反対に電界効果デバイスに適用される。
AgおよびPb金属層が高伝導率を示すことが知られている。伝導率が金属的になる浸透しきい値は0.7以上の平均厚さの単一層で観察された。この浸透しきい値未満の領域では、金属は連続的な層ではない。浸透しきい値未満の領域は金属トランジスターデバイスにとって関心事でない。2から3の単一層の厚さでは、Agは90°Kで7000から10,000 S/cmの伝導率を有する。これらの実験で測定された数値は厚さ0.32のPt薄膜に関して10,000 S/cmでありこれまでに計算された伝導率と辻褄が合う。実験に関する詳細は「表面科学」(1999年)438号178 〜184頁、M.Henzler, O.Pfennigtorf, K.Land, T.Luer, F.Moresco, T. Hildebrandによる「エピタキシャル金属単一層の構造および電子特性」に見いだすことが可能であり、その全内容はここで参照されて組込まれている。
デプレッションモード金属トランジスター製造向けの工程が一連の横断面図(図2A〜図2J)に概略描かれている。半導体デバイス製造技術の熟練者に知られた代替方案もまた利用可能である。
図2Aに示された基板10は円滑な伝導、半伝導あるいは電子デバイス向けの力学上の支持が提供されるよう十分な厚さを有するとともに、半導体加工設備と両立できる絶縁体料であり得る。シリコン、サファイア、水晶、ガリウムヒ素、リン酸塩インジウム、あるいはダイアモンドがトランジスターに統合される包括的なデバイス要件に基づいて選択可能である。例えば、シリコンあるいはサファイア基板は別のシリコンデバイスと一緒に利用可能である一方で、ガリウムヒ素あるいはインジウムリン酸塩基板はレーザあるいは検知器と一体で選定可能である。基板は絶縁体層の蒸着および密着性を可能にするようケミカルクリーニング、ケミカルエッチング、スパッターエッチング、プラズマクリーニングおよびクリーンハンドリングの組合せによって清浄にされなくてはならない。
低電流漏出絶縁体料12の層は図2Bに示されるように基板上に形成される。このような材料にはシリコン酸化物、シリコン窒化物、あるいはその組合せ、アルミニウム酸化物、あるいはサファイアが含まれる。様々な技術がこの層を形成するために利用可能である。シリコン酸化物は、例えば、熱的酸化によってシリコン上に成長可能である一方で、サファイア基板上のサファイアの蒸着は必要ではない。絶縁体料は低電流漏出が達成されるよう十分な品質と厚さであるよう形成されるのが好ましい。厚さsは、例えば、0.1〜2マイクロメーターの範囲にあり得る。
金属チャネルは金属類、金属合金類、ドーピングされた金属類および層状化された金属のような高伝導材料で絶縁体上に形成される。高伝導体ケイ素化合物、サリシン化物類あるいは窒化物類もまた追加実施例で利用可能である。図2Cに示されるように形成された金属層14は十分に薄く、該金属はゲートに制御電圧が加えられ次第キャリヤーの完全な空乏化が可能となる。通常は、このチャネル厚さは0.2〜3 nmの範囲にある。厚さの変動がさらに許容される場合のより厚い層は、低キャリヤー濃度金属が利用される場合に可能性がある。高キャリヤー移動性のある金属が望ましい。金属は電子金属あるいは正孔金属のどちらかであり得る。
絶縁体は連続的な薄い金属層の蒸着および密着性を可能にするようクリーンハンドリング、ケミカルクリーニング、ケミカルエッチング、スパッターエッチング、およびプラズマクリーニングのような技術を利用して洗浄可能である。金属材料は分子ビームエピタキキシャル法、ケミカルビームエピタキキシャル法、金属有機化学蒸着あるいは単一結晶金属用の原子層蒸着のような多様な技術によって、あるいは単一結晶材料が不必要な場合にはスパッタリング、電子ビーム蒸着、あるいは熱蒸着によって蒸着可能である。酸化可能な金属には重複するゲート絶縁体が酸化によって形成可能であるという利点がある。ハフニウム、タンタル、チタニウムおよびアルミ二ウムはゲート絶縁体向けの酸化物候補であるだけでなく良好な密着性を有する金属である。
ゲート絶縁体26は両面金属層と両立可能である好ましくは高誘電率の高品質、低漏出材料であり得る。シリコン酸化物、シリコン酸化窒化物、ハフニウム酸化物、タンタル酸化物あるいはアルミニウム酸化物のような材料が利用可能である。この種の材料にはイオン伝導ならびにドリフトが防止される非常に低い移動性電荷があるのが好ましい。図2Dに示されるように、酸化あるいはプラズマ蒸着、化学蒸着、電子ビーム蒸着、スパッタリング、ジェット蒸着、原子層蒸着あるいは熱蒸着がこの種の材料の蒸着に利用可能である。ある適用例に関しては、分子ビームエピタキシャル法、化学ビームエピタキシャル法、あるいは単一結晶絶縁層もまた成長させる金属有機化学蒸着法が利用可能である。
ゲート金属28は印加電圧を利用した金属チャネルの最大空乏幅変調向けに高電子濃度であることが好ましい。キャリヤー移動性はこの層ではあまり重要ではない。図2Eに示されるように、ゲートは単一結晶である必要はなく、スパッタリング、電子ビーム蒸着、あるいは熱蒸着がゲート層の蒸着に利用可能である。ゲートはまた単一結晶であると同時に、分子ビームエピタキシャル法、化学ビームエピタキシャル法、あるいは金属有機化学蒸着法のような技術が利用されることもある。ゲートはキャリヤーデプレッションの回避のために十分に厚いのが好ましいと同時に、従って、少なくとも数ナノメーターの厚さであるのが好ましい。図26に見られるように、次に、島30が形成される。
金属トランジスターゲート30はゲート金属層の選択的エッチングが後に続く図2Gに示されるように写真石版印刷のようなパターン作成が可能である。金属酸化物境界が保持されるようゲート酸化物に手を付けずにおくことが有利であることもあるにもかかわらず、この段階にゲート酸化物のエッチングが含まれることもあり得る。ひとつの代替方案は写真石版印刷ならびにゲートのパターン作成を行うリフトオフを利用することである。
図2Hに示されるように、エンキャプシュレーション層32はプラズマ蒸着、化学蒸着、電子ビーム蒸着、スパッタリング、あるいは熱蒸着を含む手段によって蒸着可能である。プラズマあるいは化学蒸着は低温において相対的に早い蒸着速度のため有利である。
ソース、ゲート、およびドレインの電気接触はエンキャプシュレーション層ならびにゲート絶縁体層を通る開口部34に作成されなくてはならない。ドライエッチングあるいはウェットケミカルエッチングでさえ後に続く写真石版印刷のパターン作成により図21に図示されるように開口部の大きさに応じたこれらの開口部の作成が可能である。
図2Jに見られるように、金属は写真石版印刷ならびにソース36、ゲート38ならびにドレイン40の接触電極形成が残るようにエッチングを利用して蒸着と同時にパターン作成が可能である。代替案としては、電極形成ならびにリフトオフが後に続く写真石版印刷もまた利用が可能である。ソースおよびドレインにオーミック接触が必要である。
図3の上面図に概要が示されるように、層の選択的エッチングが後に続く写真石版印刷が個々のトランジスターデバイスの形成に利用可能である。電気絶縁のためには隣接トランジスター間の薄い金属層は完全に除去されなくてはならない。
図4に図示されるように、電子金属トランジスターは相補型回路50を形成するp チャネルシリコンMOSFETsと統合されても良い。この場合には、n チャネル金属トランジスター54を統合するため、既に形成されたp チャネルMOSFETs52の絶縁体上シリコン(SOl)ウェーハ上のシリコンから出発するとともに、図2Cの段階から図2Fの段階に進むのが有利であることもある。関連した金属に応じて、金属トランジスター後にシリコンデバイスを統合するよう選択可能である。
nおよびpチャネル金属トランジスターの両方については、図2A から2Fの手段が電子金属を利用して実施可能であり、次に、ゲート絶縁体形成によるチャネルの蒸着用手段が、p型金属あるいは正孔金属その他のゲート絶縁体を利用して繰り返し可能であるとともに、別のゲート金属層が蒸着可能である。電子金属蒸着の利点はまず電子金属の選択の幅が広いことである。金属は従って正孔金属に関する最善の加工両立性を求めて選択が可能である。電子の順番及び正孔金属の形成もまた最初に蒸着されたp型金属と逆にすることも可能である。この説明はnおよびp金属トランジスターの両方のパターン作成についても当てはまる。P型金属に関する詳細はR.BergerおよびF.Van Bruggenによる「一般的でない金属の雑誌」1984年、99(1)号、113〜123頁、「層構造を伴うp型金属」に見いだすことが可能でありこの全体内容が参照によってここに組込まれる。
p型金属および電子金属との間のオーミック接触は急激な変化あるいは恐らくは緩慢な変化のどちらかによって行われ得る。もしくは、pチャネル材料の電気接触が形成されるために微小合金あるいは焼結技術を利用することが好ましいこともある。
デバイスの空乏領域は、主として金属チャネルに与えられたゲートバイアスを利用して最大チャネル幅の変調が可能となるようできるだけゲートに少ししか延びないのが好ましいので、材料の選択は重要である。従って、好ましいチャネルは高電子移動性ならびに低電子濃度を有する。好ましいゲート金属は高電子濃度を有する一方で移動性はそれほど重要ではない。さらに、材料の仕事関数はトランジスターの限界電圧に影響する。ゲートは低電流漏出誘電体材料から形成されるのが好ましい。
ポアソンの方程式は印加電圧の関数として電子ドナー濃度Nの一様な金属のチャネル空乏幅の計算を行う空乏層近似を利用して解くことが可能である。

qは電子電荷 1.6x1019 クーロン、 Kは金属の相対誘電率であり、ε は自由空間の誘電率、ならびにVsはゲート絶縁体/薄い金属境界での金属電位である。金属類は複合誘電率を有する一方で、Kは自由キャリヤーの空乏化した金属に関して実数である。原子当たり1自由電子を持つ一価金属ではNは単位容積当たりの原子の数である。多価金属では、Nは原子当たりの自由電子の数だけ掛けた単位容積当たりの原子の数である。Vsは次式によりゲート電圧Vに関係する。

但し、Koxおよびdoxはそれぞれ相対誘電率およびゲート絶縁体の厚さである。ゲート絶縁体厚さはできるだけ薄いのが好ましい一方で、トンネル電流を含む漏出を無視できる程度に維持する。φは仕事関数差ならびにビルトイン電位を含むオフセットである。
空乏層近似は印加電圧の関数としてチャネルの空乏幅を計算するために利用可能である。先にも注目したように、チャネル厚さは動作電圧でのチャネルの空乏幅未満であることが好ましい。これにより指定された動作電圧でチャネルは完全に空乏化可能となる。デプレッション電圧の決定はキャリヤー濃度ならびに構造材料の誘電率の詳細情報に依存する。図5チャネルよりにはさらに高いキャリヤー濃度および構造全体に無限小ゲート酸化物厚さと均一な誘電率Kをもつゲート金属の場合の例が示されている。Vは任意のビルトイン電位が含まれる有効電圧である。実際の空乏幅はデバイスの実際の構造に応じてこれから変動する。ビルトイン電圧を含む詳細計算はチャネルとゲートに利用される金属の仕事関数にかかわる。これらの仕事関数によりまたトランジスターのしきい値も決められる。
10 nm未満までのゲート長のスケーリングは金属トランジスターについては容易に可能である。電場がドレインとソース間のチャネルを空乏化する時に生ずるパンチスルー効果はチャネルの空乏幅と同じくらい短いゲート長まで下げるほどの問題ではない。金属チャネルの高伝導率は従って10 nm未満のゲート長におけるパンチスルー効果を取り去るとともに、パンチスルー効果が再び大きくなるまでスケーリングの限界が準nmから数nmの範囲まで拡げることができる。
ゲート幅は完全なチャネルデプレッションが確保されるためチャネル幅を越えるのが好ましい。チャネル幅は設計要件に依存する。電流処理能力並びにオフ状態の漏出電流はチャネル幅と一緒のスケーリングが期待可能である。オン状態の抵抗はまたチャネル幅が増加しても低下する。最大回路密度ならびに最小電力散逸については、トランジスターは所要切換え時間内の負荷によって課せられる駆動可能負荷と矛盾しないようできるだけ小さく作られる。
この構造に基づいたトランジスターには、いくつかの絶縁体原子層ならびにより厚い金属ゲートが後に続くいくつかの金属原子層が含まれることが可能である。ゲート長は50 から500 nmまでの範囲のチャネル幅については5 nm から50nmの範囲であり得る。
本発明のもう一つ別の実施例では、薄い金属反転層のエンハンスメントモードのデバイス60が作成可能である。図6に概略示されるように、nチャネルエンハンスメントモードデバイスは、例えば、n型ソース66およびドレイン68領域ならびにゲートならびにゲート酸化物下のp型金属64の構造の形成によって製作可能である。十分なプラスのゲート電圧が加わると、電子はp金属層のゲート側に極めて薄いnタイプの反転層62が形成される。この反転層はゼロバイアスでは消滅するゲートバイアスによって生じるソースとドレイン間の伝導チャネルである。この実施例では、金属層の厚さは反転層ならびに付随する空乏層より必ず厚い。この型のデバイスでは、ゲート下のドレインならびに金属の低キャリヤー濃度材料によりドレインp−n接合部の絶縁降伏電圧が増加するとともにチャネル反転が容易となる。このようなトンネル効果が特殊なデバイス特性にとって望ましくない限り、ソースおよびドレインのp−n接合部の傾斜によりトンネル効果は減少する。
金属ソースおよびドレインのnチャネル用の工程順が図7A〜図7Eに示されている。図2A〜図2Fからの工程描写により、ゲートならびにゲート酸化物がエッチングされてから、次に、ソースおよびドレイン領域の金属は写真石版印刷やドライエッチングといった技術によって除去される図7Aのパターン作成デバイス69が後に続く最初の6段階が提供されている。図2Fおよび図7Aの工程は組合せ可能であるが、この説明では別々に示されている。図7Bに示されるように、Eビーム蒸着および選択的エッチングあるいはリフトオフのような工程はソースおよびドレイン領域の相補型材料70を蒸着するために利用可能である。図7Cではデバイス72が図7Dに示される接触窓74を開放するエッチングが後に続く絶縁体を利用してエンキャプシュレーションされる。最後に、図7Eに図示されるように、接触電極形成76がソース、ドレインおよびゲート向けに形成される。
類似の方法がpチャネルエンハンスメントモードデバイスの形成に利用可能であり、このデバイスはp型ソースおよびゲート下のnタイプ金属のドレイン領域に作成可能である。図4と同様に、nおよびpの両チャネルエンハンスメントモードデバイスは、論理転移中を除きある段階のnあるいは pチャネルのどちらかのトランジスターがオフ状態である相補型型デジタル回路作動を起こす同一基板上に統合可能である。
半導体材料は低キャリヤー濃度向けに金属の代わりにドレイン領域で利用可能であるが、チャネルは薄い金属層内にある。これらの領域は薄い金属層の蒸着に先立ちさらに容易に形成されるので、工程順は半導体ソースおよびドレイン領域のデバイス用に変更可能である。
薄い金属層が反転層と空乏層の組合せ厚さより厚い、つまり、キャリヤー濃度に応じて約0.2〜 5 mnの範囲であるのが好ましい場合を除いて、デプレッションモードデバイスのものと同様なデバイスの寸法があてはまる。
図8にはここで以前に説明されたトランジスターデバイスを用いた集積回路デバイスが製作される段階が図示された工程順100が図示されている。ここで説明された本発明の1つ以上の実施例によると、1個以上のトランジスター110が製作された後にできるデバイスは、プロセッサあるいはメモリといった集積回路デバイスが形成されるためにさらに加工120可能である。個々の具体的適用に応じて、デバイスは、また、光検知器(例えば、CMOS撮像デバイスあるいは赤外線光トランジスター))といった光電子デバイスあるいはレーザあるいはLEDといった光放出デバイスが形成されるさらなる処理130を受けることも可能である。デバイスは製品組立向けにパッケージ化140が可能である。
特許請求の範囲はその効果が明言されない限り、記述された順番あるいは要素に限定されたものとして読まれてはならない。従って、以降の請求項およびこれと同等の範囲と精神内にあるすべての実施例は本発明として請求される。
本発明の好ましいデプレッションモードの実施例の概略横断面図である。 デプレッションモードの金属トランジスター製造に関する工程順を図示する横断面図である。 デプレッションモードの金属トランジスター製造に関する工程順を図示する横断面図である。 デプレッションモードの金属トランジスター製造に関する工程順を図示する横断面図である。 デプレッションモードの金属トランジスター製造に関する工程順を図示する横断面図である。 デプレッションモードの金属トランジスター製造に関する工程順を図示する横断面図である。 デプレッションモードの金属トランジスター製造に関する工程順を図示する横断面図である。 デプレッションモードの金属トランジスター製造に関する工程順を図示する横断面図である。 デプレッションモードの金属トランジスター製造に関する工程順を図示する横断面図である。 デプレッションモードの金属トランジスター製造に関する工程順を図示する横断面図である。 デプレッションモードの金属トランジスター製造に関する工程順を図示する横断面図である。 本発明の概略上面図である。 本発明の相補型版の横断面図である。示されるように、PチャネルMOSFETsあるいはpチャネル金属トランジスターのどちらかが相補型回路設計用のnチャネル金属トランジスターと集積可能である。 相対誘電率Kならびに有効電圧Vの差違値に関して示されたチャネルのキャリヤー集中作用としての空乏幅の写真例を図示したものである。 本発明のエンハンスメントモードの実施例の横断面図である。 本発明のエンハンスメントモードの実施例に関する工程順を図示する一連の横断面図である。 本発明のエンハンスメントモードの実施例に関する工程順を図示する一連の横断面図である。 本発明のエンハンスメントモードの実施例に関する工程順を図示する一連の横断面図である。 本発明のエンハンスメントモードの実施例に関する工程順を図示する一連の横断面図である。 本発明のエンハンスメントモードの実施例に関する工程順を図示する一連の横断面図である。 本発明による集積回路デバイスの製造に関する工程順である。

Claims (18)

  1. ソース、ドレイン、ゲート、および金属チャネルからなり;
    該金属チャネルは、
    ドーピングされた金属、金属窒化物、金属シリサイド、ゲートに制御電圧を加えると反転層および空乏層を有する金属、およびゲートに制御電圧を加えるとキャリアの完全空乏が可能であるような5nm未満の範囲の厚さを有する金属からなる群から選択される高伝導材料から形成される連続伝導体薄膜からなり;
    さらに絶縁層およびゲート絶縁体が含まれ、金属チャネルが該ゲート絶縁体と該絶縁層との間に位置する、
    デプレッションモードもしくはエンハンスメントモードのトランジスターデバイス。
  2. さらにシリコン、サファイア、水晶、ヒ化ガリウム、リン化インジウム、およびダイアモンドから構成される群から選定される基板が含まれる請求項1に記載のデバイス。
  3. さらにシリコン基板が含まれる請求項1に記載のデバイス。
  4. 該金属チャネルがサブナノレイヤー金属チャネルである、請求項1〜3の何れかに記載のデバイス。
  5. 金属チャネルが0.2〜3nmの範囲の厚さを有する請求項1に記載のデバイス。
  6. トランジスターがエンハンスメントモードデバイスからなる請求項1に記載のデバイス。
  7. トランジスターがデプレッションモードデバイスからなる請求項1に記載のデバイス。
  8. ゲート長が50nm未満であり、かつさらに二酸化シリコン、シリコン窒素酸化物、ハフニウム酸化物、タンタル五酸化物、チタニウム酸化物、およびアルミニウム酸化物から構成される群から選定されるゲート絶縁体が含まれる請求項1に記載のデバイス。
  9. 金属チャネルもしくはゲートが、ハフニウム窒化物、ケイ化ニッケル、タンタル窒化物、チタン窒化物、ケイ化チタンまたはそれらの組合せからなる群から選定されるか;あるいはゲートが、アルミニウム、銀、銅、プラチナ、金、ハフニウム、ニッケル、タンタル、チタニウム、タングステンまたはそれらの組合せから構成される請求項1に記載のデバイス。
  10. 金属チャネルが複合構造物からなる請求項1に記載のデバイス。
  11. 金属チャネルもしくはゲートが、ハフニウム窒化物、ケイ化ニッケル、タンタル窒化物、チタン窒化物、ケイ化チタンまたはそれらの組合せからなる群から選定される、請求項1に記載のデバイス。
  12. さらに複数の集積回路を提供する回路部品が含まれる請求項1に記載のデバイス。
  13. 絶縁層が二酸化シリコン、シリコン窒化物、アルミニウム酸化物およびサファイアからなる群から選定される絶縁材料からなる請求項1に記載のデバイス。
  14. デバイスがさらにn型チャネルおよびp型チャネルを有する相補型トランジスターデバイスからなる請求項1に記載のデバイス。
  15. チャネルに、異なる金属もしくは合金から構成される複数の層からなる複合構造物が含まれる請求項1に記載のデバイス。
  16. 少なくとも1個の金属チャネルを有するトランジスターが含まれる集積回路デバイスである、請求項1に記載のデバイス。
  17. 該金属チャネルの厚さがデプレッションモードデバイスのための空乏幅未満である、請求項1に記載のデバイス。
  18. 該金属チャネルの厚さが単一層の厚さ未満である、請求項1に記載のデバイス。
JP2015037472A 2004-01-22 2015-02-26 金属トランジスターデバイス Pending JP2015144295A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/762,658 2004-01-22
US10/762,658 US7838875B1 (en) 2003-01-22 2004-01-22 Metal transistor device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2006551303A Division JP2007519260A (ja) 2004-01-22 2005-01-21 金属トランジスターデバイス

Publications (1)

Publication Number Publication Date
JP2015144295A true JP2015144295A (ja) 2015-08-06

Family

ID=34960377

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2006551303A Pending JP2007519260A (ja) 2004-01-22 2005-01-21 金属トランジスターデバイス
JP2015037472A Pending JP2015144295A (ja) 2004-01-22 2015-02-26 金属トランジスターデバイス

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2006551303A Pending JP2007519260A (ja) 2004-01-22 2005-01-21 金属トランジスターデバイス

Country Status (5)

Country Link
US (2) US7838875B1 (ja)
JP (2) JP2007519260A (ja)
DE (1) DE112005000226B4 (ja)
TW (1) TWI378557B (ja)
WO (1) WO2005093868A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018112567A (ja) * 2018-04-26 2018-07-19 愛知製鋼株式会社 回転速度測定システム

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080135827A1 (en) * 2006-09-25 2008-06-12 Stmicroelectronics Crolles 2 Sas MIM transistor
US8558654B2 (en) 2008-09-17 2013-10-15 Stmicroelectronics (Grenoble 2) Sas Vialess integration for dual thin films—thin film resistor and heater
US8786396B2 (en) 2008-09-17 2014-07-22 Stmicroelectronics Pte. Ltd. Heater design for heat-trimmed thin film resistors
US8242876B2 (en) 2008-09-17 2012-08-14 Stmicroelectronics, Inc. Dual thin film precision resistance trimming
DE102009014936A1 (de) 2009-03-30 2010-10-07 Georg Zimmermann Abwasserrohr mit einer Frischwasserleiteinrichtung sowie Wärmeübertrager
US8436426B2 (en) 2010-08-24 2013-05-07 Stmicroelectronics Pte Ltd. Multi-layer via-less thin film resistor
US8659085B2 (en) 2010-08-24 2014-02-25 Stmicroelectronics Pte Ltd. Lateral connection for a via-less thin film resistor
US8400257B2 (en) 2010-08-24 2013-03-19 Stmicroelectronics Pte Ltd Via-less thin film resistor with a dielectric cap
US8927909B2 (en) 2010-10-11 2015-01-06 Stmicroelectronics, Inc. Closed loop temperature controlled circuit to improve device stability
US8809861B2 (en) * 2010-12-29 2014-08-19 Stmicroelectronics Pte Ltd. Thin film metal-dielectric-metal transistor
US9159413B2 (en) 2010-12-29 2015-10-13 Stmicroelectronics Pte Ltd. Thermo programmable resistor based ROM
US8816476B2 (en) * 2011-04-27 2014-08-26 Alpha & Omega Semiconductor Corporation Through silicon via processing techniques for lateral double-diffused MOSFETS
US8526214B2 (en) 2011-11-15 2013-09-03 Stmicroelectronics Pte Ltd. Resistor thin film MTP memory
US8969867B2 (en) 2012-01-18 2015-03-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8766365B2 (en) * 2012-02-21 2014-07-01 Micron Technology, Inc. Circuit-protection devices
EP3198650A4 (en) * 2014-09-26 2018-05-16 Intel Corporation Metal oxide metal field effect transistors (momfets)
US9515158B1 (en) 2015-10-20 2016-12-06 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure with insertion layer and method for manufacturing the same
US9728466B1 (en) 2016-04-28 2017-08-08 International Business Machines Corporation Vertical field effect transistors with metallic source/drain regions
US10269982B2 (en) * 2016-07-08 2019-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Metallic channel device and manufacturing method thereof
US10224285B2 (en) 2017-02-21 2019-03-05 Raytheon Company Nitride structure having gold-free contact and methods for forming such structures
US10096550B2 (en) 2017-02-21 2018-10-09 Raytheon Company Nitride structure having gold-free contact and methods for forming such structures
RU2654296C1 (ru) * 2017-04-14 2018-05-17 Альфред Габдуллович Габсалямов Пленочный полевой транзистор с металлическим каналом
US10163893B1 (en) 2017-08-28 2018-12-25 Micron Technologies, Inc. Apparatus containing circuit-protection devices
US10431577B2 (en) 2017-12-29 2019-10-01 Micron Technology, Inc. Methods of forming circuit-protection devices
CN110429063B (zh) * 2019-06-28 2021-12-10 福建省福联集成电路有限公司 一种低噪声值的半导体器件制造方法及器件
JP2022104730A (ja) * 2020-12-29 2022-07-11 山陽精工株式会社 加工物の検査処理方法および検査処理システム

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08274330A (ja) * 1994-06-03 1996-10-18 Seiko Instr Inc 半導体装置とその製造方法
JP2003533888A (ja) * 2000-05-16 2003-11-11 インフィネオン テクノロジーズ アクチェンゲゼルシャフト 電界効果トランジスタ、および電界効果トランジスタを製作する方法。

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0782996B2 (ja) 1986-03-28 1995-09-06 キヤノン株式会社 結晶の形成方法
DE3876228T2 (de) * 1988-01-15 1993-06-03 Ibm Feldeffektanordnung mit supraleitendem kanal.
MY107475A (en) 1990-05-31 1995-12-30 Canon Kk Semiconductor device and method for producing the same.
JP3301116B2 (ja) * 1992-07-20 2002-07-15 ソニー株式会社 半導体装置及びその製造方法
JP3729955B2 (ja) 1996-01-19 2005-12-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6350993B1 (en) * 1999-03-12 2002-02-26 International Business Machines Corporation High speed composite p-channel Si/SiGe heterostructure for field effect devices
US6248633B1 (en) * 1999-10-25 2001-06-19 Halo Lsi Design & Device Technology, Inc. Process for making and programming and operating a dual-bit multi-level ballistic MONOS memory
US6365913B1 (en) 1999-11-19 2002-04-02 International Business Machines Corporation Dual gate field effect transistor utilizing Mott transition materials
US6373111B1 (en) 1999-11-30 2002-04-16 Intel Corporation Work function tuning for MOSFET gate electrodes
US6465315B1 (en) 2000-01-03 2002-10-15 Advanced Micro Devices, Inc. MOS transistor with local channel compensation implant
JP3906020B2 (ja) 2000-09-27 2007-04-18 株式会社東芝 半導体装置及びその製造方法
GB0109782D0 (en) * 2001-04-20 2001-06-13 Btg Int Ltd Nanoelectronic devices and circuits
US6458695B1 (en) 2001-10-18 2002-10-01 Chartered Semiconductor Manufacturing Ltd. Methods to form dual metal gates by incorporating metals and their conductive oxides
US6780686B2 (en) * 2002-03-21 2004-08-24 Advanced Micro Devices, Inc. Doping methods for fully-depleted SOI structures, and device comprising the resulting doped regions

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08274330A (ja) * 1994-06-03 1996-10-18 Seiko Instr Inc 半導体装置とその製造方法
JP2003533888A (ja) * 2000-05-16 2003-11-11 インフィネオン テクノロジーズ アクチェンゲゼルシャフト 電界効果トランジスタ、および電界効果トランジスタを製作する方法。

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018112567A (ja) * 2018-04-26 2018-07-19 愛知製鋼株式会社 回転速度測定システム

Also Published As

Publication number Publication date
TW200539448A (en) 2005-12-01
WO2005093868A1 (en) 2005-10-06
US7838875B1 (en) 2010-11-23
JP2007519260A (ja) 2007-07-12
DE112005000226B4 (de) 2019-08-14
US8242497B2 (en) 2012-08-14
TWI378557B (en) 2012-12-01
DE112005000226T5 (de) 2007-01-04
US20110180867A1 (en) 2011-07-28

Similar Documents

Publication Publication Date Title
JP2015144295A (ja) 金属トランジスターデバイス
Del Alamo et al. Nanometer-Scale III-V MOSFETs
US9064777B2 (en) Graphene switching device having tunable barrier
US10243002B2 (en) Asymmetric band gap junctions in narrow band gap MOSFET
US20070290193A1 (en) Field effect transistor devices and methods
JP6671371B2 (ja) トンネル電界効果トランジスタ及びその製造方法
US9905421B2 (en) Improving channel strain and controlling lateral epitaxial growth of the source and drain in FinFET devices
KR101810261B1 (ko) 전계 효과 트랜지스터
TW201611276A (zh) 熱離子-過驅動穿隧場效應電晶體及其製造與操作方法
CN108091698B (zh) 场效应晶体管、制造场效应晶体管的方法及电子器件
US9419115B2 (en) Junctionless tunnel fet with metal-insulator transition material
KR101904383B1 (ko) 원자층 증착을 이용한 이차원 반도체의 도핑방법 및 그를 포함하는 cmos 소자의 제조방법
Riederer et al. Alternatives for Doping in Nanoscale Field‐Effect Transistors
JP3030285B2 (ja) ナノスケールのモット転移分子電界効果トランジスタ
JP3030264B2 (ja) Mott遷移分子電界効果トランジスタ
CN110957365B (zh) 半导体结构和半导体电路
TW201742126A (zh) 環閘極iii-v族量子井電晶體及鍺無接面電晶體及其製造方法
US20230326925A1 (en) Monolithic complementary field-effect transistors having carbon-doped release layers
US10141528B1 (en) Enhancing drive current and increasing device yield in n-type carbon nanotube field effect transistors
Wang Exploring the van der Waals integration for probing and pushing the performance limit of emerging electronic materials
WO2024151277A1 (en) Semiconducting graphene platform
JP2015153926A (ja) 単一電荷転送素子
Agnihotri Novel two-dimensional devices for future applications
CN111725322A (zh) 一种石墨烯场效应晶体管及其制备方法和应用方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150422

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151203

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160209

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20160509

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20160711

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160721

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160923

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170523

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20170612

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20170818

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20180123

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20180226

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20180309