JP3301116B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP3301116B2 JP3301116B2 JP21323992A JP21323992A JP3301116B2 JP 3301116 B2 JP3301116 B2 JP 3301116B2 JP 21323992 A JP21323992 A JP 21323992A JP 21323992 A JP21323992 A JP 21323992A JP 3301116 B2 JP3301116 B2 JP 3301116B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- region
- semiconductor substrate
- semiconductor
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 170
- 238000004519 manufacturing process Methods 0.000 title claims description 36
- 239000000758 substrate Substances 0.000 claims description 93
- 229910052751 metal Inorganic materials 0.000 claims description 61
- 239000002184 metal Substances 0.000 claims description 61
- 150000001875 compounds Chemical class 0.000 claims description 60
- 239000012535 impurity Substances 0.000 claims description 49
- 238000005468 ion implantation Methods 0.000 claims description 36
- 230000004888 barrier function Effects 0.000 claims description 24
- 239000000463 material Substances 0.000 claims description 24
- 238000000034 method Methods 0.000 claims description 21
- 230000015572 biosynthetic process Effects 0.000 claims description 19
- 239000000126 substance Substances 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 268
- 229910019001 CoSi Inorganic materials 0.000 description 63
- 108091006146 Channels Proteins 0.000 description 61
- 229910052710 silicon Inorganic materials 0.000 description 54
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 47
- 239000010703 silicon Substances 0.000 description 47
- 239000007789 gas Substances 0.000 description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 18
- 229920005591 polysilicon Polymers 0.000 description 18
- 229910008484 TiSi Inorganic materials 0.000 description 15
- 239000011229 interlayer Substances 0.000 description 14
- 229910021332 silicide Inorganic materials 0.000 description 13
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 13
- 238000001312 dry etching Methods 0.000 description 11
- 238000000059 patterning Methods 0.000 description 11
- 238000004544 sputter deposition Methods 0.000 description 11
- 239000010936 titanium Substances 0.000 description 11
- 229910004298 SiO 2 Inorganic materials 0.000 description 10
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 8
- 238000000151 deposition Methods 0.000 description 7
- 238000005530 etching Methods 0.000 description 7
- 230000008021 deposition Effects 0.000 description 6
- 238000002955 isolation Methods 0.000 description 6
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 5
- -1 ammonia peroxide Chemical class 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 229910010282 TiON Inorganic materials 0.000 description 3
- 229910021529 ammonia Inorganic materials 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N ammonia Natural products N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 229910017052 cobalt Inorganic materials 0.000 description 3
- 239000010941 cobalt Substances 0.000 description 3
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 239000006227 byproduct Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000003574 free electron Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910016006 MoSi Inorganic materials 0.000 description 1
- 229910021140 PdSi Inorganic materials 0.000 description 1
- 229910006249 ZrSi Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000002023 wood Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
- H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1058—Channel region of field-effect devices of field-effect transistors with PN junction gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66651—Lateral single gate silicon transistors with a single crystalline channel formed on the silicon substrate after insulating device isolation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/902—FET with metal source region
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【0001】
【産業上の利用分野】本発明は、半導体装置及びその製
造方法に関し、更に詳しくは、応答速度の早いトランジ
スタ素子を有する半導体装置及びその製造方法に関す
る。
造方法に関し、更に詳しくは、応答速度の早いトランジ
スタ素子を有する半導体装置及びその製造方法に関す
る。
【0002】
【従来の技術】近年半導体装置の集積度が高くなり、半
導体素子の微細化が進められている。半導体装置の主流
はMOS型であり、通常、図14に示すような工程で作
製される。
導体素子の微細化が進められている。半導体装置の主流
はMOS型であり、通常、図14に示すような工程で作
製される。
【0003】[工程−10] 半導体基板10に素子分離領域12を形成する。次い
で、半導体基板10の表面に酸化膜14及びポリシリコ
ン層24から成るゲート電極領域を形成する(図14の
(A)参照)。
で、半導体基板10の表面に酸化膜14及びポリシリコ
ン層24から成るゲート電極領域を形成する(図14の
(A)参照)。
【0004】[工程−20] LDD構造を形成するために、低濃度の浅いソース・ド
レイン領域を形成した後、ポリシリコン層24の側壁に
サイドウォール34を形成する。更に、イオン注入を行
い、ソース・ドレイン領域36を形成する(図14の
(B)参照)。
レイン領域を形成した後、ポリシリコン層24の側壁に
サイドウォール34を形成する。更に、イオン注入を行
い、ソース・ドレイン領域36を形成する(図14の
(B)参照)。
【0005】[工程−30] 層間絶縁層40を形成し、かかる層間絶縁層40に開口
部42を形成し、更に、配線層44を形成する(図14
の(C)参照)。
部42を形成し、更に、配線層44を形成する(図14
の(C)参照)。
【0006】このような工程によって半導体装置を作製
するが、近年、例えばロジック回路の集積度の増加に伴
い、トランジスタ素子の動作速度の高速化が望まれてい
る。MOS型トランジスタ素子の動作速度を高速化する
ためには、 (A)チャネル長を短くする。 (B)チャネル領域におけるモビリティを増大させる。
といった方法が考えられる。
するが、近年、例えばロジック回路の集積度の増加に伴
い、トランジスタ素子の動作速度の高速化が望まれてい
る。MOS型トランジスタ素子の動作速度を高速化する
ためには、 (A)チャネル長を短くする。 (B)チャネル領域におけるモビリティを増大させる。
といった方法が考えられる。
【0007】
【発明が解決しようとする課題】チャネル長を短くする
ためには、リソグラフィ技術の進展がなくてはならな
い。微細なゲート長、即ちチャネル長を形成するために
は、微細なレジストパターンを形成する必要があるが、
現状の量産レベルにおける最小パターン寸法は0.5μ
m程度である。
ためには、リソグラフィ技術の進展がなくてはならな
い。微細なゲート長、即ちチャネル長を形成するために
は、微細なレジストパターンを形成する必要があるが、
現状の量産レベルにおける最小パターン寸法は0.5μ
m程度である。
【0008】また、チャネル長が短くなるに従い、短チ
ャネル効果が顕著になる。その結果、所望の閾値電圧が
得られなくなり、期待されるトランジスタ素子の動作特
性が得られなくなったり、消費電流が増加するという問
題がある。短チャネル効果が激しい場合には、パンチス
ルーを起こし、ゲート電圧で電流を制御できなくなる。
ャネル効果が顕著になる。その結果、所望の閾値電圧が
得られなくなり、期待されるトランジスタ素子の動作特
性が得られなくなったり、消費電流が増加するという問
題がある。短チャネル効果が激しい場合には、パンチス
ルーを起こし、ゲート電圧で電流を制御できなくなる。
【0009】近年、シリコン系トランジスタのモビリテ
ィを増大させる方法として、SiGeをベース領域に形
成させる方法が提案されている。一般にGeはSiより
もモビリティが高いことが知られており、これを利用し
てバイポーラトランジスタのベース領域にSiGeを形
成することで、トランジスタの動作速度の向上を図って
いる。また、PMOSトランジスタのチャネル領域にS
iGeを形成することが、文献”High Performance 0.2
5 μm p-MOSFETs with Silicon-Germanium Channeles
for 300 K and 77 K Operation”, V.P. Kesan, et al,
InternationalElectron Device Meeting (IEDM) 1991,
Technical Digest pp. 25 に記載されている。
ィを増大させる方法として、SiGeをベース領域に形
成させる方法が提案されている。一般にGeはSiより
もモビリティが高いことが知られており、これを利用し
てバイポーラトランジスタのベース領域にSiGeを形
成することで、トランジスタの動作速度の向上を図って
いる。また、PMOSトランジスタのチャネル領域にS
iGeを形成することが、文献”High Performance 0.2
5 μm p-MOSFETs with Silicon-Germanium Channeles
for 300 K and 77 K Operation”, V.P. Kesan, et al,
InternationalElectron Device Meeting (IEDM) 1991,
Technical Digest pp. 25 に記載されている。
【0010】しかしながら、チャネル領域にSiGeを
形成しても、トランジスタの動作速度の大幅なる向上は
期待できない。電気伝導におけるキャリアの平均速度v
は、 v= μE = μIR で表される。ここで、μは移動度、Eは電界、Iは電流
値、Rは抵抗値である。Siの移動度は1500、Ge
の移動度は3900である。従って、平均速度vは、S
iからGeに変更した場合でも2.6倍程度の向上しか
望めない。
形成しても、トランジスタの動作速度の大幅なる向上は
期待できない。電気伝導におけるキャリアの平均速度v
は、 v= μE = μIR で表される。ここで、μは移動度、Eは電界、Iは電流
値、Rは抵抗値である。Siの移動度は1500、Ge
の移動度は3900である。従って、平均速度vは、S
iからGeに変更した場合でも2.6倍程度の向上しか
望めない。
【0011】また、現在、SiGeはCVDエピタキシ
ャル成長技術により形成される。ここで、SiとSiG
eとの間にバンドギャップに差があるため、SiとGe
とを接合した場合、バレンスバンドバリア(Valence Ba
nd Barrier)が形成され、整流特性を示さなくなる(文
献,"SiGe-BASE HETEROJUNCTION BIPOLAR TRANSISTORS:
PHYSICS AND DESIGN ISSUES", G.L. Patton, at al., 1
990 IEDM Technical Digest 2.1.1 〜 2.1.4 参照)。
これを解決するために、Si中でのGeの濃度を制御す
ることでバンドギャップを制御する技術が必要とされる
が、CVD技術ではSi中でのGeの濃度を細かく制御
することが非常に困難である。
ャル成長技術により形成される。ここで、SiとSiG
eとの間にバンドギャップに差があるため、SiとGe
とを接合した場合、バレンスバンドバリア(Valence Ba
nd Barrier)が形成され、整流特性を示さなくなる(文
献,"SiGe-BASE HETEROJUNCTION BIPOLAR TRANSISTORS:
PHYSICS AND DESIGN ISSUES", G.L. Patton, at al., 1
990 IEDM Technical Digest 2.1.1 〜 2.1.4 参照)。
これを解決するために、Si中でのGeの濃度を制御す
ることでバンドギャップを制御する技術が必要とされる
が、CVD技術ではSi中でのGeの濃度を細かく制御
することが非常に困難である。
【0012】従って、本発明の目的は、一層動作速度が
速く、安定した特性を得ることができ、複雑な製造工程
を経ることなく、従来のMOSトランジスタ製造プロセ
スを応用することで容易に作製が可能な半導体装置及び
その製造方法を提供することにある。
速く、安定した特性を得ることができ、複雑な製造工程
を経ることなく、従来のMOSトランジスタ製造プロセ
スを応用することで容易に作製が可能な半導体装置及び
その製造方法を提供することにある。
【0013】
【課題を解決するための手段】上記の目的は、(A)チ ャネル領域、 (B)該チャネル領域に隣接したソース・ドレイン領
域、及び、 (C)該チャネル領域の上方にゲート酸化膜を介して形
成されたゲート電極領域、 を有し、該チャネル領域は、 (イ)半導体層から成るチャネル、 (ロ)チャネルと半導体基板との間に形成された金属層
若しくは半導体基板を構成する材料と金属との化合物
層、及び、 (ハ)金属層若しくは化合物層及びチャネルとソース・
ドレイン領域との間に設けられ、該半導体層及び半導体
基板から構成された中間帯領域、 から成ることを特徴と
する本発明の半導体装置によって達成される。
域、及び、 (C)該チャネル領域の上方にゲート酸化膜を介して形
成されたゲート電極領域、 を有し、該チャネル領域は、 (イ)半導体層から成るチャネル、 (ロ)チャネルと半導体基板との間に形成された金属層
若しくは半導体基板を構成する材料と金属との化合物
層、及び、 (ハ)金属層若しくは化合物層及びチャネルとソース・
ドレイン領域との間に設けられ、該半導体層及び半導体
基板から構成された中間帯領域、 から成ることを特徴と
する本発明の半導体装置によって達成される。
【0014】金属層若しくは化合物層は、半導体基板に
対してエピタキシャル成長可能な材 料から構成されてい
ることが望ましい。また、中間帯領域の少なくとも一部
に、ショットキー障壁を減ずるために、不純物が導入さ
れていることが好ましい。この導入された不純物の濃度
は、1×1013/cm3以上であることが望ましい。
対してエピタキシャル成長可能な材 料から構成されてい
ることが望ましい。また、中間帯領域の少なくとも一部
に、ショットキー障壁を減ずるために、不純物が導入さ
れていることが好ましい。この導入された不純物の濃度
は、1×1013/cm3以上であることが望ましい。
【0015】上記の目的は、 (a)半導体基板の表面のゲート電極領域形成予定領域
に、ゲート電極領域形成予定領域の長さよりも短い金属
層若しくは半導体基板を構成する材料と金属との化合物
層を形成する工程と、 (b)半導体基板及び金属層若しくは化合物層の上に半
導体層を形成し、以て、金属層若しくは化合物層の上に
該半導体層から成るチャネルを得、且つ、金属層若しく
は化合物層及びチャネルとソース・ドレイン領域形成予
定領域との間に、該半導体層及び半導体基板から成る中
間帯領域を得る工程と、 (c)半導体層の表面にゲート酸化膜を形成した後、チ
ャネル及び中間帯領域の上方のゲート酸化膜上にゲート
電極領域を形成する工程と、 (d)ソース・ドレイン領域形成予定領域を構成する少
なくとも該半導体層の部分にソース・ドレイン領域を形
成する工程、を具備することを特徴とする本発明の半導
体装置の製造方法によって達成することができる。
に、ゲート電極領域形成予定領域の長さよりも短い金属
層若しくは半導体基板を構成する材料と金属との化合物
層を形成する工程と、 (b)半導体基板及び金属層若しくは化合物層の上に半
導体層を形成し、以て、金属層若しくは化合物層の上に
該半導体層から成るチャネルを得、且つ、金属層若しく
は化合物層及びチャネルとソース・ドレイン領域形成予
定領域との間に、該半導体層及び半導体基板から成る中
間帯領域を得る工程と、 (c)半導体層の表面にゲート酸化膜を形成した後、チ
ャネル及び中間帯領域の上方のゲート酸化膜上にゲート
電極領域を形成する工程と、 (d)ソース・ドレイン領域形成予定領域を構成する少
なくとも該半導体層の部分にソース・ドレイン領域を形
成する工程、を具備することを特徴とする本発明の半導
体装置の製造方法によって達成することができる。
【0016】本発明の半導体装置の製造方法において
は、前記工程(c)の後、ショットキー障壁を減ずるた
めに、中間帯領域に斜めイオン注入法によって不純物を
導入する工程を更に具備すること構成とすることができ
る。
は、前記工程(c)の後、ショットキー障壁を減ずるた
めに、中間帯領域に斜めイオン注入法によって不純物を
導入する工程を更に具備すること構成とすることができ
る。
【0017】あるいは又、本発明の半導体装置の製造方
法においては、前記工程(a)において、半導体基板の
表面に金属層若しくは半導体基板を構成する材料と金属
との化合物層を形成した後、不純物のイオン注入を行
い、次いで、金属層若しくは化合物の不要部分を除去す
ることによって、ゲート電極領域形成予定領域に、ゲー
ト電極領域形成予定領域の長さよりも短い金属層若しく
は化合物を形成し、該不純物のイオン注入によって、前
記工程(b)において、ショットキー障壁を減ず るため
に不純物が導入された中間帯領域を得る構成とすること
もできる。
法においては、前記工程(a)において、半導体基板の
表面に金属層若しくは半導体基板を構成する材料と金属
との化合物層を形成した後、不純物のイオン注入を行
い、次いで、金属層若しくは化合物の不要部分を除去す
ることによって、ゲート電極領域形成予定領域に、ゲー
ト電極領域形成予定領域の長さよりも短い金属層若しく
は化合物を形成し、該不純物のイオン注入によって、前
記工程(b)において、ショットキー障壁を減ず るため
に不純物が導入された中間帯領域を得る構成とすること
もできる。
【0018】あるいは又、本発明の半導体装置の製造方
法においては、前記工程(c)の後、ゲート電極領域の
側壁にサイドウオールを形成し、次いで、露出した半導
体基板の表面上及びゲート電極領域上にマスクを形成
し、前記工程(d)の後、サイドウオールを除去し、次
いで、ショットキー障壁を減ずるために、中間帯領域に
斜めイオン注入法によって不純物を導入する工程を更に
具備する構成とすることもできる。
法においては、前記工程(c)の後、ゲート電極領域の
側壁にサイドウオールを形成し、次いで、露出した半導
体基板の表面上及びゲート電極領域上にマスクを形成
し、前記工程(d)の後、サイドウオールを除去し、次
いで、ショットキー障壁を減ずるために、中間帯領域に
斜めイオン注入法によって不純物を導入する工程を更に
具備する構成とすることもできる。
【0019】
【作用】本発明においては、チャネル領域にGeより大
きい電気伝導度を有するエピタキシャル成長した金属層
又は化合物層(より具体的にはシリサイド層)を形成す
ることにより、トランジスタ素子の応答速度を速くする
ことができる。その原理は以下のとおりである。即ち、
一般に伝導度σは次式で表すことができる。 σ=nqμ ここで、nはキャリア濃度、qはキャリアの電荷、μは
移動度である。抵抗はR、 R ∝ 1/σ なので、σを大きくするには、抵抗Rを小さくするか、
キャリア密度(n)を大きくするか、移動度(μ)の大
きい物質をチャネル領域に用いればよい。
きい電気伝導度を有するエピタキシャル成長した金属層
又は化合物層(より具体的にはシリサイド層)を形成す
ることにより、トランジスタ素子の応答速度を速くする
ことができる。その原理は以下のとおりである。即ち、
一般に伝導度σは次式で表すことができる。 σ=nqμ ここで、nはキャリア濃度、qはキャリアの電荷、μは
移動度である。抵抗はR、 R ∝ 1/σ なので、σを大きくするには、抵抗Rを小さくするか、
キャリア密度(n)を大きくするか、移動度(μ)の大
きい物質をチャネル領域に用いればよい。
【0020】Siと格子定数のほぼ等しいCoSi
2は、Si上にエピタキシャル成長することが知られて
いる(例えば、文献”New Silicide Interface Model f
rom Structural Energy Calculation”, D.R. Hamann,
Physical Review Letters, Vol.60, No. 4, 25 January
1988 参照)。このCoとSiの共有結合の際生じるd
電子が自由電子として金属様に振る舞うのでCoSi2
の電気伝導度は非常に高い。本発明の半導体装置におい
ては、Siから成るチャネル領域の一部分に半導体基板
に対してエピタキシャル成長させた金属層若しくは化合
物層を有するので、チャネル領域のキャリア速度を部分
的に加速することができる半導体素子構造が得られる。
2は、Si上にエピタキシャル成長することが知られて
いる(例えば、文献”New Silicide Interface Model f
rom Structural Energy Calculation”, D.R. Hamann,
Physical Review Letters, Vol.60, No. 4, 25 January
1988 参照)。このCoとSiの共有結合の際生じるd
電子が自由電子として金属様に振る舞うのでCoSi2
の電気伝導度は非常に高い。本発明の半導体装置におい
ては、Siから成るチャネル領域の一部分に半導体基板
に対してエピタキシャル成長させた金属層若しくは化合
物層を有するので、チャネル領域のキャリア速度を部分
的に加速することができる半導体素子構造が得られる。
【0021】しかしながら、一般に金属は自由電子を有
しているので、通常チャネル領域全面にバルクの金属を
形成させると、金属部はデプレッションとならないの
で、トランジスタ素子は常時ON状態となる。本発明の
半導体装置においては、Siから成るチャネル領域の一
部分に形成された金属層若しくは化合物層の両端の領域
にSiから成る中間帯領域を設け、この領域がデプレッ
ション状態になることによって、トランジスタ素子のO
FF状態を可能にする。
しているので、通常チャネル領域全面にバルクの金属を
形成させると、金属部はデプレッションとならないの
で、トランジスタ素子は常時ON状態となる。本発明の
半導体装置においては、Siから成るチャネル領域の一
部分に形成された金属層若しくは化合物層の両端の領域
にSiから成る中間帯領域を設け、この領域がデプレッ
ション状態になることによって、トランジスタ素子のO
FF状態を可能にする。
【0022】
【実施例】図1に、動作中の半導体素子の模式的な一部
断面図を示す。本発明の半導体装置は、半導体基板10
に形成されたチャネル領域38を有し、このチャネル領
域38は、 (イ)シリコン膜20(半導体層)から成るチャネル
と、 (ロ)このチャネルに少なくとも一部分が含まれるCo
Si2層18、から成る。
断面図を示す。本発明の半導体装置は、半導体基板10
に形成されたチャネル領域38を有し、このチャネル領
域38は、 (イ)シリコン膜20(半導体層)から成るチャネル
と、 (ロ)このチャネルに少なくとも一部分が含まれるCo
Si2層18、から成る。
【0023】CoSi2層18から成る化合物層のチャ
ネル方向の長さ(L)は、チャネル領域38の有効長
(Leff)より短く、このCoSi2層18と、この層に
隣接するソース・ドレイン領域36との間に存在する中
間帯領域28には、半導体基板を構成する材料であるS
iが残されている。この中間帯領域28の少なくとも一
部には、ショットキー障壁を減ずるために、不純物が導
入されている。不純物の導入は、例えば斜めイオン注入
法によって行うことができる。この不純物は、半導体基
板材料、例えばSiに含まれる不純物と同タイプの不純
物である。尚、図1にはNMOSを図示したが、PMO
Sも同様の構成とすることができる。
ネル方向の長さ(L)は、チャネル領域38の有効長
(Leff)より短く、このCoSi2層18と、この層に
隣接するソース・ドレイン領域36との間に存在する中
間帯領域28には、半導体基板を構成する材料であるS
iが残されている。この中間帯領域28の少なくとも一
部には、ショットキー障壁を減ずるために、不純物が導
入されている。不純物の導入は、例えば斜めイオン注入
法によって行うことができる。この不純物は、半導体基
板材料、例えばSiに含まれる不純物と同タイプの不純
物である。尚、図1にはNMOSを図示したが、PMO
Sも同様の構成とすることができる。
【0024】以下、半導体素子の模式的な断面図を参照
して、本発明の半導体装置を製造工程に沿って説明す
る。
して、本発明の半導体装置を製造工程に沿って説明す
る。
【0025】(実施例1) 実施例1においては、半導体基板を構成する材料(S
i)と金属(Co)との化合物層の少なくとも一部分
が、チャネルに含まれる。この化合物層は、コバルトシ
リサイド(CoSi2)層18から成る。このCoSi2
層18は、シリコン半導体基板に対してエピタキシャル
成長している。実施例1では、中間帯領域28における
不純物の導入は斜めイオン注入による。
i)と金属(Co)との化合物層の少なくとも一部分
が、チャネルに含まれる。この化合物層は、コバルトシ
リサイド(CoSi2)層18から成る。このCoSi2
層18は、シリコン半導体基板に対してエピタキシャル
成長している。実施例1では、中間帯領域28における
不純物の導入は斜めイオン注入による。
【0026】実施例1における半導体装置の製造工程
を、以下図2〜図5を参照して説明するが、その概要は
以下のとおりである。 [工程−100]〜[工程−120] ゲート電極領域形成予定領域に、金属層16と半導体基
板を構成する材料(Si)とを反応させて化合物層(シ
リサイド層)18を形成し、化合物層(シリサイド層)
18を半導体基板10に対してエピタキシャル成長させ
る。このとき、化合物層の長さをゲート電極領域形成予
定領域の長さよりも短くする。 [工程−130]〜[工程−150] チャネルとなるシリコン膜20をゲート電極領域形成予
定領域に形成し、次いで、ゲート電極領域を形成する。 [工程−160] 化合物層18と、この層に隣接するソース・ドレイン領
域形成予定領域との間に存在する中間帯領域28(半導
体基板を構成する材料であるSiから成る)に、ショッ
トキー障壁を減ずるために、不純物を斜めイオン注入法
で導入する。
を、以下図2〜図5を参照して説明するが、その概要は
以下のとおりである。 [工程−100]〜[工程−120] ゲート電極領域形成予定領域に、金属層16と半導体基
板を構成する材料(Si)とを反応させて化合物層(シ
リサイド層)18を形成し、化合物層(シリサイド層)
18を半導体基板10に対してエピタキシャル成長させ
る。このとき、化合物層の長さをゲート電極領域形成予
定領域の長さよりも短くする。 [工程−130]〜[工程−150] チャネルとなるシリコン膜20をゲート電極領域形成予
定領域に形成し、次いで、ゲート電極領域を形成する。 [工程−160] 化合物層18と、この層に隣接するソース・ドレイン領
域形成予定領域との間に存在する中間帯領域28(半導
体基板を構成する材料であるSiから成る)に、ショッ
トキー障壁を減ずるために、不純物を斜めイオン注入法
で導入する。
【0027】以下、上記の工程を含む半導体装置の製造
方法を詳しく説明する。
方法を詳しく説明する。
【0028】[工程−100] 先ず、通常の方法で、シリコン半導体基板10に素子分
離領域12を形成する。次いで、半導体基板の表面全面
を酸化させ、厚さ10nmの酸化膜14を形成する。酸
化温度を、例えば、850゜Cとすることができる。そ
の後、レジストパターニング及びECRドライエッチン
グによって、次の工程でCoSi2層を形成するための
領域から酸化膜を除去し、半導体基板10の一部分を露
出させる。ECRドライエッチングの条件を、例えば、 ガス :C4F8=50sccm マイクロ波:700W RFパワー:100W 圧力 :1Pa とすることができる(図2の(A)参照)。この酸化膜
14は、次の工程でCoSi2層を形成するときのマス
クとして機能する。
離領域12を形成する。次いで、半導体基板の表面全面
を酸化させ、厚さ10nmの酸化膜14を形成する。酸
化温度を、例えば、850゜Cとすることができる。そ
の後、レジストパターニング及びECRドライエッチン
グによって、次の工程でCoSi2層を形成するための
領域から酸化膜を除去し、半導体基板10の一部分を露
出させる。ECRドライエッチングの条件を、例えば、 ガス :C4F8=50sccm マイクロ波:700W RFパワー:100W 圧力 :1Pa とすることができる(図2の(A)参照)。この酸化膜
14は、次の工程でCoSi2層を形成するときのマス
クとして機能する。
【0029】[工程−110] 次に、Co層16を厚さ5nmスパッタリング法で全面
に堆積させる。堆積条件を、例えば、 RFバイアス :−50W DCスパッタパワー:1kW Ar流量 :40sccm 圧力 :0.4Pa とすることができる。Coの堆積時、半導体基板を80
0゜C程度に加熱することが望ましい。これによって、
酸化膜14が除去された半導体基板10の一部分におい
ては、CoがSi上に堆積するとき、CoとSiとが反
応してCoSi2が生成すると同時に、CoSi2が下地
であるSiに対してエピタキシャル成長する。こうし
て、下地であるシリコン半導体基板10に対してエピタ
キシャル成長したCoSi2層18が形成される(図2
の(B)参照)。即ち、半導体基板を構成する材料(S
i)と金属(Co)との化合物層(CoSi2)層が形
成される。尚、Coを半導体基板10上及び酸化膜14
上に堆積させた後、半導体基板を加熱して、半導体基板
10上に堆積したCoからCoSi2をエピタキシャル
成長させることもできる。こうして、CoSi2層18
が、ゲート電極領域形成予定領域に形成される。尚、C
oSi2層18の長さは、ゲート電極領域形成予定領域
の長さよりも短い。
に堆積させる。堆積条件を、例えば、 RFバイアス :−50W DCスパッタパワー:1kW Ar流量 :40sccm 圧力 :0.4Pa とすることができる。Coの堆積時、半導体基板を80
0゜C程度に加熱することが望ましい。これによって、
酸化膜14が除去された半導体基板10の一部分におい
ては、CoがSi上に堆積するとき、CoとSiとが反
応してCoSi2が生成すると同時に、CoSi2が下地
であるSiに対してエピタキシャル成長する。こうし
て、下地であるシリコン半導体基板10に対してエピタ
キシャル成長したCoSi2層18が形成される(図2
の(B)参照)。即ち、半導体基板を構成する材料(S
i)と金属(Co)との化合物層(CoSi2)層が形
成される。尚、Coを半導体基板10上及び酸化膜14
上に堆積させた後、半導体基板を加熱して、半導体基板
10上に堆積したCoからCoSi2をエピタキシャル
成長させることもできる。こうして、CoSi2層18
が、ゲート電極領域形成予定領域に形成される。尚、C
oSi2層18の長さは、ゲート電極領域形成予定領域
の長さよりも短い。
【0030】[工程−120] Co層16の堆積が完了した後、塩酸過水水溶液(塩
酸:過水:水=1:1:2)に10分間半導体基板を浸
漬して、不要なCo層を除去する。更に、半導体基板を
希釈フッ酸(フッ酸:水=1:100)に1分間浸漬し
て、酸化膜14を除去する。これによって、半導体基板
の表面には、CoSi2層18が残される(図2の
(C)参照)。
酸:過水:水=1:1:2)に10分間半導体基板を浸
漬して、不要なCo層を除去する。更に、半導体基板を
希釈フッ酸(フッ酸:水=1:100)に1分間浸漬し
て、酸化膜14を除去する。これによって、半導体基板
の表面には、CoSi2層18が残される(図2の
(C)参照)。
【0031】[工程−130] 次に、半導体基板の露出したシリコン半導体基板10上
及びCoSi2層18上に選択的に膜厚10nmのシリ
コン膜20(半導体層に該当する)をエピタキシャル成
長させる。シリコン膜20の形成条件を、例えば、 ガス:SiH4/H2=400sccm/80リットル/分 圧力:103Pa 温度:950゜C とすることができる。CoSi2層18上のシリコン膜
20はチャネル領域のチャネルとなる。その後、形成さ
れたシリコン膜20の表面を酸化し、ゲート酸化膜22
を形成する(図3の(A)参照)。ゲート酸化膜22の
形成条件を、 ガス:H2O/O2=1.5/6リットル/分 温度:850゜C とすることができる。
及びCoSi2層18上に選択的に膜厚10nmのシリ
コン膜20(半導体層に該当する)をエピタキシャル成
長させる。シリコン膜20の形成条件を、例えば、 ガス:SiH4/H2=400sccm/80リットル/分 圧力:103Pa 温度:950゜C とすることができる。CoSi2層18上のシリコン膜
20はチャネル領域のチャネルとなる。その後、形成さ
れたシリコン膜20の表面を酸化し、ゲート酸化膜22
を形成する(図3の(A)参照)。ゲート酸化膜22の
形成条件を、 ガス:H2O/O2=1.5/6リットル/分 温度:850゜C とすることができる。
【0032】[工程−140] 次に、ゲート電極領域を形成するために、ゲート酸化膜
22の上に厚さ200nmのポリシリコン層24を形成
する。ポリシリコン層24の形成条件を、例えば、 ガス :SiH4/PH3/He=500/0.35/
50sccm 成長温度:580゜C 圧力 :1Pa とすることができる。次いで、ポリシリコン層24のエ
ッチングを行い、ゲート電極領域となるべきポリシリコ
ン層24を残す(図3の(B)参照)。エッチングの条
件を、例えば、 ガス :C2Cl3F3/SF6=65/5sccm マイクロ波:700W RFパワー:100W 圧力 :1.33Pa とすることができる。
22の上に厚さ200nmのポリシリコン層24を形成
する。ポリシリコン層24の形成条件を、例えば、 ガス :SiH4/PH3/He=500/0.35/
50sccm 成長温度:580゜C 圧力 :1Pa とすることができる。次いで、ポリシリコン層24のエ
ッチングを行い、ゲート電極領域となるべきポリシリコ
ン層24を残す(図3の(B)参照)。エッチングの条
件を、例えば、 ガス :C2Cl3F3/SF6=65/5sccm マイクロ波:700W RFパワー:100W 圧力 :1.33Pa とすることができる。
【0033】ここで、重要な点は、エッチング後のポリ
シリコン層24の長さがCoSi2層18の長さよりも
長いことにある。即ち、ソース・ドレイン領域形成予定
領域とCoSi2層18の間には、半導体基板を構成す
る材料(Si)、より具体的には、シリコン膜20及び
半導体基板10から成る中間帯領域28が残されてい
る。このような構造にすることで、トランジスタ素子が
OFF状態のとき、CoSi2層18によってソース領
域とドレイン領域が短絡することを防止できる。
シリコン層24の長さがCoSi2層18の長さよりも
長いことにある。即ち、ソース・ドレイン領域形成予定
領域とCoSi2層18の間には、半導体基板を構成す
る材料(Si)、より具体的には、シリコン膜20及び
半導体基板10から成る中間帯領域28が残されてい
る。このような構造にすることで、トランジスタ素子が
OFF状態のとき、CoSi2層18によってソース領
域とドレイン領域が短絡することを防止できる。
【0034】[工程−150] その後、LDD構造を形成するためのイオン注入を行い
(図3の(C)参照)、低濃度の浅いソース・ドレイン
層30を形成する。このイオン注入条件を、例えば、 NMOSの場合:As+ 40KeV 1×1014/
cm2 PMOSの場合:BF2 + 30KeV 5×1013/
cm2 とすることができる。
(図3の(C)参照)、低濃度の浅いソース・ドレイン
層30を形成する。このイオン注入条件を、例えば、 NMOSの場合:As+ 40KeV 1×1014/
cm2 PMOSの場合:BF2 + 30KeV 5×1013/
cm2 とすることができる。
【0035】[工程−160] 更に、チャネル領域形成予定領域に形成されたCoSi
2層18とその周囲のSiとのショットキー障壁を減ず
る目的で、中間帯領域28の一部分を含む領域32に対
して高濃度の不純物を斜めイオン注入する(図4の
(A)参照)。イオン注入の条件を、例えば、 NMOSの場合:BF2 + 20KeV 1×1016/
cm2 PMOSの場合:As+ 30KeV 5×1015/
cm2 とすることができる。斜めイオン注入は、例えば、30
rpmで回転している半導体基板に対して60度の入射
角でイオン注入を行うことによって実施できる。不純物
のイオン注入量は、CoSi2層18とその周囲のSi
との電気的接続を容易にするために、1×1013/cm
2程度以上であればよい。尚、不純物は、半導体基板の
ウェルに含まれる不純物と同タイプの不純物とする。
2層18とその周囲のSiとのショットキー障壁を減ず
る目的で、中間帯領域28の一部分を含む領域32に対
して高濃度の不純物を斜めイオン注入する(図4の
(A)参照)。イオン注入の条件を、例えば、 NMOSの場合:BF2 + 20KeV 1×1016/
cm2 PMOSの場合:As+ 30KeV 5×1015/
cm2 とすることができる。斜めイオン注入は、例えば、30
rpmで回転している半導体基板に対して60度の入射
角でイオン注入を行うことによって実施できる。不純物
のイオン注入量は、CoSi2層18とその周囲のSi
との電気的接続を容易にするために、1×1013/cm
2程度以上であればよい。尚、不純物は、半導体基板の
ウェルに含まれる不純物と同タイプの不純物とする。
【0036】[工程−170] 次に、サイドウォールを形成するために、厚さ400n
mのSiO2層を全面に形成する。形成条件を、例え
ば、 ガス:SiH4/O2/N2=250/250/100scc
m 温度:420゜C とすることができる。その後、異方性エッチングにより
SiO2層をエッチングし、ポリシリコン層24の側壁
にサイドウォール34を形成する(図4の(B)参
照)。異方性エッチングの条件を、例えば、 ガス :C4F8=50sccm RFパワー:1200W 圧力 :2Pa とすることができる。こうして、ポリシリコン層24、
サイドウォール34及びゲート酸化膜22から成るゲー
ト電極領域26が形成される。ゲート電極領域の下に
は、シリコン膜20から成るチャネルが形成され、更に
その下に、CoSi2層18が形成されている。
mのSiO2層を全面に形成する。形成条件を、例え
ば、 ガス:SiH4/O2/N2=250/250/100scc
m 温度:420゜C とすることができる。その後、異方性エッチングにより
SiO2層をエッチングし、ポリシリコン層24の側壁
にサイドウォール34を形成する(図4の(B)参
照)。異方性エッチングの条件を、例えば、 ガス :C4F8=50sccm RFパワー:1200W 圧力 :2Pa とすることができる。こうして、ポリシリコン層24、
サイドウォール34及びゲート酸化膜22から成るゲー
ト電極領域26が形成される。ゲート電極領域の下に
は、シリコン膜20から成るチャネルが形成され、更に
その下に、CoSi2層18が形成されている。
【0037】[工程−175] 次に、ソース・ドレイン領域36を形成するためにイオ
ン注入を行う(図4の(C)参照)。イオン注入を、例
えば以下のような条件で行うことができる。 NMOSの場合:As+ 50KeV 3×1015/c
m2 PMOSの場合:BF2 + 20KeV 1×1015/c
m2
ン注入を行う(図4の(C)参照)。イオン注入を、例
えば以下のような条件で行うことができる。 NMOSの場合:As+ 50KeV 3×1015/c
m2 PMOSの場合:BF2 + 20KeV 1×1015/c
m2
【0038】[工程−180] その後、SiO2から成る厚さ500nmの層間絶縁層
40をCVD法で形成する。形成条件を、例えば、 ガス:SiH4/O2/N2=250/250/100scc
m 温度:420゜C 圧力:13.3Pa とすることができる。次いで、N2中、1100゜Cで
10秒間のアニールを行う。これによって、不純物の拡
散が行われ、接合領域が形成される。
40をCVD法で形成する。形成条件を、例えば、 ガス:SiH4/O2/N2=250/250/100scc
m 温度:420゜C 圧力:13.3Pa とすることができる。次いで、N2中、1100゜Cで
10秒間のアニールを行う。これによって、不純物の拡
散が行われ、接合領域が形成される。
【0039】[工程−185] 次いで、レジストパターニングを施し、ドライエッチン
グによって層間絶縁層40に開口部42を形成する(図
5の(A)参照)。ドライエッチングの条件を、例え
ば、 ガス :C4F8=50sccm RFパワー:1200W 圧力 :2Pa とすることができる。
グによって層間絶縁層40に開口部42を形成する(図
5の(A)参照)。ドライエッチングの条件を、例え
ば、 ガス :C4F8=50sccm RFパワー:1200W 圧力 :2Pa とすることができる。
【0040】[工程−190] 更に、配線層44を形成する(図5の(B)参照)。配
線層44は、下から、Ti/TiON/Tiの3層46
及びAl−1%Si層48の4層から成る。これらの層
はスパッタリングによって形成することができる。例え
ば、Ti層の形成を、 使用ガス :Ar=40sccm DCスパッタパワー:1kW 圧力 :0.4Pa 堆積温度 :150゜C とすることができる。また、TiON層の形成条件を、
例えば、 使用ガス :Ar/N2−6%O2=40/70
sccm DCスパッタパワー:5kW 圧力 :0.4Pa 堆積温度 :150゜C とすることができる。また、Al−1%Si層の形成条
件を、例えば、 使用ガス :Ar=40sccm DCスパッタパワー:6kW 圧力 :0.4Pa とし、スパッタ率800nm/分で厚さ800nm堆積
させる。その後、レジストパターニングを行い、配線層
44をドライエッチングすることによって、配線を形成
する。ドライエッチングの条件を、RF印加型ECRエ
ッチャーを使用して、例えば、 ガス :BCl3/Cl2=60/90sccm マイクロ波パワー :1kW DCスパッタパワー:1kW Arガス流量 :40sccm RFパワー :50W 圧力 :13.3Pa とすることができる。
線層44は、下から、Ti/TiON/Tiの3層46
及びAl−1%Si層48の4層から成る。これらの層
はスパッタリングによって形成することができる。例え
ば、Ti層の形成を、 使用ガス :Ar=40sccm DCスパッタパワー:1kW 圧力 :0.4Pa 堆積温度 :150゜C とすることができる。また、TiON層の形成条件を、
例えば、 使用ガス :Ar/N2−6%O2=40/70
sccm DCスパッタパワー:5kW 圧力 :0.4Pa 堆積温度 :150゜C とすることができる。また、Al−1%Si層の形成条
件を、例えば、 使用ガス :Ar=40sccm DCスパッタパワー:6kW 圧力 :0.4Pa とし、スパッタ率800nm/分で厚さ800nm堆積
させる。その後、レジストパターニングを行い、配線層
44をドライエッチングすることによって、配線を形成
する。ドライエッチングの条件を、RF印加型ECRエ
ッチャーを使用して、例えば、 ガス :BCl3/Cl2=60/90sccm マイクロ波パワー :1kW DCスパッタパワー:1kW Arガス流量 :40sccm RFパワー :50W 圧力 :13.3Pa とすることができる。
【0041】こうして、図1に示すように、半導体基板
10に形成されたチャネル領域38を有し、このチャネ
ル領域38は、 (イ)シリコン膜20から成るチャネルと、 (ロ)このチャネルに少なくとも一部分が含まれるCo
Si2層18、から成る半導体装置が形成される。
10に形成されたチャネル領域38を有し、このチャネ
ル領域38は、 (イ)シリコン膜20から成るチャネルと、 (ロ)このチャネルに少なくとも一部分が含まれるCo
Si2層18、から成る半導体装置が形成される。
【0042】CoSi2層18は、半導体基板10に対
してエピタキシャル成長しているので、電気伝導度は非
常に高い。CoSi2層18のチャネル方向の長さ
(L)は、チャネル領域38の有効長(Leff)より短
く、CoSi2層18と、この層に隣接するソース・ド
レイン領域36との間には、Siから成る中間帯領域2
8が残されている。
してエピタキシャル成長しているので、電気伝導度は非
常に高い。CoSi2層18のチャネル方向の長さ
(L)は、チャネル領域38の有効長(Leff)より短
く、CoSi2層18と、この層に隣接するソース・ド
レイン領域36との間には、Siから成る中間帯領域2
8が残されている。
【0043】中間帯領域28の少なくとも一部には、斜
めイオン注入法によって不純物が導入されている。この
不純物は、半導体基板のウェルに含まれる不純物と同タ
イプの不純物である。
めイオン注入法によって不純物が導入されている。この
不純物は、半導体基板のウェルに含まれる不純物と同タ
イプの不純物である。
【0044】(実施例2) 実施例2においても、半導体基板を構成する材料(S
i)と金属(Co)との化合物層は、コバルトシリサイ
ド(CoSi2)層18から成る。このCoSi2層18
は、シリコン半導体基板に対してエピタキシャル成長し
ている。CoSi2層18から成る化合物層のチャネル
方向の長さは、チャネル領域の有効長より短く、このC
oSi2層18と、この層に隣接するソース・ドレイン
領域36との間の中間帯領域28には半導体基板を構成
する材料であるSiが残されている。この中間帯領域の
少なくとも一部に、ショットキー障壁を減ずるために、
不純物が導入されている。
i)と金属(Co)との化合物層は、コバルトシリサイ
ド(CoSi2)層18から成る。このCoSi2層18
は、シリコン半導体基板に対してエピタキシャル成長し
ている。CoSi2層18から成る化合物層のチャネル
方向の長さは、チャネル領域の有効長より短く、このC
oSi2層18と、この層に隣接するソース・ドレイン
領域36との間の中間帯領域28には半導体基板を構成
する材料であるSiが残されている。この中間帯領域の
少なくとも一部に、ショットキー障壁を減ずるために、
不純物が導入されている。
【0045】実施例2では、不純物の導入方法は実施例
1とは異なる。また、この不純物の導入工程の順序も
又、実施例1と異なる。更に、実施例2では、実施例1
と異なり、ゲート電極領域及びソース・ドレイン領域の
上にTiSi2層が形成されている。
1とは異なる。また、この不純物の導入工程の順序も
又、実施例1と異なる。更に、実施例2では、実施例1
と異なり、ゲート電極領域及びソース・ドレイン領域の
上にTiSi2層が形成されている。
【0046】実施例2における半導体装置の製造工程を
図6〜図8を参照して説明するが、その概要は以下のと
おりである。 [工程−200]〜[工程−210] ゲート電極領域形成予定領域に金属層16を堆積させ、
この金属層16と半導体基板を構成する材料(Si)と
を反応させて化合物層(シリサイド層)18を形成し、
化合物層(シリサイド層)18を半導体基板10に対し
てエピタキシャル成長させる。このとき、化合物層の長
さをゲート電極領域形成予定領域の長さよりも短くす
る。 [工程−220]〜[工程−230] 化合物層18と、この層に隣接するソース・ドレイン領
域形成予定領域との間の中間帯領域28(半導体基板を
構成する材料であるSiから成る)に、ショットキー障
壁を減ずるために、化合物層18に不純物をイオン注入
法で導入する。 [工程−240]〜[工程−270] チャネルとなるシリコン膜20を形成し、その後、ゲー
ト電極領域を形成する。シリコン膜20の形成時、化合
物層18に導入された不純物がシリコン膜20及び半導
体基板10に拡散する。これによって、中間帯領域28
とその周囲のSiとのショットキー障壁を減ずることが
できる。 [工程−280] ゲート電極領域26及びソース・ドレイン領域形成予定
領域にTiSi2層52を形成する。
図6〜図8を参照して説明するが、その概要は以下のと
おりである。 [工程−200]〜[工程−210] ゲート電極領域形成予定領域に金属層16を堆積させ、
この金属層16と半導体基板を構成する材料(Si)と
を反応させて化合物層(シリサイド層)18を形成し、
化合物層(シリサイド層)18を半導体基板10に対し
てエピタキシャル成長させる。このとき、化合物層の長
さをゲート電極領域形成予定領域の長さよりも短くす
る。 [工程−220]〜[工程−230] 化合物層18と、この層に隣接するソース・ドレイン領
域形成予定領域との間の中間帯領域28(半導体基板を
構成する材料であるSiから成る)に、ショットキー障
壁を減ずるために、化合物層18に不純物をイオン注入
法で導入する。 [工程−240]〜[工程−270] チャネルとなるシリコン膜20を形成し、その後、ゲー
ト電極領域を形成する。シリコン膜20の形成時、化合
物層18に導入された不純物がシリコン膜20及び半導
体基板10に拡散する。これによって、中間帯領域28
とその周囲のSiとのショットキー障壁を減ずることが
できる。 [工程−280] ゲート電極領域26及びソース・ドレイン領域形成予定
領域にTiSi2層52を形成する。
【0047】以下、上記の工程を含む半導体装置の製造
方法を詳しく説明する。
方法を詳しく説明する。
【0048】[工程−200] 先ず、シリコン半導体基板10に素子分離領域12を形
成し、次いで、半導体基板の表面に厚さ10nmの酸化
膜14を形成する。その後、次の工程でCoSi2層を
形成する領域の酸化膜14を除去する。この工程は実施
例1の[工程−100]と同様とすることができる。
成し、次いで、半導体基板の表面に厚さ10nmの酸化
膜14を形成する。その後、次の工程でCoSi2層を
形成する領域の酸化膜14を除去する。この工程は実施
例1の[工程−100]と同様とすることができる。
【0049】[工程−210] 次に、全面にCo層16を厚さ10nm堆積させる。こ
れと同時に、半導体基板を800゜C程度に加熱するこ
とで、エピタキシャル成長したCoSi2層18が形成
される。この工程の条件は実施例1の[工程−110]
と同様とすることができる。この状態の半導体素子の模
式的な断面図を図6の(A)に示す。
れと同時に、半導体基板を800゜C程度に加熱するこ
とで、エピタキシャル成長したCoSi2層18が形成
される。この工程の条件は実施例1の[工程−110]
と同様とすることができる。この状態の半導体素子の模
式的な断面図を図6の(A)に示す。
【0050】[工程−220] 実施例1と異なり、次に、チャネル領域形成予定領域に
形成されたCoSi2層18とその周囲のSi(後の工
程で形成される)とのショットキー障壁を減ずる目的
で、CoSi2層18及びCo層16の全面に高濃度の
不純物をイオン注入する(図6の(B)参照)。イオン
注入の条件を、例えば、 NMOSの場合:BF2 + 10KeV 1×1016/c
m2 PMOSの場合:As+ 10KeV 5×1015/c
m2 とすることができる。不純物のイオン注入量は、CoS
i2層18と後の工程で形成するシリコン膜との電気的
接続を容易にするために、1×1013/cm2程度以上
であればよい。尚、不純物は半導体基板のウェルに含ま
れる不純物と同タイプの不純物とする。
形成されたCoSi2層18とその周囲のSi(後の工
程で形成される)とのショットキー障壁を減ずる目的
で、CoSi2層18及びCo層16の全面に高濃度の
不純物をイオン注入する(図6の(B)参照)。イオン
注入の条件を、例えば、 NMOSの場合:BF2 + 10KeV 1×1016/c
m2 PMOSの場合:As+ 10KeV 5×1015/c
m2 とすることができる。不純物のイオン注入量は、CoS
i2層18と後の工程で形成するシリコン膜との電気的
接続を容易にするために、1×1013/cm2程度以上
であればよい。尚、不純物は半導体基板のウェルに含ま
れる不純物と同タイプの不純物とする。
【0051】[工程−230] 次に、不要なCo層16を除去し、更に、酸化膜14を
除去する。この工程は実施例1の[工程−120]と同
様とすることができる。
除去する。この工程は実施例1の[工程−120]と同
様とすることができる。
【0052】[工程−240] 次に、半導体基板の露出したシリコン半導体基板10の
Si上及びCoSi2層18上に選択的に膜厚10nm
のシリコン膜20をエピタキシャル成長させる(図6の
(C)参照)。この工程は、実施例1の[工程−13
0]と同様とすることができる。このシリコン膜20を
エピタキシャル成長させる工程で、CoSi2層18に
注入された不純物が半導体基板10及びシリコン膜20
中に拡散する。この領域を図6の(C)中、50で示し
た。これによって、チャネル領域形成予定領域に形成さ
れたCoSi2層18と周囲のSiとのショットキー障
壁を減ずることができる。尚、シリコン膜20はチャネ
ルとなる。
Si上及びCoSi2層18上に選択的に膜厚10nm
のシリコン膜20をエピタキシャル成長させる(図6の
(C)参照)。この工程は、実施例1の[工程−13
0]と同様とすることができる。このシリコン膜20を
エピタキシャル成長させる工程で、CoSi2層18に
注入された不純物が半導体基板10及びシリコン膜20
中に拡散する。この領域を図6の(C)中、50で示し
た。これによって、チャネル領域形成予定領域に形成さ
れたCoSi2層18と周囲のSiとのショットキー障
壁を減ずることができる。尚、シリコン膜20はチャネ
ルとなる。
【0053】[工程−250] その後、形成されたシリコン膜20の表面を酸化し、ゲ
ート酸化膜22を形成する。次に、ゲート電極領域を形
成するために、ゲート酸化膜22の上に厚さ200nm
のポリシリコン層24を形成し、次いで、ポリシリコン
層24のエッチングを行い、ゲート電極領域となるべき
ポリシリコン層24を残す(図7の(A)参照)。これ
らの工程は、実施例1の[工程−130]及び[工程−
140]と同様とすることができる。
ート酸化膜22を形成する。次に、ゲート電極領域を形
成するために、ゲート酸化膜22の上に厚さ200nm
のポリシリコン層24を形成し、次いで、ポリシリコン
層24のエッチングを行い、ゲート電極領域となるべき
ポリシリコン層24を残す(図7の(A)参照)。これ
らの工程は、実施例1の[工程−130]及び[工程−
140]と同様とすることができる。
【0054】ここで、重要な点は、ポリシリコン層24
の長さがCoSi2層18の長さよりも長いことにあ
る。即ち、ソース・ドレイン領域形成予定領域とCoS
i2層18の間には、半導体基板を構成する材料(S
i)から成る中間帯領域28が残されている。このよう
な構造にすることで、トランジスタ素子がOFF状態の
とき、CoSi2層18によってソース領域とドレイン
領域が短絡することを防止できる。尚、イオン注入法に
よってCoSi2層18中に導入された不純物が拡散す
ることによって、中間帯領域28には不純物が導入され
ている。
の長さがCoSi2層18の長さよりも長いことにあ
る。即ち、ソース・ドレイン領域形成予定領域とCoS
i2層18の間には、半導体基板を構成する材料(S
i)から成る中間帯領域28が残されている。このよう
な構造にすることで、トランジスタ素子がOFF状態の
とき、CoSi2層18によってソース領域とドレイン
領域が短絡することを防止できる。尚、イオン注入法に
よってCoSi2層18中に導入された不純物が拡散す
ることによって、中間帯領域28には不純物が導入され
ている。
【0055】[工程−260] その後、LDD構造を形成するためのイオン注入を行う
(図7の(B)参照)。その条件を、例えば、 NMOSの場合:As+ 40KeV 1×1014/
cm2 PMOSの場合:BF2 + 30KeV 5×1013/
cm2 とすることができる。
(図7の(B)参照)。その条件を、例えば、 NMOSの場合:As+ 40KeV 1×1014/
cm2 PMOSの場合:BF2 + 30KeV 5×1013/
cm2 とすることができる。
【0056】[工程−270] 次に、厚さ400nmのSiO2層を全面に形成し、そ
の後、異方性エッチングによりSiO2層をエッチング
し、ポリシリコン層24の側壁にサイドウォール34を
形成する(図7の(C)参照)。この工程は、実施例1
の[工程−170]のサイドウォール形成条件と同様で
ある。
の後、異方性エッチングによりSiO2層をエッチング
し、ポリシリコン層24の側壁にサイドウォール34を
形成する(図7の(C)参照)。この工程は、実施例1
の[工程−170]のサイドウォール形成条件と同様で
ある。
【0057】[工程−280] この工程は、実施例1と異なる。即ち、全面に厚さ30
nmのチタン(Ti)層をスパッタリング法で形成す
る。形成の条件を、例えば、 Ar流量 :40sccm RFバイアス :−50W DCスパッタパワー:1kW 圧力 :0.4Pa 堆積温度 :200゜C 堆積速度 :60nm/分 とすることができる。その後、不活性ガス(例えば、N
2)中で650゜C、30秒間の第1回目のRTA(Rap
id Thermal Annealing)を行い、TiSiX層を形成す
る。次いで、アンモニア過水に10分間半導体基板を浸
漬して、未反応のTiを選択的に除去する。その後、不
活性ガス(例えば、N2)中で900゜C、30秒間の
第2回目のRTAを行い、TiSiX層を低抵抗の安定
したチタンシリサイド(TiSi2)層52とする。こ
うして、TiSi2層52が、ゲート電極領域26上及
びソース・ドレイン領域形成予定領域上に形成される。
nmのチタン(Ti)層をスパッタリング法で形成す
る。形成の条件を、例えば、 Ar流量 :40sccm RFバイアス :−50W DCスパッタパワー:1kW 圧力 :0.4Pa 堆積温度 :200゜C 堆積速度 :60nm/分 とすることができる。その後、不活性ガス(例えば、N
2)中で650゜C、30秒間の第1回目のRTA(Rap
id Thermal Annealing)を行い、TiSiX層を形成す
る。次いで、アンモニア過水に10分間半導体基板を浸
漬して、未反応のTiを選択的に除去する。その後、不
活性ガス(例えば、N2)中で900゜C、30秒間の
第2回目のRTAを行い、TiSiX層を低抵抗の安定
したチタンシリサイド(TiSi2)層52とする。こ
うして、TiSi2層52が、ゲート電極領域26上及
びソース・ドレイン領域形成予定領域上に形成される。
【0058】[工程−285] 次に、ソース・ドレイン領域36を形成するためにイオ
ン注入を行う(図8の(A)参照)。その後、SiO2
から成り層厚500nmの層間絶縁層40をCVD法で
形成する。次いで、N2中、1100゜Cで10秒間の
アニールを行う。これによって、不純物の拡散が行われ
接合領域が形成されると同時に、TiSi2層52を活
性化する。ソース・ドレイン領域上及びゲート電極上に
は、選択的に均一なTiSi2層が形成され、シート抵
抗の低減化(8Ω/sq)を実現できる。次いで、レジ
ストパターニングを施し、ドライエッチングによって層
間絶縁層40に開口部42を形成する。これらの工程
は、実施例1の[工程−175]、[工程−180]及
び[工程−185]と同様とすることができる。
ン注入を行う(図8の(A)参照)。その後、SiO2
から成り層厚500nmの層間絶縁層40をCVD法で
形成する。次いで、N2中、1100゜Cで10秒間の
アニールを行う。これによって、不純物の拡散が行われ
接合領域が形成されると同時に、TiSi2層52を活
性化する。ソース・ドレイン領域上及びゲート電極上に
は、選択的に均一なTiSi2層が形成され、シート抵
抗の低減化(8Ω/sq)を実現できる。次いで、レジ
ストパターニングを施し、ドライエッチングによって層
間絶縁層40に開口部42を形成する。これらの工程
は、実施例1の[工程−175]、[工程−180]及
び[工程−185]と同様とすることができる。
【0059】[工程−290] 更に、配線層44を形成し(図8の(B)参照)、その
後、レジストパターニングを行い、配線層をドライエッ
チングすることによって、配線を形成する。この工程
は、実施例1の[工程−190]で述べた各工程と同様
とすることができる。
後、レジストパターニングを行い、配線層をドライエッ
チングすることによって、配線を形成する。この工程
は、実施例1の[工程−190]で述べた各工程と同様
とすることができる。
【0060】尚、配線層44の形成前に、アンモニア過
水(NH4OH:H2O2:H2O=1:2:7)に半導体
基板を10分間浸漬することによって、層間絶縁層に開
口部を形成する際の副生成物であるTiF3等のチタン
窒化物を除去することが望ましい。
水(NH4OH:H2O2:H2O=1:2:7)に半導体
基板を10分間浸漬することによって、層間絶縁層に開
口部を形成する際の副生成物であるTiF3等のチタン
窒化物を除去することが望ましい。
【0061】(実施例3) 実施例3においても、半導体基板を構成する材料(S
i)と金属(Co)との化合物層は、コバルトシリサイ
ド(CoSi2)層18から成る。このCoSi2層18
は、シリコン半導体基板に対してエピタキシャル成長し
ている。CoSi2層18から成る化合物層のチャネル
方向の長さは、チャネル領域の有効長より短く、このC
oSi2層18と、この層に隣接するソース・ドレイン
領域36との間の中間帯領域28には半導体基板を構成
する材料であるSiが残されている。この中間帯領域の
少なくとも一部に、ショットキー障壁を減ずるために、
不純物が導入されている。
i)と金属(Co)との化合物層は、コバルトシリサイ
ド(CoSi2)層18から成る。このCoSi2層18
は、シリコン半導体基板に対してエピタキシャル成長し
ている。CoSi2層18から成る化合物層のチャネル
方向の長さは、チャネル領域の有効長より短く、このC
oSi2層18と、この層に隣接するソース・ドレイン
領域36との間の中間帯領域28には半導体基板を構成
する材料であるSiが残されている。この中間帯領域の
少なくとも一部に、ショットキー障壁を減ずるために、
不純物が導入されている。
【0062】実施例3では、実施例1と同様に不純物の
導入方法は斜めイオン注入によるが、実施例1の斜めイ
オン注入法とは異なる。即ち、ゲート電極領域の側壁に
サイドウォールを形成した後、ソース・ドレイン領域上
及びゲート電極領域上にTiSi2層を形成し、次い
で、サイドウォールのみを選択的にエッチングし、中間
帯領域を露出させる。そして、ソース・ドレイン領域上
及びゲート電極領域上に形成されたTiSi2層をマス
クとして斜めイオン注入を行う。
導入方法は斜めイオン注入によるが、実施例1の斜めイ
オン注入法とは異なる。即ち、ゲート電極領域の側壁に
サイドウォールを形成した後、ソース・ドレイン領域上
及びゲート電極領域上にTiSi2層を形成し、次い
で、サイドウォールのみを選択的にエッチングし、中間
帯領域を露出させる。そして、ソース・ドレイン領域上
及びゲート電極領域上に形成されたTiSi2層をマス
クとして斜めイオン注入を行う。
【0063】実施例3における半導体装置の製造工程を
図9を参照して説明するが、その概要は以下のとおりで
ある。 [工程−300] ゲート電極領域形成予定領域に金属層16を堆積させ、
この金属層16と半導体基板を構成する材料(Si)と
を反応させて化合物層(シリサイド層)18を形成し、
化合物層(シリサイド層)18を半導体基板10に対し
てエピタキシャル成長させる。このとき、化合物層の長
さをゲート電極領域形成予定領域の長さよりも短くす
る。その後、サイドウォール34を含むゲート電極領域
26を形成する。 [工程−310]〜[工程−320] ゲート電極領域26及びソース・ドレイン領域形成予定
領域上にTiSi2層52を形成した後、ソース・ドレ
イン領域36を形成する。 [工程−330] サイドウォール34を除去する。 [工程−340] CoSi2層18とソース・ドレイン領域36との間に
存在する中間帯領域28に不純物を導入し、中間帯領域
28とその周囲のSiとのショットキー障壁を減ずる。
図9を参照して説明するが、その概要は以下のとおりで
ある。 [工程−300] ゲート電極領域形成予定領域に金属層16を堆積させ、
この金属層16と半導体基板を構成する材料(Si)と
を反応させて化合物層(シリサイド層)18を形成し、
化合物層(シリサイド層)18を半導体基板10に対し
てエピタキシャル成長させる。このとき、化合物層の長
さをゲート電極領域形成予定領域の長さよりも短くす
る。その後、サイドウォール34を含むゲート電極領域
26を形成する。 [工程−310]〜[工程−320] ゲート電極領域26及びソース・ドレイン領域形成予定
領域上にTiSi2層52を形成した後、ソース・ドレ
イン領域36を形成する。 [工程−330] サイドウォール34を除去する。 [工程−340] CoSi2層18とソース・ドレイン領域36との間に
存在する中間帯領域28に不純物を導入し、中間帯領域
28とその周囲のSiとのショットキー障壁を減ずる。
【0064】以下、上記の工程を含む半導体装置の製造
方法を詳しく説明する。
方法を詳しく説明する。
【0065】[工程−300] 先ず、通常の方法で、シリコン半導体基板10に素子分
離領域12を形成し、次いで、半導体基板の表面に厚さ
10nmの酸化膜14を形成する。その後、次の工程で
CoSi2層を形成する領域から酸化膜を除去する。こ
の工程は実施例1の[工程−100]と同様とすること
ができる。
離領域12を形成し、次いで、半導体基板の表面に厚さ
10nmの酸化膜14を形成する。その後、次の工程で
CoSi2層を形成する領域から酸化膜を除去する。こ
の工程は実施例1の[工程−100]と同様とすること
ができる。
【0066】次に、全面にCo層16を厚さ5nm堆積
させる。これと同時に、半導体基板を800゜C程度に
加熱することによって、エピタキシャル成長したCoS
i2層18が形成される。この工程は実施例1の[工程
−110]と同様とすることができる。
させる。これと同時に、半導体基板を800゜C程度に
加熱することによって、エピタキシャル成長したCoS
i2層18が形成される。この工程は実施例1の[工程
−110]と同様とすることができる。
【0067】次に、不要なCo層16を除去し、更に、
酸化膜14を除去する。この工程は実施例1の[工程−
120]と同様とすることができる。
酸化膜14を除去する。この工程は実施例1の[工程−
120]と同様とすることができる。
【0068】次いで、半導体基板の露出したシリコン半
導体基板10のSi上及びCoSi2層18上に選択的
に膜厚10nmのシリコン膜20をエピタキシャル成長
させ、その後、形成されたシリコン膜20の表面を酸化
し、ゲート酸化膜22を形成する。この工程は、実施例
1の[工程−130]と同様とすることができる。
導体基板10のSi上及びCoSi2層18上に選択的
に膜厚10nmのシリコン膜20をエピタキシャル成長
させ、その後、形成されたシリコン膜20の表面を酸化
し、ゲート酸化膜22を形成する。この工程は、実施例
1の[工程−130]と同様とすることができる。
【0069】次に、ゲート電極領域を形成するために、
ゲート酸化膜22の上に厚さ200nmのポリシリコン
層24を形成し、次いで、ポリシリコン層24のエッチ
ングを行う。この工程は、実施例1の[工程−140]
と同様とすることができる。
ゲート酸化膜22の上に厚さ200nmのポリシリコン
層24を形成し、次いで、ポリシリコン層24のエッチ
ングを行う。この工程は、実施例1の[工程−140]
と同様とすることができる。
【0070】ここで、重要な点は、ポリシリコン層24
の長さがCoSi2層18の長さよりも長いことにあ
る。即ち、ソース・ドレイン領域形成予定領域とCoS
i2層18の間には、半導体基板を構成する材料(S
i)から成る中間帯領域28が残されている。このよう
な構造にすることで、トランジスタ素子がOFF状態の
とき、CoSi2層18によってソース領域とドレイン
領域が短絡することを防止できる。
の長さがCoSi2層18の長さよりも長いことにあ
る。即ち、ソース・ドレイン領域形成予定領域とCoS
i2層18の間には、半導体基板を構成する材料(S
i)から成る中間帯領域28が残されている。このよう
な構造にすることで、トランジスタ素子がOFF状態の
とき、CoSi2層18によってソース領域とドレイン
領域が短絡することを防止できる。
【0071】その後、LDD構造を形成するためのイオ
ン注入を行う。イオン注入の条件は、実施例1の[工程
−150]と同様とすることができる。
ン注入を行う。イオン注入の条件は、実施例1の[工程
−150]と同様とすることができる。
【0072】次に、厚さ400nmのSiO2層を全面
に形成し、その後、異方性エッチングによりSiO2層
をエッチングし、ポリシリコン層24の側壁にサイドウ
ォール34を形成する。この工程は、実施例1の[工程
−170]のサイドウォール形成条件と同様である。
に形成し、その後、異方性エッチングによりSiO2層
をエッチングし、ポリシリコン層24の側壁にサイドウ
ォール34を形成する。この工程は、実施例1の[工程
−170]のサイドウォール形成条件と同様である。
【0073】[工程−310] 次に、全面に厚さ30nmのチタン(Ti)層をスパッ
タリング法で形成し、RTA及び未反応のTiの除去を
行う。これらの条件は、実施例2の[工程−280]と
同様とすることができる。こうして、ソース・ドレイン
領域形成予定領域上及びゲート電極領域26上にTiS
i2層52が形成される。サイドウォール34上にはT
iSi2層は形成されない。
タリング法で形成し、RTA及び未反応のTiの除去を
行う。これらの条件は、実施例2の[工程−280]と
同様とすることができる。こうして、ソース・ドレイン
領域形成予定領域上及びゲート電極領域26上にTiS
i2層52が形成される。サイドウォール34上にはT
iSi2層は形成されない。
【0074】[工程−320] 次に、ソース・ドレイン領域36を形成するためにイオ
ン注入を行う。イオン注入の条件は、実施例1の[工程
−175]と同様とすることができる。この状態の半導
体素子の模式的な断面図を図9の(A)に示す。
ン注入を行う。イオン注入の条件は、実施例1の[工程
−175]と同様とすることができる。この状態の半導
体素子の模式的な断面図を図9の(A)に示す。
【0075】[工程−330] 次の工程は、実施例3に特有の工程である。即ち、ドラ
イエッチングを行い、サイドウォール34を除去する
(図9の(B)参照)。エッチングの条件を、例えば、 ガス :C4F8=50sccm RFパワー:1200W 圧力 :2Pa とすることができる。
イエッチングを行い、サイドウォール34を除去する
(図9の(B)参照)。エッチングの条件を、例えば、 ガス :C4F8=50sccm RFパワー:1200W 圧力 :2Pa とすることができる。
【0076】[工程−340] 次に、CoSi2層18とその周囲のSiとのショット
キー障壁を減ずる目的で、中間帯領域28の一部分を含
む領域に対して高濃度に不純物を斜めイオン注入する
(図9の(C)参照)。イオン注入の条件として、 NMOSの場合:BF2 + 20KeV 1×1016/c
m2 PMOSの場合:As+ 30KeV 5×1015/c
m2 とすることができる。斜めイオン注入は、例えば、30
rpmで回転させた半導体基板に対して、入射角60度
でイオン注入を行うことで実施できる。不純物のイオン
注入量は、SiとCoSi2シリサイドとの電気的接続
を容易にするために、1×1013/cm2程度以上であ
ればよい。斜めイオン注入のとき、ソース・ドレイン領
域36上及びゲート電極26上に形成されたTiSi2
層52がマスクとして機能する。
キー障壁を減ずる目的で、中間帯領域28の一部分を含
む領域に対して高濃度に不純物を斜めイオン注入する
(図9の(C)参照)。イオン注入の条件として、 NMOSの場合:BF2 + 20KeV 1×1016/c
m2 PMOSの場合:As+ 30KeV 5×1015/c
m2 とすることができる。斜めイオン注入は、例えば、30
rpmで回転させた半導体基板に対して、入射角60度
でイオン注入を行うことで実施できる。不純物のイオン
注入量は、SiとCoSi2シリサイドとの電気的接続
を容易にするために、1×1013/cm2程度以上であ
ればよい。斜めイオン注入のとき、ソース・ドレイン領
域36上及びゲート電極26上に形成されたTiSi2
層52がマスクとして機能する。
【0077】[工程−350] その後、SiO2から成り層厚500nmの層間絶縁層
40をCVD法で形成する。次いで、N2中、1100
゜Cで10秒間のアニールを行う。これによって、不純
物の拡散が行われ接合領域が形成されると同時に、Ti
Si2層52を活性化する。ソース・ドレイン領域上及
びゲート電極上には、選択的に均一なTiSi2層が形
成され、シート抵抗の低減化(8Ω/sq)を実現でき
る。次いで、レジストパターニングを施し、ドライエッ
チングによって層間絶縁層40に開口部42を形成す
る。更に、配線層44を形成し、その後、レジストパタ
ーニングを行い、配線層をドライエッチングすることに
よって、配線を形成する。以上の各工程は、実施例1の
[工程−180]〜[工程−190]で述べた各工程と
同様である。尚、配線層44の形成前に、アンモニア過
水に半導体基板を浸漬することによって、層間絶縁層に
開口部を形成する際の副生成物であるTiF3等のチタ
ン窒化物を除去することが望ましい。
40をCVD法で形成する。次いで、N2中、1100
゜Cで10秒間のアニールを行う。これによって、不純
物の拡散が行われ接合領域が形成されると同時に、Ti
Si2層52を活性化する。ソース・ドレイン領域上及
びゲート電極上には、選択的に均一なTiSi2層が形
成され、シート抵抗の低減化(8Ω/sq)を実現でき
る。次いで、レジストパターニングを施し、ドライエッ
チングによって層間絶縁層40に開口部42を形成す
る。更に、配線層44を形成し、その後、レジストパタ
ーニングを行い、配線層をドライエッチングすることに
よって、配線を形成する。以上の各工程は、実施例1の
[工程−180]〜[工程−190]で述べた各工程と
同様である。尚、配線層44の形成前に、アンモニア過
水に半導体基板を浸漬することによって、層間絶縁層に
開口部を形成する際の副生成物であるTiF3等のチタ
ン窒化物を除去することが望ましい。
【0078】以上、本発明の半導体装置を好ましい実施
例に基づき説明したが、本発明はこれらの実施例に限定
されない。実施例で説明した各工程の条件、数値等は例
示であり、製造装置、半導体装置に要求される特性に依
存して、適宜変更することができる。
例に基づき説明したが、本発明はこれらの実施例に限定
されない。実施例で説明した各工程の条件、数値等は例
示であり、製造装置、半導体装置に要求される特性に依
存して、適宜変更することができる。
【0079】化合物層として、CoSi2層18の代わ
りに、Siと格子定数がほぼ等しいZrSi2、NiS
i2、PdSi2を使用することができる。また、Siに
対してエピタキシャル成長し得る金属、例えば、アルミ
ニウムを使用することもできる。また、TiSi2層5
2の代わりに、例えば、CoSi2、WSi2、MoSi
2等の各種シリサイド層や、W、Mo等の高融点金属、
あるいはTiN、TiB、TiW等のバリヤメタルを使
用することができる。
りに、Siと格子定数がほぼ等しいZrSi2、NiS
i2、PdSi2を使用することができる。また、Siに
対してエピタキシャル成長し得る金属、例えば、アルミ
ニウムを使用することもできる。また、TiSi2層5
2の代わりに、例えば、CoSi2、WSi2、MoSi
2等の各種シリサイド層や、W、Mo等の高融点金属、
あるいはTiN、TiB、TiW等のバリヤメタルを使
用することができる。
【0080】金属層あるいは化合物層18とゲート酸化
膜22との間に形成されたシリコン膜20の厚さは一定
でなくともよい。即ち、図10の(A)に示すように、
チャネルのプロファイルに合わせて、金属層あるいは化
合物層18の深さ方向の位置を変化させることができ
る。金属層あるいは化合物層18の全てがチャネルに含
まれていてもよい。金属層あるいは化合物層は多層構造
とすることもできる。また、金属層あるいは化合物層
は、チャネル長方向に1つの層に限定されるものではな
く、図10の(B)に示すように、複数の層がチャネル
長方向に形成されてもよい。
膜22との間に形成されたシリコン膜20の厚さは一定
でなくともよい。即ち、図10の(A)に示すように、
チャネルのプロファイルに合わせて、金属層あるいは化
合物層18の深さ方向の位置を変化させることができ
る。金属層あるいは化合物層18の全てがチャネルに含
まれていてもよい。金属層あるいは化合物層は多層構造
とすることもできる。また、金属層あるいは化合物層
は、チャネル長方向に1つの層に限定されるものではな
く、図10の(B)に示すように、複数の層がチャネル
長方向に形成されてもよい。
【0081】半導体装置として、専らMOS型半導体装
置を説明したが、接合型FET(JFET)にも本発明
を応用することができる。本発明を適用したJFETの
模式的な断面図図11に示す。この場合、シリコン半導
体基板を用い、金属層あるいは化合物層を、例えば、C
oSi2から形成することができる。あるいは又、図1
3に模式的な断面図を示すように、GaAs基板を用
い、金属層あるいは化合物層を、例えば、Cu(A3結
晶構造)(100)から形成することができる。
置を説明したが、接合型FET(JFET)にも本発明
を応用することができる。本発明を適用したJFETの
模式的な断面図図11に示す。この場合、シリコン半導
体基板を用い、金属層あるいは化合物層を、例えば、C
oSi2から形成することができる。あるいは又、図1
3に模式的な断面図を示すように、GaAs基板を用
い、金属層あるいは化合物層を、例えば、Cu(A3結
晶構造)(100)から形成することができる。
【0082】(実施例4) 実施例4は、シリコン半導体基板が用いられ、CoSi
2から成る化合物層を有するJFETに関する。以下、
本発明を適用したかかるJFETの製造工程の概要を、
図12を参照して説明する。 [工程−400] n型シリコン基板60上にn型シリコン層62をエピタ
キシャル成長させる。その後、n型シリコン層62にL
OCOS構造から成る素子分離領域を形成する(図12
の(A)参照)。n型シリコン層のエピタキシャル成長
条件を例えば以下のとおりとすることができる。 使用ガス:SiH4/H2/10ppmPH3−H2=0.2
リットル/100リットル/10sccm 温度 :1030゜C 圧力 :1 atom 成長速度:0.1μm 膜厚 :0.05μm
2から成る化合物層を有するJFETに関する。以下、
本発明を適用したかかるJFETの製造工程の概要を、
図12を参照して説明する。 [工程−400] n型シリコン基板60上にn型シリコン層62をエピタ
キシャル成長させる。その後、n型シリコン層62にL
OCOS構造から成る素子分離領域を形成する(図12
の(A)参照)。n型シリコン層のエピタキシャル成長
条件を例えば以下のとおりとすることができる。 使用ガス:SiH4/H2/10ppmPH3−H2=0.2
リットル/100リットル/10sccm 温度 :1030゜C 圧力 :1 atom 成長速度:0.1μm 膜厚 :0.05μm
【0083】[工程−410] 次に、全面にp型シリコン層64をエピタキシャル成長
させてパターニングを行い、その後、CoSi2層66
を形成した後CoSi2層66のパターニングを行う。
更に、全面にp型シリコン層68をエピタキシャル成長
させてパターニングを行う(図12の(B)参照)。こ
うして、p型のチャネルと、このp型チャネルに含まれ
たCoSi2層66から成る化合物層とから構成された
チャネル領域が形成される。尚、p型シリコン層64,
68のエピタキシャル成長条件を例えば以下のとおりと
することができる。 使用ガス:SiH4/H2/10ppmB2H6−H2=0.2
リットル/100リットル/10sccm 温度 :1030゜C 圧力 :1 atom 成長速度:0.1μm 膜厚 :0.05μm
させてパターニングを行い、その後、CoSi2層66
を形成した後CoSi2層66のパターニングを行う。
更に、全面にp型シリコン層68をエピタキシャル成長
させてパターニングを行う(図12の(B)参照)。こ
うして、p型のチャネルと、このp型チャネルに含まれ
たCoSi2層66から成る化合物層とから構成された
チャネル領域が形成される。尚、p型シリコン層64,
68のエピタキシャル成長条件を例えば以下のとおりと
することができる。 使用ガス:SiH4/H2/10ppmB2H6−H2=0.2
リットル/100リットル/10sccm 温度 :1030゜C 圧力 :1 atom 成長速度:0.1μm 膜厚 :0.05μm
【0084】[工程−420] 次いで、n型シリコン層70をエピタキシャル成長させ
た後、パターニングを施す。
た後、パターニングを施す。
【0085】[工程−430] 次に、SiO2から成る層間絶縁層72を全面に例えば
CVD法で形成し、例えばドライエッチング法で層間絶
縁層72に開口部を形成した後、開口部をW/TiNプ
ラグ74で埋め込み、更に、Al/Ti/TiON/T
i配線層76を形成する(図12の(C)参照)。
CVD法で形成し、例えばドライエッチング法で層間絶
縁層72に開口部を形成した後、開口部をW/TiNプ
ラグ74で埋め込み、更に、Al/Ti/TiON/T
i配線層76を形成する(図12の(C)参照)。
【0086】(実施例5) 実施例5は、GaAs基板が用いられ、Cu(A3結晶
構造)(100)から成る金属層を有するJFETの例
である。以下、図13を参照して、かかるJFETの製
造工程の概要を説明する。
構造)(100)から成る金属層を有するJFETの例
である。以下、図13を参照して、かかるJFETの製
造工程の概要を説明する。
【0087】[工程−500] GaAs基板80上にCu層82を成膜する。尚、Cu
層はA3結晶構造を(100)方向に単結晶成長させる
ことで形成することができる。Cuの成膜条件を、例え
ば以下のとおりとすることができる。 使用ガス:Bis-hexa-fluo-acetylacetonate cupper [Cu
(HFA)2]=100sccm 成膜温度:200゜C以上 膜厚 :20nm その後、ドライエッチングによってCu層82をパター
ニングする(図13の(A)参照)。
層はA3結晶構造を(100)方向に単結晶成長させる
ことで形成することができる。Cuの成膜条件を、例え
ば以下のとおりとすることができる。 使用ガス:Bis-hexa-fluo-acetylacetonate cupper [Cu
(HFA)2]=100sccm 成膜温度:200゜C以上 膜厚 :20nm その後、ドライエッチングによってCu層82をパター
ニングする(図13の(A)参照)。
【0088】[工程−510] 全面にGaAs層84をエピタキシャル成長させる。こ
れによって、GaAsから成るチャネルと、このチャネ
ルに含まれたCu層82から成る金属層から構成された
チャネル領域が形成される(図13の(B)参照)。
れによって、GaAsから成るチャネルと、このチャネ
ルに含まれたCu層82から成る金属層から構成された
チャネル領域が形成される(図13の(B)参照)。
【0089】[工程−520] 次いで、アルミニウムを成膜した後、パターニングを行
い、アルミニウムゲート86を形成する。更に、AuG
eを成膜した後、パターニングを行いソース/ドレイン
電極88を形成する(図13の(C)参照)。
い、アルミニウムゲート86を形成する。更に、AuG
eを成膜した後、パターニングを行いソース/ドレイン
電極88を形成する(図13の(C)参照)。
【0090】
【発明の効果】本発明の半導体装置は、チャネルに少な
くとも一部分が含まれる金属層若しくは化合物層を備え
ているので、モビリティを増大させることができ、従来
の半導体装置と同一のデザインルールにおいても、トラ
ンジスタ素子の動作速度を速くすることができる。金属
層若しくは化合物層を半導体基板に対してエピタキシャ
ル成長させることによって、金属層若しくは化合物層の
電気伝導度を非常に高くすることができる。
くとも一部分が含まれる金属層若しくは化合物層を備え
ているので、モビリティを増大させることができ、従来
の半導体装置と同一のデザインルールにおいても、トラ
ンジスタ素子の動作速度を速くすることができる。金属
層若しくは化合物層を半導体基板に対してエピタキシャ
ル成長させることによって、金属層若しくは化合物層の
電気伝導度を非常に高くすることができる。
【0091】また、中間帯領域を備えることによって、
通常のトランジスタ素子と同様のON−OFF特性を有
し得る。また、金属層若しくは化合物層の周囲の半導体
基板を構成する材料に不純物を導入することによって、
金属層若しくは化合物層と、その周囲の材料との間の電
気的接触抵抗を小さくすることができる。
通常のトランジスタ素子と同様のON−OFF特性を有
し得る。また、金属層若しくは化合物層の周囲の半導体
基板を構成する材料に不純物を導入することによって、
金属層若しくは化合物層と、その周囲の材料との間の電
気的接触抵抗を小さくすることができる。
【0092】例えば、化合物層としてCoSi2層を用
いた場合、Siを用いた場合と比較して100倍程度抵
抗値が低くなる。チャネル領域におけるSiの抵抗値は
1mΩcm程度であるが、CoSi2の抵抗値は15μ
Ωcmまで低下させ得る。キャリアの平均速度vは抵抗
値に比例するので、キャリアの平均速度vが飛躍的に早
くなる。また、CoSi2をチャネル領域において成長
させた場合、CoSi2とSiの接合部において、基本
的にCoSi2はバンドギャップを有さない。従って、
CoSi2のバンドギャップ制御を行う必要がない。C
oSi2とSiとの障壁高さのみの制御を必要とするだ
けであり、障壁高さの制御は、As、B等のイオン注入
で容易に且つ高精度で行うことができる。
いた場合、Siを用いた場合と比較して100倍程度抵
抗値が低くなる。チャネル領域におけるSiの抵抗値は
1mΩcm程度であるが、CoSi2の抵抗値は15μ
Ωcmまで低下させ得る。キャリアの平均速度vは抵抗
値に比例するので、キャリアの平均速度vが飛躍的に早
くなる。また、CoSi2をチャネル領域において成長
させた場合、CoSi2とSiの接合部において、基本
的にCoSi2はバンドギャップを有さない。従って、
CoSi2のバンドギャップ制御を行う必要がない。C
oSi2とSiとの障壁高さのみの制御を必要とするだ
けであり、障壁高さの制御は、As、B等のイオン注入
で容易に且つ高精度で行うことができる。
【図1】本発明の半導体装置及びその動作を説明するた
めの模式的な断面図である。
めの模式的な断面図である。
【図2】本発明の半導体装置の製造工程の第1の実施例
を説明するための半導体素子の模式的な断面図である。
を説明するための半導体素子の模式的な断面図である。
【図3】図2に引き続き、本発明の半導体装置の製造工
程を説明するための半導体素子の模式的な断面図であ
る。
程を説明するための半導体素子の模式的な断面図であ
る。
【図4】図3に引き続き、本発明の半導体装置の製造工
程を説明するための半導体素子の模式的な断面図であ
る。
程を説明するための半導体素子の模式的な断面図であ
る。
【図5】図4に引き続き、本発明の半導体装置の製造工
程を説明するための半導体素子の模式的な断面図であ
る。
程を説明するための半導体素子の模式的な断面図であ
る。
【図6】本発明の半導体装置の製造工程の第2の実施例
を説明するための半導体素子の模式的な断面図である。
を説明するための半導体素子の模式的な断面図である。
【図7】図6に引き続き、本発明の半導体装置の製造工
程を説明するための半導体素子の模式的な断面図であ
る。
程を説明するための半導体素子の模式的な断面図であ
る。
【図8】本発明の半導体装置の製造工程の第3の実施例
を説明するための半導体素子の模式的な断面図である。
を説明するための半導体素子の模式的な断面図である。
【図9】本発明の半導体装置の別の態様の模式的な断面
図である。
図である。
【図10】図1に示した本発明の半導体装置の変形を示
す図である。
す図である。
【図11】本発明の半導体装置の別の態様であるシリコ
ン半導体基板を用いた接合型FETの模式的な一部断面
図である。
ン半導体基板を用いた接合型FETの模式的な一部断面
図である。
【図12】シリコン半導体基板を用いた接合型FETの
製造工程を説明するための、素子の模式的な一部断面図
である。
製造工程を説明するための、素子の模式的な一部断面図
である。
【図13】本発明の半導体装置の別の態様であるGaA
s基板を用いた接合型FETの製造工程を説明するため
の、素子の模式的な一部断面図である。
s基板を用いた接合型FETの製造工程を説明するため
の、素子の模式的な一部断面図である。
【図14】従来の半導体装置の製造工程を説明するため
の半導体素子の模式的な断面図である。
の半導体素子の模式的な断面図である。
10 シリコン半導体基板 12 素子分離領域 14 酸化膜 16 Co層 18 CoSi2層 20 シリコン膜 22 ゲート酸化膜 24 ポリシリコン層 26 ゲート電極領域 28 中間帯領域 30 浅いソース・ドレイン領域 34 サイドウォール 36 ソース・ドレイン領域 38 チャネル領域 40 層間絶縁層 42 開口部 44 配線層 52 TiSi2層 60 n型基板 62,70 n型シリコン層 64,68 p型シリコン層 66 CoSi2層 72 層間絶縁層 74 プラグ 76 配線層 80 GaAs基板 82 Cu層 84 GaAs層 86 アルミニウムゲート 88 ソース/ドレイン電極
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平4−56360(JP,A) 特開 平3−3366(JP,A) 特開 昭63−122177(JP,A) 特開 昭60−210877(JP,A) kiyokazu Nakagawa 他,Atomic layer dop ed field−effect tr ansistor fabricate d using Si molecul ar beam epitaxy,Ap pl.Phys.Lett.,米国,A merican Institute of Physics,1989年5月8 日,Vol.54,No.19,1869−1871 (58)調査した分野(Int.Cl.7,DB名) H01L 21/336 H01L 29/78
Claims (9)
- 【請求項1】(A)チャネル領域、 (B)該チャネル領域に隣接したソース・ドレイン領
域、及び、 (C)該チャネル領域の上方にゲート酸化膜を介して形
成されたゲート電極領域、 を有し、 該チャネル領域は、 (イ)半導体層から成るチャネル、 (ロ)チャネルと半導体基板との間に形成された金属層
若しくは半導体基板を構成する材料と金属との化合物
層、及び、 (ハ)金属層若しくは化合物層及びチャネルとソース・
ドレイン領域との間に設けられ、該半導体層及び半導体
基板から構成された中間帯領域、 から成ることを特徴とする半導体装置。 - 【請求項2】前記金属層若しくは化合物層は、半導体基
板に対してエピタキシャル成長可能な材料から構成され
ていることを特徴とする請求項1に記載の半導体装置。 - 【請求項3】前記中間帯領域の少なくとも一部に、ショ
ットキー障壁を減ずるために、不純物が導入されている
ことを特徴とする請求項1に記載の半導体装置。 - 【請求項4】前記導入された不純物の濃度は、1×10
13/cm3以上であることを特徴とする請求項3に記載
の半導体装置。 - 【請求項5】前記中間帯領域の深さは、前記金属層若し
くは化合物層の下面の深さよりも深いことを特徴とする
請求項1に記載の半導体装置。 - 【請求項6】(a)半導体基板の表面のゲート電極領域
形成予定領域に、ゲート電極領域形成予定領域の長さよ
りも短い金属層若しくは半導体基板を構成する材料と金
属との化合物層を形成する工程と、 (b)半導体基板及び金属層若しくは化合物層の上に半
導体層を形成し、以て、金属層若しくは化合物層の上に
該半導体層から成るチャネルを得、且つ、金属層若しく
は化合物層及びチャネルとソース・ドレイン領域形成予
定領域との間に、該半導体層及び半導体基板から成る中
間帯領域を得る工程と、 (c)半導体層の表面にゲート酸化膜を形成した後、チ
ャネル及び中間帯領域の上方のゲート酸化膜上にゲート
電極領域を形成する工程と、 (d)ソース・ドレイン領域形成予定領域を構成する少
なくとも該半導体層の部分にソース・ドレイン領域を形
成する工程、 を具備することを特徴とする半導体装置の製造方法。 - 【請求項7】前記工程(c)の後、ショットキー障壁を
減ずるために、中間帯領域に斜めイオン注入法によって
不純物を導入する工程を更に具備することを特徴とする
請求項6に記載の半導体装置の製造方法。 - 【請求項8】前記工程(a)において、半導体基板の表
面に金属層若しくは半導体基板を構成する材料と金属と
の化合物層を形成した後、不純物のイオン注入を行い、
次いで、金属層若しくは化合物の不要部分を除去するこ
とによって、ゲート電極領域形成予定領域に、ゲート電
極領域形成予定領域の長さよりも短い金属層若しくは化
合物を形成し、前記工程(b)における半導体層を形成
する工程によって、該不純物のイオン注入によって不純
物が導入された金属層若しくは化合物層から中間帯領域
に不純物を拡散することにより、ショットキー障壁を減
ずるために不純物が導入された中間帯領域を得ることを
特徴とする請求項6に記載の半導体装置の製造方法。 - 【請求項9】前記工程(c)の後、ゲート電極領域の側
壁にサイドウオールを形成し、次いで、露出した半導体
基板の表面上及びゲート電極領域上にマスクを形成し、 前記工程(d)の後、サイドウオールを除去し、次い
で、ショットキー障壁を減ずるために、中間帯領域に斜
めイオン注入法によって不純物を導入する工程を更に具
備することを特徴とする請求項6に記載の半導体装置の
製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21323992A JP3301116B2 (ja) | 1992-07-20 | 1992-07-20 | 半導体装置及びその製造方法 |
US08/305,975 US5428234A (en) | 1992-07-20 | 1994-09-16 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21323992A JP3301116B2 (ja) | 1992-07-20 | 1992-07-20 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0637120A JPH0637120A (ja) | 1994-02-10 |
JP3301116B2 true JP3301116B2 (ja) | 2002-07-15 |
Family
ID=16635828
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21323992A Expired - Fee Related JP3301116B2 (ja) | 1992-07-20 | 1992-07-20 | 半導体装置及びその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5428234A (ja) |
JP (1) | JP3301116B2 (ja) |
Families Citing this family (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5413949A (en) * | 1994-04-26 | 1995-05-09 | United Microelectronics Corporation | Method of making self-aligned MOSFET |
JP2720827B2 (ja) * | 1994-07-05 | 1998-03-04 | 日本電気株式会社 | 半導体装置の製造方法 |
US5869864A (en) * | 1994-10-04 | 1999-02-09 | Siemens Aktiengesellschaft | Field effect controlled semiconductor component |
JPH08274073A (ja) * | 1995-03-31 | 1996-10-18 | Sony Corp | アルミニウム系金属膜のエッチング方法 |
US5888903A (en) * | 1995-06-07 | 1999-03-30 | Texas Instruments Incorporated | Self-aligned silicide process |
US5670393A (en) * | 1995-07-12 | 1997-09-23 | Lsi Logic Corporation | Method of making combined metal oxide semiconductor and junction field effect transistor device |
JP4014676B2 (ja) | 1996-08-13 | 2007-11-28 | 株式会社半導体エネルギー研究所 | 絶縁ゲイト型半導体装置およびその作製方法 |
JP3634086B2 (ja) | 1996-08-13 | 2005-03-30 | 株式会社半導体エネルギー研究所 | 絶縁ゲイト型半導体装置の作製方法 |
JP4059939B2 (ja) * | 1996-08-23 | 2008-03-12 | 株式会社半導体エネルギー研究所 | パワーmosデバイス及びその作製方法 |
US6703671B1 (en) * | 1996-08-23 | 2004-03-09 | Semiconductor Energy Laboratory Co., Ltd. | Insulated gate semiconductor device and method of manufacturing the same |
JP4103968B2 (ja) | 1996-09-18 | 2008-06-18 | 株式会社半導体エネルギー研究所 | 絶縁ゲイト型半導体装置 |
KR100500033B1 (ko) * | 1996-10-15 | 2005-09-08 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치 |
JP4104701B2 (ja) | 1997-06-26 | 2008-06-18 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US6074960A (en) * | 1997-08-20 | 2000-06-13 | Micron Technology, Inc. | Method and composition for selectively etching against cobalt silicide |
KR100240629B1 (ko) * | 1997-08-30 | 2000-01-15 | 정선종 | 테라급 집적이 가능한 대전효과 트랜지스터 및 그 제조방법 |
US6686623B2 (en) | 1997-11-18 | 2004-02-03 | Semiconductor Energy Laboratory Co., Ltd. | Nonvolatile memory and electronic apparatus |
JP4236722B2 (ja) * | 1998-02-05 | 2009-03-11 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
KR100273291B1 (ko) * | 1998-04-20 | 2001-01-15 | 김영환 | 모스 전계 효과 트랜지스터의 제조 방법 |
US6180987B1 (en) * | 1999-02-11 | 2001-01-30 | Advanced Micro Devices, Inc. | Integrated circuit transistor with low-resistivity source/drain structures at least partially recessed within a dielectric base layer |
JP4830179B2 (ja) * | 2000-06-28 | 2011-12-07 | 住友電気工業株式会社 | 接合型電界効果トランジスタ |
DE10023871C1 (de) * | 2000-05-16 | 2001-09-27 | Infineon Technologies Ag | Feldeffekttransistor und Verfahren zum Herstellen eines Feldeffekttransistors |
JP3768079B2 (ja) | 2000-07-25 | 2006-04-19 | シャープ株式会社 | トランジスタ |
US6548335B1 (en) * | 2000-08-30 | 2003-04-15 | Advanced Micro Devices, Inc. | Selective epitaxy to reduce gate/gate dielectric interface roughness |
US7838875B1 (en) | 2003-01-22 | 2010-11-23 | Tsang Dean Z | Metal transistor device |
US7052553B1 (en) * | 2004-12-01 | 2006-05-30 | Lam Research Corporation | Wet cleaning of electrostatic chucks |
US7436034B2 (en) * | 2005-12-19 | 2008-10-14 | International Business Machines Corporation | Metal oxynitride as a pFET material |
JP5348171B2 (ja) * | 2011-04-15 | 2013-11-20 | 住友電気工業株式会社 | 接合型電界効果トランジスタ |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5681972A (en) * | 1979-12-07 | 1981-07-04 | Toshiba Corp | Mos type field effect transistor |
JPS6197964A (ja) * | 1984-10-19 | 1986-05-16 | Toshiba Corp | 半導体装置 |
-
1992
- 1992-07-20 JP JP21323992A patent/JP3301116B2/ja not_active Expired - Fee Related
-
1994
- 1994-09-16 US US08/305,975 patent/US5428234A/en not_active Expired - Fee Related
Non-Patent Citations (1)
Title |
---|
kiyokazu Nakagawa他,Atomic layer doped field−effect transistor fabricated using Si molecular beam epitaxy,Appl.Phys.Lett.,米国,American Institute of Physics,1989年5月8日,Vol.54,No.19,1869−1871 |
Also Published As
Publication number | Publication date |
---|---|
JPH0637120A (ja) | 1994-02-10 |
US5428234A (en) | 1995-06-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3301116B2 (ja) | 半導体装置及びその製造方法 | |
US7645656B2 (en) | Structure and method for making strained channel field effect transistor using sacrificial spacer | |
US6518136B2 (en) | Sacrificial polysilicon sidewall process and rapid thermal spike annealing for advance CMOS fabrication | |
KR100440840B1 (ko) | 반도체 장치의 제조 방법 및 반도체 장치 | |
JP2630290B2 (ja) | 半導体装置の製造方法 | |
US5691225A (en) | Method for fabricating semiconductor device having CMOS structure | |
KR100307635B1 (ko) | SiGe 채널의 모스 트랜지스터 및 그 제조 방법 | |
JP2008227026A (ja) | 半導体装置の製造方法 | |
JPH07263680A (ja) | 半導体装置の製造方法 | |
JP2925008B2 (ja) | 半導体装置の製造方法 | |
JP2001284598A (ja) | 半導体装置及びその製造方法 | |
JPH07183486A (ja) | 半導体装置及びその製造方法 | |
JPH10284722A (ja) | Mosfet及びその製造方法 | |
WO2021227448A1 (zh) | 一种隧穿场效应晶体管的漏端负交叠区自对准制备方法 | |
JP3444931B2 (ja) | 半導体装置及びその製造方法 | |
KR100586178B1 (ko) | 쇼트키 장벽 관통 트랜지스터 및 그 제조방법 | |
JPH06291141A (ja) | 半導体装置の製造方法 | |
JP2001053017A (ja) | 半導体装置の製造方法 | |
JP2000294782A (ja) | 半導体装置の作製方法 | |
JPH05198804A (ja) | 半導体装置及びその製造方法 | |
JP3221924B2 (ja) | 半導体装置の製造方法 | |
JP2002057118A (ja) | 半導体装置とその製造方法 | |
JPH05343666A (ja) | 集積回路トランジスタ | |
JPH0645598A (ja) | 半導体装置及びその製造方法 | |
JP3376208B2 (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080426 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090426 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090426 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100426 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |