CN101834206B - 半导体器件结构及其形成方法 - Google Patents
半导体器件结构及其形成方法 Download PDFInfo
- Publication number
- CN101834206B CN101834206B CN201010146499A CN201010146499A CN101834206B CN 101834206 B CN101834206 B CN 101834206B CN 201010146499 A CN201010146499 A CN 201010146499A CN 201010146499 A CN201010146499 A CN 201010146499A CN 101834206 B CN101834206 B CN 101834206B
- Authority
- CN
- China
- Prior art keywords
- layer
- semiconductor device
- carbon
- device structure
- based material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Abstract
本发明提出一种半导体器件结构及其形成方法。半导体器件结构包括:衬底层;形成在所述衬底层之上的硅碳层;形成在所述硅碳层之上的碳基材料层;形成在所述碳基材料层之上的栅堆叠;形成在所述碳基材料层之中的源极和漏极;和形成在所述源极和漏极之上的金属硅化物层。本发明采用碳基材料层,例如石墨烯,作为沟道层,从而可以大大地提高器件的速度。
Description
技术领域
本发明涉及半导体设计及制造技术领域,特别涉及一种半导体器件结构及其形成方法。
背景技术
目前,随着场效应晶体管特征尺寸的不断缩小,其工作速度也越来越快,但是目前的特征尺寸已接近了极限,因此想通过继续缩小特征尺寸来提高速度则将会变得越来越困难和难以实现。因此有必要通过其他方式来提高器件的速度,例如通过对沟道材料引入应力以达到提高载流子的迁移率的目的,但是目前这种方式对速度的提高并不明显,需要进一步改进。
发明内容
本发明的目的旨在至少解决上述技术缺陷之一,特别是提出一种高速场效应晶体管的结构及其对应的形成方法。
为达到上述目的,本发明一方面提出一种半导体器件结构,包括:衬底层;形成在所述衬底层之上的硅碳层;形成在所述硅碳层之上的碳基材料层;形成在所述碳基材料层之上的栅堆叠;形成在所述碳基材料层之中的源极和漏极;和形成在所述源极和漏极之上的金属硅化物层。
本发明另一方面还提出了一种形成半导体器件结构的方法,包括以下步骤:形成衬底层;在所述衬底层之上形成硅碳层;在所述硅碳层之上形成用于形成金属硅化物的金属层;进行退火使所述硅碳层中部分SiC中的Si与所述金属层中的金属融合以形成金属硅化物层和碳基材料层;刻蚀所述金属硅化物层并在所述碳基材料层之上形成栅堆叠;和进行注入以在所述栅堆叠的两侧形成源极和漏极。
本发明再一方面还提出了一种半导体器件结构,包括:衬底;形成在所述衬底之上的栅堆叠;形成在所述栅堆叠两侧的一层或多层侧墙;形成在所述衬底之中的源极和漏极;和形成在所述栅堆叠之下且位于所述衬底之中的硅碳层和碳基材料层。
本发明再一方面还提出了一种形成半导体器件结构的方法,包括以下步骤:提供衬底;在所述衬底之上形成伪栅堆叠,及所述伪栅堆叠两侧的一层或多层侧墙;在所述伪栅堆叠两侧和所述衬底之中形成源极和漏极;去除所述衬底之上的伪栅堆叠,并刻蚀所述伪栅堆叠之下的衬底以形成沟道槽;在所述沟道槽中依次淀积硅碳层和用于形成金属硅化物的金属层;进行退火使所述硅碳层中部分SiC中的Si与所述金属层中的金属融合以形成金属硅化物层和碳基材料层;和去除形成的金属硅化物层,并再次形成栅堆叠。
本发明采用碳基材料层,例如石墨烯,作为沟道层,从而可以大大地提高器件的速度。并且在本发明的一个实施例中,采用自对准工艺注入形成源极和漏极,有利于器件特征尺寸的等比例缩小。
本发明附加的方面和优点将在下面的描述中部分给出,部分将从下面的描述中变得明显,或通过本发明的实践了解到。
附图说明
本发明上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解,其中:
图1为本发明实施例一的半导体器件结构图;
图2为本发明实施例二的半导体器件结构图;
图3-9为形成本发明实施例二的半导体器件结构的方法的中间步骤示意图;
图10为本发明实施例三的半导体器件的结构图;
图11为本发明实施例四的半导体器件的结构图;
图12-16为形成本发明实施例四的半导体器件结构的方法的中间步骤示意图。
具体实施方式
下面详细描述本发明的实施例,所述实施例的示例在附图中示出,其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的,仅用于解释本发明,而不能解释为对本发明的限制。
下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简化本发明的公开,下文中对特定例子的部件和设置进行描述。当然,它们仅仅为示例,并且目的不在于限制本发明。此外,本发明可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的,其本身不指示所讨论各种实施例和/或设置之间的关系。此外,本发明提供了的各种特定的工艺和材料的例子,但是本领域普通技术人员可以意识到其他工艺的可应用于性和/或其他材料的使用。另外,以下描述的第一特征在第二特征之“上”的结构可以包括第一和第二特征形成为直接接触的实施例,也可以包括另外的特征形成在第一和第二特征之间的实施例,这样第一和第二特征可能不是直接接触。
本发明实施例采用碳基材料层作为沟道层,例如石墨烯(graphene),从而可以大大地提高器件的速度,还提出了相应的碳基材料层形成方法。其中该碳基材料具有非常高的载流子迁移率,特别是对于石墨烯,其载流子迁移率可达3000-27000cm2/V·s。
本发明提出了多种采用碳基材料层作为沟道层的半导体器件结构,以下就以具体实施例的方式对本发明提出的半导体器件结构进行详细描述,需要说明的是这些半导体器件结构的实施例仅是本发明的优选方式,根据本发明的上述思想,本领域技术人员还可对本发明的以下实施例进行等同的修改和变换,这些修改和变换均应包含在本发明的保护范围之内。
实施例一,
如图1所示,为本发明实施例一的半导体器件结构图。该半导体器件结构100包括绝缘或半绝缘衬底层110,绝缘衬底例如SiO2、氮化硅等,半绝缘衬底可包括宽带隙的SiC或GaAs等。形成在绝缘或半绝缘衬底层110之上的硅碳层(Silicon carbide layer)120、和形成在硅碳层120之上的碳基材料层130,在本发明的一个实施例中,碳基材料层130可包括单层或多层的石墨烯。该半导体器件结构100还包括形成在碳基材料层130之上的栅堆叠150、形成在碳基材料层130之中的源极和漏极180、和形成在源极和漏极180之上的金属硅化物层140。优选地,在本发明实施例中,碳基材料层130和金属硅化物层140是由对硅碳层和用于形成金属硅化物层140的金属层退火形成的,例如先在硅碳层之上形成金属Ni层,之后对硅碳层和金属Ni层进行退火,其中硅碳层中的部分SiC中的Si与金属Ni融合以形成碳基材料层130和金属硅化物层140,剩下的硅碳层为120。在本发明实施例中,硅碳层可与上述形成半绝缘衬底的宽带隙的SiC不同,例如,硅碳层可包括SiC化合物、或者不同原子比例的SiC等,甚至不同晶体形态的SiC也可应用在本发明中,只要在本发明中能够实现通过退火将硅碳层中的Si与金属融合以形成碳基材料层和金属硅化物层即可。还需要说明的是,以上实施例以金属Ni举例进行描述,但其他可用于形成金属硅化物层的金属也可用于本发明实施例中,其中包括但不限于Ni、Al、Ti、Mo、W、Co、Pt、Pd、Ta或其组合。
在本发明的一个实施例中,栅堆叠150可为T型栅结构,优选地,栅堆叠150可包括高K栅介质层170和金属栅极160,当然也可选择其他栅介质材料或多晶硅栅极。在本发明的另一个实施例中,还可在栅堆叠150的两侧形成一层或多层侧墙(图中未示出)。
实施例二,
本发明还可形成在Si衬底之上,如图2所示,为本发明实施例二的半导体器件结构图。该结构与实施例一类似,不同的是在该实施例中半导体器件200还包括Si衬底190。在本发明的一个实施例中,该Si衬底190可为N型Si衬底。需要说明的是,在该实施例中,也可以不需要实施例一的绝缘衬底或者半绝缘衬底层110,例如可以直接在Si衬底190之上直接生长硅碳层,硅碳层中的一部分Si与金属Ni融合以形成碳基材料层130和金属硅化物层140,另一部分作为绝缘或半绝缘衬底层110。
为了更清楚的理解本发明实施例一和实施例二提出的上述半导体结构,本发明还提出了形成上述半导体结构的方法的实施例,需要注意的是,本领域技术人员能够根据上述半导体结构选择多种工艺进行制造,例如不同类型的产品线,不同的工艺流程等等,但是这些工艺制造的半导体结构如果采用与本发明上述结构基本相同的结构,达到基本相同的效果,那么也应包含在本发明的保护范围之内。为了能够更清楚的理解本发明,以下将具体描述形成本发明上述结构的方法及工艺,还需要说明的是,以下步骤仅是示意性的,并不是对本发明的限制,本领域技术人员还可通过其他工艺实现。由于实施例一和实施例二的结构近似,因此以下仅对形成实施例二中具有绝缘或半绝缘衬底层110的结构的方法进行描述,实施例一的结构的形成可参考以下方法,在此不再赘述。
如图3-9所示,为形成本发明实施例二的半导体器件结构的方法的中间步骤示意图。该方法包括以下步骤:
步骤S 101,提供Si衬底190,例如N型Si衬底,并在Si衬底190之上淀积绝缘或半绝缘衬底层110,例如淀积SiO2或宽带隙的SiC,如图3所示。
步骤S102,在绝缘或半绝缘衬底层110之上淀积硅碳层220,如图4所示。例如,在本发明的一个实施例中,可采用等离子增强化学气相淀积(PECVD)在绝缘或半绝缘衬底层110之上形成硅碳层220,其中气源为SiH4和CH4,生长温度约为常温(20℃)-450℃。在该实施例中,硅碳层220的厚度约为1nm-100nm。
步骤S103,在硅碳层220之上形成用于形成金属硅化物的金属层210,如图5所示。该金属层210可包括但不限于Ni、Al、Ti、Mo、W、Co、Pt、Pd、Ta或其组合。优选地,可采用物理气相淀积或溅射在硅碳层220之上形成金属层210。具体地,淀积温度可约为400℃-600℃。形成的金属层210的厚度约为0.1nm-100nm,优选地约为1-20nm。
在本发明的优选实施例中,在该步骤中还可包括对金属层210进行光刻构图,从而使得构图后的金属层210能够限定有源区。
步骤S104,进行退火使硅碳层220中部分SiC中的Si与金属层210中的金属融合以形成金属硅化物层140(例如NiSi)和碳基材料层130,硅碳层220中剩下的部分为硅碳层120,如图6所示。在本发明实施例中碳基材料层130包括单层或多层的石墨烯。在本发明的一个实施例中,退火的温度可为约400℃-1000℃,优选可为约600℃-900℃。
步骤S105,刻蚀金属硅化物层140并在碳基材料层130之上形成栅堆叠150,分别如图7和8所示。在本发明的一个实施例中,栅堆叠150可包括栅介质层170和栅极160,优选地,可包括高K栅介质层和金属栅极,当然其他氮化物或氧化物介质层或多晶硅栅极也可应用在本发明中,因此也应包含在本发明的保护范围之内。在其他实施例中,栅堆叠150还可包含其他材料层以改善栅极的某些其他特性,可以看出本发明对栅堆叠的结构并没有限制,可采用任何类型的栅结构。可选地,还可在栅堆叠150的两侧形成一层或多层侧墙。
步骤S106,进行注入以在栅堆叠150的两侧形成源极和漏极180,如图9所示。优选地,在本发明实施例中,如果在步骤S103中对金属层210进行了光刻构图,则此时可选择金属硅化物层140作为掩膜进行自对准注入。本发明实施例采用自对准工艺注入形成源极和漏极,有利于器件特征尺寸的等比例缩小。
步骤S107,在源极和漏极180之上光刻出源极和漏极180的窗口,并淀积金属电极,并进行刻蚀,从而形成最终的T型栅结构,如图2所示。
实施例三,
如图10所示,为本发明实施例三的半导体器件的结构图。该半导体器件结构300包括衬底310、形成在衬底310之上的栅堆叠320、形成在栅堆叠320两侧的一层或多层侧墙360、形成在衬底310之中的源极和漏极330、和形成在栅堆叠320之下且位于衬底310之中的硅碳层340和碳基材料层350。其中,碳基材料层350是由对硅碳层和金属层退火形成的,硅碳层中部分的Si与金属熔合形成金属硅化物,剩下的硅碳层为硅碳层340。在本发明的一个实施例中,金属层可包括但不限于Ni、Al、Ti、Mo、W、Co、Pt、Pd、Ta或其组合。在本发明的另一个实施例中,碳基材料层350包括单层或多层的石墨烯。同样,在该实施例中,栅堆叠320也可包括多种结构,优选地,包括高K栅介质层和金属栅极。
实施例四,
如图11所示,为本发明实施例四的半导体器件的结构图。该实施例的半导体器件结构400基本与实施例三的半导体器件结构300类似,不同的是在半导体器件结构400的源极和漏极330之上还包括有硅碳层370、碳基材料层380和金属硅化物层390。其中,碳基材料层380和金属硅化物层390也是由对硅碳层和硅碳层之上的金属层退火形成的,剩下的硅碳层为硅碳层370。当然在本发明实施例中也可将形成的金属硅化物层390去除,再淀积别的金属,如Ti/Au等。优选地,源极和漏极330上的硅碳层370和碳基材料层380与沟道部分的硅碳层340和碳基材料层350同时形成。另外,在源极和漏极330上形成硅碳层370和碳基材料层380不仅可以充当导电层用,另外硅碳层370还可带来应力上的改进。
同样地,为了更清楚的理解本发明实施例三和实施例四提出的上述半导体器件结构,本发明还提出了形成上述半导体器件结构的方法的实施例,为了能够更清楚的理解本发明,以下将具体描述形成本发明上述结构的方法及工艺,还需要说明的是,以下步骤仅是示意性的,并不是对本发明的限制,本领域技术人员还可通过其他工艺实现。由于实施例三和实施例四的结构近似,因此以下仅对形成实施例四结构的方法进行描述,实施例三中结构的形成可参考以下方法,在此不再赘述。
如图12-16所示,为形成本发明实施例四的半导体器件结构的方法的中间步骤示意图。该方法包括以下步骤:
步骤S201,提供衬底310,并在衬底310之上形成伪栅堆叠410以及伪栅堆叠410两侧的一层或多层侧墙360,如图12所示。
步骤S202,进行Halo注入,以及在伪栅堆叠410两侧和衬底310之中形成源极和漏极330,如图13所示。在本发明的另一个实施例中,也可以先进行扩展区注入,然后再形成侧墙360。
步骤S203,去除衬底310之上的伪栅堆叠410,并刻蚀伪栅堆叠410之下的衬底310以形成沟道槽420,如图14所示。
步骤S204,在沟道槽420中以及源极和漏极330之上依次淀积硅碳层430和用于形成金属硅化物的金属层440,并利用光刻和刻蚀的方法将覆盖在侧墙360上的硅碳层430和金属层440去除,如图15所示。在本发明的一个实施例中,可采用等离子增强化学气相淀积PECVD在淀积硅碳层430,其中气源为SiH4和CH4,生长温度约为常温-450℃。在该实施例中,硅碳层430的厚度约为1nm-100nm。其中,在本发明的一个实施例中,金属层440可包括但不限于Ni、Al、Ti、Mo、W、Co、Pt、Pd、Ta或其组合。优选地,可采用物理气相淀积或溅射在硅碳层430之上形成金属层440。具体地,淀积温度可约为400℃-600℃。形成的金属层440的厚度约为0.1nm-100nm,优选地约为1-20nm。
步骤S205,进行退火使硅碳层430中部分SiC中的Si与金属层440中的金属融合以形成金属硅化物层和碳基材料层,如图16所示。其中,在沟道槽420中硅碳层430的剩余部分为硅碳层340,源极和漏极330之上硅碳层430的剩余部分为硅碳层370,在硅碳层340之上的为碳基材料层350和金属硅化物层450,在硅碳层370之上的为碳基材料层380和金属硅化物层390。在本发明实施例中碳基材料层包括单层或多层的石墨烯。在本发明的一个实施例中,退火的温度可为约400℃-1000℃,优选可为约600℃-900℃。
步骤S206,将沟道槽420上形成的金属硅化物层450去除,并再次形成栅堆叠320,如图11所示。当然还可包括形成接触孔等步骤,在此不再赘述。
本发明采用碳基材料层,例如石墨烯,作为沟道层,从而可以大大地提高器件的速度。并且在本发明的一个实施例中,采用自对准工艺注入形成源极和漏极,有利于器件特征尺寸的等比例缩小。
尽管已经示出和描述了本发明的实施例,对于本领域的普通技术人员而言,可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型,本发明的范围由所附权利要求及其等同限定。
Claims (17)
1.一种半导体器件结构,其特征在于,包括:
衬底;
形成在所述衬底之上的栅堆叠;
形成在所述栅堆叠两侧的一层或多层侧墙;
形成在所述衬底之中的源极和漏极;和
形成在所述栅堆叠之下且位于所述衬底之中的硅碳层和碳基材料层,
其中,所述碳基材料层包括单层或多层的石墨烯。
2.如权利要求1所述的半导体器件结构,其特征在于,还包括:
形成于所述源极和漏极之上的硅碳层和碳基材料层。
3.如权利要求2所述的半导体器件结构,其特征在于,还包括:
形成在所述源极和漏极上碳基材料层之上的金属硅化物层。
4.如权利要求2所述的半导体器件结构,其特征在于,还包括:
形成在所述源极和漏极上碳基材料层之上的金属连接层。
5.如权利要求1-4任一项所述的半导体器件结构,其特征在于,
所述碳基材料层是由对硅碳层和所述硅碳层之上的金属层退火形成的。
6.如权利要求5所述的半导体器件结构,其特征在于,所述金属层包括Ni、Al、Ti、Mo、W、Co、Pt、Pd、Ta或其组合。
7.一种形成半导体器件结构的方法,其特征在于,包括以下步骤:
提供衬底;
在所述衬底之上形成伪栅堆叠,及所述伪栅堆叠两侧的一层或多层侧墙;
在所述伪栅堆叠两侧和所述衬底之中形成源极和漏极;
去除所述衬底之上的伪栅堆叠,并刻蚀所述伪栅堆叠之下的衬底以形成沟道槽;
在所述沟道槽中依次淀积硅碳层和用于形成金属硅化物的金属层,去除覆盖在所述一层或多层侧墙上的所述金属层和硅碳层;
进行退火使所述硅碳层中部分SiC中的Si与所述金属层中的金属融合以形成金属硅化物层和碳基材料层;和
去除形成的金属硅化物层,并再次形成栅堆叠,
其中,所述碳基材料层包括单层或多层的石墨烯。
8.如权利要求7所述的形成半导体器件结构的方法,其特征在于,还包括:
在所述源极和漏极之上依次淀积硅碳层和金属层;
进行退火,使源极和漏极上所述硅碳层中部分SiC中的Si与所述金属层中的金属融合以形成金属硅化物层和碳基材料层。
9.如权利要求7所述的形成半导体器件结构的方法,其特征在于,所述源极和漏极上的金属硅化物层和碳基材料层与所述沟道槽中的金属硅化物层和碳基材料层同步形成。
10.如权利要求7-9任一项所述的形成半导体器件结构的方法,其特征在于,所述金属层包括Ni、Al、Ti、Mo、W、Co、Pt、Pd、Ta或其组合。
11.如权利要求7或8所述的形成半导体器件结构的方法,其特征在于,所述形成硅碳层包括:
采用等离子增强化学气相淀积PECVD在所述衬底之上形成硅碳层。
12.如权利要求11所述的形成半导体器件结构的方法,其特征在于,其中,淀积温度为20℃-450℃。
13.如权利要求11所述的形成半导体器件结构的方法,其特征在于,其中,形成的硅碳层的厚度为1nm-100nm。
14.如权利要求7或8所述的形成半导体器件结构的方法,其特征在于,所述形成金属层包括:
采用物理气相淀积或溅射在所述硅碳层之上形成所述金属层。
15.如权利要求14所述的形成半导体器件结构的方法,其特征在于,其中,淀积温度为400℃-600℃。
16.如权利要求14所述的形成半导体器件结构的方法,其特征在于,其中,形成的所述金属层的厚度为0.1nm-100nm。
17.如权利要求7或8所述的形成半导体器件结构的方法,其特征在于,其中,所述退火的温度为400℃-1000℃。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201010146499A CN101834206B (zh) | 2010-04-12 | 2010-04-12 | 半导体器件结构及其形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201010146499A CN101834206B (zh) | 2010-04-12 | 2010-04-12 | 半导体器件结构及其形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101834206A CN101834206A (zh) | 2010-09-15 |
CN101834206B true CN101834206B (zh) | 2012-10-10 |
Family
ID=42718217
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201010146499A Active CN101834206B (zh) | 2010-04-12 | 2010-04-12 | 半导体器件结构及其形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101834206B (zh) |
Families Citing this family (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102054869B (zh) * | 2010-09-17 | 2012-12-19 | 中国科学院微电子研究所 | 一种石墨烯器件及其制造方法 |
CN102054871A (zh) * | 2010-10-27 | 2011-05-11 | 清华大学 | 一种高速半导体器件结构及其形成方法 |
CN102479820A (zh) * | 2010-11-30 | 2012-05-30 | 中国科学院微电子研究所 | 场效应晶体管及其制备方法 |
CN102487085B (zh) * | 2010-12-01 | 2014-04-23 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
CN102148250A (zh) * | 2011-01-07 | 2011-08-10 | 清华大学 | 高速低噪声半导体器件结构及其形成方法 |
US8431923B2 (en) * | 2011-02-07 | 2013-04-30 | Micron Technology, Inc. | Semiconductor structure and semiconductor device including a diode structure and methods of forming same |
CN102651397B (zh) * | 2011-02-24 | 2015-02-11 | 中国科学院微电子研究所 | 一种半导体器件及其制造方法 |
US8471249B2 (en) * | 2011-05-10 | 2013-06-25 | International Business Machines Corporation | Carbon field effect transistors having charged monolayers to reduce parasitic resistance |
KR102111791B1 (ko) | 2011-12-22 | 2020-05-15 | 인텔 코포레이션 | 반도체 구조 |
KR101946005B1 (ko) * | 2012-01-26 | 2019-02-08 | 삼성전자주식회사 | 그래핀 소자 및 그 제조방법 |
CN103378001B (zh) * | 2012-04-23 | 2016-06-29 | 中芯国际集成电路制造(上海)有限公司 | 图案化的石墨烯的形成方法 |
CN102683217B (zh) * | 2012-05-24 | 2016-06-22 | 中国科学院上海微系统与信息技术研究所 | 一种基于石墨烯的双栅mosfet的制备方法 |
US8796096B2 (en) * | 2012-12-04 | 2014-08-05 | International Business Machines Corporation | Self-aligned double-gate graphene transistor |
CN103311276B (zh) * | 2013-06-07 | 2016-01-13 | 中国科学院微电子研究所 | 一种自对准石墨烯场效应晶体管及其制备方法 |
CN104282625B (zh) * | 2013-07-09 | 2017-10-03 | 中国科学院微电子研究所 | 一种半导体结构及其制造方法 |
JP6680678B2 (ja) * | 2013-09-16 | 2020-04-15 | ユニバーシティ オブ テクノロジー シドニー | シリコンカーバイド上のグラフェン層の形成方法 |
CN103630254B (zh) * | 2013-11-18 | 2015-12-02 | 西安电子科技大学 | 一种石墨烯温度传感器及其制备工艺 |
CN105161406B (zh) * | 2014-06-12 | 2019-04-26 | 中芯国际集成电路制造(上海)有限公司 | 晶体管及其形成方法 |
CN105632900B (zh) * | 2015-12-29 | 2018-05-04 | 东莞市青麦田数码科技有限公司 | 一种石墨烯自对准顶栅场效应晶体管器件的制备方法 |
CN105655256A (zh) * | 2015-12-30 | 2016-06-08 | 东莞市青麦田数码科技有限公司 | 一种自对准mosfet器件的制作方法 |
CN106549020B (zh) * | 2016-10-18 | 2018-09-18 | 广东东邦科技有限公司 | 基于柔性多层石墨烯量子碳基板料的tft结构及制造方法 |
WO2018072103A1 (zh) | 2016-10-18 | 2018-04-26 | 广东东邦科技有限公司 | 基于柔性多层石墨烯量子碳基板料的tft结构及制造方法 |
CN108133957B (zh) * | 2018-01-09 | 2020-09-01 | 安徽安芯电子科技股份有限公司 | Pmos晶体管结构及其形成方法 |
CN108133955B (zh) * | 2018-01-09 | 2020-07-03 | 南京芯长征科技有限公司 | Nmos晶体管结构及其形成方法 |
CN113097072B (zh) * | 2021-03-02 | 2022-07-22 | 中国电子科技集团公司第五十五研究所 | 一种采用介质牺牲层工艺制备石墨烯场效应晶体管的方法 |
CN116682735A (zh) * | 2023-08-04 | 2023-09-01 | 深圳基本半导体有限公司 | Mos结构自对准工艺的制备方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1286184C (zh) * | 2000-05-10 | 2006-11-22 | 克里公司 | 碳化硅金属半导体场效应晶体管及其制造方法 |
CN101040387A (zh) * | 2004-03-12 | 2007-09-19 | 半南实验室公司 | 自对准碳化硅半导体器件 |
CN101325218A (zh) * | 2007-06-13 | 2008-12-17 | 三星电子株式会社 | 场效应晶体管、包括场效应晶体管的逻辑电路及制造方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7790616B2 (en) * | 2007-08-29 | 2010-09-07 | Northrop Grumman Systems Corporation | Encapsulated silicidation for improved SiC processing and device yield |
-
2010
- 2010-04-12 CN CN201010146499A patent/CN101834206B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1286184C (zh) * | 2000-05-10 | 2006-11-22 | 克里公司 | 碳化硅金属半导体场效应晶体管及其制造方法 |
CN101040387A (zh) * | 2004-03-12 | 2007-09-19 | 半南实验室公司 | 自对准碳化硅半导体器件 |
CN101325218A (zh) * | 2007-06-13 | 2008-12-17 | 三星电子株式会社 | 场效应晶体管、包括场效应晶体管的逻辑电路及制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101834206A (zh) | 2010-09-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101834206B (zh) | 半导体器件结构及其形成方法 | |
CN1846313B (zh) | 集成电路的晶体管中的金属栅极结构及其制造方法 | |
CN100557817C (zh) | 具有镍锗硅化物栅极的mosfet及其形成方法 | |
KR20060130166A (ko) | 로컬 soi를 구비한 반도체 디바이스를 형성하는 방법 | |
US20050156248A1 (en) | Semiconductor device with raised segment | |
JPWO2009050871A1 (ja) | 半導体装置およびその製造方法 | |
CN101142688A (zh) | 具有应变沟道区的非平面mos结构 | |
US20130277767A1 (en) | Etch stop layer formation in metal gate process | |
TW201101495A (en) | Compensated gate MISFET and method for fabricating the same | |
CN202487541U (zh) | 一种半导体结构 | |
CN104425599B (zh) | 鳍式场效应晶体管及其形成方法 | |
CN103928344A (zh) | 一种基于N型纳米薄层来提高N型DiMOSFET沟道迁移率方法 | |
CN101123271A (zh) | 半导体器件及其制造方法 | |
CN103632972A (zh) | 一种半导体结构及其制造方法 | |
KR100317641B1 (ko) | 박막 트랜지스터 및 그 제조방법 | |
US20200161442A1 (en) | Systems and methods for in-situ doped semiconductor gate electrodes for wide bandgap semiconductor power devices | |
CN101796632A (zh) | 晶体管及其制造方法 | |
CN103855022B (zh) | 鳍式场效应晶体管的形成方法 | |
CN101331598A (zh) | 绝缘体上硅中的源极和漏极的形成 | |
CN103515430B (zh) | 鳍式场效应晶体管及其制造方法 | |
CN102856179A (zh) | 半导体器件的形成方法 | |
US9048103B2 (en) | Method for producing semiconductor device | |
US8304767B2 (en) | Semiconductor device and production method thereof | |
JP4857698B2 (ja) | 炭化珪素半導体装置 | |
US20120156873A1 (en) | Method for restricting lateral encroachment of metal silicide into channel region |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |