JP5982234B2 - グラフェンを含む電界効果トランジスタ - Google Patents

グラフェンを含む電界効果トランジスタ Download PDF

Info

Publication number
JP5982234B2
JP5982234B2 JP2012201265A JP2012201265A JP5982234B2 JP 5982234 B2 JP5982234 B2 JP 5982234B2 JP 2012201265 A JP2012201265 A JP 2012201265A JP 2012201265 A JP2012201265 A JP 2012201265A JP 5982234 B2 JP5982234 B2 JP 5982234B2
Authority
JP
Japan
Prior art keywords
graphene
semiconductor
electrode
field effect
effect transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012201265A
Other languages
English (en)
Other versions
JP2013070051A (ja
Inventor
喜準 梁
喜準 梁
晟準 朴
晟準 朴
現鍾 鄭
現鍾 鄭
鎭盛 許
鎭盛 許
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2013070051A publication Critical patent/JP2013070051A/ja
Application granted granted Critical
Publication of JP5982234B2 publication Critical patent/JP5982234B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • H01L29/456Ohmic electrodes on silicon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1606Graphene
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725Source or drain electrodes for field effect devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • H01L29/452Ohmic electrodes on AIII-BV compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate

Description

本発明は、グラフェンを半導体基板と電極メタルとの間に介在させて、その間のエネルギー障壁を減少させた、グラフェンを含む電極構造体及び半導体素子に関する。
二次元の六方晶系の炭素構造を有するグラフェンは、半導体を代替可能な新たな物質であって、最近、全世界的に活発に研究が進められている。特に、グラフェンは、ゼロギャップ半導体であって、チャネル幅を10nm以下にグラフェンナノリボン(graphene nanoribbon:GNR)を製作する場合、サイズ効果によりバンドギャップが形成されて、常温で作動が可能な電界効果トランジスタを製作できる。
半導体素子において、半導体層の真上に金属を使用して電極を形成する場合、金属・半導体接合構造が形成される。かかる構造では、ショットキーエネルギー障壁が金属と半導体との間に形成されて、半導体素子で駆動電圧を上昇させる要因となる。特に、半導体素子の大きさが30nm以下である場合、全体の抵抗で接触抵抗が占める比率が上昇する。
従来には、接触抵抗を低減させるために、半導体界面のドーピング、異種結合の仕事関数の制御、シリサイドの形成を試みた。
本発明の目的は、半導体及び金属の中間性質を有するグラフェンを半導体・金属結合の中間に配置して、半導体・金属の接合構造のエネルギー障壁を減少させた電極構造体を提供することである。
本発明の他の目的は、前記電極構造体を備える電界効果トランジスタを提供することである。
前記目的を達成するために、本発明の一実施形態による半導体バリヤーを備えるグラフェン電界効果トランジスタは、半導体層上のグラフェンと、前記グラフェン上の電極メタルと、を備える。
前記半導体層は、シリコン、ゲルマニウム、シリコン・ゲルマニウム、III−V族半導体、及びII−VI族半導体を含むグループから選択された一つで形成される。
前記グラフェンは、単層または二層のグラフェンで形成される。
前記電極メタルは、30nm以下の大きさに形成される。
前記グラフェンは、前記半導体層と直接的に接触し、前記電極メタルは、前記グラフェンと直接的に接触する。
前記他の目的を達成するために、本発明の他の実施形態による電界効果トランジスタは、第1不純物でドーピングされた半導体基板と、前記基板上で互いに離隔されて配置された第1グラフェン及び第2グラフェンと、前記第1グラフェン及び第2グラフェン上にそれぞれ形成されたソース電極及びドレイン電極と、前記基板で、前記第1グラフェン及び第2グラフェンの下部に、それぞれ前記第1不純物と逆極性の第2不純物でドーピングされたソース領域及びドレイン領域と、前記ソース電極と前記ドレイン電極との間のゲート絶縁層と、前記ゲート絶縁層上のゲート電極と、を備える。
本発明によれば、半導体・金属結合の中間にグラフェンを配置して、半導体・金属結合におけるエネルギー障壁を減少させる。
本発明の一実施形態によるグラフェンを含む電極構造体を示す断面図である。 金属と半導体との間のエネルギー障壁を示すエネルギーバンド図である。 本発明の実施形態による電極構造体のエネルギー障壁を示すエネルギーバンド図である。 本発明の他の実施形態による電界効果トランジスタの断面図である。
以下、添付された図面を参照して、本発明の実施形態を詳細に説明する。この過程で、図面に示した層や領域の厚さは、明細書の明確性のために誇張されて示されたものである。明細書を通じて、実質的に同じ構成要素には、同じ参照番号を使用し、詳細な説明は省略する。
図1は、本発明の一実施形態によるグラフェンを含む電極構造体100を示す断面図である。
図1を参照すれば、半導体基板110上にグラフェン120が形成され、グラフェン120上に電極メタル130が形成される。グラフェン120は、半導体基板110と直接的に接触する。電極メタル130は、30nm以下の大きさ、すなわち、四角形である場合に長辺、円形である場合に長径が、30nm以下に形成される。
半導体基板110は、シリコン、ゲルマニウム、シリコン・ゲルマニウム、III−V族半導体及びII−VI族半導体などで形成される。
グラフェン120は、化学気相蒸着(chemical vapor deposition:CVD)法で製造されたグラフェンを半導体基板110上に転写した後でパターニングして形成される。また、あらかじめパターニングされたグラフェンを半導体基板110上に配置してもよい。
グラフェン120は、単層または二層で形成されたグラフェンであってもよい。グラフェン120は、半金属性質を有する物質であり、グラフェンが三層以上の構造を有するほど、かかる半金属性質が低減する。
グラフェン120上の電極メタル130は、一般の電極物質で形成される。例えば、アルミニウム、金、銀、パラジウムなどで形成される。電極メタル130は、電子ビーム蒸着またはスパッタリング法により、基板110上のグラフェン120を覆うように蒸着される。
電極構造体100は、小さい領域、例えば、ナノスケールのグラフェン及び電極メタルを有する構造であって、接触抵抗が低減するので、電極領域を小さく形成でき、したがって、電子素子及び半導体素子などで広く使われる。
以下では、本発明の実施形態による電極構造体100の作用を、図面を参照して説明する。
図2は、金属と半導体との間のエネルギー障壁を示すエネルギーバンド図である。すなわち、図2は、n型の半導体基板上に電極メタルが形成された電極構造体のエネルギーバンド図である。
図2を参照すれば、電子が電極メタルから半導体層に移動するためには、ショットキーエネルギー障壁q(φ−χ)を克服せねばならない。同様に、n型半導体の伝導帯にある電子が電極メタル側に移動しようとすれば、q(φ−φ)ほどのエネルギーが必要である。ここで、qφは、電極メタルの仕事関数、χは、電子親和力、qφは、半導体の仕事関数を指す。
図3は、本発明の実施形態による電極構造体のエネルギー障壁を示すエネルギーバンド図である。図3は、n型半導体上にグラフェン及び電極メタルが順次に形成された電極構造体のエネルギーバンド図である。
図3を参照すれば、グラフェンは、バンドギャップがないので、電極メタルとグラフェンとの間のフェルミレベルの変化がない。しかし、グラフェンと半導体との接合では、グラフェンがn型半導体から電子を受けて、フェルミレベルが、エネルギー障壁が小さくなる方向にグラフェンの仕事関数が変わる。すなわち、グラフェンがnドーピングとなる。グラフェンの仕事関数が半導体と接合した後でqφほど減少して、結局、ショットキーエネルギー障壁が減少する。これは、電極メタルと半導体の中間性質を有するグラフェンの特性のためであり、かかる現象は、半導体・金属の結合構造にいずれも適用される。
電子が電極メタルから半導体層に移動するためには、ショットキーエネルギー障壁qφ=q(φ−φ−χ)を克服せねばならない。従来の金属・半導体構造の電極に比べて、qφほどのエネルギーが減少する。同様に、n型半導体の伝導帯にある電子が電極メタル側に移動しようとすれば、q(φ−φ−φ)ほどのエネルギーが必要であるので、従来の金属・半導体構造の電極に比べて、qφほどのエネルギーが減少する。ここで、qφは、グラフェンを指す。
図3では、n型半導体を使用して、電子のエネルギー障壁を説明したが、p型半導体を使用して、正孔をキャリアとして使用する場合のエネルギー障壁も、前述したように、半導体と電極との間のエネルギー障壁がグラフェンを介在してqφほど減少し、詳細な説明は省略する。
図4は、本発明の他の実施形態による電界効果トランジスタ200の断面図である。
図4を参照すれば、第1不純物でドーピングされた半導体基板210に、第1不純物と逆極性の第2不純物でドーピングされたソース領域221及びドレイン領域222が形成される。ソース領域221及びドレイン領域222は、半導体基板210で離隔されて形成される。第1不純物及び第2不純物は、p型不純物及びn型不純物のうち相異なる一つである。
半導体基板210は、シリコン、ゲルマニウム、シリコン・ゲルマニウム、III−V族半導体、及びII−VI族半導体などで形成される。
半導体基板210上には、絶縁層(図示せず)が形成される。絶縁層は、酸化シリコンまたは窒化シリコンで形成される。基板210上で、ソース領域221及びドレイン領域222に対応する絶縁層の領域が除去されて、絶縁層250が形成され、したがって、ソース領域221及びドレイン領域222が露出される。
露出されたソース領域221及びドレイン領域222には、それぞれ第1グラフェン231及び第2グラフェン232が配置される。第1グラフェン231及び第2グラフェン232は、半導体基板210と直接的に接触する。第1グラフェン231及び第2グラフェン232は、単層または二層で形成されたグラフェンであってもよい。第1グラフェン231及び第2グラフェン232は、CVD(Chemical Vapor Deposition)法により製造されたグラフェンを転写して形成する。第1グラフェン231及び第2グラフェン232は、基板210上にグラフェン(図示せず)を転写した後でパターニングして形成される。また、あらかじめパターニングされたグラフェンを半導体基板210上に配置してもよい。
第1グラフェン231及び第2グラフェン232上には、それぞれソース電極241及びドレイン電極242が形成される。ソース電極241及びドレイン電極242は、通常の電極メタル、例えば、アルミニウム、金、白金、銀、パラジウムなどで、基板210上の第1グラフェン231及び第2グラフェン232上に電子ビーム蒸着またはスパッタリングにより形成する。ソース電極241及びドレイン電極242は、それぞれ30nm以下の大きさ、すなわち、四角形である場合に長辺、円形である場合に長径が、30nm以下に形成される。
ソース電極241とドレイン電極242との間の絶縁層250は、ゲート絶縁層250と呼ばれる。ゲート絶縁層250上には、ゲート電極260が形成される。ゲート電極260は、ソース電極241及びドレイン電極242と同じ物質で形成される。
本発明の他の実施形態による電界効果トランジスタは、基板に直接グラフェンを形成し、その上に電極メタルを形成して、半導体で形成された基板と電極メタルとの間にグラフェンを配置することで、電極構造体のエネルギー障壁を低減させる。かかる電極構造体の作用は、前述した実施形態で詳述したので、詳細な説明は省略する。
前記電極構造体を採用した電界効果トランジスタは、コンタクト抵抗の減少によって駆動電圧が低下し、かつ、コンタクト抵抗の減少によって電極領域を縮小させるので、トランジスタの小型化をなすことができる。
前記実施形態では、グラフェン電極構造体を備えた電界効果トランジスタを説明したが、本発明はこれに限定されない。例えば、半導体基板を使用し、半導体基板と直接的に接触するグラフェンを含む電極構造体を有する半導体素子に適用してもよい。
以上、添付された図面を参照して説明された本発明の実施形態は、例示的なものに過ぎず、当業者ならば、これから多様な変形及び均等な他の実施形態が可能であることを理解できるであろう。したがって、本発明の真の保護範囲は、特許請求の範囲により決まらねばならない。
本発明は、トランジスタ関連の技術分野に適用可能である。
100 電極構造体
110、210 半導体基板
120 グラフェン
130 電極メタル
200 電界効果トランジスタ
221 ソース領域
222 ドレイン領域
231 第1グラフェン
232 第2グラフェン
241 ソース電極
242 ドレイン電極
250 ゲート絶縁層
260 ゲート電極

Claims (5)

  1. 第1不純物でドーピングされた半導体基板と、
    前記基板上で互いに離隔されて配置された第1グラフェン及び第2グラフェンと、
    前記第1グラフェン及び第2グラフェン上にそれぞれ形成されたソース電極及びドレイン電極と、
    前記基板で、前記第1グラフェン及び第2グラフェンの下部に、それぞれ前記第1不純物と逆極性の第2不純物でドーピングされたソース領域及びドレイン領域と、
    前記半導体基板上で、前記ソース電極と前記ドレイン電極との間のゲート絶縁層と、
    前記ゲート絶縁層上のゲート電極と、を備えることを特徴とする、電界効果トランジスタ。
  2. 前記半導体基板が、シリコン、ゲルマニウム、シリコン・ゲルマニウム、III−V族半導体、及びII−VI族半導体を含むグループから選択された一つで形成されることを特徴とする、請求項に記載の電界効果トランジスタ。
  3. 前記グラフェンが、単層または二層のグラフェンで形成されることを特徴とする、請求項に記載の電界効果トランジスタ。
  4. 前記ソース電極及び前記ドレイン電極が、それぞれ30nm以下の大きさに形成されることを特徴とする、請求項に記載の電界効果トランジスタ。
  5. 前記第1グラフェン及び前記第2グラフェンが、前記半導体層と直接的に接触し、前記ソース電極及び前記ドレイン電極が、それぞれ前記第1グラフェン及び前記第2グラフェンと直接的に接触することを特徴とする、請求項に記載の電界効果トランジスタ。
JP2012201265A 2011-09-22 2012-09-13 グラフェンを含む電界効果トランジスタ Active JP5982234B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020110095813A KR101830782B1 (ko) 2011-09-22 2011-09-22 그래핀을 포함하는 전극 구조체 및 전계효과 트랜지스터
KR10-2011-0095813 2011-09-22

Publications (2)

Publication Number Publication Date
JP2013070051A JP2013070051A (ja) 2013-04-18
JP5982234B2 true JP5982234B2 (ja) 2016-08-31

Family

ID=47910249

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012201265A Active JP5982234B2 (ja) 2011-09-22 2012-09-13 グラフェンを含む電界効果トランジスタ

Country Status (4)

Country Link
US (1) US8912530B2 (ja)
JP (1) JP5982234B2 (ja)
KR (1) KR101830782B1 (ja)
CN (1) CN103022106B (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101878743B1 (ko) 2012-01-10 2018-07-16 삼성전자주식회사 3차원 그래핀 스위칭 소자
KR101920724B1 (ko) * 2012-12-11 2018-11-21 삼성전자주식회사 그래핀을 포함하는 전자 소자
KR101850112B1 (ko) 2012-12-26 2018-04-19 한화테크윈 주식회사 그래핀, 그래핀 제조용 조성물 및 이를 이용한 그래핀의 제조 방법
KR102014988B1 (ko) * 2013-04-05 2019-10-21 삼성전자주식회사 위치 특이적으로 저항이 조절된 그래핀, 카본나노튜브, 풀러렌, 그래파이트, 또는 그 조합물을 제조하는 방법
KR102059131B1 (ko) 2013-04-05 2019-12-24 삼성전자주식회사 그래핀 소자 및 이의 제조 방법
CN104282568B (zh) * 2013-07-06 2018-07-13 中国科学院微电子研究所 一种半导体结构及其制造方法
DE102013107969B4 (de) * 2013-07-25 2020-04-09 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
KR102107537B1 (ko) * 2013-10-01 2020-05-07 삼성전자주식회사 반도체소자 및 그 제조방법
US20160284811A1 (en) * 2013-11-04 2016-09-29 Massachusetts Institute Of Technology Electronics including graphene-based hybrid structures
KR102156320B1 (ko) 2013-11-21 2020-09-15 삼성전자주식회사 이차원 물질을 포함하는 인버터와 그 제조방법 및 인버터를 포함하는 논리소자
KR102134819B1 (ko) 2013-11-29 2020-07-21 삼성전자주식회사 전자 소자
US9337149B2 (en) 2014-07-29 2016-05-10 Samsung Electronics Co, Ltd. Semiconductor devices and methods of fabricating the same
KR102266615B1 (ko) 2014-11-17 2021-06-21 삼성전자주식회사 전계 효과 트랜지스터를 포함하는 반도체 소자 및 그 제조 방법
GB2553681B (en) 2015-01-07 2019-06-26 Homeserve Plc Flow detection device
GB201501935D0 (en) 2015-02-05 2015-03-25 Tooms Moore Consulting Ltd And Trow Consulting Ltd Water flow analysis
JP6406051B2 (ja) * 2015-02-19 2018-10-17 富士通株式会社 ガスセンサ
KR102335772B1 (ko) 2015-04-07 2021-12-06 삼성전자주식회사 측면 게이트와 2차원 물질 채널을 포함하는 전자소자와 그 제조방법
US10217819B2 (en) * 2015-05-20 2019-02-26 Samsung Electronics Co., Ltd. Semiconductor device including metal-2 dimensional material-semiconductor contact
US9997408B2 (en) 2015-10-01 2018-06-12 International Business Machines Corporation Method of optimizing wire RC for device performance and reliability
EA034599B9 (ru) 2015-10-05 2020-03-26 Диа-Вит Лтд. Устройство для неинвазивного измерения уровня сахара в крови и способ измерения уровня сахара в крови с использованием этого устройства
CN108231559A (zh) * 2016-12-09 2018-06-29 全球能源互联网研究院 一种接触电极制备方法及mosfet功率器件
DE102016124973A1 (de) * 2016-12-20 2018-06-21 Infineon Technologies Ag Halbleiterbauelemente und Verfahren zum Bilden von Halbleiterbauelementen
CN106972069B (zh) * 2017-04-14 2019-02-15 浙江大学 一种超薄材料-金属新型接触电极
CN108899369B (zh) * 2018-06-27 2020-11-03 东南大学 一种石墨烯沟道碳化硅功率半导体晶体管
JP7304721B2 (ja) * 2019-03-18 2023-07-07 東京エレクトロン株式会社 半導体装置およびその製造方法
CN115566023A (zh) * 2021-07-01 2023-01-03 长鑫存储技术有限公司 半导体结构及其制作方法
WO2023159390A1 (zh) * 2022-02-23 2023-08-31 华为技术有限公司 半导体器件及其制造方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1223705A (en) 1967-04-19 1971-03-03 Hitachi Ltd Semiconductor devices
JP3815745B2 (ja) 1995-05-02 2006-08-30 仁一郎 長谷川 熱電発電体
US7736542B2 (en) 2003-04-22 2010-06-15 Panasonic Corporation Electron-emitting material, manufacturing method therefor and electron-emitting element and image displaying device employing same
JP4977466B2 (ja) * 2004-07-08 2012-07-18 日本電気株式会社 窒化物半導体装置のショットキー電極及びその製造方法
US20070018252A1 (en) * 2005-07-21 2007-01-25 International Business Machines Corporation Semiconductor device containing high performance p-mosfet and/or n-mosfet and method of fabricating the same
WO2009036071A2 (en) 2007-09-10 2009-03-19 University Of Florida Research Foundation, Inc. Nanotube enabled, gate-voltage controlled light emitting diodes
CN100449784C (zh) * 2006-08-11 2009-01-07 中芯国际集成电路制造(上海)有限公司 半导体器件及其制造方法
DE602007005822D1 (de) * 2006-09-22 2010-05-20 Univ Osaka Herstellungsverfahren für halbleiterbauelemente
JP2008103385A (ja) * 2006-10-17 2008-05-01 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US7858876B2 (en) 2007-03-13 2010-12-28 Wisconsin Alumni Research Foundation Graphite-based photovoltaic cells
US7732859B2 (en) * 2007-07-16 2010-06-08 International Business Machines Corporation Graphene-based transistor
JP2009094190A (ja) * 2007-10-05 2009-04-30 Fujitsu Ltd 半導体装置
CN101582381B (zh) * 2008-05-14 2011-01-26 鸿富锦精密工业(深圳)有限公司 薄膜晶体管及其阵列的制备方法
EP2161755A1 (en) 2008-09-05 2010-03-10 University College Cork-National University of Ireland, Cork Junctionless Metal-Oxide-Semiconductor Transistor
KR100992483B1 (ko) 2009-02-18 2010-11-05 전북대학교산학협력단 태양전지 및 이의 제조방법
JPWO2010113518A1 (ja) 2009-04-01 2012-10-04 国立大学法人北海道大学 電界効果トランジスタ
KR101156620B1 (ko) * 2009-04-08 2012-06-14 한국전자통신연구원 그라핀 채널층을 가지는 전계 효과 트랜지스터
KR101400686B1 (ko) 2009-09-24 2014-05-29 한국과학기술원 그래핀 기판 상에 나노물질이 적층되어 있는 3차원 나노구조체 및 그 제조방법
JP2011071281A (ja) * 2009-09-25 2011-04-07 Toyota Central R&D Labs Inc 半導体装置とその製造方法
KR101173381B1 (ko) 2009-11-04 2012-08-10 한양대학교 산학협력단 1차원 구조물을 포함하는 전자 소자 및 그 제조 방법
KR20110061909A (ko) 2009-12-02 2011-06-10 삼성전자주식회사 도펀트로 도핑된 그라펜 및 이를 이용한 소자
IT1399480B1 (it) 2010-03-15 2013-04-19 Stral S R L Apparecchiatura per la deposizione di materiale semiconduttore su vetro
JP2011198938A (ja) 2010-03-18 2011-10-06 Toshiba Corp トランジスタ
US8242485B2 (en) 2010-04-19 2012-08-14 International Business Machines Corporation Source/drain technology for the carbon nano-tube/graphene CMOS with a single self-aligned metal silicide process
KR101178555B1 (ko) 2010-04-23 2012-08-30 포항공과대학교 산학협력단 일함수가 조절된 그래핀을 형성하는 방법 및 상기 방법으로 형성된 그래핀
US20120031477A1 (en) 2010-08-04 2012-02-09 Egypt Nanotechnology Center Photovoltaic devices with an interfacial band-gap modifying structure and methods for forming the same
US8344358B2 (en) * 2010-09-07 2013-01-01 International Business Machines Corporation Graphene transistor with a self-aligned gate
CN102064189A (zh) * 2010-12-06 2011-05-18 苏州纳维科技有限公司 金属-半导体电极结构及其制备方法

Also Published As

Publication number Publication date
US8912530B2 (en) 2014-12-16
KR101830782B1 (ko) 2018-04-05
JP2013070051A (ja) 2013-04-18
CN103022106B (zh) 2018-04-20
KR20130032105A (ko) 2013-04-01
CN103022106A (zh) 2013-04-03
US20130075700A1 (en) 2013-03-28

Similar Documents

Publication Publication Date Title
JP5982234B2 (ja) グラフェンを含む電界効果トランジスタ
KR102466678B1 (ko) 금속-이차원 물질-반도체의 접합을 포함하는 반도체 소자
JP6049351B2 (ja) チューナブルバリアを備えるグラフェンスイッチング素子
JP5456987B2 (ja) アンバイポーラ物質を利用した電界効果トランジスタ及び論理回路
KR101156620B1 (ko) 그라핀 채널층을 가지는 전계 효과 트랜지스터
KR102100415B1 (ko) 터널링 소자 및 그 제조방법
KR101920724B1 (ko) 그래핀을 포함하는 전자 소자
KR102216543B1 (ko) 그래핀-금속 접합 구조체 및 그 제조방법, 그래핀-금속 접합 구조체를 구비하는 반도체 소자
JP5536328B2 (ja) トランジスタ及びその製造方法
JP4938272B2 (ja) n型炭素ナノチューブ電界効果トランジスタ及びその製造方法
KR101813181B1 (ko) 튜너블 배리어를 포함하는 그래핀 전계효과 트랜지스터를 구비한 인버터 논리소자
JP6128927B2 (ja) チューナブルバリアを備えたグラフェンスイッチング素子
JP2009176997A5 (ja)
KR102257243B1 (ko) 튜너블 배리어를 구비한 그래핀 트랜지스터
US11217709B2 (en) Graphene-semiconductor heterojunction photodetector and method of manufacturing the same
US9306021B2 (en) Graphene devices and methods of fabricating the same
KR101910579B1 (ko) 튜너블 배리어를 구비한 그래핀 스위칭 소자
KR102370695B1 (ko) 금속-이차원 물질-반도체의 접합을 포함하는 반도체 소자
KR102318768B1 (ko) 어레이형 그래핀-반도체 이종접합 광전소자 및 이의 제조방법

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20141226

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150610

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160314

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160704

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160801

R150 Certificate of patent or registration of utility model

Ref document number: 5982234

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250