JP2009094190A - 半導体装置 - Google Patents

Abstract

【課題】接触抵抗を低減して電流密度を増大し、高周波動作を可能とする。
【解決手段】シート状炭素構造体１０の所望の領域に金属領域１１，１２および半導体領域１３を導入することができる。したがって、金属領域１１，１２にソース・ドレイン電極部２３を、半導体領域１３にゲート電極部２２をそれぞれ形成することができるため、特に各電極とのコンタクト部では金属・金属接合が形成されて、低抵抗な電気伝導が得られるようになる。これにより、動作速度を高速化し、高い周波数回路への適用も可能となり、特性および信頼性が向上した半導体装置２０を実現することができる。
【選択図】図１

Description

本発明は半導体装置に関し、特に電子状態が制御された半導体装置に関する。

現在のＭＯＳＦＥＴ（Metal−Oxide Semiconductor Field Effect Transistor）は、半導体材料として主にシリコン（Ｓｉ）が用いられて、基板やチャネルなどを構成している。そして、このようなＭＯＳＦＥＴなどによって構成されるＬＳＩ（Large Scale Integration）などは微細化、高速化および高性能化が進んでいる。例えば、Ｓｉの移動度は理論値の最大で１×１０³ｃｍ²／Ｖｓ程度である。このため、微細化することで電子の移動距離を短くして、動作速度の高速化を進めている。

ところが微細化がこの先進んでいくと、電子の移動距離があまりにも短くなりすぎて、ＭＯＳＦＥＴの行き詰まりを迎え、技術進歩を維持することが困難となってしまう。
そこで、Ｓｉの代替材料として炭素構造体に注目が集まっている（例えば、特許文献１参照）。炭素構造体として、例えば、グラフェンは炭素（Ｃ）原子が六角形に繋がった平面構造であって化学的に安定の炭素材料である。さらに、グラフェンの移動度は、実験的には１×１０⁴ｃｍ²／Ｖｓ、理論的には１×１０⁷ｃｍ²／Ｖｓという非常に高い移動度が確認されている。このような化学的・電気的特性を持つグラフェンを、例えばＭＯＳＦＥＴのチャネルに適用すると、微細化したＭＯＳＦＥＴの高速化や高性能化が期待される。このように、グラフェンは、ＭＯＳＦＥＴのみならず、次世代の電子デバイス材料としての可能性が高い材料である。

しかし、グラフェンをチャネルに用いることには次のような問題があった。トランジスタなどを構成するチャネルには半導体材料の適用が必須である。このため、チャネルにグラフェンを用いたトランジスタにソース電極およびドレイン電極を形成すると、ソース電極およびドレイン電極とチャネルとの接合界面では、金属・半導体接合によるショットキー障壁が形成されてしまう。この結果、ソース電極・ドレイン電極とチャネルとの境界面で接触抵抗が発生し、信頼性の低下を招くという問題があった。

本発明はこのような点に鑑みてなされたものであり、接触抵抗を低減して電流密度を増大し、高周波動作が可能となった半導体装置を提供することを目的とする。
特開２００４−７１６５４号公報

本発明では上記課題を解決するために、図１に示すように、半導体基板２１と、半導体基板２１上に形成された、金属性を示す金属領域１１と、金属性を示す金属領域１２と、金属領域１１および金属領域１２の間に挟まれた、半導体性を示す半導体領域１３とが、一体的に連接してなるシート状炭素構造体１０と、金属領域１１および金属領域１２上にそれぞれ形成されたソース・ドレイン電極部２３と、半導体領域１３上に形成されたゲート電極部２２と、を有することを特徴とする半導体装置２０が提供される。

このような半導体装置によれば、シート状炭素構造体の所望の領域に金属領域および半導体領域を導入することができる。したがって、金属領域にソース・ドレイン電極部を、半導体領域にゲート電極部をそれぞれ形成することができるため、特に各電極とのコンタクト部では金属・金属接合が形成されて、低抵抗な電気伝導が得られるようになる。

本発明では、シート状炭素構造体の所望の領域に金属領域および半導体領域を導入することができる。したがって、金属領域にソース・ドレイン電極部を、半導体領域にゲート電極部をそれぞれ形成することができるため、特に各電極とのコンタクト部では金属・金属接合が形成されて、低抵抗な電気伝導を得られるようにした。これにより、動作速度を高速化し、高い周波数回路への適用も可能となり、特性および信頼性が向上した半導体装置を実現することができる。

以下、本発明の実施の形態として、本発明の概要を、その後に本発明の概要を踏まえた実施の形態について、図面を参照しながら説明する。但し、本発明の技術的範囲はこれらの実施の形態に限定されるものではない。

では、本発明の概要について図１を用いて以下に説明する。
図１は、本発明の概要を示すものであって、（Ａ）はシート状炭素構造体の斜視模式図、（Ｂ）はシート状炭素構造体を用いた半導体装置の平面模式図である。

シート状炭素構造体１０は、図１（Ａ）に示すように、図面左側から順に、金属性を示す金属領域１１と、半導体性を示す半導体領域１３と、再び金属性を示す金属領域１２とが一体的に連接して構成されている。そして、金属領域１１，１２の幅は等しく、半導体領域１３の幅は、金属領域１１，１２の幅よりも狭く形成されている。なお、「幅」とは、ｙ方向の「幅」とする。

また、シート状炭素構造体１０は、シート状炭素構造体１０のｘ−ｙ平面の要部拡大図１００に示すように、ｘ方向に電流が流れ、互いに結合したＣ原子を頂点とする六角網目状のシート材料であり、低抵抗、高電流密度耐性を有し、既述の通り、移動度が大きく、化学的に安定である。このようなシート材料の具体例として、グラフェンシート、グラファイトシートまたはカーボンナノリボンなどが挙げられる。なお、要部拡大図１００において、六角形の頂点にはＣ原子がそれぞれ存在しているが、Ｃ原子の図示を省略している。

半導体装置２０は、図１（Ｂ）に示すように、半導体基板２１上に、シート状炭素構造体１０が形成され、シート状炭素構造体１０の金属領域１１，１２および半導体領域１３の表面に、ソース・ドレイン電極部２３と、ゲート絶縁膜およびゲート電極を有するゲート電極部２２とがそれぞれ形成された構成をなしており、シート状炭素構造体１０を半導体装置２０のチャネル部として機能させる。

次にシート状炭素構造体１０の特性について説明する。
図２は、グラフェンシートの展開図を示した模式図である。なお、図２では、シート状炭素構造体１０の具体例としてグラフェンシート３０ａの場合を例に挙げて説明する。

グラフェンシート３０ａの展開図３０は、図２に示すように、互いに結合したＣ原子を頂点とする六角網目状がつながって構成されている。
一般に、グラフェンシートは電流を流す方向によってその電子状態が異なることが知られている。そして、グラフェンシートは電流を流す方向に対して垂直方向をカイラルベクトルとして定義している。なお、グラフェンシートをカイラルベクトルの方向に丸めることで筒状のカーボンナノチューブが得られる。また、カイラルベクトルの向きはカイラリティと呼ばれている。カイラルベクトルについて以下に説明する。

展開図３０において、左下に原点Ｏを定義する。そして、展開図３０の左上の六角網目状内に示すように、基本ベクトル３１として、互いになす角が６０度のａ₁およびａ₂を定義する。

この時、原点Ｏからグラフェンシート３０ａ上のＣ原子が存在する任意の点Ａへのカイラルベクトル３２は、次式で表すことができる。
Ｃ_h＝ｎａ₁＋ｍａ₂ （ｎ，ｍは整数、０≦｜ｍ｜≦ｎ）・・・式（１）
さらに、式（１）を、次式のように定義する。

Ｃ_h → （ｎ，ｍ） ・・・式（２）
例えば、展開図３０において、原点Ｏから点Ｂを通るカイラルベクトルは、次のように表すことができる。

Ｃ_h＝３ａ₁＋１ａ₂ → （３，１）
同様に、原点Ｏから点Ｃ，Ｄを通るカイラルベクトルは、次のように表すことができる。

点Ｃ → （ｎ，ｎ）、 点Ｄ → （ｎ，０） （ｎは整数）
原点Ｏから点Ｃおよび点Ｄへのカイラルベクトルは、その切り口の形状から、アームチェア型３３、ジグザグ型３４とそれぞれ呼ばれている。

そして、グラフェンシート３０ａは、アームチェア型３３とアームチェア型３３以外とでは電子状態が異なることが知られている。すなわち、アームチェア型３３の場合は常に金属性を示し、アームチェア型以外の場合は、主に、半導体性または半金属性を示す。

そして、グラフェンシート３０ａの電子状態は幅依存性を有することが知られている（例えば、「B. Obradovic et al, "Analysis of Graphene nanoribbons as a channel material for field−effect transistors", Applied Physics Letters, 88, 2006, 142101」参照）。既出の通り、アームチェア型３３の場合は、幅に依存せずに常に金属性を示す。アームチェア型３３以外の場合は、グラフェンシートの幅が狭くなるにつれて、バンドギャップが広がり半導体性を顕著に示し、幅が広くなるにつれて、バンドギャップが狭まり限りなく０ｅＶに近づき、金属性に近い性質である半金属性を示すようになる。但し、アームチェア型３３以外のジグザグ型３４において、カイラリティが（３，０）、（６，０）、（９，０）、…、（３ｑ，０）（ｑは整数）である場合、金属性を示すことが知られている。

以下に、このような特性を踏まえて、様々な形状から構成されたシート状炭素構造体１０のグラフェンシートについて説明する。
図３は、グラフェンシートであって、（Ａ）および（Ｂ）は幅を、（Ｃ）はカイラリティを制御した平面模式図である。なお、図３（Ａ），（Ｂ），（Ｃ）にそれぞれ示すグラフェンシート１０ａ，１０ｂ，１０ｃは、図１（Ａ）と同様に、図面左側から順に、金属性を示す金属領域と、半導体性を示す半導体領域と、再び金属領域とが一体的に連接して、それぞれ構成されている。

グラフェンシート１０ａでは、図３（Ａ）に示すように、金属領域１１ａ，１２ａの幅を半導体領域１３ａの幅よりも十分広くした構成をなしている。
上記で説明したように、グラフェンシートの電子状態は幅依存性を有する。すなわち、グラフェンシートが（３ｑ，０）（ｑは整数）を除くアームチェア型以外の場合、グラフェンシートは幅が狭くなると半導体性を顕著に示し、幅が広くなると半金属性を示す。

したがって、グラフェンシート１０のカイラリティが（３ｑ，０）（ｑは整数）を除くアームチェア型以外であって、半導体領域１３ａの幅を金属領域１１ａ，１２ａの幅よりも小さくして、半導体領域１３ａに半導体性を発現させるとともに、金属領域１１ａ，１２ａの幅を半導体領域１３ａの幅よりも大きくして、金属領域１１ａ，１２ａに半金属性を発現させて、金属的な性質を持たせている。なお、具体的には、半導体領域１３の幅が１０ｎｍの場合、バンドギャップが０．１ｅＶ、５ｎｍの場合はバンドギャップが０．２ｅＶとなる半導体性を示すことが確認されている。これとともに金属領域１１，１２の幅を１０ｎｍ、または５ｎｍよりも十分広くすることで、金属領域１１，１２に半金属性を発現させることができる。

また、グラフェンシート１０ａがジグザグ型であって、金属領域１１ａ，１２ａの幅を（３ｑ，０）（ｑは整数）として、金属領域１１ａ，１２ａに金属性を発現させるとともに、半導体領域１３ａをアームチェア型以外（但し（３ｑ，０）（ｑは整数）は除く）として、半導体領域１３ａの幅を金属領域１１ａ，１２ａの幅より小さくして半導体領域１３ａに半導体性を発現させてもよい。

さらに、グラフェンシート１０ｂでも、図３（Ｂ）に示すように、金属領域１１ｂ，１２ｂの幅を半導体領域１３ｂの幅よりも十分広くした構成をなしている。但し、グラフェンシート１０ｂの半導体領域１３ｂは、幅が中心に進むにあたって徐々に狭めている。このような構成のグラフェンシート１０ｂを半導体装置２０に適用させると、ゲート電極部２２を小さくできるため、ゲート電極部２２による容量を小さくすることができる。

一方、グラフェンシート１０ｃでは、図３（Ｃ）に示すように、金属領域１１ｃ，１２ｃと、金属領域１１ｃ，１２ｃの間に傾斜がつけられて形成された半導体領域１３ｃとで構成されている。

上記で説明したように、グラフェンシートの電子状態はカイラリティ依存性を有する。すなわち、カイラルベクトルがアームチェア型の場合は常に金属性を示し、（３ｑ，０）（ｑは整数）を除くアームチェア型以外の場合は半導体性を示す。

したがって、グラフェンシート１０ｃでは、金属領域１１ｃ，１２ｃのカイラリティをアームチェア型として、半導体領域１３ｃのカイラリティを（３ｑ，０）（ｑは整数）を除くアームチェア型以外として半導体性を発現させている。

したがって、図３に示した種々の形状のシート状炭素構造体１０を半導体装置２０に形成することにより、チャネル部として機能させることができる。
このような構成をなす半導体装置２０では、シート状炭素構造体１０の幅の長さやカイラリティの方向を制御して、所望の領域に金属領域１１，１２および半導体領域１３を導入することができる。したがって、金属領域１１，１２にソース・ドレイン電極部２３を、半導体領域１３にゲート電極部２２をそれぞれ形成することができるため、特に各電極部とのコンタクト部では金属・金属接合が形成されて、従来生じていたショットキー障壁を回避することができ、低抵抗な電気伝導を得ることができる。また、化学的に安定し、機械的柔軟性を有するシート状炭素構造体１０であれば、フレキシブル基板などへ形成することもできる。したがって、動作速度を高速化し、高い周波数回路への適用も可能となり、特性および信頼性が向上した半導体装置２０を実現することができる。

次に、上記本発明の概要を踏まえるとともに、シート状炭素構造体としてグラフェンシートを適用した場合を例に挙げて、実施の形態について説明する。
図４は、実施の形態におけるグラフェンシートを備えた半導体装置を示しており、（Ａ）は平面模式図、（Ｂ）は断面模式図である。

半導体装置５０は、半導体基板５１上に、グラフェンシート４０が形成され、グラフェンシート４０の金属領域４１，４２にドレイン電極５３およびソース電極５４が、半導体領域４３に、絶縁膜５５を介してゲート電極５２がそれぞれ形成されている。なお、図４（Ａ）には絶縁膜５５の図示を省略している。

以下に半導体装置５０の製造方法について、図面を参照しながら説明する。
図５および図６は、実施の形態におけるグラフェンシートを備えた半導体装置の製造工程を示しており、（Ａ）は平面模式図、（Ｂ）は断面模式図である。

まず、図５を参照しながら説明する。シリコンカーバイド（ＳｉＣ）の薄膜により構成される半導体基板５１を形成する。続いて、この半導体基板５１を１３５０℃程度の温度でアニールする。すると、半導体基板５１表面のＳｉを蒸発させることができる。半導体基板５１表面のＳｉが蒸発すると、半導体基板５１表面にて、Ｃ原子が互いに二重結合して、Ｃ原子を頂点とする六角網目構造が構成され、厚さが０．３ｎｍほどの１層のグラフェンシート４０が形成される。なお、グラフェンシート４０のカイラリティは、半導体基板５１の結晶方位を制御することで決定することができる。また、グラフェンシート４０の層数は１層から３層であることが好ましい。以上、図５に示す構成が形成される。

次いで、図６を参照しながら説明する。グラフェンシート４０にレジスト（図示を省略）を塗布し、フォトリソグラフィーや電子線リソグラフィーにより、所望の形状にレジストをパターニングする。続いて、レジストをマスクとして、例えば、酸素（Ｏ₂）ガスを用いたＲＩＥ（Reactive Ion Etching：反応性イオンエッチング）や、アルゴン（Ａｒ）ガスを用いたミリングにより、グラフェンシート４０をパターニングする。なお、パターニング後のグラフェンシート４０のサイズの例として、金属領域４１，４２の幅の長さを１００ｎｍ程度、横の長さを９００ｎｍ〜１μｍ程度、半導体領域４３の幅の長さを５ｎｍ〜１０ｎｍ、横の長さを５００ｎｍ〜６００ｎｍ程度とする。そして、グラフェンシート４０をこのようにパターニングすることにより、図６の左側から順に、金属領域４１、半導体領域４３および金属領域４２を導入することができる。なお、「幅」とは、グラフェンシート４０においてｙ方向の距離を「幅」の長さとしており、「横」とはグラフェンシート４０においてｘ方向の距離を「横」の長さとしている。また、本実施の形態では、グラフェンシート４０の形状として図３（Ａ）を踏まえた場合を例にしているが、図３（Ａ）の他、図３（Ｂ）または図３（Ｃ）のグラフェンシート１０ｂ，１０ｃの形状でも構わない。以上、図６に示す構成が形成される。

最後に、図４を参照しながら説明する。パターニングしたグラフェンシート４０上に絶縁膜５５を、例えば、酸化シリコン（ＳｉＯ₂）、酸化アルミニウム（Ａｌ₂Ｏ₃）、酸化ハフニウム（ＨｆＯ）などにより成膜する。同様に、絶縁膜５５にレジスト（図示を省略）を塗布し、フォトリソグラフィーや電子線リソグラフィーにより、レジストを所望の形状にパターニングする。続いて、レジストをマスクとして、例えば、Ｏ₂ガスを用いたＲＩＥや、Ａｒガスを用いたミリングにより、絶縁膜５５をパターニングする。続いて、例えば、チタン（Ｔｉ）や金（Ａｕ）などにより、ドレイン電極５３およびソース電極５４を、グラフェンシート４０の金属領域４１，４２上に形成する。続いて、ゲート電極５２を、同様に、ＴｉやＡｕなどによって、絶縁膜５５を介して、グラフェンシート４０の半導体領域４３上に形成する。以上の工程によって、図４に示すように、半導体基板５１上に、グラフェンシート４０が形成され、グラフェンシート４０の金属領域４１，４２にドレイン電極５３およびソース電極５４が、半導体領域４３に、絶縁膜５５を介してゲート電極５２がそれぞれ形成された半導体装置５０を製造することができる。

このような構成をなす半導体装置５０でも、本発明の概要と同様に、グラフェンシート４０の幅の長さやカイラリティの方向を制御して、ドレイン電極５３、ソース電極５４およびゲート電極５２の形成領域に金属領域４１，４２および半導体領域４３を導入することができる。したがって、金属領域４１、４２にドレイン電極５３およびソース電極５４を、半導体領域４３にゲート電極５２をそれぞれ接合させることができるため、特に各電極とのコンタクト部では金属・金属接合が形成されて、各電極とのコンタクト部において、低抵抗な電気伝導を得ることができる。また、化学的に安定し、機械的柔軟性を有するグラフェンシート４０であれば、フレキシブル基板などへ形成することもできる。したがって、動作速度を高速化し、高い周波数回路への適用も可能となり、特性および信頼性が向上した半導体装置５０を実現することができる。

なお、上記については単に本発明の原理を示すものである。さらに、多数の変形、変更が当業者にとって可能であり、本発明は上記に示し、説明した正確な構成および応用例に限定されるものではなく、対応するすべての変形例および均等物は、添付の請求項およびその均等物による本発明の範囲とみなされる。

（付記１） 半導体基板と、
前記半導体基板上に形成された、金属性を示す第１の金属領域と、金属性を示す第２の金属領域と、前記第１および前記第２の金属領域の間に挟まれた、半導体性を示す半導体領域とが、一体的に連接してなるシート状炭素構造体と、
前記第１および前記第２の金属領域上にそれぞれ形成されたソース・ドレイン電極部と、
前記半導体領域上に形成されたゲート電極部と、
を有することを特徴とする半導体装置。

（付記２） 前記シート状炭素構造体は、グラフェンシート、グラファイトシートまたはカーボンナノリボンであることを特徴とする付記１記載の半導体装置。
（付記３） 前記シート状炭素構造体は、カイラリティはアームチェア型以外（但し、（３ｑ，０）（ｑは整数）は除く）であり、前記半導体領域の幅は前記半導体領域が半導体性を、前記第１および前記第２の金属領域の幅は前記第１および前記第２の金属領域が半金属性を発現する長さに制御することを特徴とする付記１または２に記載の半導体装置。

（付記４） 前記半導体領域の幅の長さは、０ｎｍより大きく、１０ｎｍ以下であり、前記第１および前記第２の金属領域の幅は前記半導体領域の幅よりも長いことを特徴とする付記３記載の半導体装置。

（付記５） 前記半導体領域の幅は中央に近づくにつれて狭まり、前記中央の幅は０ｎｍより大きく、１０ｎｍ以下であることを特徴とする付記３記載の半導体装置。
（付記６） 前記シート状炭素構造体は、カイラリティはジグザグ型であって、前記第１および前記第２の金属領域の幅を（３ｑ，０）（ｑは整数）の長さに、前記半導体領域の幅を（ｎ，０）（ｎは整数、但し、（３ｑ，０）（ｑは整数）は除く）の長さであって、前記第１および前記第２の金属領域の幅よりも小さくすることを特徴とする付記１または２に記載の半導体装置。

（付記７） 前記第１および前記第２の金属領域を、金属性を発現する第１のカイラリティに制御し、前記半導体領域を、半導体性を発現する第２のカイラリティに制御することを特徴とする付記１または２に記載の半導体装置。

（付記８） 前記第１のカイラリティはアームチェア型であって、前記第２のカイラリティはアームチェア型以外（但し、（３ｑ，０）（ｑは整数）は除く）であることを特徴とする付記７記載の半導体装置。

（付記９） 前記半導体基板はシリコンカーバイドであることを特徴とする付記１乃至８のいずれか１項に記載の半導体装置。

本発明の概要を示すものであって、（Ａ）はシート状炭素構造体の斜視模式図、（Ｂ）はシート状炭素構造体を用いた半導体装置の平面模式図である。 グラフェンシートの展開図を示した模式図である。 グラフェンシートであって、（Ａ）および（Ｂ）は幅を、（Ｃ）はカイラリティを制御した平面模式図である。 実施の形態におけるグラフェンシートを備えた半導体装置を示しており、（Ａ）は平面模式図、（Ｂ）は断面模式図である。 実施の形態におけるグラフェンシートを備えた半導体装置の製造工程（その１）を示しており、（Ａ）は平面模式図、（Ｂ）は断面模式図である。 実施の形態におけるグラフェンシートを備えた半導体装置の製造工程（その２）を示しており、（Ａ）は平面模式図、（Ｂ）は断面模式図である。

符号の説明

１０ シート状炭素構造体
１１，１２ 金属領域
１３ 半導体領域
２０ 半導体装置
２１ 半導体基板
２２ ゲート電極部
２３ ソース・ドレイン電極部
１００ 要部拡大図

Claims (7)

1. 半導体基板と、
   前記半導体基板上に形成された、金属性を示す第１の金属領域と、金属性を示す第２の金属領域と、前記第１および前記第２の金属領域の間に挟まれた、半導体性を示す半導体領域とが、一体的に連接してなるシート状炭素構造体と、
   前記第１および前記第２の金属領域上にそれぞれ形成されたソース・ドレイン電極部と、
   前記半導体領域上に形成されたゲート電極部と、
   を有することを特徴とする半導体装置。
2. 前記シート状炭素構造体は、グラフェンシート、グラファイトシートまたはカーボンナノリボンであることを特徴とする請求項１記載の半導体装置。
3. 前記シート状炭素構造体は、カイラリティはアームチェア型以外（但し、（３ｑ，０）（ｑは整数）は除く）であり、前記半導体領域の幅は前記半導体領域が半導体性を、前記第１および前記第２の金属領域の幅は前記第１および前記第２の金属領域が半金属性を発現する長さに制御することを特徴とする請求項１または２に記載の半導体装置。
4. 前記半導体領域の幅の長さは、０ｎｍより大きく、１０ｎｍ以下であり、前記第１および前記第２の金属領域の幅は前記半導体領域の幅よりも長いことを特徴とする請求項３記載の半導体装置。
5. 前記半導体領域の幅は中央に近づくにつれて狭まり、前記中央の幅は０ｎｍより大きく、１０ｎｍ以下であることを特徴とする請求項３記載の半導体装置。
6. 前記第１および前記第２の金属領域を、金属性を発現する第１のカイラリティに制御し、前記半導体領域を、半導体性を発現する第２のカイラリティに制御することを特徴とする請求項１または２に記載の半導体装置。
7. 前記第１のカイラリティはアームチェア型であって、前記第２のカイラリティはアームチェア型以外（但し、（３ｑ，０）（ｑは整数）は除く）であることを特徴とする請求項６記載の半導体装置。

Images