KR101878751B1 - 그래핀 구조체 및 그 제조방법과, 그래핀 소자 및 그 제조방법 - Google Patents

그래핀 구조체 및 그 제조방법과, 그래핀 소자 및 그 제조방법 Download PDF

Info

Publication number
KR101878751B1
KR101878751B1 KR1020110062482A KR20110062482A KR101878751B1 KR 101878751 B1 KR101878751 B1 KR 101878751B1 KR 1020110062482 A KR1020110062482 A KR 1020110062482A KR 20110062482 A KR20110062482 A KR 20110062482A KR 101878751 B1 KR101878751 B1 KR 101878751B1
Authority
KR
South Korea
Prior art keywords
graphene
growth layer
layer
substrate
exposed
Prior art date
Application number
KR1020110062482A
Other languages
English (en)
Other versions
KR20130006943A (ko
Inventor
최병룡
이은경
황동목
Original Assignee
삼성전자주식회사
성균관대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 성균관대학교 산학협력단 filed Critical 삼성전자주식회사
Priority to KR1020110062482A priority Critical patent/KR101878751B1/ko
Priority to CN201210011942.0A priority patent/CN102856354B/zh
Priority to US13/470,487 priority patent/US8927414B2/en
Priority to EP12173032.9A priority patent/EP2540662B1/en
Priority to JP2012140620A priority patent/JP6169328B2/ja
Publication of KR20130006943A publication Critical patent/KR20130006943A/ko
Priority to US14/558,923 priority patent/US9178020B2/en
Application granted granted Critical
Publication of KR101878751B1 publication Critical patent/KR101878751B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606—Graphene
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02645—Seed materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66037—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66045—Field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Thin Film Transistor (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

그래핀 구조체 및 그 제조방법과, 그래핀 소자 및 그 제조방법이 개시된다. 개시된 그래핀 구조체는, 기판 상에 형성되는 측면이 노출된 성장층과, 상기 성장층의 측면에 성장된 그래핀을 포함한다.

Description

그래핀 구조체 및 그 제조방법과, 그래핀 소자 및 그 제조방법{Graphene structure and method of manufacturing graphene structure, and graphene device and method of manufactured graphene device}
그래핀에 관한 것으로, 상세하게는 그래핀 구조체 및 그 제조방법과, 그래핀 소자 및 그 제조방법에 관한 것이다.
탄소나노튜브(CNT; Carbon NanoTube)가 1990년대 이후부터 각광을 받아 오고 있으나, 최근에는 나노전자(nanoelectronics), 광전자(optoelectronics), 화학 센서 등과 같은 다양한 분야에 응용 가능성을 가지고 있는 그래핀(graphene)에 대한 연구가 활발하게 이루어지고 있다. 그래핀은 탄소 원자들이 2차원적으로 배열된 수 nm 두께의 박막 물질로서, 매우 높은 전기전도도를 가진다. 그리고, 이러한 그래핀은 실리콘에 비해 큰 전하 이동도를 가지는 전기적인 특성 외에도 화학적으로 안정하고, 또한 표면적이 넓다는 장점을 가지고 있다.
한편, 그래핀을 트랜지스터의 채널로 사용하기 위해서는 그래핀의 밴드갭이 반도체 특성을 가질 필요가 있으며, 이를 위해서는 그래핀이 대략 수 nm 정도의 매우 작은 폭으로 형성될 필요가 있다. 그러나, 패터닝이나 식각 등의 방법을 사용하여 그래핀을 작은 폭으로 형성하는 방법은 대면적에 원하는 형태로 그래핀을 형성하기가 어렵다. 또한, 작은 폭의 그래핀을 이용하여 트랜지스터와 같은 그래핀 소자를 제작하는 경우에 그래핀과 전극의 접합이 용이하지 않다는 문제도 있다.
본 발명의 실시예들은 그래핀 구조체 및 그 제조방법과, 그래핀 소자 및 그 제조방법을 제공한다.
본 발명의 일 측면에 있어서,
기판;
상기 기판 상에 형성되는 것으로, 측면이 노출된 성장층; 및
상기 성장층의 측면에 성장된 그래핀;을 포함하는 그래핀 구조체가 제공된다.
상기 성장층은 금속 또는 Ge를 포함할 수 있다. 그리고, 상기 성장층의 상면을 덮도록 보호층이 형성될 수 있다.
상기 그래핀은 대략 수 nm 정도의 폭을 가질 수 있다.
상기 그래핀 구조체는, 상기 보호층 상에 교대로 적층되는 것으로, 측면이 노출된 적어도 하나의 성장층 및 보호층; 및 상기 적어도 하나의 성장층의 측면에 성장된 적어도 하나의 그래핀;을 더 포함할 수 있다.
본 발명의 다른 측면에 있어서,
기판 상에 적어도 하나의 성장층 및 보호층을 교대로 형성하는 단계;
상기 적어도 하나의 보호층 및 성장층의 측면들과 상기 기판의 상면을 노출시키는 소정 형태의 그루브를 형성하는 단계; 및
상기 그루브를 통하여 노출된 상기 적어도 하나의 성장층의 측면에 적어도 하나의 그래핀을 형성하는 단계;를 포함하는 그래핀 구조체의 제조방법이 제공된다.
상기 그래핀은 화학기상증착법(CVD)에 의해 상기 성장층의 노출된 측면으로부터 성장됨으로써 형성될 수 있다.
본 발명의 다른 측면에 있어서,
제1 그래핀을 포함하는 적어도 하나의 채널; 및
상기 적어도 하나의 채널 양단에 각각 연결되는 것으로, 제2 그래핀을 포함하는 제1 및 제2 전극;을 포함하는 그래핀 소자가 제공된다.
상기 제1 및 제2 전극은 상기 채널들과 일체로 형성될 수 있다. 여기서, 상기 제1 그래핀은 상기 제2 그래핀에 대해 수직으로 형성되면서 상기 제2 그래핀과 전기적으로 연결될 수 있다.
상기 제1 및 제2 전극 사이에는 복수개의 상기 채널들이 마련될 수 있으며 이 경우 상기 채널들은 수평 및/또는 수직으로 배열될 수 있다.
본 발명의 다른 측면에 있어서,
기판 상에 성장층 및 보호층을 순차적으로 형성하는 단계;
상기 성장층 및 보호층의 측면들과 상기 기판의 상면을 노출시키는 적어도 하나의 제1 그루브와, 상기 보호층의 측면과 상기 성장층의 상면을 노출시키는 제2 및 제3 그루브를 형성하는 단계;
상기 제1 그루브를 통해 노출된 상기 성장층의 측면에 적어도 하나의 제1 그래핀을 성장시켜 적어도 하나의 채널을 형성하는 단계; 및
상기 제2 및 제3 그루브를 통해 노출된 상기 성장층의 상면들에 제2 그래핀을 성장시켜 제1 및 제2 전극을 형성하는 단계;를 포함하는 그래핀 소자의 제조방법이 제공된다.
상기 제2 및 제3 그루브는 상기 적어도 하나의 그루브 양단에 연결되도록 형성될 수 있다. 상기 제1 및 제2 전극은 상기 적어도 하나의 채널과 일체로 형성될 수 있다.
상기 제1 및 제2 그래핀은 화학기상증착법(CVD)에 의해 상기 성장층의 노출된 측면 및 상면으로부터 성장됨으로써 형성될 수 있다.
본 발명의 실시예들에 의하면, 성장층의 노출된 측면을 통해 그래핀을 성장시킴으로써 매우 작은 폭의 그래핀을 대면적 상에서 용이하게 형성할 수 있다. 또한, 채널과 전극들을 그래핀으로만 형성함으로서 전극들을 채널에 일체로 형성할 수 있다. 이에 따라, 전극들과 채널 사이에 접합 불량이 발생되는 것을 방지할 수 있게 된다.
도 1 내지 도 3c는 본 발명의 실시예에 따른 그래핀 구조체의 제조방법을 설명하기 위한 도면들이다.
도 4는 본 발명의 다른 실시예에 따른 그래핀 구조체를 도시한 것이다.
도 5 내지 도 7d는 본 발명의 다른 실시예에 따른 그래핀 소자의 제조방법을 설명하기 위한 도면들이다.
도 8은 본 발명의 다른 실시예에 따른 그래핀 소자를 도시한 것이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명한다. 도면에서 동일한 참조부호는 동일한 구성요소를 지칭하며, 각 구성요소의 크기나 두께는 설명의 명료성을 위하여 과장되어 있을 수 있다.
도 1 내지 도 3c는 본 발명의 실시예에 따른 그래핀 구조체의 제조방법을 설명하기 위한 도면들이다.
도 1은 기판(110) 상에 성장층(120)과 보호층(130)이 순차적으로 형성된 모습을 도시한 것이다. 도 1을 참조하면, 먼저 기판(110) 상에 성장층(120)을 형성한다. 상기 기판(110)으로는 예를 들면 실리콘 기판이 사용될 수 있지만, 이외에도 다양한 재질의 기판이 사용될 수 있다. 상기 성장층(120)은 기판(110) 상에 소정 물질을 박막 형태로 증착함으로써 형성될 수 있다. 상기 성장층(120)은 후술하는 그래핀(도 3a의 140)이 성장되는 층으로서, 예를 들면 금속 또는 Ge 등으로 이루어질 수 있다. 여기서, 상기 금속은 Ni, Pt, Ru, Co, Ir, Cu 등과 같은 전이 금속(transition metal)을 포함할 수 있다. 하지만 이에 한정되는 것은 아니다. 한편, 상기 성장층(120)이 Ge으로 이루어진 경우에는 오염되지 않고, 두께가 균일한 그래핀(140)을 성장시킬 수 있다. 상기 성장층(120)은 예를 들면, 대략 수 nm 정도의 두께를 가질 수 있다. 이러한 성장층(120)의 두께는 후술하는 바와 같이 그래핀(140)의 폭(W)을 결정하게 된다. 이어서, 상기 성장층(120)의 상면에 보호층(130)을 형성한다. 상기 보호층(130)은 성장층(120)의 상면에 예를 들면 실리콘 산화물을 증착함으로써 형성될 수 있다. 한편, 상기 보호층(130)은 실리콘 산화물 대신 다른 물질로 이루어지는 것도 가능하다.
도 2a는 상기 보호층(130)과 성장층(120)에 그루브(groove,150)를 형성한 모습을 도시한 사시도이다. 그리고, 도 2b는 도 2a의 ⅡB-ⅡB'선을 따라 본 단면도이다.
도 2a 및 도 2b를 참조하면, 상기 보호층(130) 및 성장층(120)을 순차적으로 식각하여 소정 형태의 그루브(150)를 형성한다. 이러한 그루브(150)를 통해 상기 보호층(130) 및 성장층(120)의 측면들과 상기 기판(110)의 상면이 노출되게 된다. 상기 그루브(150)는 식각마스크(미도시)를 통해 보호층(130) 및 성장층(120)을 기판(110)의 상면이 노출될 때까지 식각함으로써 형성될 수 있다.
도 3a는 상기 성장층(120)의 측면에서 그래핀(140)이 성장된 모습을 도시한 사시도이다. 그리고, 도 3b는 도 3a의 ⅢB-ⅢB'선을 따라 본 단면도이며, 도 3c는 도 3a의 평면도이다.
도 3a 내지 도 3c를 참조하면, 상기 성장층(120)의 노출된 측면으로부터 그래핀(140)을 성장시킨다. 즉, 상기 성장층(120)은 그루브(150)에 의해 그 측면이 노출되어 있으므로, 이 성장층(120)의 노출된 측면에서만 그래핀(140)이 성장하게 된다. 이러한 그래핀(140)의 성장은 예를 들면, 화학기상증착(CVD; Chemical Vapor Deposition)에 의해 수행될 수 있다. 상기 그래핀(140)은 성장층(120)의 측면에서 성장되므로, 성장되는 그래핀(140)의 폭(W)은 성장층(120)의 두께와 동일하게 된다. 이에 따라, 상기 그래핀(140)은 예를 들면, 대략 수 nm 정도의 폭을 가질 수 있다. 그리고, 상기 성장층(120)의 두께를 조절하게 되면 원하는 폭을 가지는 그래핀(140)을 얻을 수 있다.
이상과 같이, 그루브(150)를 통해 성장층(120)의 측면을 노출시키고, 이 노출된 성장층(120)의 측면으로부터 그래핀(140)을 성장시키게 되면, 매우 작은 폭의 그래핀(140)을 용이하게 대면적 상에 형성할 수 있다. 한편, 이상에서는 상기 성장층(120)의 두 측면들이 노출되고, 이 노출된 두 측면들로부터 그래핀들(140)이 성장된 경우가 설명되었으나, 본 실시예에서는 이에 한정되지 않고 상기 그루브(150)의 형태를 변화함으로써 상기 성장층(120)의 한 측면 또는 세 이상의 측면들이 노출될 수도 있다.
본 실시예에 따라 제작된 도 3a 내지 도 3c에 도시된 그래핀 구조체를 전극들(미도시)과 접합함으로써 그래핀 소자로 제작할 수 있다. 한편, 도 3a 내지 도 3c에 도시된 그래핀 구조체에서 그래핀(140) 만을 분리하여 전극들과 접합함으로써 그래핀 소자를 제작할 수도 있다.
도 4는 본 발명의 다른 실시예에 따른 그래핀 구조체를 도시한 것이다.
도 4를 참조하면, 기판(210) 상에 제1 성장층(221), 제1 보호층(231), 제2 성장층(222) 및 제2 보호층(232)이 순차적으로 형성되어 있다. 그리고, 상기 제1 성장층(221), 제1 보호층(231), 제2 성장층(222) 및 제2 보호층(232)에는 상기 기판(210)의 상면을 노출시키는 그루브(250)가 형성되어 있다. 이에 따라, 상기 그루브(250)를 통하여, 상기 제1 성장층(221), 제1 보호층(231), 제2 성장층(222) 및 제2 보호층(232)의 측면들도 노출된다. 그리고, 노출된 상기 제1 및 제2 성장층(221,222)의 측면들에는 각각 제1 및 제2 그래핀(241,242)이 형성되어 있다. 한편, 도 4에서는 두 개의 성장층(221,222)과 두 개의 보호층(231,232)이 기판(210) 상에 교대로 적층되어 있는 경우가 예시적으로 도시되어 있으나, 본 실시예에서는 이에 한정되지 않고 3개 이상의 성장층과 3개 이상의 보호층이 기판(210) 상에 교대로 적층되는 것도 가능하다.
도 4에 도시된 그래핀 구조체를 제조하는 방법은 기판(210) 상에 복수개의 성장층(221,222)과 보호층(231,232)이 교대로 적층되어 있다는 점만을 제외하면 전술한 도 1 내지 도 3c에 도시된 그래핀 구조체의 제조방법과 동일하므로 이에 대한 상세한 설명은 생략한다. 이와 같이, 본 실시예에서는 미세한 폭을 가지는 복수개의 그래핀(241,242)을 수평 뿐만 아니라 수직으로도 배열할 수 있다. 그리고, 이렇게 입체적으로 배열된 복수개의 그래핀(241,242)을 가지는 그래핀 구조체에 전극들(미도시)을 접합함으로써 그래핀 소자를 제작할 수도 있다.
이상과 같은 실시예에 따라, 매우 폭이 좁은 그래핀을 용이하게 형성할 수 있으며, 또한 이렇게 형성된 폭이 좁은 그래핀은 전자소자, 광소자, 센서, 캐퍼시터 또는 에너지 소자 등과 같은 다양한 소자에 응용될 수 있다.
도 5 내지 도 7d는 본 발명의 다른 실시예에 따른 그래핀 소자의 제조방법을 설명하기 위한 도면들이다.
도 5는 기판(310) 상에 성장층(320)과 보호층(330)이 순차적으로 형성된 모습을 도시한 것이다. 도 5를 참조하면, 먼저 기판(310) 상에 성장층(320)을 형성한다. 상기 기판(310)으로는 예를 들면 실리콘 기판이 사용될 수 있지만, 이에 한정되지는 않는다. 상기 성장층(320)은 기판(310) 상에 예를 들면 금속 또는 Ge 등을 을 박막 형태로 증착함으로써 형성될 수 있다. 여기서, 상기 금속은 예를 들면 Ni, Pt, Ru, Co, Ir, Cu 등과 같은 전이 금속을 포함할 수 있지만 이에 한정되는 것은 아니다. 한편, 상기 성장층(320)이 Ge으로 이루어진 경우에는 오염되지 않고, 두께가 균일한 그래핀을 성장시킬 수 있다. 상기 성장층(320)은 예를 들면, 대략 수 nm 정도의 두께를 가질 수 있다. 이러한 성장층(320)의 두께는 후술하는 바와 같이 제1 그래핀으로 이루어진 채널들(343)의 폭을 결정하게 된다. 이어서, 상기 성장층(320)의 상면에 보호층(330)을 형성한다. 상기 보호층(330)은 성장층(320)의 상면에 예를 들면 실리콘 산화물을 증착함으로써 형성될 수 있다.
도 6a는 제1, 제2 및 제3 그루브(351,352,353)를 형성한 모습을 나타낸 사시도이다. 그리고, 도 6b는 도 6a의 ⅥB-ⅥB'선을 따라 본 단면도이며, 도 6c는 도 6a의 ⅥC-ⅥC'선을 따라 본 단면도이다. 도 6d는 도 6a의 평면도이다.
도 6a 내지 도 6d를 참조하면, 상기 보호층(330) 및 성장층(320)에 기판(310)의 상면을 노출시키는 제1 그루브(351)를 형성하고, 상기 보호층(330)에는 상기 성장층(320)의 상면을 노출시키는 제2 및 제3 그루브(352,353)를 형성한다. 여기서, 상기 제2 및 제3 그루브(352,353)는 상기 제1 그루브(351)의 양단에 연결되어 있다. 상기 제1 그루브(351)에 의해 상기 보호층(330) 및 성장층(320)의 측면들도 노출되며, 상기 제2 및 제3 그루브(352,353)를 통해서 상기 보호층(330)의 측면이 노출된다. 상기 제1, 제2 및 제3 그루브(351,352,353)는 상기 보호층(330)을 식각하여 성장층(320)의 상면을 노출시키고, 상기 노출된 성장층(320)의 상면 일부를 식각하여 기판(310)의 상면을 노출시킴으로써 형성될 수 있다. 하지만, 이에 한정되는 것은 아니며, 상기 제1, 제2 및 제3 그루브(351,352,353)는 다양한 식각 순서에 의해 형성될 수 있다.
도 7a는 채널들(343) 및 제1,제2 전극(341,342)을 형성한 모습을 나타낸 사시도이다. 그리고, 도 7b는 도 7a의 ⅦB-ⅦB'선을 따라 본 단면도이며, 도 7c는 도 7a의 ⅦC-ⅦC'선을 따라 본 단면도이다. 도 7d는 도 7a의 평면도이다.
도 7a 내지 도 7d를 참조하면, 상기 제1, 제2 및 제3 그루브(351,352,353)를 통해 노출된 상기 성장층(320)의 측면들 및 상면들로부터 그래핀들을 성장시킨다. 구체적으로, 상기 제1 그루브(351)를 통해 상기 성장층(320)의 측면들이 노출되고, 이렇게 노출된 성장층(320)의 측면들로부터 제1 그래핀들을 성장시킨다. 이에 따라, 상기 제1 그래핀들로 이루어진 채널들(343)이 형성된다. 이러한 채널들(343)은 성장층(320)의 두께에 대응하여 대략 수 nm 정도의 폭을 가질 수 있다. 한편, 상기 성장층(320)의 두께를 조절하게 되면 원하는 폭을 가지는 채널들(343)을 형성할 수 있게 된다.
상기 제2 및 제3 그루브(352,353)를 통해 노출된 상기 성장층(320)의 상면들로부터 제2 그래핀들을 성장시킨다. 이에 따라, 상기 제2 그래핀들로 이루어진 제1 및 제2 전극(341,342)이 형성된다. 상기 제1 그래핀들과 제2 그래핀들을 각각 성장층(320)의 측면 및 상면으로부터 성장하게 되므로, 상기 제1 그래핀들은 상기 제2 그래핀들에 대해 수직으로 형성된다. 또한, 상기 제1 그래핀들과 제2 그래핀들은 성장하면서 서로 전기적으로 연결되게 된다. 이에 따라, 상기 제1 및 제2 전극(341,342)은 상기 채널들(343)과 일체로 형성될 수 있다. 상기 제1 및 제2 그래핀의 성장은 예를 들면 화학기상증착(CVD)에 의해 수행될 수 있다.
이상과 같이, 제1, 제2 및 제3 그루브(351,352,353)에 의해 상기 성장층(320)의 노출된 측면들 및 상면들로부터 각각 제1 및 제2 그래핀을 성장시킴으로써 모두 그래핀으로 이루어진 채널들(343) 및 제1,제2 전극(341,342)을 형성할 수 있다. 이에 따라, 제1, 제2 전극(341,342)이 채널들(343)과 일체로 형성된 그래핀 소자를 제작할 수 있게 된다. 따라서, 금속으로 이루어진 전극들과 그래핀으로 이루어진 채널을 접합함으로써 발생될 수 있는 접합 불량 문제가 해결될 수 있다. 이러한 그래핀 소자는 예를 들면 트랜지스터로 사용될 수 있다.
본 실시예에 따라 제작된 도 7a 내지 도 7d에 도시된 그래핀 소자에서 기판(310), 성장층(320) 및 보호층(330)을 제거하게 되면, 제1 그래핀으로 이루어진 채널들(343)과 제2 그래핀으로 이루어진 제1 및 제2 전극(341,342)으로만 구성된 전극 일체형의 그래핀 소자가 제작될 수 있다. 하지만, 용도에 따라 도 7a 내지 도 7d에 도시된 그래핀 소자가 그대로 사용되는 것도 가능하다.
한편, 이상에서는 제1 및 제2 전극(341,342) 사이에 두 개의 채널(343)이 형성된 경우가 예시적으로 설명되었으며, 상기 제1 그루브(351)의 형태를 변형하게 되면 상기 제1 및 제2 전극(341,342) 사이에 하나의 채널 또는 3개 이상의 채널을 형성하는 것도 가능하게 된다.
도 8에는 4개의 채널(443)을 가지는 그래핀 소자가 예시적으로 도시되어 있다.
도 8을 참조하면, 제1 전극(341)과 제2 전극(342) 사이에 4개의 채널(343)이 서로 나란하게 형성되어 있다. 도 8에 도시된 그래핀 소자를 제조하는 방법은 전술한 도 5 내지 도 7d에서 설명된 그래핀 소자의 제조방법과 유사하다.
구체적으로, 기판(310) 상에 성장층(320)과 보호층(330)을 순차적으로 형성한 다음, 기판(310)을 노출시키는 두 개의 제1 그루브(미도시)와, 성장층(320)을 노출시키는 제2 및 제3 그루브(미도시)를 형성한다. 이어서, 상기 두 개의 제1 그루브를 통해 노출된 성장층(320)의 측면들로부터 제1 그래핀을 성장시키면 4개의 채널(443)이 형성된다. 그리고, 상기 제2 및 제3 그루브를 통해 노출된 성장층(320)의 상면들로부터 제2 그래핀을 성장시키면 제1 및 제2 전극(341,342)이 형성된다. 여기서, 상기 제1 및 제2 전극(341,342)은 상기 4개의 채널들(443)과 일체로 형성될 수 있다. 이상과 같이, 제1 그루브들(351)의 형태나 개수를 조절하게 되면 제1 및 제2 전극(341,342)사이에 원하는 개수의 채널들(443)을 형성할 수 있게 된다.
이상에서와 같이, 제1 전극(341)과 제2 전극(342) 사이에는 다양한 개수의 채널들(443)이 전극들(341,342)과 일체로 형성된 그래핀 소자를 제작할 수 있다. 이에 따라, 상기 채널들(443)을 통해 흐르는 전류의 양을 증대시킬 수 있으며, 또한 모든 채널들(443)이 제1 및 제2 전극(341,342)에 일체로 형성되므로 구조적으로 매우 안정된 그래핀 소자를 구현할 수 있게 된다.
이상에서 본 발명의 실시예가 설명되었으나, 이는 예시적인 것에 불과하며, 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다.
110,210,310... 기판 120,320... 성장층
221... 제1 성장층 222... 제2 성장층
130,330... 보호층 231... 제1 보호층
232... 제2 보호층 140... 그래핀
241... 제1 그래핀 242... 제2 그래핀
343,443... 채널 341... 제1 전극
342... 제2 전극 150,250...그루브
351... 제1 그루브 352... 제2 그루브
353... 제3 그루브

Claims (23)

  1. 기판;
    상기 기판 상에 형성되는 성장층;
    상기 성장층의 상면을 덮도록 마련되어 상기 성장층의 측면을 노출시키는 보호층; 및
    상기 성장층의 노출된 측면에 성장된 그래핀;을 포함하는 그래핀 구조체.
  2. 제 1 항에 있어서,
    상기 성장층은 금속 또는 Ge를 포함하는 그래핀 구조체.
  3. 삭제
  4. 삭제
  5. 제 1 항에 있어서,
    상기 보호층 상에 교대로 적층되는 것으로, 측면이 노출된 적어도 하나의 성장층 및 보호층; 및
    상기 적어도 하나의 성장층의 측면에 성장된 적어도 하나의 그래핀;을 더 포함하는 그래핀 구조체.
  6. 기판 상에 적어도 하나의 성장층 및 보호층을 교대로 형성하는 단계;
    상기 적어도 하나의 보호층 및 성장층의 측면들과 상기 기판의 상면을 노출시키는 소정 형태의 그루브를 형성하는 단계; 및
    상기 그루브를 통하여 상기 적어도 하나의 성장층의 노출된 측면에 적어도 하나의 그래핀을 성장 형성하는 단계;를 포함하는 그래핀 구조체의 제조방법.
  7. 제 6 항에 있어서,
    상기 성장층은 상기 기판 상에 금속 또는 Ge를 증착함으로써 형성되는 그래핀 구조체의 제조방법.
  8. 삭제
  9. 제 6 항에 있어서,
    상기 보호층은 상기 성장층 상에 실리콘 산화물을 증착함으로써 형성되는 그래핀 구조체의 제조방법.
  10. 제 6 항에 있어서,
    상기 그래핀은 화학기상증착법(CVD)에 의해 상기 성장층의 노출된 측면으로부터 성장됨으로써 형성되는 그래핀 구조체의 제조방법.
  11. 제1 그래핀을 포함하는 적어도 하나의 채널; 및
    상기 적어도 하나의 채널 양단에 각각 연결되는 것으로, 제2 그래핀을 포함하는 제1 및 제2 전극;을 포함하는 그래핀 소자.
  12. 제 11 항에 있어서,
    상기 제1 및 제2 전극은 상기 채널들과 일체로 형성되는 그래핀 소자.
  13. 제 11 항에 있어서,
    상기 제1 그래핀은 상기 제2 그래핀에 대해 수직으로 형성되면서 상기 제2 그래핀과 전기적으로 연결되는 그래핀 소자.
  14. 제 11 항에 있어서,
    상기 제1 및 제2 전극 사이에는 복수개의 상기 채널들이 마련되며, 상기 채널들은 수평 및/또는 수직으로 배열되는 그래핀 소자.
  15. 삭제
  16. 기판 상에 성장층 및 보호층을 순차적으로 형성하는 단계;
    상기 성장층 및 보호층의 측면들과 상기 기판의 상면을 노출시키는 적어도 하나의 제1 그루브와, 상기 보호층의 측면과 상기 성장층의 상면을 노출시키는 제2 및 제3 그루브를 형성하는 단계;
    상기 제1 그루브를 통해 노출된 상기 성장층의 측면에 적어도 하나의 제1 그래핀을 성장시켜 적어도 하나의 채널을 형성하는 단계; 및
    상기 제2 및 제3 그루브를 통해 노출된 상기 성장층의 상면들에 제2 그래핀을 성장시켜 제1 및 제2 전극을 형성하는 단계;를 포함하는 그래핀 소자의 제조방법.
  17. 제 16 항에 있어서,
    상기 제2 및 제3 그루브는 상기 적어도 하나의 그루브 양단에 연결되도록 형성되는 그래핀 소자의 제조방법.
  18. 제 17 항에 있어서,
    상기 제1 및 제2 전극은 상기 적어도 하나의 채널과 일체로 형성되는 그래핀 소자의 제조방법.
  19. 제 18 항에 있어서,
    상기 제1 그래핀은 상기 제2 그래핀에 대해 수직으로 형성되면서 상기 제2 그래핀과 전기적으로 연결되는 그래핀 소자의 제조방법.
  20. 제 16 항에 있어서,
    상기 성장층은 상기 기판 상에 금속 또는 Ge를 증착함으로써 형성되는 그래핀 소자의 제조방법.
  21. 삭제
  22. 제 16 항에 있어서,
    상기 보호층은 상기 성장층 상에 실리콘 산화물을 증착함으로써 형성되는 그래핀 소자의 제조방법.
  23. 제 16 항에 있어서,
    상기 제1 및 제2 그래핀은 화학기상증착법(CVD)에 의해 상기 성장층의 노출된 측면 및 상면으로부터 성장됨으로써 형성되는 그래핀 소자의 제조방법.
KR1020110062482A 2011-06-27 2011-06-27 그래핀 구조체 및 그 제조방법과, 그래핀 소자 및 그 제조방법 KR101878751B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020110062482A KR101878751B1 (ko) 2011-06-27 2011-06-27 그래핀 구조체 및 그 제조방법과, 그래핀 소자 및 그 제조방법
CN201210011942.0A CN102856354B (zh) 2011-06-27 2012-01-16 石墨烯结构及其制造方法、石墨烯器件及其制造方法
US13/470,487 US8927414B2 (en) 2011-06-27 2012-05-14 Graphene structure and method of manufacturing the graphene structure, and graphene device and method of manufacturing the graphene device
EP12173032.9A EP2540662B1 (en) 2011-06-27 2012-06-21 Graphene structure and method of manufacturing the graphene structure, and graphene device and method of manufacturing the graphene device
JP2012140620A JP6169328B2 (ja) 2011-06-27 2012-06-22 グラフェン構造体及びその製造方法、並びにグラフェン素子及びその製造方法
US14/558,923 US9178020B2 (en) 2011-06-27 2014-12-03 Graphene structure and method of manufacturing the graphene structure, and graphene device and method of manufacturing the graphene device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110062482A KR101878751B1 (ko) 2011-06-27 2011-06-27 그래핀 구조체 및 그 제조방법과, 그래핀 소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20130006943A KR20130006943A (ko) 2013-01-18
KR101878751B1 true KR101878751B1 (ko) 2018-07-17

Family

ID=46727089

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110062482A KR101878751B1 (ko) 2011-06-27 2011-06-27 그래핀 구조체 및 그 제조방법과, 그래핀 소자 및 그 제조방법

Country Status (5)

Country Link
US (2) US8927414B2 (ko)
EP (1) EP2540662B1 (ko)
JP (1) JP6169328B2 (ko)
KR (1) KR101878751B1 (ko)
CN (1) CN102856354B (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103972088B (zh) * 2013-01-28 2018-02-13 中国科学院微电子研究所 半导体器件制造方法
US9412556B2 (en) * 2013-10-31 2016-08-09 The Regents Of The University Of California Transmission electron microscope cells for use with liquid samples
CN103594378B (zh) * 2013-11-23 2016-08-17 中北大学 凹槽结构的悬空石墨烯沟道晶体管的制备方法
US9324804B2 (en) 2014-03-21 2016-04-26 Wisconsin Alumni Research Foundation Graphene-on-semiconductor substrates for analog electronics
JP6281383B2 (ja) * 2014-04-02 2018-02-21 株式会社デンソー 半導体素子
US9449787B2 (en) * 2014-08-07 2016-09-20 The Regents Of The University Of California Liquid flow cells having graphene on nitride for microscopy
JP2016058621A (ja) * 2014-09-11 2016-04-21 株式会社東芝 半導体装置
US9287359B1 (en) 2014-09-15 2016-03-15 Wisconsin Alumni Research Foundation Oriented bottom-up growth of armchair graphene nanoribbons on germanium
KR102455433B1 (ko) * 2015-07-03 2022-10-17 삼성전자주식회사 수직 정렬된 2차원 물질을 포함하는 소자 및 수직 정렬된 2차원 물질의 형성방법
US9761669B1 (en) 2016-07-18 2017-09-12 Wisconsin Alumni Research Foundation Seed-mediated growth of patterned graphene nanoribbon arrays
KR102422422B1 (ko) 2017-06-01 2022-07-19 삼성전자주식회사 그래핀을 포함하는 반도체 소자 및 그 제조방법
US11618681B2 (en) 2021-06-28 2023-04-04 Wisconsin Alumni Research Foundation Graphene nanoribbons grown from aromatic molecular seeds
CN114062457A (zh) * 2021-11-15 2022-02-18 深圳市溢鑫科技研发有限公司 一种直立石墨烯电化学电极检测芯片及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090020764A1 (en) * 2007-07-16 2009-01-22 Anderson Brent A Graphene-based transistor
JP2009091174A (ja) * 2007-10-04 2009-04-30 Univ Of Fukui グラフェンシートの製造方法
JP2009094190A (ja) * 2007-10-05 2009-04-30 Fujitsu Ltd 半導体装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7838809B2 (en) * 2007-02-17 2010-11-23 Ludwig Lester F Nanoelectronic differential amplifiers and related circuits having carbon nanotubes, graphene nanoribbons, or other related materials
JP2009182173A (ja) * 2008-01-31 2009-08-13 Fujitsu Ltd グラフェントランジスタ及び電子機器
WO2009126846A1 (en) * 2008-04-11 2009-10-15 Sandisk 3D, Llc Damascene integration methods for graphitic films in three-dimensional memories and memories formed therefrom
US8133793B2 (en) * 2008-05-16 2012-03-13 Sandisk 3D Llc Carbon nano-film reversible resistance-switchable elements and methods of forming the same
US7993986B2 (en) * 2008-08-29 2011-08-09 Advanced Micro Devices, Inc. Sidewall graphene devices for 3-D electronics
KR20100055098A (ko) 2008-11-17 2010-05-26 천승현 대면적 그래핀 층을 포함하는 전자 장치 및 이의 제조방법
JP2011032156A (ja) 2009-07-06 2011-02-17 Kaneka Corp グラフェンまたは薄膜グラファイトの製造方法
JP5395542B2 (ja) * 2009-07-13 2014-01-22 株式会社東芝 半導体装置
KR101423037B1 (ko) 2009-07-14 2014-08-13 그래핀스퀘어 주식회사 그래핀 시트의 제조 방법, 그래핀 적층체, 변형 수용성 그래핀 시트의 제조 방법, 변형 수용성 그래핀 시트, 및 이를 이용하는 소자
US9362364B2 (en) * 2009-07-21 2016-06-07 Cornell University Transfer-free batch fabrication of single layer graphene devices
US8753468B2 (en) 2009-08-27 2014-06-17 The United States Of America, As Represented By The Secretary Of The Navy Method for the reduction of graphene film thickness and the removal and transfer of epitaxial graphene films from SiC substrates
US8105928B2 (en) * 2009-11-04 2012-01-31 International Business Machines Corporation Graphene based switching device having a tunable bandgap
JP5708493B2 (ja) * 2009-11-13 2015-04-30 富士通株式会社 半導体装置及びその製造方法
KR101758649B1 (ko) 2010-03-31 2017-07-18 삼성전자주식회사 게르마늄층을 이용한 그래핀 제조방법
KR101791938B1 (ko) * 2010-12-29 2017-11-02 삼성전자 주식회사 복수의 그래핀 채널층을 구비하는 그래핀 전자소자

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090020764A1 (en) * 2007-07-16 2009-01-22 Anderson Brent A Graphene-based transistor
JP2009091174A (ja) * 2007-10-04 2009-04-30 Univ Of Fukui グラフェンシートの製造方法
JP2009094190A (ja) * 2007-10-05 2009-04-30 Fujitsu Ltd 半導体装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JACS. 2010, Vol. 132, pp. 14492-14436 (2010.09.28.) *

Also Published As

Publication number Publication date
JP2013012736A (ja) 2013-01-17
EP2540662A2 (en) 2013-01-02
US8927414B2 (en) 2015-01-06
CN102856354B (zh) 2019-04-12
US20120326115A1 (en) 2012-12-27
US20150144885A1 (en) 2015-05-28
CN102856354A (zh) 2013-01-02
JP6169328B2 (ja) 2017-07-26
US9178020B2 (en) 2015-11-03
EP2540662B1 (en) 2018-08-08
EP2540662A3 (en) 2013-06-12
KR20130006943A (ko) 2013-01-18

Similar Documents

Publication Publication Date Title
KR101878751B1 (ko) 그래핀 구조체 및 그 제조방법과, 그래핀 소자 및 그 제조방법
US9214559B2 (en) Graphene-transferring member, graphene transferrer, method of transferring graphene, and methods of fabricating graphene device by using the same
KR102216543B1 (ko) 그래핀-금속 접합 구조체 및 그 제조방법, 그래핀-금속 접합 구조체를 구비하는 반도체 소자
EP2690664B1 (en) Transistors and methods of manufacturing the same
KR101603771B1 (ko) 2차원 시트 물질을 이용한 전자 소자 및 그 제조 방법
Lin et al. Graphene/semiconductor heterojunction solar cells with modulated antireflection and graphene work function
US9660036B2 (en) Graphene layer, method of forming the same, device including graphene layer and method of manufacturing the device
KR101343362B1 (ko) 메모리 유닛의 제조 방법, 이에 따라 제조된 메모리 유닛,메모리 장치의 제조 방법 및 이에 따라 제조된 메모리 장치
KR102037469B1 (ko) 그래핀 전자 소자 및 그 제조 방법
WO2013119755A1 (en) Bulk nanohole structures for thermoelectric devices and methods for making the same
KR20150059000A (ko) 이차원 물질을 포함하는 인버터와 그 제조방법 및 인버터를 포함하는 논리소자
KR20180062236A (ko) 이차원 물질을 포함하는 반도체소자 및 그 제조방법
KR101851570B1 (ko) 그래핀과 폴리머의 복합체 및 그 제조방법
US8455981B2 (en) Doped graphene electronic materials
KR101857866B1 (ko) 캐리어를 처리하는 방법 및 그래핀 층을 전사하는 방법
US20120132892A1 (en) Nano Device
KR20130050169A (ko) 그래핀 나노-리본, 그래핀 나노-리본의 제조 방법, 및 그래핀 나노-리본을 이용한 전자 소자
KR20120042655A (ko) 대면적 그라핀 기판 및 그라핀 소자의 형성방법
KR101984696B1 (ko) 나노와이어-그래핀 구조체, 이를 포함한 소자 및 그 제조 방법
KR101415293B1 (ko) 팔라듐-수소 시스템을 이용한 그라핀의 부분 도핑을 통해 형성된 반도체 소자 및 이의 제조방법
KR20170070869A (ko) 그래핀과 강유전체 접합 구조를 이용한 거대자기저항 소자 및 그 제조방법
Tsai Vertical Electron Transport Across and Into A Two-Dimensional Material Using Vertical Tunnel Structures and Electron Tunneling Spectroscopy

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant