JP6169328B2 - グラフェン構造体及びその製造方法、並びにグラフェン素子及びその製造方法 - Google Patents

グラフェン構造体及びその製造方法、並びにグラフェン素子及びその製造方法 Download PDF

Info

Publication number
JP6169328B2
JP6169328B2 JP2012140620A JP2012140620A JP6169328B2 JP 6169328 B2 JP6169328 B2 JP 6169328B2 JP 2012140620 A JP2012140620 A JP 2012140620A JP 2012140620 A JP2012140620 A JP 2012140620A JP 6169328 B2 JP6169328 B2 JP 6169328B2
Authority
JP
Japan
Prior art keywords
graphene
growth layer
layer
manufacturing
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012140620A
Other languages
English (en)
Other versions
JP2013012736A (ja
Inventor
秉 龍 崔
秉 龍 崔
銀 京 李
銀 京 李
同 穆 黄
同 穆 黄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2013012736A publication Critical patent/JP2013012736A/ja
Application granted granted Critical
Publication of JP6169328B2 publication Critical patent/JP6169328B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1606—Graphene
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02645—Seed materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66037—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66045—Field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Thin Film Transistor (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本発明は、グラフェンに係り、特に、グラフェン構造体及びその製造方法、並びにグラフェン素子及びその製造方法に関する。
炭素ナノチューブ(CNT: CARBON NANO TUBE)が１９９０年代以後から脚光を浴びてきているが、最近には、ナノ電子、光電子、化学センサーのような多様な分野に応用可能性を有しているグラフェンについての研究が活発に行われている。グラフェンは、炭素原子が２次元的に配列された数ｎｍ厚の薄膜物質であって、非常に高い電気伝導度を有する。そして、かかるグラフェンは、シリコンに比べて大きい電荷移動度を有する電気的な特性以外にも、化学的に安定しており、かつ表面積が広いという長所を有している。
一方、グラフェンをトランジスタのチャネルとして使用するためには、グラフェンのバンドギャップが半導体特性を有する必要があり、このためには、グラフェンが約数ｎｍの非常に狭い幅に形成される必要がある。しかし、パターニングやエッチングなどの方法を使用して、グラフェンを狭い幅に形成する方法は、大面積に所望の形態にグラフェンを形成することは難しい。また、狭い幅のグラフェンを利用して、トランジスタのようなグラフェン素子を製作する場合に、グラフェンと電極との接合が容易でないという問題もある。
本発明の目的は、グラフェン構造体及びその製造方法、並びにグラフェン素子及びその製造方法を提供するところにある。
本発明の一側面において、基板と、前記基板上に形成されるものであって、側面が露出された成長層と、前記成長層の側面に成長されたグラフェンと、を備えるグラフェン構造体が提供される。
前記成長層は、金属またはＧｅを含む。そして、前記成長層の上面を覆うように保護層が形成される。
前記グラフェンは、約数ｎｍの幅を有する。
前記グラフェン構造体は、前記保護層上に交互に積層されるものであって、側面が露出された少なくとも一つの成長層及び保護層と、前記少なくとも一つの成長層の側面に成長された少なくとも一つのグラフェンと、をさらに備える。
本発明の他の側面において、基板上に少なくとも一つの成長層及び保護層を交互に形成するステップと、前記少なくとも一つの保護層及び成長層の側面、及び前記基板の上面を露出させる所定の形態のグルーブを形成するステップと、前記グルーブを通じて露出された前記少なくとも一つの成長層の側面に少なくとも一つのグラフェンを形成するステップと、を含むグラフェン構造体の製造方法が提供される。
前記グラフェンは、化学気相蒸着法（ＣＶＤ）により、前記成長層の露出された側面から成長されることで形成される。
本発明の他の側面において、第１グラフェンを含む少なくとも一つのチャネルと、前記少なくとも一つのチャネルの両端にそれぞれ連結されるものであって、第２グラフェンを含む第１及び第２電極と、を備えるグラフェン素子が提供される。
前記第１及び第２電極は、前記チャネルと一体に形成される。ここで、前記第１グラフェンは、前記第２グラフェンに対して垂直に形成されつつ、前記第２グラフェンと電気的に連結される。
前記第１電極と第２電極との間には、複数個の前記チャネルが設けられ、この場合、前記チャネルは、水平及び／または垂直に配列される。
本発明の他の側面において、基板上に成長層及び保護層を順次に形成するステップと、前記成長層及び保護層の側面、及び前記基板の上面を露出させる少なくとも一つの第１グルーブと、前記保護層の側面、及び前記成長層の上面を露出させる第２及び第３グルーブと、を形成するステップと、前記第１グルーブを通じて露出された前記成長層の側面に少なくとも一つの第１グラフェンを成長させて、少なくとも一つのチャネルを形成するステップと、前記第２及び第３グルーブを通じて露出された前記成長層の上面に第２グラフェンを成長させて、第１及び第２電極を形成するステップと、を含むグラフェン素子の製造方法が提供される。
前記第２及び第３グルーブは、前記少なくとも一つのグルーブの両端に連結されるように形成される。前記第１及び第２電極は、前記少なくとも一つのチャネルと一体に形成される。
前記第１及び第２グラフェンは、化学気相蒸着法（ＣＶＤ）により、前記成長層の露出された側面及び上面から成長されることで形成される。
本発明によれば、成長層の露出された側面を通じてグラフェンを成長させることで、非常に狭い幅のグラフェンを大面積上で容易に形成できる。また、チャネルと電極とをグラフェンのみで形成することで、電極をチャネルに一体に形成できる。これによって、電極とチャネルとの間に接合不良が発生することを防止できる。
本発明の実施形態によるグラフェン構造体の製造方法を説明するための図面である。 本発明の実施形態によるグラフェン構造体の製造方法を説明するための図面である。 本発明の実施形態によるグラフェン構造体の製造方法を説明するための図面である。 本発明の実施形態によるグラフェン構造体の製造方法を説明するための図面である。 本発明の実施形態によるグラフェン構造体の製造方法を説明するための図面である。 本発明の実施形態によるグラフェン構造体の製造方法を説明するための図面である。 本発明の他の実施形態によるグラフェン構造体を示す図面である。 本発明の他の実施形態によるグラフェン素子の製造方法を説明するための図面である。 本発明の他の実施形態によるグラフェン素子の製造方法を説明するための図面である。 本発明の他の実施形態によるグラフェン素子の製造方法を説明するための図面である。 本発明の他の実施形態によるグラフェン素子の製造方法を説明するための図面である。 本発明の他の実施形態によるグラフェン素子の製造方法を説明するための図面である。 本発明の他の実施形態によるグラフェン素子の製造方法を説明するための図面である。 本発明の他の実施形態によるグラフェン素子の製造方法を説明するための図面である。 本発明の他の実施形態によるグラフェン素子の製造方法を説明するための図面である。 本発明の他の実施形態によるグラフェン素子の製造方法を説明するための図面である。 本発明の他の実施形態によるグラフェン素子を示す図面である。
以下、添付された図面を参照して、本発明の実施形態を詳細に説明する。図面で、同じ参照符号は同じ構成要素を指し、各構成要素の大きさや厚さは、説明の明瞭性のために誇張されている。
図１ないし図３Ｃは、本発明の実施形態によるグラフェン構造体の製造方法を説明するための図面である。
図１は、基板１１０上に成長層１２０と保護層１３０とが順次に形成された形態を示すものである。図１を参照すれば、まず、基板１１０上に成長層１２０を形成する。前記基板１１０としては、例えば、シリコン基板が使われるが、その他にも多様な材質の基板が使われる。前記成長層１２０は、基板１１０上に所定の物質を薄膜形態に蒸着することで形成される。前記成長層１２０は、後述するグラフェン１４０（図３Ａ）が成長される層であって、例えば、金属またはＧｅなどで形成される。ここで、前記金属は、Ｎｉ，Ｐｔ，Ｒｕ，Ｃｏ，Ｉｒ，Ｃｕのような遷移金属を含む。しかし、これらに限定されるものではない。一方、前記成長層１２０がＧｅで形成された場合には、汚染されず、厚さが均一なグラフェン１４０を成長させることができる。前記成長層１２０は、例えば、約数ｎｍの厚さを有する。かかる成長層１２０の厚さは、後述するようにグラフェン１４０の幅Ｗを決定する。次いで、前記成長層１２０の上面に保護層１３０を形成する。前記保護層１３０は、成長層１２０の上面に、例えば、シリコン酸化物を蒸着することで形成される。一方、前記保護層１３０は、シリコン酸化物の代わりに、他の物質で形成されることも可能である。
図２Ａは、前記保護層１３０と成長層１２０とにグルーブ１５０を形成した形態を示す斜視図である。そして、図２Ｂは、図２ＡのIIＢ−IIＢ´線に沿ってカットして示す断面図である。
図２Ａ及び図２Ｂを参照すれば、前記保護層１３０及び成長層１２０を順次にエッチングして、所定の形態のグルーブ１５０を形成する。かかるグルーブ１５０を通じて、前記保護層１３０及び成長層１２０の側面と、前記基板１１０の上面とが露出される。前記グルーブ１５０は、エッチングマスク（図示せず）を通じて、保護層１３０及び成長層１２０を基板１１０の上面が露出されるまでエッチングすることで形成される。
図３Ａは、前記成長層１２０の側面からグラフェン１４０が成長された形態を示す斜視図である。そして、図３Ｂは、図３ＡのIIIＢ−IIIＢ´線に沿ってカットして示す断面図であり、図３Ｃは、図３Ａの平面図である。
図３Ａないし図３Ｃを参照すれば、前記成長層１２０の露出された側面からグラフェン１４０を成長させる。すなわち、前記成長層１２０は、グルーブ１５０により、その側面が露出されているので、この成長層１２０の露出された側面のみでグラフェン１４０が成長する。かかるグラフェン１４０の成長は、例えば、化学気相蒸着(CVD: Chemical Vapor Deposition)により行われる。前記グラフェン１４０は、成長層１２０の側面から成長されるので、成長されるグラフェン１４０の幅Ｗは、成長層１２０の厚さと同一になる。これによって、前記グラフェン１４０は、例えば、約数ｎｍの幅を有する。そして、前記成長層１２０の厚さを調節すれば、所望の幅を有するグラフェン１４０が得られる。
以上のように、グルーブ１５０を通じて成長層１２０の側面を露出させ、この露出された成長層１２０の側面からグラフェン１４０を成長させれば、非常に狭い幅のグラフェン１４０を容易に大面積上に形成できる。一方、以上では、前記成長層１２０の二つの側面が露出され、この露出された二つの側面からグラフェン１４０が成長された場合が説明されたが、本実施形態では、これに限定されず、前記グルーブ１５０の形態を変化させることで、前記成長層１２０の一側面または三つ以上の側面が露出されてもよい。
本実施形態によって製作された図３Ａないし図３Ｃに示すグラフェン構造体を電極（図示せず）と接合することで、グラフェン素子として製作できる。一方、図３Ａないし図３Ｃに示すグラフェン構造体において、グラフェン１４０のみを分離して電極と接合することで、グラフェン素子を製作することもできる。
図４は、本発明の他の実施形態によるグラフェン構造体を示すものである。図４を参照すれば、基板２１０上に第１成長層２２１、第１保護層２３１、第２成長層２２２及び第２保護層２３２が順次に形成されている。そして、前記第１成長層２２１、第１保護層２３１、第２成長層２２２及び第２保護層２３２には、前記基板２１０の上面を露出させるグルーブ２５０が形成されている。これによって、前記グルーブ２５０を通じて、前記第１成長層２２１、第１保護層２３１、第２成長層２２２及び第２保護層２３２の側面も露出される。そして、露出された前記第１及び第２成長層２２１，２２２の側面には、それぞれ第１及び第２グラフェン２４１，２４２が形成されている。一方、図４では、二つの成長層２２１，２２２と、二つの保護層２３１，２３２とが基板２１０上に交互に積層されている場合が例示的に示しているが、本実施形態では、これに限定されず、三つ以上の成長層と、三つ以上の保護層とが基板２１０上に交互に積層されることも可能である。
図４に示すグラフェン構造体を製造する方法は、基板２１０上に複数個の成長層２２１，２２２と保護層２３１，２３２とが交互に積層されているという点のみを除ければ、前述した図１ないし図３Ｃに示すグラフェン構造体の製造方法と同一であるので、これについての詳細な説明は省略する。このように、本実施形態では、微細な幅を有する複数個のグラフェン２４１，２４２を水平だけでなく垂直にも配列できる。そして、このように立体的に配列された複数個のグラフェン２４１，２４２を有するグラフェン構造体に電極（図示せず）を接合することで、グラフェン素子を製作することも可能である。
以上のような実施形態によって、非常に幅の狭いグラフェンを容易に形成でき、また、このように形成された幅の狭いグラフェンは、電子素子、光素子、センサー、キャパシタ、またはエネルギー素子のような多様な素子に応用される。
図５ないし図７Ｄは、本発明の他の実施形態によるグラフェン素子の製造方法を説明するための図面である。
図５は、基板３１０上に成長層３２０と保護層３３０とが順次に形成された形態を示すものである。図５を参照すれば、まず、基板３１０上に成長層３２０を形成する。前記基板３１０としては、例えば、シリコン基板が使われるが、これに限定されない。前記成長層３２０は、基板３１０上に、例えば、金属またはＧｅなどを薄膜形態に蒸着することで形成される。ここで、前記金属は、例えば、Ｎｉ，Ｐｔ，Ｒｕ，Ｃｏ，Ｉｒ，Ｃｕのような遷移金属を含むが、これらに限定されるものではない。一方、前記成長層３２０がＧｅで形成された場合には、汚染されず、厚さが均一なグラフェンを成長させることができる。前記成長層３２０は、例えば、約数ｎｍの厚さを有する。かかる成長層３２０の厚さは、後述するように、第１グラフェンで形成されたチャネル３４３の幅を決定する。次いで、前記成長層３２０の上面に保護層３３０を形成する。前記保護層３３０は、成長層３２０の上面に、例えば、シリコン酸化物を蒸着することで形成される。
図６Ａは、第１、第２及び第３グルーブ３５１，３５２，３５３を形成した形態を示す斜視図である。そして、図６Ｂは、図６ＡのVIＢ−VIＢ´線に沿ってカットして示す断面図であり、図６Ｃは、図６ＡのVIＣ−VIＣ´線に沿ってカットして示す断面図である。図６Ｄは、図６Ａの平面図である。
図６Ａないし図６Ｄを参照すれば、前記保護層３３０及び成長層３２０に、基板３１０の上面を露出させる第１グルーブ３５１を形成し、前記保護層３３０には、前記成長層３２０の上面を露出させる第２及び第３グルーブ３５２，３５３を形成する。ここで、前記第２及び第３グルーブ３５２，３５３は、前記第１グルーブ３５１の両端に連結されている。前記第１グルーブ３５１により、前記保護層３３０及び成長層３２０の側面も露出され、前記第２及び第３グルーブ３５２，３５３を通じて、前記保護層３３０の側面が露出される。前記第１、第２及び第３グルーブ３５１，３５２，３５３は、前記保護層３３０をエッチングして、成長層３２０の上面を露出させ、前記露出された成長層３２０の上面の一部をエッチングして、基板３１０の上面を露出させることで形成される。しかし、これに限定されるものではなく、前記第１、第２及び第３グルーブ３５１，３５２，３５３は、多様なエッチング順序により形成されてもよい。
図７Ａは、チャネル３４３、第１及び第２電極３４１，３４２を形成した形態を示す斜視図である。そして、図７Ｂは、図７ＡのVIIＢ−VIIＢ´線に沿ってカットして示す断面図であり、図７Ｃは、図７ＡのVIIＣ−VIIＣ´線に沿ってカットして示す断面図である。図７Ｄは、図７Ａの平面図である。
図７Ａないし図７Ｄを参照すれば、前記第１、第２及び第３グルーブ３５１，３５２，３５３を通じて露出された前記成長層３２０の側面及び上面からグラフェンを成長させる。具体的に、前記第１グルーブ３５１を通じて、前記成長層３２０の側面が露出され、このように露出された成長層３２０の側面から、第１グラフェンを成長させる。これによって、前記第１グラフェンからなるチャネル３４３が形成される。かかるチャネル３４３は、成長層３２０の厚さに対応して、約数ｎｍの幅を有する。一方、前記成長層３２０の厚さを調節すれば、所望の幅を有するチャネル３４３を形成できる。
前記第２及び第３グルーブ３５２，３５３を通じて露出された前記成長層３２０の上面から、第２グラフェンを成長させる。これによって、前記第２グラフェンからなる第１及び第２電極３４１，３４２が形成される。前記第１グラフェンと第２グラフェンとをそれぞれ成長層３２０の側面及び上面から成長するので、前記第１グラフェンは、前記第２グラフェンに対して垂直に形成される。また、前記第１グラフェンと第２グラフェンとは、成長しつつ互いに電気的に連結される。これによって、前記第１及び第２電極３４１，３４２は、前記チャネル３４３と一体に形成される。前記第１及び第２グラフェンの成長は、例えば、化学気相蒸着（ＣＶＤ）により行われる。
以上のように、第１、第２及び第３グルーブ３５１，３５２，３５３により、前記成長層３２０の露出された側面及び上面から、それぞれ第１及び第２グラフェンを成長させることで、いずれもグラフェンからなるチャネル３４３、第１及び第２電極３４１，３４２を形成できる。これによって、第１及び第２電極３４１，３４２がチャネル３４３と一体に形成されたグラフェン素子を製作できる。したがって、金属からなる電極と、グラフェンからなるチャネルとを接合することで発生しうる接合不良問題が解決される。かかるグラフェン素子は、例えば、トランジスタとして使われる。
本実施形態によって製作された図７Ａないし図７Ｄに示すグラフェン素子において、基板３１０、成長層３２０及び保護層３３０を除去すれば、第１グラフェンからなるチャネル３４３と、第２グラフェンからなる第１及び第２電極３４１，３４２とで構成された電極一体型のグラフェン素子が製作される。しかし、用途によって、図７Ａないし図７Ｄに示すグラフェン素子がそのまま使われることも可能である。
一方、以上では、第１電極３４１と第２電極３４２との間に、二つのチャネル３４３が形成された場合が例示的に説明され、前記第１グルーブ３５１の形態を変形すれば、前記第１電極３４１と第２電極３４２との間に、一つのチャネルまたは三つ以上のチャネルを形成することも可能になる。
図８には、四つのチャネル４４３を有するグラフェン素子を例示的に示している。図８を参照すれば、第１電極３４１と第２電極３４２との間に、四つのチャネル３４３が互いに平行に形成されている。図８に示すグラフェン素子を製造する方法は、前述した図５ないし図７Ｄで説明されたグラフェン素子の製造方法と類似している。
具体的に、基板３１０上に成長層３２０と保護層３３０とを順次に形成した後、基板３１０を露出させる二つの第１グルーブ（図示せず）と、成長層３２０を露出させる第２及び第３グルーブ（図示せず）とを形成する。次いで、前記二つの第１グルーブを通じて露出された成長層３２０の側面から、第１グラフェンを成長させれば、四つのチャネル４４３が形成される。そして、前記第２及び第３グルーブを通じて露出された成長層３２０の上面から、第２グラフェンを成長させれば、第１及び第２電極３４１，３４２が形成される。ここで、前記第１及び第２電極３４１，３４２は、前記四つのチャネル４４３と一体に形成される。以上のように、第１グルーブ３５１の形態や個数を調節すれば、第１電極３４１と第２電極３４２との間に所望の個数のチャネル４４３を形成できる。
以上のように、第１電極３４１と第２電極３４２との間には、多様な個数のチャネル４４３が電極３４１，３４２と一体に形成されたグラフェン素子を製作できる。これによって、前記チャネル４４３を通じて流れる電流の量を増大させ、また、あらゆるチャネル４４３が第１及び第２電極３４１，３４２に一体に形成されるので、構造的に非常に安定したグラフェン素子を具現できる。
以上、本発明の実施形態が説明されたが、これは、例示的なものに過ぎず、当業者ならば、これから多様な変形及び均等な他の実施形態が可能であるという点を理解できるであろう。
本発明は、トランジスタ関連の技術分野に適用可能である。
１１０，２１０ 基板
１２０ 成長層
１３０ 保護層
１４０ グラフェン
１５０，２５０ グルーブ
２２１ 第１成長層
２２２ 第２成長層
２３１ 第１保護層
２３２ 第２保護層
２４１ 第１グラフェン
２４２ 第２グラフェン

Claims (22)

  1. 基板と、
    前記基板上に形成されるものであって、側面が露出された成長層と、
    前記成長層の側面に成長されたグラフェンと、
    前記成長層の上面を覆うように形成された保護層と、を備えることを特徴とするグラフェン構造体。
  2. 前記成長層は、金属またはＧｅを含むことを特徴とする請求項１に記載のグラフェン構造体。
  3. 前記グラフェンは、数ｎｍの幅を有することを特徴とする請求項１に記載のグラフェン構造体。
  4. 前記保護層上に交互に積層されるものであって、側面が露出された少なくとも一つの成長層及び保護層と、
    前記少なくとも一つの成長層の側面に成長された少なくとも一つのグラフェンと、をさらに備えることを特徴とする請求項１に記載のグラフェン構造体。
  5. 基板上に少なくとも一つの成長層及び保護層を交互に形成するステップと、
    前記少なくとも一つの保護層及び成長層の側面、及び前記基板の上面を露出させる所定の形態のグルーブを形成するステップと、
    前記グルーブを通じて露出された前記少なくとも一つの成長層の側面に少なくとも一つのグラフェンを形成するステップと、を含むことを特徴とするグラフェン構造体の製造方法。
  6. 前記成長層は、前記基板上に金属またはＧｅを蒸着することで形成されることを特徴とする請求項５に記載のグラフェン構造体の製造方法。
  7. 前記成長層は、数ｎｍの厚さを有することを特徴とする請求項５に記載のグラフェン構造体の製造方法。
  8. 前記保護層は、前記成長層上にシリコン酸化物を蒸着することで形成されることを特徴とする請求項５に記載のグラフェン構造体の製造方法。
  9. 前記グラフェンは、化学気相蒸着法（ＣＶＤ）により、前記成長層の露出された側面から成長されることで形成されることを特徴とする請求項５に記載のグラフェン構造体の製造方法。
  10. 成長層、該成長層の上に形成された保護層、及び前記成長層の側面に成長された第１グラフェンを含む少なくとも一つのチャネルと、
    前記少なくとも一つのチャネルの両端にそれぞれ連結されるものであって、第２グラフェンを含む第１及び第２電極と、を備えることを特徴とするグラフェン素子。
  11. 前記第１及び第２電極は、前記チャネルと一体に形成されることを特徴とする請求項１０に記載のグラフェン素子。
  12. 前記第１グラフェンは、前記第２グラフェンに対して垂直に形成されつつ、前記第２グラフェンと電気的に連結されることを特徴とする請求項１０に記載のグラフェン素子。
  13. 前記第１電極と第２電極との間には、複数個の前記チャネルが設けられ、前記チャネルは、水平及び／または垂直に配列されることを特徴とする請求項１０に記載のグラフェン素子。
  14. 前記少なくとも一つのチャネルそれぞれは、数ｎｍの幅を有することを特徴とする請求項１０に記載のグラフェン素子。
  15. 基板上に成長層及び保護層を順次に形成するステップと、
    前記成長層及び保護層の側面、及び前記基板の上面を露出させる少なくとも一つの第１グルーブと、前記保護層の側面、及び前記成長層の上面を露出させる第２及び第３グルーブと、を形成するステップと、
    前記第１グルーブを通じて露出された前記成長層の側面に少なくとも一つの第１グラフェンを成長させて、少なくとも一つのチャネルを形成するステップと、
    前記第２及び第３グルーブを通じて露出された前記成長層の上面に第２グラフェンを成長させて、第１及び第２電極を形成するステップと、を含むことを特徴とするグラフェン素子の製造方法。
  16. 前記第２及び第３グルーブは、前記少なくとも一つの第１グルーブの両端に連結されるように形成されることを特徴とする請求項１５に記載のグラフェン素子の製造方法。
  17. 前記第１及び第２電極は、前記少なくとも一つのチャネルと一体に形成されることを特徴とする請求項１６に記載のグラフェン素子の製造方法。
  18. 前記第１グラフェンは、前記第２グラフェンに対して垂直に形成されつつ、前記第２グラフェンと電気的に連結されることを特徴とする請求項１７に記載のグラフェン素子の製造方法。
  19. 前記成長層は、前記基板上に金属またはＧｅを蒸着することで形成されることを特徴とする請求項１５に記載のグラフェン構造体の製造方法。
  20. 前記成長層は、数ｎｍの厚さを有することを特徴とする請求項１５に記載のグラフェン構造体の製造方法。
  21. 前記保護層は、前記成長層上にシリコン酸化物を蒸着することで形成されることを特徴とする請求項１５に記載のグラフェン構造体の製造方法。
  22. 前記第１及び第２グラフェンは、化学気相蒸着法（ＣＶＤ）により、前記成長層の露出された側面及び上面から成長されることで形成されることを特徴とする請求項１５に記載のグラフェン構造体の製造方法。
JP2012140620A 2011-06-27 2012-06-22 グラフェン構造体及びその製造方法、並びにグラフェン素子及びその製造方法 Active JP6169328B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2011-0062482 2011-06-27
KR1020110062482A KR101878751B1 (ko) 2011-06-27 2011-06-27 그래핀 구조체 및 그 제조방법과, 그래핀 소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
JP2013012736A JP2013012736A (ja) 2013-01-17
JP6169328B2 true JP6169328B2 (ja) 2017-07-26

Family

ID=46727089

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012140620A Active JP6169328B2 (ja) 2011-06-27 2012-06-22 グラフェン構造体及びその製造方法、並びにグラフェン素子及びその製造方法

Country Status (5)

Country Link
US (2) US8927414B2 (ja)
EP (1) EP2540662B1 (ja)
JP (1) JP6169328B2 (ja)
KR (1) KR101878751B1 (ja)
CN (1) CN102856354B (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103972088B (zh) * 2013-01-28 2018-02-13 中国科学院微电子研究所 半导体器件制造方法
US9412556B2 (en) * 2013-10-31 2016-08-09 The Regents Of The University Of California Transmission electron microscope cells for use with liquid samples
CN103594378B (zh) * 2013-11-23 2016-08-17 中北大学 凹槽结构的悬空石墨烯沟道晶体管的制备方法
US9324804B2 (en) 2014-03-21 2016-04-26 Wisconsin Alumni Research Foundation Graphene-on-semiconductor substrates for analog electronics
JP6281383B2 (ja) * 2014-04-02 2018-02-21 株式会社デンソー 半導体素子
US9449787B2 (en) * 2014-08-07 2016-09-20 The Regents Of The University Of California Liquid flow cells having graphene on nitride for microscopy
JP2016058621A (ja) * 2014-09-11 2016-04-21 株式会社東芝 半導体装置
US9287359B1 (en) 2014-09-15 2016-03-15 Wisconsin Alumni Research Foundation Oriented bottom-up growth of armchair graphene nanoribbons on germanium
KR102455433B1 (ko) * 2015-07-03 2022-10-17 삼성전자주식회사 수직 정렬된 2차원 물질을 포함하는 소자 및 수직 정렬된 2차원 물질의 형성방법
US9761669B1 (en) 2016-07-18 2017-09-12 Wisconsin Alumni Research Foundation Seed-mediated growth of patterned graphene nanoribbon arrays
KR102422422B1 (ko) * 2017-06-01 2022-07-19 삼성전자주식회사 그래핀을 포함하는 반도체 소자 및 그 제조방법
US11618681B2 (en) 2021-06-28 2023-04-04 Wisconsin Alumni Research Foundation Graphene nanoribbons grown from aromatic molecular seeds
CN114062457A (zh) * 2021-11-15 2022-02-18 深圳市溢鑫科技研发有限公司 一种直立石墨烯电化学电极检测芯片及其制作方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7838809B2 (en) * 2007-02-17 2010-11-23 Ludwig Lester F Nanoelectronic differential amplifiers and related circuits having carbon nanotubes, graphene nanoribbons, or other related materials
US7732859B2 (en) * 2007-07-16 2010-06-08 International Business Machines Corporation Graphene-based transistor
JP5470610B2 (ja) * 2007-10-04 2014-04-16 国立大学法人福井大学 グラフェンシートの製造方法
JP2009094190A (ja) * 2007-10-05 2009-04-30 Fujitsu Ltd 半導体装置
JP2009182173A (ja) * 2008-01-31 2009-08-13 Fujitsu Ltd グラフェントランジスタ及び電子機器
US8467224B2 (en) * 2008-04-11 2013-06-18 Sandisk 3D Llc Damascene integration methods for graphitic films in three-dimensional memories and memories formed therefrom
US8133793B2 (en) * 2008-05-16 2012-03-13 Sandisk 3D Llc Carbon nano-film reversible resistance-switchable elements and methods of forming the same
US7993986B2 (en) * 2008-08-29 2011-08-09 Advanced Micro Devices, Inc. Sidewall graphene devices for 3-D electronics
KR20100055098A (ko) 2008-11-17 2010-05-26 천승현 대면적 그래핀 층을 포함하는 전자 장치 및 이의 제조방법
JP2011032156A (ja) 2009-07-06 2011-02-17 Kaneka Corp グラフェンまたは薄膜グラファイトの製造方法
JP5395542B2 (ja) * 2009-07-13 2014-01-22 株式会社東芝 半導体装置
KR101423037B1 (ko) 2009-07-14 2014-08-13 그래핀스퀘어 주식회사 그래핀 시트의 제조 방법, 그래핀 적층체, 변형 수용성 그래핀 시트의 제조 방법, 변형 수용성 그래핀 시트, 및 이를 이용하는 소자
US9362364B2 (en) * 2009-07-21 2016-06-07 Cornell University Transfer-free batch fabrication of single layer graphene devices
US8753468B2 (en) 2009-08-27 2014-06-17 The United States Of America, As Represented By The Secretary Of The Navy Method for the reduction of graphene film thickness and the removal and transfer of epitaxial graphene films from SiC substrates
US8105928B2 (en) * 2009-11-04 2012-01-31 International Business Machines Corporation Graphene based switching device having a tunable bandgap
JP5708493B2 (ja) * 2009-11-13 2015-04-30 富士通株式会社 半導体装置及びその製造方法
KR101758649B1 (ko) 2010-03-31 2017-07-18 삼성전자주식회사 게르마늄층을 이용한 그래핀 제조방법
KR101791938B1 (ko) * 2010-12-29 2017-11-02 삼성전자 주식회사 복수의 그래핀 채널층을 구비하는 그래핀 전자소자

Also Published As

Publication number Publication date
JP2013012736A (ja) 2013-01-17
EP2540662B1 (en) 2018-08-08
KR20130006943A (ko) 2013-01-18
CN102856354A (zh) 2013-01-02
US20120326115A1 (en) 2012-12-27
CN102856354B (zh) 2019-04-12
US9178020B2 (en) 2015-11-03
EP2540662A3 (en) 2013-06-12
EP2540662A2 (en) 2013-01-02
US8927414B2 (en) 2015-01-06
KR101878751B1 (ko) 2018-07-17
US20150144885A1 (en) 2015-05-28

Similar Documents

Publication Publication Date Title
JP6169328B2 (ja) グラフェン構造体及びその製造方法、並びにグラフェン素子及びその製造方法
JP5353009B2 (ja) 半導体装置の製造方法および半導体装置
US9214559B2 (en) Graphene-transferring member, graphene transferrer, method of transferring graphene, and methods of fabricating graphene device by using the same
JP5742335B2 (ja) 半導体装置
US8354323B2 (en) Doped graphene electronic materials
KR102216543B1 (ko) 그래핀-금속 접합 구조체 및 그 제조방법, 그래핀-금속 접합 구조체를 구비하는 반도체 소자
JP5783530B2 (ja) グラフェン配線構造
US20120168723A1 (en) Electronic devices including graphene and methods of forming the same
JP6268419B2 (ja) 電子装置及びその製造方法
JP2007243175A (ja) ナノワイヤーメモリ素子及びその製造方法
JP2011110694A (ja) グラフェンとナノ構造体との複合構造体及びその製造方法
KR20160003343A (ko) ＳｉＣ 핀들 또는 나노와이어 템플레이트들로부터 제조되는 그래핀 나노리본들 및 카본 나노튜브들
JP2012121786A (ja) グラフェン構造物及びその製造方法
JP4251268B2 (ja) 電子素子及びその製造方法
KR102037469B1 (ko) 그래핀 전자 소자 및 그 제조 방법
KR20110081683A (ko) 금속 나노입자를 이용하고 환원된 그래핀 산화물에 기반한 양쪽극 기억소자 및 이의 제조방법
TWI446384B (zh) 形成含石墨烯之開關之方法
JP5671896B2 (ja) 半導体装置及びその製造方法
KR20130061514A (ko) 그래핀과 폴리머의 복합체 및 그 제조방법
US8455981B2 (en) Doped graphene electronic materials
US8664641B2 (en) Nano device integrated on graphene and monocrystalline graphite
KR20120076297A (ko) 그래핀의 형성 방법 및 이를 이용한 전자 소자와 그 형성 방법
KR101768860B1 (ko) 그래핀과 강유전체 접합 구조를 이용한 거대자기저항 소자 및 그 제조방법
JP5772307B2 (ja) 電子装置およびその製造方法
KR20120042655A (ko) 대면적 그라핀 기판 및 그라핀 소자의 형성방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150414

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160621

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20160728

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20160728

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160905

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170306

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170620

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170628

R150 Certificate of patent or registration of utility model

Ref document number: 6169328

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250