KR102037469B1 - 그래핀 전자 소자 및 그 제조 방법 - Google Patents
그래핀 전자 소자 및 그 제조 방법 Download PDFInfo
- Publication number
- KR102037469B1 KR102037469B1 KR1020120000304A KR20120000304A KR102037469B1 KR 102037469 B1 KR102037469 B1 KR 102037469B1 KR 1020120000304 A KR1020120000304 A KR 1020120000304A KR 20120000304 A KR20120000304 A KR 20120000304A KR 102037469 B1 KR102037469 B1 KR 102037469B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- graphene
- metal compound
- substrate
- manufacturing
- Prior art date
Links
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 title claims abstract description 130
- 229910021389 graphene Inorganic materials 0.000 title claims abstract description 129
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 36
- 150000002736 metal compounds Chemical class 0.000 claims abstract description 70
- 239000000758 substrate Substances 0.000 claims abstract description 66
- 239000003054 catalyst Substances 0.000 claims abstract description 65
- 229910052751 metal Inorganic materials 0.000 claims abstract description 31
- 239000002184 metal Substances 0.000 claims abstract description 30
- 239000010410 layer Substances 0.000 claims description 283
- 239000010949 copper Substances 0.000 claims description 42
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 27
- 238000000034 method Methods 0.000 claims description 26
- 229910052717 sulfur Inorganic materials 0.000 claims description 18
- 229910052802 copper Inorganic materials 0.000 claims description 16
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 claims description 14
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 14
- 229910052759 nickel Inorganic materials 0.000 claims description 14
- 229910052760 oxygen Inorganic materials 0.000 claims description 14
- 239000001301 oxygen Substances 0.000 claims description 14
- 239000011593 sulfur Substances 0.000 claims description 14
- 239000002356 single layer Substances 0.000 claims description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 7
- 229910017052 cobalt Inorganic materials 0.000 claims description 7
- 239000010941 cobalt Substances 0.000 claims description 7
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 7
- 229910002451 CoOx Inorganic materials 0.000 claims description 4
- 150000001875 compounds Chemical class 0.000 abstract description 3
- 239000004065 semiconductor Substances 0.000 description 26
- 239000004020 conductor Substances 0.000 description 19
- 239000010409 thin film Substances 0.000 description 14
- 238000010438 heat treatment Methods 0.000 description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 239000012212 insulator Substances 0.000 description 5
- 150000004767 nitrides Chemical class 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 125000004432 carbon atom Chemical group C* 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000004299 exfoliation Methods 0.000 description 1
- 229910002804 graphite Inorganic materials 0.000 description 1
- 239000010439 graphite Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1606—Graphene
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7781—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with inverted single heterostructure, i.e. with active layer formed on top of wide bandgap layer, e.g. IHEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
그래핀 전자 소자의 제조 방법을 제시한다. 한 실시예에 따른 그래핀 전자 소자의 제조 방법은, 기판 위에 금속 화합물층을 형성하는 단계, 금속 화합물층의 금속 원소를 포함하는 촉매층을 형성하는 단계, 촉매층 위에 그래핀층을 성장시키는 단계, 그리고 촉매층을 금속 화합물층의 일부로 변환하는 단계를 포함한다.
Description
그래핀 전자 소자 및 그 제조 방법에 관한 것이다.
그래핀(graphene)은 탄소 원자들이 벌집 모양으로 2차원 상에 배열된 평면 구조를 뜻한다. 그래핀은 두께가 얇으면서도 열 및 전기 전도도가 뛰어나고 물리적, 화학적 안정성이 높아, 최근 들어 반도체 소자 등에 그래핀을 적용하려는 시도가 이루어지고 있다.
그래핀층은 여러 가지 방법으로 적층될 수 있는데, 면적이 좁은 경우 흑연 결정을 이용한 박리법 등의 방법도 가능하지만, 면적이 넓으면 촉매층을 이용해야 하며, 이에 따라 공정이 복잡해질 수 있다.
그래핀 전자 소자의 제조를 간단하게 하고자 한다.
한 실시예에 따른 그래핀 전자 소자의 제조 방법은, 기판 위에 금속 화합물층을 형성하는 단계, 상기 금속 화합물층의 금속 원소를 포함하는 촉매층을 형성하는 단계, 상기 촉매층 위에 그래핀층을 성장시키는 단계, 그리고 상기 촉매층을 상기 금속 화합물층의 일부로 변환하는 단계를 포함한다.
상기 금속 원소는 구리(Cu), 코발트(Co) 및 니켈(Ni) 중 적어도 하나를 포함할 수 있다.
상기 금속 화합물층은 산소 및 황 중 하나를 포함할 수 있다.
상기 금속 화합물층은 CuS, Cu2S, CuO, Cu2O, CoO, NiO 중 적어도 하나를 포함할 수 있으며, 상기 촉매층은 Cu, Co, Ni, CoOx (0 < x < 1) 중 적어도 하나를 포함할 수 있다.
상기 그래핀층은 단일층 그래핀 또는 복수층 그래핀을 포함할 수 있다.
상기 촉매층을 상기 금속 화합물층의 일부로 변환하는 단계는 상기 촉매층을 열처리하는 단계를 포함할 수 있으며, 상기 제조 방법은, 상기 그래핀층 위에 소스 및 드레인 전극을 형성하는 단계, 상기 그래핀층 위에 절연층을 형성하는 단계, 그리고 상기 절연층 위에 게이트 전극을 형성하는 단계를 더 포함할 수 있다.
다른 실시예에 따른 그래핀 전자 소자의 제조 방법은, 제1 기판 위에 제1 절연층을 형성하는 단계, 상기 희생 절연층 위에 금속 원소를 포함하는 촉매층을 형성하는 단계, 상기 촉매층 위에 그래핀층을 형성하여 상기 제1 기판, 상기 촉매층 및 상기 그래핀층을 포함하는 구조체를 형성하는 단계, 상기 그래핀층이 제2 기판과 가깝고 상기 제1 기판이 상기 제2 기판과 멀도록 상기 구조체를 제2 기판에 접착하는 단계, 상기 제1 절연층을 제거하여 상기 제1 기판을 상기 제2 기판으로부터 분리하는 단계, 그리고 상기 촉매층의 금속 원소를 다른 원소와 결합시켜 금속 화합물층을 형성하는 단계를 포함한다.
상기 금속 원소는 구리(Cu), 코발트(Co) 및 니켈(Ni) 중 적어도 하나를 포함할 수 있다.
상기 금속 화합물층은 산소 및 황 중 하나를 포함할 수 있다.
상기 금속 화합물층은 CuS, Cu2S, CuO, Cu2O, CoO, NiO 중 적어도 하나를 포함할 수 있으며, 상기 촉매층은 Cu, Co, Ni, CoOx (0 < x < 1) 중 적어도 하나를 포함할 수 있다.
상기 그래핀층은 단일층 그래핀 또는 복수층 그래핀을 포함할 수 있다.
상기 촉매층의 금속 원소를 다른 원소와 결합시켜 금속 화합물층을 형성하는 단계는 상기 촉매층을 열처리하는 단계를 포함할 수 있으며, 상기 제조 방법은 상기 금속 화합물층 및 상기 그래핀층 위에 각각 위치하는 제1 전극 및 제2 전극을 형성하는 단계를 더 포함할 수 있다.
상기 제조 방법은, 상기 구조체를 상기 제2 기판에 접착하기 전에, 상기 제2 기판에 제2 절연층을 형성하는 단계, 상기 제2 절연층 위에 제3 전극을 형성하는 단계, 그리고 상기 제3 전극 위에 제3 절연층을 형성하는 단계를 더 포함할 수 있으며, 상기 구조체를 상기 제2 기판에 접착하는 단계는 상기 그래핀층을 상기 제3 절연층과 접촉시키는 단계를 포함할 수 있다.
한 실시예에 따른 그래핀 전자 소자는, 기판, 상기 기판 위에 위치하는 금속 화합물층, 그리고 상기 기판 위에 위치하는 그래핀층을 포함하며, 상기 금속 화합물층의 금속 원소는 상기 그래핀층의 성장 촉매로 사용될 수 있는 것이다.
상기 금속 원소는 구리(Cu), 코발트(Co) 및 니켈(Ni) 중 적어도 하나를 포함할 수 있다.
상기 금속 화합물층은 산소 및 황 중 하나를 포함할 수 있다.
상기 금속 화합물층은 CuS, Cu2S, CuO, Cu2O, CoO, NiO 중 적어도 하나를 포함할 수 있다.
상기 그래핀층은 단일층 그래핀 또는 복수층 그래핀을 포함할 수 있다.
상기 금속 화합물층은 상기 기판과 상기 그래핀층 사이에 위치할 수 있으며, 상기 그래핀 전자 소자는, 상기 그래핀층 위에 위치하며 서로 떨어져 있는 제1 및 제2 전극, 상기 그래핀층 위에 위치하는 절연층, 그리고 상기 절연층 위에 위치하는 제3 전극을 더 포함할 수 있다.
상기 그래핀층은 상기 기판과 상기 금속 화합물층 사이에 위치할 수 있고, 상기 금속 화합물층은 상기 그래핀층의 일부를 노출할 수 있으며, 상기 그래핀 소자는, 상기 기판과 상기 그래핀층 사이에 위치하는 제1 절연층, 상기 제1 절연층과 상기 그래핀층 사이에 위치하는 제2 절연층, 상기 제1 절연층과 상기 제2 절연층 사이에 위치하는 제1 전극, 상기 금속 화합물층 위에 위치하는 제2 전극, 그리고 상기 그래핀층 위에 위치하며 상기 제2 전극 및 상기 금속 화합물층과 떨어져 있는 제3 전극을 더 포함할 수 있다.
이와 같이 본 실시예에 따르면 촉매층을 다른 원소와 결합시켜 반도체 또는 절연체의 특성을 가지게 하여 그래핀 전자 소자의 일부를 이루도록 할 수 있다.
도 1은 한 실시예에 따른 그래핀 전자 소자의 개략적인 단면도이다.
도 2는 도 1에 도시한 그래핀 전자 소자의 제조 방법을 설명하기 위한 개략적인 단면도이다.
도 3은 한 실시예에 따른 박막 트랜지스터의 개략적인 단면도이다.
도 4는 다른 실시예에 따른 그래핀 전자 소자의 개략적인 단면도이다.
도 5 내지 도 7은 도 4에 도시한 그래핀 전자 소자를 제조하는 과정을 설명하기 위한 개략적인 단면도이다.
도 8은 한 실시예에 따른 박막 다이오드의 개략적인 단면도이다.
도 9 내지 도 12는 도 8에 도시한 박막 다이오드를 제조하는 과정을 설명하기 위한 개략적인 단면도이다.
도 2는 도 1에 도시한 그래핀 전자 소자의 제조 방법을 설명하기 위한 개략적인 단면도이다.
도 3은 한 실시예에 따른 박막 트랜지스터의 개략적인 단면도이다.
도 4는 다른 실시예에 따른 그래핀 전자 소자의 개략적인 단면도이다.
도 5 내지 도 7은 도 4에 도시한 그래핀 전자 소자를 제조하는 과정을 설명하기 위한 개략적인 단면도이다.
도 8은 한 실시예에 따른 박막 다이오드의 개략적인 단면도이다.
도 9 내지 도 12는 도 8에 도시한 박막 다이오드를 제조하는 과정을 설명하기 위한 개략적인 단면도이다.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계 없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 도면 부호를 붙였다.
도 1 및 도 2를 참고하여 한 실시예에 따른 그래핀 전자 소자 및 그 제조 방법에 대하여 상세하게 설명한다.
도 1은 한 실시예에 따른 그래핀 전자 소자의 개략적인 단면도이고, 도 2는 도 1에 도시한 그래핀 전자 소자의 제조 방법을 설명하기 위한 개략적인 단면도이다.
도 1을 참고하면, 본 실시예에 따른 그래핀 전자 소자(100)는 기판(110) 및 그 위에 차례로 적층되어 있는 금속 화합물층(120) 및 그래핀층(130)을 포함한다.
기판(110)은 반도체 기판일 수 있으며, 예를 들어 규소(silicon)를 포함할 수 있다.
금속 화합물층(120)은 금속 원소 화합물을 포함한다. 금속 원소는 그래핀 성장의 촉매가 될 수 있는 것으로서 구리(Cu), 코발트(Co), 니켈(Ni) 등을 들 수 있다. 금속 원소와 결합하여 화합물을 이루는 원소로는 산소(O) 또는 황(S)을 예로 들 수 있다. 예를 들어, 금속 화합물층(120)은 CuS, Cu2S, CuO, Cu2O, CoO, NiO 중 적어도 하나를 포함할 수 있다. CuS, CuO, NiO의 경우 반도체의 특성을 나타낼 수 있고, Cu2S, Cu2O, CoO의 경우에는 절연체의 특성을 나타낼 수 있다.
그래핀층(130)은 단일층 그래핀(monolayer graphene) 또는 복수층 그래핀(multilayer graphene)일 수 있다. 그래핀층(130)은 경우에 따라 반도체의 특성을 보이기도 하고 도체의 특성을 보이기도 한다.
기판(110)과 금속 화합물층(120) 사이에는 예를 들어 절연층(도시하지 않음), 도전체층(도시하지 않음) 등이 위치할 수 있고, 이 경우 기판(110)과 이들 금속 화합물층(120) 사이에 있는 층들은 기판(110)의 일부로 언급할 수 있다.
본 실시예에 따른 그래핀 전자 소자(100)는 금속 화합물층(120) 및 그래핀층(130) 이외에도 절연층(도시하지 않음), 도체층(도시하지 않음), 반도체층(도시하지 않음) 등을 포함하여 다이오드나 트랜지스터를 이룰 수 있다.
도 1에 도시한 그래핀 전자 소자(100)를 제조하기 위해서는, 도 2를 참고하면, 먼저, 기판(110) 위에 금속 화합물층(120)을 적층한다. 금속 화합물층(120)의 적층 방법의 예로는 스퍼터링(sputtering)이나 증발법(evaporation)을 들 수 있다.
이어 금속 화합물층(120) 위에 금속 화합물층(120)에 포함된 금속을 포함하는 촉매층(125)을 적층한다. 촉매층(125)은 Cu, Co, Ni 및 CoOx (단, 0 < x < 1) 중에서 적어도 하나를 포함할 수 있다. 여기에서 CoOx는 x < 1인 경우 금속성이 강하여 그래핀층(130) 형성 시 촉매로서의 구실을 할 수 있다. 촉매층(125) 또한 스퍼터링 또는 증발법 등으로 적층될 수 있다.
금속 화합물층(120)에서 촉매층(125)까지의 조성이 적어도 부분적으로 연속일 수 있다. 예를 들어 금속 화합물층(120)의 가장 아래 부분에서 촉매층(125)의 가장 위 부분에 이르기까지 금속 원소와 결합된 다른 원소의 조성비가 점점 낮아질 수 있다. 가령 금속 화합물층(120)의 하단의 물질이 CuO이고 촉매층(125)의 상단의 물질이 Cu이라 하면, 그 사이의 물질은 CuOx일 (0 < x < 1)수 있으며, x는 아래에서 위로 갈수록 커질 수 있다.
이어 CVD(chemical vapor deposition) 등의 방법으로 촉매층(125) 위에 그래핀층(130)을 성장시켜 구조체(200)를 형성한다.
마지막으로 촉매층(125)을 금속 화합물층(120)의 일부로 변환시킨다. 이를 위해서는 구조체(200)를 열처리하는 방법 등을 사용할 수 있는데 경우에 따라 산소(O2)나 황(S) 분위기에서 열처리를 진행할 수 있다. 이러한 열처리 과정에서는 금속 화합물층(120)에 함유되어 있는 금속 외의 다른 원소, 예를 들어 산소나 황 등이 촉매층(125)으로 유입되어 촉매층(125)의 금속 원소와 결합할 수 있다. 산소나 황 분위기에서 열처리를 하는 경우에는 바깥의 산소나 황이 촉매층(125)으로 유입되어 촉매층(125)의 금속 원소와 결합할 수 있다.
이와 같이 본 실시예에서는 그래핀층(130)을 성장시키는 데 사용된 촉매층(125)을 다른 원소와 결합시켜 반도체 또는 절연체의 특성을 가지게 함으로써 그래핀 전자 소자의 일부를 이루도록 할 수 있다. 이와 같이 하면 촉매층(125)을 제거할 필요도 없을 뿐 아니라 금속 화합물층(120) 대신 다른 반도체층이나 절연층을 형성하는 단계를 생략할 수 있으므로 공정이 간편해진다.
도 3을 참고하여 한 실시예에 따른 박막 트랜지스터에 대하여 상세하게 설명한다.
도 3은 한 실시예에 따른 박막 트랜지스터의 개략적인 단면도이다.
도 3을 참고하면, 본 실시예에 따른 박막 트랜지스터(300)는 기판(310) 및 그 위에 위치하는 바닥 절연층(320), 반도체층(330), 소스 및 드레인 전극(340, 350), 게이트 절연층(360), 게이트 전극(370)을 포함한다.
기판(110)은 반도체 기판일 수 있으며, 예를 들어 규소를 포함할 수 있다.
바닥 절연층(320)은 기판(310) 위에 위치하며 Cu2S, Cu2O, CoO 중 적어도 하나를 포함할 수 있다.
반도체층(330)은 바닥 절연층(320) 위에 위치하며 단일층 그래핀일 수 있지만 복수층 그래핀일 수도 있다.
바닥 절연층(320)과 반도체층(330)은 각각 도 1에 도시한 금속 화합물층(120) 및 그래핀층(130)에 대응하며, 도 2를 참고하여 앞에서 설명한 방법으로 형성될 수 있다.
소스 및 드레인 전극(340, 350)은 반도체층(330) 위에 위치하며 서로 떨어져 있다. 소스 및 드레인 전극(340, 350)은 금속 등의 도전성 물질을 포함할 수 있다.
게이트 절연층(360)은 반도체층(330) 위, 소스 전극(340)과 드레인 전극(350)의 사이에 위치할 수 있으며, 산화물 또는 질화물을 포함할 수 있다.
게이트 전극(370)은 게이트 절연층(360) 위에 위치하며 소스 및 드레인 전극(340, 350)과 떨어져 있을 수 있다. 게이트 전극(370)은 금속 등의 도전성 물질을 포함할 수 있다.
도 3에서는 도 1의 그래핀층(130)을 반도체로 사용하고 금속 화합물층(120)을 절연체로 사용하는 예를 보여 주고 있으나, 이 두 층(120, 130)의 용도는 이에 한정되지 않는다.
예를 들어 그래핀층(130)을 도체로 사용하고 금속 화합물층(120)을 반도체로 사용할 수도 있다. 이 경우 금속 화합물층(120)은 CuS, CuO, NiO 중 어느 하나를 포함할 수 있다.
다음 도 4 내지 도 7을 참고하여 다른 실시예에 따른 그래핀 전자 소자 및 그 제조 방법에 대하여 상세하게 설명한다.
도 4는 다른 실시예에 따른 그래핀 전자 소자의 개략적인 단면도이고, 도 5 내지 도 7은 도 4에 도시한 그래핀 전자 소자를 제조하는 과정을 설명하기 위한 개략적인 단면도이다.
도 4를 참고하면, 본 실시예에 따른 그래핀 전자 소자(400)는 기판(410) 및 그 위에 차례로 적층되어 있는 그래핀층(430) 및 금속 화합물층(420)을 포함한다. 본 실시예의 그래핀 전자 소자(400)는 도 1에 도시한 그래핀 전자 소자(100)에서 금속 화합물층(120)과 그래핀층(130)의 위치를 서로 바꾼 것과 실질적으로 동일하므로 각 부분에 대한 상세한 설명은 생략한다.
기판(410)과 그래핀층(430) 사이에는 예를 들어 절연층(도시하지 않음), 도전체층(도시하지 않음) 등이 위치할 수 있고, 이 경우 기판(410)과 이들 금속 그래핀층(430) 사이에 있는 층들은 기판(410)의 일부로 언급할 수 있다.
도 4의 그래핀 전자 소자(400)를 제작하기 위해서는, 먼저, 도 5를 참고하면, 희생 기판(510), 예를 들어 규소 기판 위에 희생 절연층(520)을 적층한다. 희생 절연층(520)은 산화물 또는 질화물을 포함할 수 있으며, 그 예로는 SiO2, SiNx 등을 들 수 있다.
이어 희생 절연층(520) 위에 촉매층(530)을 적층한다. 촉매층(530)은 Cu, Co, Ni 및 CoOx (단, 0 < x < 1) 중에서 적어도 하나를 포함할 수 있다.
이어 촉매층(530) 위에 그래핀층(430)을 성장시켜 구조체(500)를 형성한다.
도 6을 참고하면, 이렇게 형성한 구조체(500)를 뒤집어서 기판(410) 위에 접착한다. 그래핀층(430)과 기판(410)은 예를 들어 기판(410) 위에 물을 매질로 이용하는 방법, 열압착을 이용한 방법 등으로 접착할 수 있다.
도 7을 참고하면, 습식 식각 등의 방법으로 희생 절연층(520)을 제거함으로써 희생 기판(510)을 분리한다. 그러면 촉매층(530)이 가장 위쪽에 위치하게 된다.
이어 촉매층(530)을 금속 화합물층(420)으로 변환한다. 이를 위해서는 열처리 등의 방법을 사용할 수 있는데 산소(O2)나 황(S) 분위기에서 열처리를 진행할 수 있다. 이러한 열처리 과정에서 산소나 황이 촉매층(530)으로 유입되어 촉매층(530)의 금속 원소와 결합할 수 있다.
예를 들어 촉매층(530)이 Cu인 경우, 산소 분위기에서 열처리를 진행하면 열처리 조건에 따라 CuO 또는 Cu2O가 형성될 수 있고, 황 분위기에서 열처리를 진행하면 CuS가 형성될 수 있다. 촉매층(530)이 Co 또는 CoOx인 경우 산소 분위기에서 열처리를 진행하면 CoO가 형성될 수 있으며, 촉매층(530)이 Ni인 경우 산소 분위기에서 열처리를 진행하면 NiO가 형성될 수 있다.
이와 같이 본 실시예에서는 그래핀층(430)을 성장시키는 데 사용된 촉매층(530)을 다른 원소와 결합시켜 반도체 또는 절연체의 특성을 가지게 함으로써 그래핀 전자 소자의 일부를 이루도록 할 수 있다.
도 8 내지 도 12를 참고하여 한 실시예에 따른 박막 다이오드 및 그 제조 방법에 대하여 상세하게 설명한다.
도 8은 한 실시예에 따른 박막 다이오드의 개략적인 단면도이고, 도 9 내지 도 12는 도 8에 도시한 박막 다이오드를 제조하는 과정을 설명하기 위한 개략적인 단면도이다.
도 8을 참고하면, 본 실시예에 따른 박막 다이오드(600)는 기판(610) 및 그 위에 위치하는 보조 절연층(620), 게이트 전극(630), 게이트 절연층(640), 도체층(650), 반도체층(660), 한 쌍의 주 전극(670, 680)을 포함한다.
기판(610)은 반도체 기판일 수 있으며, 예를 들어 규소를 포함할 수 있다. 보조 절연층(620)은 기판(610) 위에 위치하고, 산화물 또는 질화물을 포함할 수 있으며, 그 예로는 SiO2, SiNx 등을 들 수 있다. 게이트 전극(630)은 보조 절연층(620) 위에 위치하며, 금속 등의 도전성 물질을 포함할 수 있다. 게이트 절연층(640)은 보조 절연층(620) 및 게이트 전극(630) 위에 위치하고, 산화물 또는 질화물을 포함할 수 있으며, 그 예로는 SiO2, SiNx 등을 들 수 있다.
도체층(650)은 게이트 절연층(640) 위에 위치하며, 복수층 그래핀일 수 있지만 단일층 그래핀일 수도 있다. 반도체층(660)은 도체층(650) 위에 위치하고 대략 게이트 전극(630)과 정렬될 수 있으며, CuS, CuO, NiO 중 적어도 하나를 포함할 수 있다. 도체층(650) 및 반도체층(660)은 각각 도 4의 그래핀층(430) 및 금속 화합물층(420)에 대응한다.
한 쌍의 주 전극(670, 680)은 서로 떨어져 있는데, 둘 중 하나의 주 전극(670)은 반도체층(660) 위에 위치하며, 다른 하나의 주 전극(680)은 도체층(650) 위에 위치하며 반도체층(660)과도 떨어져 있다.
본 실시예에 따른 박막 다이오드(600)는 일반적인 다이오드와는 달리 한 쌍의 주 전극(670, 680) 외에도 게이트 전극(630)을 포함하는데, 게이트 전극(630)은 박막 다이오드(600)의 전류-전압 특성을 바꾸는 데 사용될 수 있다. 구체적으로는, 박막 다이오드(600)의 전류-전압 곡선(I-V curve)은 게이트 전극(630)에 인가된 전압의 크기에 따라 달라질 수 있다. 따라서 게이트 전극(630)에 인가된 전압의 크기를 조절함으로써 원하는 전류-전압 곡선을 얻을 수 있다.
게이트 전극(630) 및 게이트 절연층(640) 등은 생략할 수도 있다.
이와 같이 도 8의 실시예에서는 도 4의 그래핀층(430)을 도체로 사용하고, 금속 화합물층(420)을 반도체로 사용하고 있으나, 이 두 층(420, 430)의 용도는 이에 한정되지 않는다.
도 8의 박막 다이오드(600)를 제작하기 위해서는, 먼저, 도 9를 참고하면, 희생 기판(710), 예를 들어 규소 기판 위에 희생 절연층(720)을 적층한다. 희생 절연층(720)은 산화물 또는 질화물을 포함할 수 있으며, 그 예로는 SiO2, SiNx 등을 들 수 있다.
이어 희생 절연층(720) 위에 촉매층(730)을 적층한다. 촉매층(730)은 Cu, 및 Ni 중에서 적어도 하나를 포함할 수 있다.
이어 촉매층(730) 위에 그래핀층(650)[앞에서 구조를 설명할 때는 도체층이라고 하였으나 여기에서는 도체의 특성을 나타내기 전 단계이므로 그래핀층이라 함]재료의 을 성장시켜 구조체(700)를 형성한다.
도 10을 참고하면, 구조체(700)와는 별개로 기판(610) 위에 보조 절연층(620) 및 도전체층(도시하지 않음)을 연속하여 적층한다. 이어 도전체층을 패터닝하여 게이트 전극(630)을 형성한 다음, 게이트 절연층(640)을 적층한다.
도 11을 참고하면, 구조체(700)를 뒤집어서 게이트 절연층(640) 위에 접착한 다음, 희생 절연층(720)을 제거함으로써 희생 기판(710)을 분리한다. 그러면 촉매층(730)이 가장 위쪽에 위치하게 된다.
도 12를 참고하면, 열처리 등의 방법으로 촉매층(730)을 반도체 특성을 가지는 금속 화합물층(665)으로 변환한다. 금속 화합물층(665)은 CuS, CuO, NiO 중 적어도 하나를 포함할 수 있다.
도 8을 참고하면, 금속 화합물층(665)를 패터닝하여 반도체층(660)을 형성하고, 그 위에 도전체층(도시하지 않음)을 적층한 다음 이를 패터닝하여 한 쌍의 주 전극(670, 680)을 형성한다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리 범위는 이에 한정되는 것은 아니고 다음의 청구 범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리 범위에 속하는 것이다.
Claims (20)
- 기판 위에 금속 화합물층을 형성하는 단계,
상기 금속 화합물층의 금속 원소를 포함하는 촉매층을 형성하는 단계,
상기 촉매층 위에 그래핀층을 성장시키는 단계, 그리고
상기 촉매층을 상기 금속 화합물층의 일부로 변환하는 단계
를 포함하며,
상기 금속 화합물층은 황을 포함하는
그래핀 전자 소자의 제조 방법. - 제1항에서,
상기 금속 원소는 구리(Cu), 코발트(Co) 및 니켈(Ni) 중 적어도 하나를 포함하는 제조 방법. - 삭제
- 제2항에서,
상기 금속 화합물층은
i) CuS, Cu2S 중 적어도 하나를 포함하거나
ii) CuS, Cu2S 중 적어도 하나와 CuO, Cu2O, CoO, NiO 중 적어도 하나를 포함하며,
상기 촉매층은 Cu, Co, Ni, CoOx (0 < x < 1) 중 적어도 하나를 포함하는
제조 방법. - 제1항, 제2항 및 제4항 중 어느 한 항에서,
상기 그래핀층은 단일층 그래핀 또는 복수층 그래핀을 포함하는 제조 방법. - 제5항에서,
상기 촉매층을 상기 금속 화합물층의 일부로 변환하는 단계는 상기 촉매층을 열처리하는 단계를 포함하며,
상기 제조 방법은,
상기 그래핀층 위에 소스 및 드레인 전극을 형성하는 단계,
상기 그래핀층 위에 절연층을 형성하는 단계, 그리고
상기 절연층 위에 게이트 전극을 형성하는 단계
를 더 포함하는
제조 방법. - 제1 기판 위에 제1 절연층을 형성하는 단계,
상기 제1 절연층 위에 금속 원소를 포함하는 촉매층을 형성하는 단계,
상기 촉매층 위에 그래핀층을 형성하여 상기 제1 기판, 상기 촉매층 및 상기 그래핀층을 포함하는 구조체를 형성하는 단계,
상기 그래핀층이 제2 기판과 가깝고 상기 제1 기판이 상기 제2 기판과 멀도록 상기 구조체를 제2 기판에 접착하는 단계,
상기 제1 절연층을 제거하여 상기 제1 기판을 상기 제2 기판으로부터 분리하는 단계, 그리고
상기 촉매층의 금속 원소를 다른 원소와 결합시켜 금속 화합물층을 형성하는 단계
를 포함하는 그래핀 전자 소자의 제조 방법. - 제7항에서,
상기 금속 원소는 구리, 코발트 및 니켈 중 적어도 하나를 포함하는 제조 방법. - 제8항에서,
상기 금속 화합물층은 산소 및 황 중 하나를 포함하는 제조 방법. - 제9항에서,
상기 금속 화합물층은 CuS, Cu2S, CuO, Cu2O, CoO, NiO 중 적어도 하나를 포함하며,
상기 촉매층은 Cu, Co, Ni, CoOx (0 < x < 1) 중 적어도 하나를 포함하는
제조 방법. - 제7항 내지 제10항 중 어느 한 항에서,
상기 그래핀층은 단일층 그래핀 또는 복수층 그래핀을 포함하는 제조 방법. - 제11항에서,
상기 촉매층의 금속 원소를 다른 원소와 결합시켜 금속 화합물층을 형성하는 단계는 상기 촉매층을 열처리하는 단계를 포함하며,
상기 제조 방법은 상기 금속 화합물층 및 상기 그래핀층 위에 각각 위치하는 제1 전극 및 제2 전극을 형성하는 단계를 더 포함하는
제조 방법. - 제12항에서,
상기 제조 방법은,
상기 구조체를 상기 제2 기판에 접착하기 전에,
상기 제2 기판에 제2 절연층을 형성하는 단계,
상기 제2 절연층 위에 제3 전극을 형성하는 단계, 그리고
상기 제3 전극 위에 제3 절연층을 형성하는 단계
를 더 포함하고,
상기 구조체를 상기 제2 기판에 접착하는 단계는 상기 그래핀층을 상기 제3 절연층과 접촉시키는 단계를 포함하는
제조 방법. - 기판,
상기 기판 위에 위치하는 금속 화합물층, 그리고
상기 기판 위에 위치하는 그래핀층
을 포함하며,
상기 금속화합물층은 황을 포함하며,
상기 금속 화합물층의 금속 원소는 상기 그래핀층의 성장 촉매로 사용될 수 있는
그래핀 전자 소자. - 제14항에서,
상기 금속 원소는 구리, 코발트 및 니켈 중 적어도 하나를 포함하는 그래핀 전자 소자. - 삭제
- 제14항에서,
상기 금속 화합물층은
i) CuS, Cu2S 중 적어도 하나를 포함하거나
ii) CuS, Cu2S 중 적어도 하나와 CuO, Cu2O, CoO, NiO 중 적어도 하나를 포함하는
그래핀 전자 소자. - 제14항, 제15항 및 제17항 중 어느 한 항에서,
상기 그래핀층은 단일층 그래핀 또는 복수층 그래핀을 포함하는 그래핀 전자 소자. - 제18항에서,
상기 금속 화합물층은 상기 기판과 상기 그래핀층 사이에 위치하며,
상기 그래핀 전자 소자는,
상기 그래핀층 위에 위치하며 서로 떨어져 있는 제1 및 제2 전극,
상기 그래핀층 위에 위치하는 절연층, 그리고
상기 절연층 위에 위치하는 제3 전극
을 더 포함하는
그래핀 전자 소자. - 제18항에서,
상기 그래핀층은 상기 기판과 상기 금속 화합물층 사이에 위치하고,
상기 금속 화합물층은 상기 그래핀층의 일부를 노출하며,
상기 그래핀 전자 소자는,
상기 기판과 상기 그래핀층 사이에 위치하는 제1 절연층,
상기 제1 절연층과 상기 그래핀층 사이에 위치하는 제2 절연층,
상기 제1 절연층과 상기 제2 절연층 사이에 위치하는 제1 전극,
상기 금속 화합물층 위에 위치하는 제2 전극, 그리고
상기 그래핀층 위에 위치하며 상기 제2 전극 및 상기 금속 화합물층과 떨어져 있는 제3 전극
을 더 포함하는
그래핀 전자 소자.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120000304A KR102037469B1 (ko) | 2012-01-02 | 2012-01-02 | 그래핀 전자 소자 및 그 제조 방법 |
| US13/478,548 US10157989B2 (en) | 2012-01-02 | 2012-05-23 | Graphene electronic device and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120000304A KR102037469B1 (ko) | 2012-01-02 | 2012-01-02 | 그래핀 전자 소자 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20130079051A KR20130079051A (ko) | 2013-07-10 |
| KR102037469B1 true KR102037469B1 (ko) | 2019-10-28 |
Family
ID=48695124
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020120000304A KR102037469B1 (ko) | 2012-01-02 | 2012-01-02 | 그래핀 전자 소자 및 그 제조 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US10157989B2 (ko) |
| KR (1) | KR102037469B1 (ko) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101952363B1 (ko) * | 2012-04-03 | 2019-05-22 | 삼성전자주식회사 | 그래핀 반도체 소자 및 그 제조 방법, 그래핀 반도체 소자를 포함하는 유기 발광 표시 장치 및 기억 소자 |
| KR101919426B1 (ko) * | 2013-01-08 | 2018-11-19 | 삼성전자주식회사 | 그래핀 전자 소자 및 그 제조 방법 |
| WO2014118775A1 (en) | 2013-01-29 | 2014-08-07 | Bio-Rad Haifa Ltd | Detection assays employing magnetic nanoparticles |
| GB2517425A (en) * | 2013-08-19 | 2015-02-25 | Intelligent Energy Ltd | A fuel cell and its method of manufacture |
| JP2015050305A (ja) * | 2013-08-30 | 2015-03-16 | 株式会社東芝 | 半導体装置及びその製造方法 |
| KR102144478B1 (ko) | 2013-11-12 | 2020-08-14 | 삼성디스플레이 주식회사 | 터치 패널 및 터치 패널의 제조 방법 |
| CN107376921B (zh) * | 2017-09-01 | 2020-01-21 | 中国科学院上海硅酸盐研究所苏州研究院 | 一种废水深度处理用石墨烯-多孔氧化镍复合催化剂及其制备方法和应用 |
| CN109256282A (zh) * | 2018-08-03 | 2019-01-22 | 无锡泰科纳米新材料有限公司 | 一种导电型石墨烯片浆料的制备方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011021715A1 (ja) * | 2009-08-20 | 2011-02-24 | 日本電気株式会社 | 基板、基板の製造方法、半導体素子および半導体素子の製造方法 |
| US20110309336A1 (en) * | 2010-06-18 | 2011-12-22 | Samsung Electronics Co., Ltd. | Semiconducting graphene composition, and electrical device including the same |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008023399A1 (fr) * | 2006-08-21 | 2008-02-28 | Fujitsu Limited | NANOTUBES DE CARBONE SEMICONDUCTEURS DE TYPE n, PROCÉDÉ DE PRODUCTION DE CEUX-CI, ET PROCÉDÉ DE PRODUCTION DE DISPOSITIFS SEMICONDUCTEURS |
| US8168495B1 (en) * | 2006-12-29 | 2012-05-01 | Etamota Corporation | Carbon nanotube high frequency transistor technology |
| KR100923304B1 (ko) * | 2007-10-29 | 2009-10-23 | 삼성전자주식회사 | 그라펜 시트 및 그의 제조방법 |
| US7781061B2 (en) * | 2007-12-31 | 2010-08-24 | Alcatel-Lucent Usa Inc. | Devices with graphene layers |
| WO2009129194A2 (en) | 2008-04-14 | 2009-10-22 | Massachusetts Institute Of Technology | Large-area single- and few-layer graphene on arbitrary substrates |
| US8487296B2 (en) * | 2008-11-26 | 2013-07-16 | New Jersey Institute Of Technology | Graphene deposition and graphenated substrates |
| JP5395542B2 (ja) | 2009-07-13 | 2014-01-22 | 株式会社東芝 | 半導体装置 |
| KR101622304B1 (ko) | 2009-08-05 | 2016-05-19 | 삼성전자주식회사 | 그라펜 기재 및 그의 제조방법 |
| KR101736462B1 (ko) * | 2009-09-21 | 2017-05-16 | 한화테크윈 주식회사 | 그래핀의 제조 방법 |
| US8106383B2 (en) | 2009-11-13 | 2012-01-31 | International Business Machines Corporation | Self-aligned graphene transistor |
| KR101129930B1 (ko) | 2010-03-09 | 2012-03-27 | 주식회사 하이닉스반도체 | 반도체 소자 및 그의 형성 방법 |
| KR20120059853A (ko) * | 2010-12-01 | 2012-06-11 | 삼성전자주식회사 | 그래핀 기판 및 제조방법 |
| KR101813176B1 (ko) * | 2011-04-07 | 2017-12-29 | 삼성전자주식회사 | 그래핀 전자 소자 및 제조방법 |
-
2012
- 2012-01-02 KR KR1020120000304A patent/KR102037469B1/ko active IP Right Grant
- 2012-05-23 US US13/478,548 patent/US10157989B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011021715A1 (ja) * | 2009-08-20 | 2011-02-24 | 日本電気株式会社 | 基板、基板の製造方法、半導体素子および半導体素子の製造方法 |
| US20110309336A1 (en) * | 2010-06-18 | 2011-12-22 | Samsung Electronics Co., Ltd. | Semiconducting graphene composition, and electrical device including the same |
Also Published As
| Publication number | Publication date |
|---|---|
| US20130171781A1 (en) | 2013-07-04 |
| US10157989B2 (en) | 2018-12-18 |
| KR20130079051A (ko) | 2013-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102037469B1 (ko) | 그래핀 전자 소자 및 그 제조 방법 | |
| KR101919424B1 (ko) | 트랜지스터 및 그 제조방법 | |
| US9142635B2 (en) | Graphene electronic device and method of fabricating the same | |
| KR101878751B1 (ko) | 그래핀 구조체 및 그 제조방법과, 그래핀 소자 및 그 제조방법 | |
| KR101603771B1 (ko) | 2차원 시트 물질을 이용한 전자 소자 및 그 제조 방법 | |
| JP5167479B2 (ja) | グラフェン集積回路の製造方法 | |
| JP5109648B2 (ja) | 層状炭素構造体の製造方法および半導体装置の製造方法 | |
| US9312223B2 (en) | Method for fabricating a carbon nanotube interconnection structure | |
| CN102448879B (zh) | 石墨结构体、电子部件及电子部件的制造方法 | |
| CN105280594B (zh) | 石墨烯-金属接合结构、其制造方法和半导体器件 | |
| CN102931057B (zh) | 一种基于栅介质结构的石墨烯场效应器件及其制备方法 | |
| CN103548145B (zh) | 半导体装置以及半导体装置的制造方法 | |
| KR101919426B1 (ko) | 그래핀 전자 소자 및 그 제조 방법 | |
| KR20150059000A (ko) | 이차원 물질을 포함하는 인버터와 그 제조방법 및 인버터를 포함하는 논리소자 | |
| JP2006505119A (ja) | 電界効果トランジスタおよび該電界効果トランジスタの製造方法 | |
| KR20160120057A (ko) | 2차원 물질을 이용한 전자소자 및 그 제조 방법 | |
| JP2010177450A5 (ja) | 半導体装置 | |
| KR20170030969A (ko) | 나노구조체 형성방법과 이를 적용한 반도체소자의 제조방법 및 나노구조체를 포함하는 반도체소자 | |
| Gao et al. | Encapsulate-and-peel: fabricating carbon nanotube CMOS integrated circuits in a flexible ultra-thin plastic film | |
| KR102386840B1 (ko) | 금속과 그래핀층 사이에 절연층을 층간 삽입하는 방법 및 상기 방법을 이용한 반도체 소자 제조 방법 | |
| CN104979464A (zh) | 一种基于石墨烯异质结的柔性热电转换器件 | |
| US20210305378A1 (en) | Two-dimensional material-based wiring conductive layer contact structures, electronic devices including the same, and methods of manufacturing the electronic devices | |
| JP5656888B2 (ja) | グラフェントランジスタ | |
| KR20210029332A (ko) | 섬유형 박막 트랜지스터 및 그 제조 방법 | |
| JP2006049459A (ja) | カーボンナノチューブトランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| AMND | Amendment | ||
| E90F | Notification of reason for final refusal | ||
| AMND | Amendment | ||
| E90F | Notification of reason for final refusal | ||
| AMND | Amendment | ||
| X701 | Decision to grant (after re-examination) | ||
| GRNT | Written decision to grant |