KR101919424B1 - 트랜지스터 및 그 제조방법 - Google Patents
트랜지스터 및 그 제조방법 Download PDFInfo
- Publication number
- KR101919424B1 KR101919424B1 KR1020120080251A KR20120080251A KR101919424B1 KR 101919424 B1 KR101919424 B1 KR 101919424B1 KR 1020120080251 A KR1020120080251 A KR 1020120080251A KR 20120080251 A KR20120080251 A KR 20120080251A KR 101919424 B1 KR101919424 B1 KR 101919424B1
- Authority
- KR
- South Korea
- Prior art keywords
- graphene
- region
- layer
- gate
- insulating layer
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 24
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 471
- 229910021389 graphene Inorganic materials 0.000 claims abstract description 405
- VNWKTOKETHGBQD-UHFFFAOYSA-N methane Chemical compound C VNWKTOKETHGBQD-UHFFFAOYSA-N 0.000 claims abstract description 94
- 239000002106 nanomesh Substances 0.000 claims abstract description 13
- 239000002074 nanoribbon Substances 0.000 claims abstract description 12
- 239000010410 layer Substances 0.000 claims description 350
- 238000000034 method Methods 0.000 claims description 90
- 239000002356 single layer Substances 0.000 claims description 12
- 239000012212 insulator Substances 0.000 claims description 3
- 239000000463 material Substances 0.000 abstract description 69
- 238000009413 insulation Methods 0.000 abstract 1
- 239000000758 substrate Substances 0.000 description 73
- 230000007547 defect Effects 0.000 description 14
- 229910052751 metal Inorganic materials 0.000 description 13
- 239000002184 metal Substances 0.000 description 13
- 229910052731 fluorine Inorganic materials 0.000 description 9
- 239000011737 fluorine Substances 0.000 description 9
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 8
- 238000006243 chemical reaction Methods 0.000 description 7
- 238000005530 etching Methods 0.000 description 7
- 238000000059 patterning Methods 0.000 description 7
- 101150027645 SUB10 gene Proteins 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 101150018115 UL10 gene Proteins 0.000 description 6
- 239000003054 catalyst Substances 0.000 description 6
- 238000000151 deposition Methods 0.000 description 6
- 238000003682 fluorination reaction Methods 0.000 description 6
- 101150040331 gM gene Proteins 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 101150068034 UL30 gene Proteins 0.000 description 5
- 239000007789 gas Substances 0.000 description 5
- 229920000642 polymer Polymers 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 101150050388 UL20 gene Proteins 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 150000002736 metal compounds Chemical class 0.000 description 4
- 229910052763 palladium Inorganic materials 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 229910052697 platinum Inorganic materials 0.000 description 3
- 229910052707 ruthenium Inorganic materials 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 241001198066 Solanum aethiopicum Species 0.000 description 2
- 235000018650 Solanum gilo Nutrition 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 125000004432 carbon atom Chemical group C* 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 2
- 229910001092 metal group alloy Inorganic materials 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 230000000704 physical effect Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910052725 zinc Inorganic materials 0.000 description 2
- 230000002378 acidificating effect Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002105 nanoparticle Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000000197 pyrolysis Methods 0.000 description 1
- -1 that is Chemical compound 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
- 238000002207 thermal evaporation Methods 0.000 description 1
- 230000001131 transforming effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1606—Graphene
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
- H01L29/66037—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66045—Field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
트랜지스터 및 그 제조방법에 관해 개시되어 있다. 개시된 트랜지스터는 그래핀 및 그래핀으로부터 변환된 물질을 포함할 수 있다. 상기 트랜지스터는 그래핀을 포함하는 채널층 및 그래핀으로부터 변환된 물질을 포함하는 게이트절연층을 구비할 수 있다. 상기 그래핀으로부터 변환된 물질은 플루오르화 그래핀(fluorinated graphene)일 수 있다. 상기 채널층은 패턴화된 그래핀 영역(patterned graphene region)을 포함할 수 있다. 상기 패턴화된 그래핀 영역은 그래핀으로부터 변환된 영역에 의해 정의될 수 있다. 상기 패턴화된 그래핀 영역은 나노리본(nanoribbon) 또는 나노메쉬(nanomesh) 구조를 가질 수 있다. 상기 트랜지스터의 게이트는 그래핀을 포함할 수 있다.
Description
트랜지스터 및 그 제조방법, 보다 자세하게는 그래핀 트랜지스터(graphene transistor) 및 그 제조방법에 관한 것이다.
그래핀(graphene)은 탄소 원자들로 이루어진 육방정계(hexagonal) 단층 구조물로서, 구조적/화학적으로 안정하고, 전기적/물리적으로 우수한 특성을 나타낼 수 있다. 예를 들어, 그래핀은 실리콘(Si) 보다 100배 이상 빠른 전하 이동도(∼2×105㎠/Vs)를 갖고, 구리(Cu)보다 100배 이상 큰 전류 밀도(약 108A/㎠)를 갖는다. 이러한 그래핀은 기존 소자의 한계를 극복할 수 있는 차세대 소재로 주목받고 있다.
그래핀의 다양한 장점 때문에, 그래핀을 여러 전자 소자(ex, 트랜지스터)에 적용하려는 연구가 진행되고 있다. 그러나 그래핀 형성 공정상의 제약으로 인해, 그래핀을 적용한 전자 소자의 제조는 현실적으로 용이하지 않다. 또한, 그래핀과 다른 물질 사이의 계면에서 발생되는 결함(defect)은 이를 포함하는 전자 소자의 특성을 열화시키는 요인이 될 수 있다.
그래핀 및 그래핀으로부터 변환된 물질을 적용한 트랜지스터를 제공한다.
그래핀 채널층과 이와 접촉된 물질층(ex, 게이트절연층) 사이의 계면 결함(defect)을 방지할 수 있는 트랜지스터를 제공한다.
채널층, 게이트절연층 및 게이트가 그래핀이나 그래핀으로부터 변환된 물질로 구성된 트랜지스터를 제공한다.
상기 트랜지스터의 제조방법을 제공한다.
본 발명의 일 측면(aspect)에 따르면, 그래핀을 포함하는 채널층; 상기 채널층의 일면에 구비되고, 플루오르화 그래핀(fluorinated graphene)을 포함하는 게이트절연층; 상기 게이트절연층을 사이에 두고 상기 채널층과 대향하는 게이트; 및 상기 채널층의 제1 및 제2 영역에 각각 전기적으로 연결된 소오스 및 드레인;을 포함하는 트랜지스터가 제공된다.
상기 게이트는 그래핀을 포함할 수 있다.
상기 채널층은 나노스케일(nanoscale)로 패턴화된 그래핀 영역을 포함할 수 있다.
상기 채널층은 플루오르화 그래핀 영역(fluorinated graphene region) 및 비플루오르화 그래핀 영역(non-fluorinated graphene region)을 포함할 수 있고, 상기 비플루오르화 그래핀 영역은 상기 패턴화된 그래핀 영역에 대응될 수 있다.
상기 패턴화된 그래핀 영역은 그래핀 나노리본(graphene nanoribbon)(GNR) 영역을 포함할 수 있다.
상기 패턴화된 그래핀 영역은 그래핀 나노메쉬(graphene nanomesh)(GNM) 영역을 포함할 수 있다.
상기 채널층은 단층 그래핀(single layer graphene)일 수 있다.
상기 게이트절연층은 플루오르화 단층 그래핀(fluorinated single layer graphene)일 수 있다.
상기 게이트절연층은 상기 플루오르화 그래핀과 상기 게이트 사이에 구비된 절연층을 더 포함할 수 있다.
상기 채널층의 일부 상에 상기 게이트절연층이 구비될 수 있고, 상기 게이트절연층 일측의 상기 채널층 상에 상기 소오스가 구비될 수 있으며, 상기 게이트절연층 타측의 상기 채널층 상에 상기 드레인이 구비될 수 있다.
상기 채널층과 상기 소오스 사이에 제1 그래핀 영역이 더 구비될 수 있고, 상기 채널층과 상기 드레인 사이에 제2 그래핀 영역이 더 구비될 수 있다.
본 발명의 다른 측면에 따르면, 그래핀으로부터 화학적으로 변환된 영역 및 이 영역에 의해 정의된 패턴화된 그래핀 영역을 포함하는 채널층; 상기 채널층의 일면에 구비된 게이트절연층; 상기 게이트절연층을 사이에 두고 상기 채널층과 대향하는 게이트; 및 상기 채널층의 제1 및 제2 영역에 각각 전기적으로 연결된 소오스 및 드레인;을 포함하는 트랜지스터가 제공된다.
상기 그래핀으로부터 화학적으로 변환된 영역은 플루오르화 그래핀 영역(fluorinated graphene region)일 수 있다.
상기 패턴화된 그래핀 영역은 그래핀 나노리본(graphene nanoribbon)(GNR) 또는 그래핀 나노메쉬(graphene nanomesh)(GNM) 영역을 포함할 수 있다.
상기 게이트절연층은 플루오르화 그래핀(fluorinated graphene)을 포함할 수 있다.
상기 게이트는 그래핀을 포함할 수 있다.
본 발명의 다른 측면에 따르면, 채널층, 게이트절연층, 게이트, 소오스 및 드레인을 포함하는 트랜지스터에 있어서, 상기 채널층, 게이트절연층 및 게이트는 그래핀 및 그래핀으로부터 변환된 물질 중 적어도 하나를 포함하는 트랜지스터가 제공된다.
상기 게이트절연층은 플루오르화 그래핀(fluorinated graphene)을 포함할 수 있다.
상기 채널층은 그래핀을 포함할 수 있다.
상기 채널층은 플루오르화 그래핀 영역(fluorinated graphene region) 및 상기 플루오르화 그래핀 영역에 의해 정의된 패턴화된 그래핀 영역을 포함할 수 있다.
상기 게이트는 그래핀을 포함할 수 있다.
본 발명의 다른 측면에 따르면, 그래핀을 포함하는 채널층 및 플루오르화 그래핀(fluorinated graphene)을 포함하는 게이트절연층을 구비하는 다층 구조체를 형성하는 단계; 상기 게이트절연층을 사이에 두고 상기 채널층과 대향하는 게이트를 형성하는 단계; 및 상기 채널층의 제1 및 제2 영역에 각각 전기적으로 연결된 소오스 및 드레인을 형성하는 단계;를 포함하는 트랜지스터의 제조방법이 제공된다.
상기 다층 구조체를 형성하는 단계는 기판 상에 제1 및 제2 그래핀을 포함하는 다층 그래핀을 형성하는 단계; 및 상기 제2 그래핀의 적어도 일부를 플루오르화 그래핀(fluorinated graphene)으로 변환하는 단계;를 포함할 수 있다. 이 경우, 상기 트랜지스터의 제조방법은 상기 제2 그래핀 상에 개구부를 갖는 마스크 패턴을 형성하는 단계; 상기 개구부에 의해 노출된 상기 제2 그래핀 영역을 상기 플루오르화 그래핀으로 변환하는 단계; 및 상기 마스크 패턴과 그 아래의 제2 그래핀 영역을 제거하는 단계;를 포함할 수 있다.
상기 다층 구조체를 형성하는 단계는 기판 상에 제1 그래핀을 형성하는 단계; 및 다른 기판으로부터 플루오르화 그래핀(fluorinated graphene)을 상기 제1 그래핀 위로 전이(transfer)하는 단계;를 포함할 수 있다. 이 경우, 상기 트랜지스터의 제조방법은 상기 플루오르화 그래핀을 패터닝하는 단계를 더 포함할 수 있다.
상기 플루오르화 그래핀(fluorinated graphene)은 그래핀을 XeF2로 처리하여 형성할 수 있다.
상기 XeF2 처리는 상온에서 수행할 수 있다.
상기 플루오르화 그래핀(fluorinated graphene)은 그래핀으로부터 열적 플루오르화(thermal fluorination) 공정을 통해 형성할 수 있다.
상기 열적 플루오르화(thermal fluorination) 공정은 500∼600℃의 온도에서 불소 가스를 이용해서 수행할 수 있다.
상기 게이트는 그래핀을 포함할 수 있다.
상기 트랜지스터의 제조방법은 기판 상에 제1 및 제2 그래핀을 포함하는 다층 그래핀을 형성하는 단계; 상기 제2 그래핀의 일부를 플루오르화 그래핀(fluorinated graphene)으로 변환하는 단계; 상기 제2 그래핀 상에 제3 그래핀을 전이(transfer)하는 단계; 및 상기 제3 그래핀을 패터닝하여 상기 플루오르화 그래핀 상에 패터닝된 제3 그래핀을 형성하는 단계;를 포함할 수 있다. 여기서, 상기 채널층은 상기 제1 그래핀을 포함할 수 있고, 상기 게이트절연층은 상기 제2 그래핀에서 변환된 상기 플루오르화 그래핀을 포함할 수 있으며, 상기 게이트는 상기 패터닝된 제3 그래핀을 포함할 수 있다.
본 발명의 다른 측면에 따르면, 그래핀으로부터 화학적으로 변환된 영역에 의해 패턴화된 그래핀 영역이 정의된 채널층과 상기 채널층 상에 구비된 게이트절연층을 포함하는 다층 구조체를 마련하는 단계; 상기 게이트절연층을 사이에 두고 상기 채널층과 대향하는 게이트를 형성하는 단계; 및 상기 채널층의 제1 및 제2 영역에 각각 전기적으로 연결된 소오스 및 드레인을 형성하는 단계;를 포함하는 트랜지스터의 제조방법이 제공된다.
상기 그래핀으로부터 화학적으로 변환된 영역은 플루오르화 그래핀 영역(fluorinated graphene region)일 수 있다.
상기 패턴화된 그래핀 영역은 그래핀 나노리본(graphene nanoribbon)(GNR) 또는 그래핀 나노메쉬(graphene nanomesh)(GNM) 영역을 포함할 수 있다.
상기 게이트절연층은 플루오르화 그래핀(fluorinated graphene)을 포함할 수 있다.
상기 다층 구조체를 마련하는 단계는 제1 기판 상에 제1 및 제2 그래핀을 포함하는 다층 그래핀을 마련하는 단계; 상기 제2 그래핀의 일부 영역을 화학적으로 변환하여 상기 패턴화된 그래핀 영역을 정의하는 단계; 상기 패턴화된 그래핀 영역이 정의된 상기 제2 그래핀과 상기 제1 그래핀을 제2 기판으로 전이(transfer)하는 단계; 및 상기 패턴화된 그래핀 영역 상에 구비된 상기 제1 그래핀 영역을 화학적으로 변환하여 상기 게이트절연층을 형성하는 단계;를 포함할 수 있다.
상기 트랜지스터의 제조방법은 상기 게이트절연층을 형성하는 단계 후, 상기 게이트절연층 상에 제3 그래핀을 전이(transfer)하는 단계; 및 상기 제3 그래핀으로부터 게이트 영역을 형성하는 단계;를 더 포함할 수 있다.
상기 트랜지스터의 제조방법은 상기 게이트 영역을 형성하는 단계 후, 상기 게이트 영역 양측의 상기 제3 그래핀 영역을 제거하여 상기 제1 그래핀 영역을 노출시키는 단계; 및 상기 게이트 영역 양측에 노출된 상기 제1 그래핀 영역을 제거하여 상기 제2 그래핀 영역을 노출시키는 단계;를 더 포함할 수 있다.
상기 소오스 및 드레인은 상기 게이트 영역 양측에 노출된 상기 제2 그래핀 영역 상에 형성할 수 있다.
그래핀 및 그래핀으로부터 변환된 물질을 이용해서 고품질의 트랜지스터를 구현할 수 있다.
그래핀 채널층과 이와 접촉된 물질층(ex, 게이트절연층) 사이의 계면 결함을 방지 또는 최소화할 수 있는 트랜지스터를 구현할 수 있다.
채널층, 게이트절연층, 게이트 등 주요 구성요소들이 모두 그래핀이나 그래핀으로부터 변환된 물질로 구성된 트랜지스터를 구현할 수 있다.
극히 얇은 두께를 갖는 트랜지스터를 구현할 수 있다.
식각 공정 없이 화학적 변환 공정에 의해 패턴화된 그래핀 영역을 갖는 트랜지스터를 구현할 수 있다.
위와 같은 트랜지스터들의 제조공정은 대면적 기판에 용이하게 적용할 수 있어서, 생산성 향상 및 제조비용 절감에 유리할 수 있다.
도 1은 본 발명의 실시예에 따른 트랜지스터를 보여주는 단면도이다.
도 2a 및 도 2b는 그래핀(graphene)과 플루오르화 그래핀(fluorinated graphene)의 분자 구조를 단면적으로 보여주는 화학 구조도이다.
도 3은 본 발명의 다른 실시예에 따른 트랜지스터를 보여주는 단면도이다.
도 4는 본 발명의 다른 실시예에 따른 트랜지스터를 보여주는 단면도이다.
도 5는 도 4의 트랜지스터의 주요 구성요소의 평면 구조를 예시적으로 보여주는 평면도이다.
도 6은 도 5의 변형예를 보여주는 평면도이다.
도 7a 내지 도 7e는 본 발명의 실시예에 따른 트랜지스터의 제조방법을 보여주는 단면도이다.
도 8a 내지 도 8d는 본 발명의 다른 실시예에 따른 트랜지스터의 제조방법을 보여주는 단면도이다.
도 9a 내지 도 9e는 본 발명의 다른 실시예에 따른 트랜지스터의 제조방법을 보여주는 단면도이다.
도 10a 내지 도 10p는 본 발명의 다른 실시예에 따른 트랜지스터의 제조방법을 보여주는 단면도이다.
도 11은 본 발명의 다른 실시예에 따른 트랜지스터의 일부를 보여주는 단면도이다.
도 2a 및 도 2b는 그래핀(graphene)과 플루오르화 그래핀(fluorinated graphene)의 분자 구조를 단면적으로 보여주는 화학 구조도이다.
도 3은 본 발명의 다른 실시예에 따른 트랜지스터를 보여주는 단면도이다.
도 4는 본 발명의 다른 실시예에 따른 트랜지스터를 보여주는 단면도이다.
도 5는 도 4의 트랜지스터의 주요 구성요소의 평면 구조를 예시적으로 보여주는 평면도이다.
도 6은 도 5의 변형예를 보여주는 평면도이다.
도 7a 내지 도 7e는 본 발명의 실시예에 따른 트랜지스터의 제조방법을 보여주는 단면도이다.
도 8a 내지 도 8d는 본 발명의 다른 실시예에 따른 트랜지스터의 제조방법을 보여주는 단면도이다.
도 9a 내지 도 9e는 본 발명의 다른 실시예에 따른 트랜지스터의 제조방법을 보여주는 단면도이다.
도 10a 내지 도 10p는 본 발명의 다른 실시예에 따른 트랜지스터의 제조방법을 보여주는 단면도이다.
도 11은 본 발명의 다른 실시예에 따른 트랜지스터의 일부를 보여주는 단면도이다.
이하, 본 발명의 실시예에 따른 트랜지스터 및 그 제조방법을 첨부된 도면을 참조하여 상세하게 설명한다. 첨부된 도면에 도시된 층이나 영역들의 폭 및 두께는 명세서의 명확성을 위해 다소 과장되게 도시된 것이다. 상세한 설명 전체에 걸쳐 동일한 참조번호는 동일한 구성요소를 나타낸다.
도 1은 본 발명의 실시예에 따른 트랜지스터를 보여주는 단면도이다.
도 1을 참조하면, 기판(SUB10) 상에 그래핀(graphene)을 포함하는 채널층(C10)이 구비될 수 있다. 예컨대, 채널층(C10)은 단층 그래핀(single layer graphene), 즉, 하나의 그래핀 시트(graphene sheet)일 수 있다. 경우에 따라, 채널층(C10)은 수 층(예컨대, 10층 이내)의 그래핀이 적층된 구조를 가질 수도 있다. 기판(SUB10)과 채널층(C10) 사이에 소정의 하지층(UL10)이 구비될 수 있다. 예컨대, 기판(SUB10)이 실리콘 기판인 경우, 하지층(UL10)은 실리콘 산화물층일 수 있다. 그러나 기판(SUB10)과 하지층(UL10)의 물질은 다양하게 변화될 수 있다. 하지층(UL10)은 구비되지 않을 수도 있다.
채널층(C10) 상에 그래핀으로부터 화학적으로 변환된 물질(절연 물질)을 포함하는 게이트절연층(GI10)이 구비될 수 있다. 상기 그래핀으로부터 화학적으로 변환된 물질은 플루오르화 그래핀(fluorinated graphene)일 수 있다. 예컨대, 게이트절연층(GI10)은 플루오르화 단층 그래핀(fluorinated single layer graphene)일 수 있다. 그래핀을 플루오르, 즉, 플루오린(fluorine)으로 처리하면, 그래핀의 탄소 원자와 플루오르가 결합되면서, 플루오르화 그래핀(fluorinated graphene)이 형성될 수 있는데, 이 물질은 절연 특성을 가질 수 있다. 또한, 상기 플루오르화 그래핀(fluorinated graphene)은 절연성 폴리머와 유사한 특성을 가질 수 있다. 따라서, 상기 플루오르화 그래핀(fluorinated graphene)은 게이트절연층(GI10) 물질로 사용될 수 있다.
도 2a 및 도 2b는 그래핀과 플루오르화 그래핀의 분자 구조를 단면적으로 보여주는 화학 구조도이다. 플루오르화 그래핀은, 도 2a에 도시된 바와 같이, 그래핀의 윗면에서 탄소(C)와 플루오르(F)가 결합된 구조를 갖거나, 도 2b에 도시된 바와 같이, 그래핀의 윗면 및 아랫면 모두에서 탄소(C)와 플루오르(F)가 결합된 구조를 가질 수 있다. 도 2a 및 도 2b의 그래핀은 도 1의 채널층(C10)에 대응될 수 있고, 플루오르화 그래핀은 도 1의 게이트절연층(GI10)에 대응될 수 있다.
다시 도 1을 참조하면, 게이트절연층(GI10) 상에 게이트전극(G10)이 구비될 수 있다. 게이트전극(G10)은 게이트절연층(GI10)을 사이에 두고 채널층(C10)과 대향하도록 구비되었다고 할 수 있다. 채널층(C10)의 제1 영역에 전기적으로 접촉된 소오스전극(S10)이 구비될 수 있고, 채널층(C10)의 제2 영역에 전기적으로 접촉된 드레인전극(D10)이 구비될 수 있다. 게이트절연층(GI10)이 채널층(C10)의 중앙부 상에 구비된 경우, 게이트절연층(GI10) 양측의 채널층(C10) 상에 소오스전극(S10) 및 드레인전극(D10)이 구비될 수 있다. 게이트전극(G10), 소오스전극(S10) 및 드레인전극(D10)은 금속이나 금속화합물로 형성될 수 있다. 상기 금속은 그래핀과 오믹 콘택(ohmic contact)을 형성할 수 있는 물질, 예컨대, Au, Cu, Ni, Ti, Pt, Ru, Pd 등으로 구성된 그룹에서 선택된 적어도 하나를 포함할 수 있고, 단층 또는 다층 구조로 형성될 수 있다. 상기 다층 구조는, 예컨대, Ti/Au 및 Pd/Au 등일 수 있다. 상기 금속화합물은, 예컨대, 도전성 금속산화물 또는 금속합금일 수 있다. 게이트전극(G10)은 그래핀을 포함할 수도 있다. 그래핀은 우수한 도전 특성을 가질 수 있으므로, 그래핀을 게이트전극(G10) 물질로 적용할 수 있다. 소오스전극(S10) 및 드레인전극(D10) 중 적어도 하나도 그래핀을 포함하도록 구성될 수 있다. 소오스전극(S10) 및 드레인전극(D10)은 게이트전극(G10)과 동일한 물질로 형성되거나, 다른 물질로 형성될 수 있다.
본 실시예에서 채널층(C10) 및 게이트절연층(GI10)은 이중층 그래핀(double layer graphene)으로부터 형성된 것일 수 있다. 즉, 하부 그래핀과 상부 그래핀을 갖는 이중층 그래핀을 마련한 후, 상기 상부 그래핀을 플루오르화 그래핀(fluorinated graphene)으로 변환함으로써, 채널층(C10)과 게이트절연층(GI10)의 적층 구조를 형성할 수 있다. 이때, 상기 하부 그래핀은 채널층(C10)으로 사용될 수 있고, 상기 플루오르화된 상부 그래핀은 게이트절연층(GI10)으로 사용될 수 있다. 이와 같이, 본 발명의 실시예에서는 채널층(C10)과 동종의 물질(그래핀)로부터 변환된 물질(플루오르화 그래핀)을 게이트절연층(GI10) 물질로 사용하기 때문에, 채널층(C10)과 게이트절연층(GI10) 사이의 계면 결함이 방지 또는 최소화될 수 있다. 상기 이중층 그래핀을 마련하는 과정에서, 상하부 그래핀 사이에는 결함이 거의 발생하지 않을 수 있고, 상기 상부 그래핀을 선택적으로 절연성 물질(플루오르화 그래핀)로 변환시키는 과정에서도 결함은 거의 발생하지 않을 수 있다. 따라서, 본 발명의 실시예에 따르면, 채널층(C10)과 게이트절연층(GI10) 사이에 결함 발생이 방지 또는 최소화된 트랜지스터(그래핀 트랜지스터)를 구현할 수 있다. 이러한 트랜지스터는 개선된 성능 및 우수한 신뢰성을 가질 수 있다. 만약, 그래핀 채널층 상에 이종의 물질(예컨대, 산화물과 같은 일반적인 유전 물질)을 증착하는 방법으로 게이트절연층을 형성하면, 그래핀 채널층과 게이트절연층 사이에 많은 결함이 발생될 수 있고, 이로 인해 트랜지스터의 특성이 열화될 수 있다. 그러나 본 발명의 실시예에서는 이러한 이종 물질의 증착에 따른 결함 발생을 원천적으로 방지할 수 있다.
부가적으로, 경우에 따라서는, 게이트절연층(GI10)과 게이트전극(G10) 사이에 추가 절연층(미도시)을 더 구비시킬 수 있다. 그 일례가 도 11에 도시되어 있다. 도 11을 참조하면, 게이트절연층(GI10)과 게이트전극(G10) 사이에 추가 절연층(IL10)이 구비될 수 있다. 추가 절연층(IL10)은 '제2의 게이트절연층'일 수 있다. 따라서, 게이트절연층(GI10)과 추가 절연층(IL10)이 하나의 '게이트절연층'을 구성하는 것으로 볼 수 있다. 추가 절연층(IL10)을 구비시킬 경우, 채널층(C10)과 게이트전극(GI10) 사이의 절연 특성이 향상될 수 있다. 추가 절연층(IL10)은 게이트절연층(GI10)과 다른 물질로 형성될 수 있다. 예컨대, 추가 절연층(IL10)은 실리콘 산화물, 실리콘 질화물, 실리콘 질산화물, 알루미늄 산화물, 하프늄 산화물, 절연성 폴리머 등으로 형성될 수 있다. 일반적인 트랜지스터의 게이트절연층 물질로 사용되는 물질이면 어느 물질이든 추가 절연층(IL10) 물질로 적용될 수 있다. 또한, 추가 절연층(IL10)은 단층 또는 다층 구조를 가질 수 있고, 예컨대, 3∼50nm 정도의 두께를 가질 수 있다.
도 3은 본 발명의 다른 실시예에 따른 트랜지스터를 보여주는 단면도이다.
도 3을 참조하면, 기판(SUB20) 상에 하지층(UL20)이 구비될 수 있고, 하지층(UL20) 상에 채널층(C20)이 구비될 수 있다. 채널층(C20) 상에 게이트절연층(GI20)이 구비될 수 있다. 채널층(C20)은 그래핀을 포함할 수 있고, 게이트절연층(GI20)은 그래핀으로부터 화학적으로 변환된 물질을 포함할 수 있다. 상기 그래핀으로부터 화학적으로 변환된 물질은 플루오르화 그래핀(fluorinated graphene)일 수 있다. 게이트절연층(GI20)은 그래핀의 소정 영역을 플루오르화 그래핀으로 변환하여 형성한 것일 수 있다. 따라서, 게이트절연층(GI20) 양측에는 플루오르화 그래핀으로 변환되지 않은 미변환 영역(이하, 제1 및 제2 미변환 영역)(R1, R2)이 존재할 수 있다. 제1 및 제2 미변환 영역(R1, R2)은 플루오르화되지 않은 그래핀 영역일 수 있다. 즉, 제1 및 제2 미변환 영역(R1, R2)은 각각 제1 및 제2 그래핀 영역이라 할 수 있다. 기판(SUB20), 하지층(UL20), 채널층(C20) 및 게이트절연층(GI20)의 물질은 각각 도 1의 기판(SUB10), 하지층(UL10), 채널층(C10) 및 게이트절연층(GI10)과 동일하거나 유사할 수 있다.
게이트절연층(GI20) 상에 그래핀 게이트(G2)가 구비될 수 있다. 그래핀 게이트(G2)는 단층 그래핀을 패터닝하여 형성할 수 있다. 즉, 그래핀 게이트(G2)는 소정 모양으로 식각된(패터닝된) 단층 그래핀일 수 있다. 그러나 경우에 따라, 그래핀 게이트(G2)는 수 층의 그래핀이 적층된 구조를 가질 수도 있다.
그래핀 게이트(G2) 상에 게이트전극(G20)이 구비될 수 있다. 게이트전극(G20) 양측에 소오스전극(S20) 및 드레인전극(D20)이 구비될 수 있다. 소오스전극(S20) 및 드레인전극(D20)은 게이트절연층(GI20) 양측의 제1 및 제2 미변환 영역(즉, 제1 및 제2 그래핀 영역)(R1, R2) 상에 구비될 수 있다. 소오스전극(S20)은 제1 미변환 영역(R1)을 통해 채널층(C20)과 전기적으로 연결될 수 있고, 드레인전극(D20)은 제2 미변환 영역(R2)을 통해 채널층(C20)과 전기적으로 연결될 수 있다. 게이트전극(G20), 소오스전극(S20) 및 드레인전극(D20)의 물질은 각각 도 1의 게이트전극(G10), 소오스전극(S10) 및 드레인전극(D10)과 동일하거나 유사할 수 있다.
본 실시예에서는 그래핀 게이트(G2)를 '게이트전극'으로 여길 수 있고, 게이트전극(G20)을 게이트패드(gate pad)로 여길 수 있다. 또는 그래핀 게이트(G2)와 게이트전극(G20)이 하나의 '게이트전극'을 구성하는 것으로 볼 수도 있다. 그래핀 게이트(G2)를 사용하는 경우, 게이트전극(G20)은 사용하지 않을 수도 있다. 한편, 제1 및 제2 미변환 영역(즉, 제1 및 제2 그래핀 영역)(R1, R2)은 소오스/드레인 영역으로 여길 수 있다. 소오스전극(S20) 및 드레인전극(D20)은 각각 소오스패드 및 드레인패드로 여길 수 있다.
본 실시예에 따른 트랜지스터는 주요 구성요소들이 모두 그래핀이나 그래핀으로부터 변환된 물질(ex, 플루오르화 그래핀)로 이루어질 수 있다. 즉, 채널과 게이트절연체 및 게이트가 모두 그래핀이나 그래핀으로부터 변환된 물질로 구성될 수 있다. 이 경우, 극히 얇은 두께의 트랜지스터를 구현할 수 있다. 도 3에서 게이트전극(G20), 소오스전극(S20) 및 드레인전극(D20)의 두께를 제외하면, 트랜지스터의 두께는 세 층의 그래핀 두께에 대응될 수 있다. 채널층(C20), 게이트절연층(GI20), 그래핀 게이트(G2) 및 미변환 영역(그래핀 영역)(R1, R2) 만으로도 하나의 트랜지스터가 구성된 것으로 볼 수 있으므로, 이러한 트랜지스터는 극히 얇은 두께를 가질 수 있다.
필요에 따라서는, 게이트절연층(GI20)과 그래핀 게이트(G2) 사이에 추가 절연층(미도시)을 더 구비시킬 수 있다. 상기 추가 절연층은 '제2의 게이트절연층'일 수 있다. 상기 추가 절연층을 구비시킬 경우, 게이트절연층(GI20)과 그래핀 게이트(G2) 사이의 절연 특성이 향상될 수 있다. 상기 추가 절연층의 물질, 두께 등은 앞서 도 11을 참조하여 설명한 바와 동일하거나 유사할 수 있다.
도 1 및 도 3의 실시예에서 채널층(C10, C20)은 패턴화된 그래핀 영역(patterned graphene region)을 가질 수 있다. 상기 패턴화된 그래핀 영역은 나노스케일(nanoscale)로 패턴화된 영역일 수 있고, 예컨대, 나노리본(nanoribbon) 또는 나노메쉬(nanomesh) 구조 등을 가질 수 있다. 상기 패턴화된 그래핀 영역을 적용한 트랜지스터에 대해서는 도 4 내지 도 6을 참조하여 상세히 설명한다.
도 4는 본 발명의 다른 실시예에 따른 트랜지스터를 보여주는 단면도이다.
도 4를 참조하면, 기판(SUB30) 상에 하지층(UL30)이 구비될 수 있고, 하지층(UL30) 상에 채널층(C30)이 구비될 수 있다. 경우에 따라, 하지층(UL30)은 구비되지 않을 수도 있다. 즉, 하지층(UL30) 없이, 기판(SUB30) 상에 채널층(C30)이 직접 구비될 수도 있다. 채널층(C30)은 패턴화된 그래핀 영역(PG30)을 포함할 수 있다. 패턴화된 그래핀 영역(PG30)은 나노스케일(nanoscale)로 패턴화된 영역일 수 있다. 여기서, 패턴화된 그래핀 영역(PG30)이 나노스케일을 갖는다는 것은 패턴화된 그래핀 영역(PG30)의 패턴 폭 및/또는 패턴 사이의 간격이 수 nm 내지 수백 nm 정도라는 것을 의미할 수 있다. 패턴화된 그래핀 영역(PG30)은 그래핀으로부터 화학적으로 변환된 영역(이하, 변환 영역)(FG30)에 의해 정의될 수 있다. 다시 말해, 그래핀의 소정 영역을 화학적으로 변환하여 변환 영역(FG30)을 형성함으로써, 패턴화된 그래핀 영역(PG30)을 정의할 수 있다. 변환 영역(FG30)은, 예컨대, 플루오르화 그래핀 영역(fluorinated graphene region)일 수 있다. 패턴화된 그래핀 영역(PG30)은 비플루오르화 그래핀 영역(non-fluorinated graphene region)이라고 할 수 있다. 패턴화된 그래핀 영역(PG30)은, 예컨대, 나노리본(nanoribbon) 구조 또는 나노메쉬(nanomesh) 구조를 가질 수 있고, '채널 영역'으로 사용될 수 있다. 패턴화된 그래핀 영역(PG30)을 포함한 채널층(C30)의 평면 구조(즉, top view)는 추후에 도 5를 참조하여 보다 상세히 설명하도록 한다.
패턴화된 그래핀 영역(PG30) 상에 게이트절연층(GI30)이 구비될 수 있다. 게이트절연층(GI30)은 그래핀으로부터 화학적으로 변환된 물질(절연 물질)을 포함할 수 있다. 상기 그래핀으로부터 화학적으로 변환된 물질은 플루오르화 그래핀(fluorinated graphene)일 수 있다. 예컨대, 게이트절연층(GI30)은 플루오르화 단층 그래핀(fluorinated single layer graphene)일 수 있다. 그러나 경우에 따라서는, 플루오르화 그래핀(fluorinated graphene) 이외에 다른 물질을 게이트절연층(GI30) 물질로 적용할 수도 있다.
게이트절연층(GI30) 상에 그래핀 게이트(G3)가 구비될 수 있다. 그래핀 게이트(G3)는 도 3의 그래핀 게이트(G2)와 실질적으로 동일하거나 유사한 요소일 수 있다. 그래핀 게이트(G3) 상에 게이트전극(G30)이 구비될 수 있고, 게이트전극(G30) 양측의 채널층(C30) 상에 소오스전극(S30) 및 드레인전극(D30)이 구비될 수 있다. 게이트전극(G30), 소오스전극(S30) 및 드레인전극(D30)은 각각 도 2의 게이트전극(G20), 소오스전극(S20) 및 드레인전극(D20)과 실질적으로 동일하거나 유사한 요소일 수 있다. 경우에 따라서는, 그래핀 게이트(G3)만 사용하고, 게이트전극(G30)은 사용하지 않을 수 있다. 또는, 그래핀 게이트(G3)를 사용하지 않고, 게이트전극(G30)만 사용할 수도 있다.
경우에 따라서는, 게이트절연층(GI30)과 그래핀 게이트(G3) 사이에 추가 절연층(미도시)을 더 구비시킬 수 있다. 상기 추가 절연층은 '제2의 게이트절연층'일 수 있다. 상기 추가 절연층을 구비시킬 경우, 게이트절연층(GI30)과 그래핀 게이트(G3) 사이의 절연 특성이 향상될 수 있다. 상기 추가 절연층의 물질, 두께 등은 도 11을 참조하여 설명한 바와 동일하거나 유사할 수 있다.
도 5는 도 4의 트랜지스터의 주요 구성요소의 평면 구조를 예시적으로 보여주는 평면도이다. 도 5의 I-I'선에 따른 단면도가 도 4와 같을 수 있다. 편의상, 도 5에는 게이트절연층(GI30), 그래핀 게이트(G3) 및 게이트전극(G30)을 도시하지 않았다.
도 5를 참조하면, 채널층(C30)은 그래핀으로부터 화학적으로 변환된 영역(이하, 변환 영역)(FG30)에 의해 정의된 패턴화된 그래핀 영역(PG30)을 포함할 수 있다. 변환 영역(FG30)은 플루오르화 그래핀 영역(fluorinated graphene region)일 수 있다. 패턴화된 그래핀 영역(PG30)은 그래핀 나노리본(graphene nanoribbon)(GNR) 구조를 가질 수 있다. 상기 그래핀 나노리본(graphene nanoribbon)(GNR)은 줄무늬 패턴(stripe pattern)을 갖도록 패턴화된 그래핀 영역을 의미한다. 패턴화된 그래핀 영역(PG30)은 패턴화되지 않은 그래핀 시트(graphene sheet)와 비교해서 큰 밴드갭(bandgap)을 가질 수 있다. 패턴화된 그래핀 영역(PG30)의 패턴의 폭이 감소할수록, 밴드갭은 커질 수 있다. 따라서, 패턴화된 그래핀 영역(PG30)을 채널 영역으로 사용하는 본 실시예의 트랜지스터는 우수한 동작 특성을 나타낼 수 있다. 예컨대, 본 실시예에 따른 트랜지스터는 높은 온/오프 전류비(ON/OFF current ratio)를 가질 수 있다. 또한, 패턴화된 그래핀 영역(PG30)의 패턴 폭을 조절함으로써, 밴드갭을 조절할 수 있기 때문에, 트랜지스터의 특성 제어가 용이할 수 있다.
소오스전극(S30)은 패턴화된 그래핀 영역(PG30)의 일단에 연결되도록 구비될 수 있고, 드레인전극(D30)은 패턴화된 그래핀 영역(PG30)의 타단에 연결되도록 구비될 수 있다. 소오스전극(S30)과 드레인전극(D30) 사이의 패턴화된 그래핀 영역(PG30) 상에 게이트절연층(미도시, 도 4의 GI30) 및 그래핀 게이트(미도시, 도 4의 G3)가 구비될 수 있고, 그래핀 게이트(미도시, 도 4의 G3) 상에 게이트전극(미도시, 도 4의 G30)이 구비될 수 있다.
패턴화된 그래핀 영역(PG30)의 형태는 다양하게 변화될 수 있다. 예컨대, 패턴화된 그래핀 영역(PG30)은 나노메쉬(nanomesh) 구조를 가질 수 있다. 그 예가 도 6에 도시되어 있다.
도 6을 참조하면, 채널층(C30')은 그래핀으로부터 화학적으로 변환된 영역(예컨대, 플루오르화 그래핀 영역)(FG30')에 의해 정의된 패턴화된 그래핀 영역(PG30')을 포함할 수 있다. 패턴화된 그래핀 영역(PG30')은 그래핀 나노메쉬(graphene nanomesh)(GNM) 구조를 가질 수 있다. 상기 그래핀 나노메쉬(graphene nanomesh)(GNM)는 그물망(mesh) 형태로 패턴화된 그래핀 영역을 의미한다. 이와 같이 패턴화된 그래핀 영역(PG30')은 패턴화되지 않은 그래핀 시트(graphene sheet)에 비해 큰 밴드갭(bandgap)을 가질 수 있고, 이와 관련해서, 본 실시예의 트랜지스터는 우수한 동작 특성을 나타낼 수 있다. 도 6에서 Ⅱ-Ⅱ'선에 따른 단면도는 도 4와 유사할 수 있다.
도 4 내지 도 6을 참조하여 설명한 바와 같이, 본 발명의 실시예에서는 그래핀으로부터 화학적으로 변환된 영역(FG30, FG30')을 이용해서 패턴화된 그래핀 영역(PG30, PG30')을 정의할 수 있다. 즉, 그래핀의 소정 영역을 화학적으로 변환시킴으로써, 패턴화된 그래핀 영역(PG30, PG30')을 형성할 수 있다. 그래핀을 식각하여 패터닝하는 경우, 식각에 의해 그래핀이 손상될 수 있고, 다른 물질층들이 손상될 가능성도 있다. 그러나 본 발명의 실시예에서는 식각이 아닌 화학적 변환 방식으로 패턴화된 그래핀 영역(PG30, PG30')을 형성하기 때문에, 식각 공정에 따른 문제들을 원천적으로 방지할 수 있다.
도 7a 내지 도 7e는 본 발명의 실시예에 따른 트랜지스터의 제조방법을 보여주는 단면도이다.
도 7a를 참조하면, 기판(100) 상에 다층 그래핀(GG10)을 형성할 수 있다. 다층 그래핀(GG10)은 제1 그래핀(10) 및 제2 그래핀(20)을 포함할 수 있다. 즉, 다층 그래핀(GG10)은 이중층 그래핀(double layer graphene)일 수 있다. 다층 그래핀(GG10)은 다른 기판(미도시)에서 성장되어 기판(100)으로 전이(transfer)된 것일 수 있다.
상기 다른 기판(미도시) 상에 다층 그래핀(GG10)을 성장하는 방법에 대해 설명하면 다음과 같다. 그래핀은 금속 촉매층(미도시) 상에 성장될 수 있고, 통상 700∼1100℃ 정도의 온도에서 탄소를 포함하는 소오스가스(예컨대, CH4, C2H2, C2H4, CO 등)를 이용하는 CVD(chemical vapor deposition) 방법으로 성장될 수 있다. 상기 금속 촉매층은 상기 다른 기판 상에 구비된 층일 수 있고, 경우에 따라서는, 상기 금속 촉매층 자체를 상기 다른 기판으로 사용할 수 있다. 상기 금속 촉매층의 물질로는 Ni, Cu, Co, Pt, Ru 등을 사용할 수 있고, 이 물질들 중 적어도 두 개를 포함하는 다층막을 상기 금속 촉매층으로 사용할 수도 있다. 그래핀을 SiC 기판 상에 열분해(pyrolysis) 방법으로 성장시키는 경우, 상기 금속 촉매층을 사용하지 않고, 상기 SiC 기판 상에 직접 그래핀을 성장시킬 수 있다. 그래핀은 성장 조건에 따라 단일 그래핀(monolayer graphene), 이중층 그래핀(double layer graphene) 또는 수 층의 그래핀(few-layer graphene)으로 성장될 수 있다. 본 실시예에서는 두 층으로 성장된 그래핀(즉, double layer graphene)을 이용할 수 있다. 이와 같은 방법으로 소정의 다른 기판(미도시)에서 다층 그래핀(GG10)을 성장시킬 수 있고, 이를 기판(100)으로 전이할 수 있다. 다층 그래핀(GG10)을 전이하는 방법은 일반적인 그래핀 전이 방법으로 수행될 수 있으므로, 이에 대한 자세한 설명은 생략한다.
기판(100) 상에 하지층(110)이 구비되고, 그 위에 다층 그래핀(GG10)이 형성(전이)될 수 있다. 예컨대, 기판(100)이 실리콘 기판인 경우, 하지층(110)은 실리콘 산화물층일 수 있다. 그러나 기판(100)과 하지층(110)의 물질은 다양하게 변화될 수 있다. 경우에 따라, 하지층(110)은 구비되지 않을 수도 있다.
도 7b를 참조하면, 제2 그래핀(20) 상에 개구부(H10)를 갖는 마스크 패턴(150)을 형성할 수 있다. 마스크 패턴(150)은 금속 물질로 형성할 수 있다. 예컨대, 마스크 패턴(150)은 Al, Zn 등과 같이 산화가 잘되는 금속 물질로 형성할 수 있다. 마스크 패턴(150)을 형성하기 위한 상기 금속 물질의 증착은 스퍼터링(sputtering) 법으로 수행할 수 있다. 또한, 마스크 패턴(150)은 리프트-오프(lift-off) 공정으로 형성할 수 있다. 이러한 마스크 패턴(150)은 제2 그래핀(20)의 플루오르화(fluorination) 공정을 위한 마스크 역할을 할 뿐 아니라, 마스크 패턴(150) 아래의 제2 그래핀(20) 부분을 제거하는데에도 사용될 수 있다. 후자의 목적을 용이하게 달성하기 위해, 마스크 패턴(150)을 앞서 설명한 바와 같은 방법 및 물질로 형성할 수 있다. 이에 대해서는 추후에 보다 상세히 설명한다.
도 7c를 참조하면, 개구부(H10)에 의해 노출된 제2 그래핀(20) 영역을 플루오르화 그래핀(20a)으로 변화시킬 수 있다. 예컨대, 개구부(H10)에 의해 노출된 제2 그래핀(20) 영역을 XeF2로 처리하여 플루오르화 그래핀(20a)으로 변화시킬 수 있다. 상기 XeF2 처리는 상온 또는 상온과 유사한 온도에서 수행할 수 있다. 다시 말해, 개구부(H10)의 제2 그래핀(20) 영역을 상온 또는 상온과 유사한 온도에서 XeF2 가스에 노출시킴으로써, 노출된 제2 그래핀(20) 영역을 플루오르화 그래핀(20a)으로 변환할 수 있다. 이때, 개구부(H10) 아래의 제1 그래핀(10) 부분은 제2 그래핀(20)으로 가려져 있기 때문에, 플루오르화되지 않고 그래핀 고유의 물성/특성을 유지할 수 있다. 따라서, 두 개의 그래핀(10, 20) 중에서 상부 그래핀(즉, 제2 그래핀(20))의 노출 영역만 선택적으로 플루오르화될 수 있다. 플루오르화 그래핀(20a)을 형성하는 방법, 즉, 개구부(H10)에 의해 노출된 제2 그래핀(20) 영역을 플루오르화 그래핀(20a)으로 변환하는 방법은 전술한 바에 한정되지 않고, 다양하게 변화될 수 있다. 예컨대, 플루오르화 그래핀(20a)은 열적 플루오르화(thermal fluorination) 공정을 통해 형성될 수도 있다. 상기 열적 플루오르화(thermal fluorination) 공정은 500∼600℃ 정도의 온도에서 불소(F2) 가스를 이용해서 수행할 수 있다. 즉, 개구부(H10)의 제2 그래핀(20) 영역을 500∼600℃ 정도의 온도에서 불소(F2) 가스에 노출시킴으로써, 이 영역을 플루오르화 그래핀(20a)으로 변화시킬 수 있다. 그 밖에도 다양한 방법으로 개구부(H10)의 제2 그래핀(20) 영역을 플루오르화 그래핀(20a)으로 변화시킬 수 있다. 위와 같은 방법으로 그래핀으로부터 변환된 플루오르화 그래핀(20a)은 절연 특성을 갖기 때문에, 게이트절연층으로 사용될 수 있다. 이하에서는, 플루오르화 그래핀(20a)을 '게이트절연층'이라 한다. 게이트절연층(20a) 아래의 제1 그래핀(10)은 채널층으로 사용될 수 있다.
다음으로, 마스크 패턴(150) 및 그 아래의 제2 그래핀(20) 부분을 제거할 수 있다. 마스크 패턴(150)은 소정의 식각액(예컨대, 산성 에천트)을 이용한 습식 식각 방법으로 제거할 수 있는데, 마스크 패턴(150)이 제거되면서 그 아래의 제2 그래핀(20) 부분도 함께 제거될 수 있다. 그 결과, 도 7d와 같은 구조가 얻어질 수 있다.
마스크 패턴(150) 및 그 아래의 제2 그래핀(20) 부분을 제거하는 공정에 대해 보다 자세히 설명하면 다음과 같다. 도 7b의 단계에서 소정의 조건으로 마스크 패턴(150)을 형성하면, 마스크 패턴(150)과 제2 그래핀(20)의 결합력(접착력)이 강해지기 때문에, 이후 마스크 패턴(150)을 제거하는 단계에서 마스크 패턴(150)과 그 아래의 제2 그래핀(20) 부분이 함께 제거될 수 있다. 즉, 마스크 패턴(150)을 스퍼터링 법을 이용해서 소정의 금속막으로 형성하면, 스퍼터링 과정에서 제2 그래핀(20)에 결함이 발생할 수 있고, 이러한 결함에 산소가 결합되어 상기 금속막의 일부가 산화되고, 결과적으로 제2 그래핀(20)과 상기 금속막(즉, 마스크 패턴(150))의 결합력(접착력)이 증가할 수 있다. 따라서, 마스크 패턴(150)을 제거하는 단계에서, 마스크 패턴(150)과 접촉된 제2 그래핀(20)이 용이하게 제거될 수 있다. 위와 같은 이유로, 마스크 패턴(150)은 Al, Zn 등과 같이 산화가 잘되는 금속을 이용해서 스퍼터링 법으로 형성하는 것이 바람직할 수 있다. 한편, 도 7b의 단계에서 마스크 패턴(150)을 형성할 때, 개구부(H10)에 대응하는 제2 그래핀(20) 영역은 감광막(미도시)으로 가려져 있을 수 있으므로, 이 부분에서는 제2 그래핀(20) 영역이 스퍼터링에 의해 손상되지 않을 수 있다. 그리고 마스크 패턴(150) 및 그 아래의 제2 그래핀(20) 부분을 제거할 때, 제1 그래핀(10)과 제2 그래핀(20) 사이의 결합력(접착력)은 상대적으로 약하기 때문에, 제1 그래핀(10)은 제거되거나 손상되지 않고 보존될 수 있다. 이상에서 설명한 마스크 패턴(150)의 형성방법 및 마스크 패턴(150)을 이용한 제2 그래핀(20)의 제거방법은 예시적인 것이고, 이 방법은 다양하게 변화될 수 있다.
도 7e를 참조하면, 게이트절연층(20a) 상에 게이트전극(300)을 형성할 수 있다. 게이트전극(300) 양측의 제1 그래핀(10)(즉, 채널층) 상에 소오스전극(400A) 및 드레인전극(400B)을 형성할 수 있다. 게이트전극(300)과 소오스전극(400A) 및 드레인전극(400B)을 동시에 형성할 수 있지만, 그렇지 않을 수도 있다. 후자의 경우, 게이트전극(300)을 먼저 형성한 후, 소오스/드레인전극(400A, 400B)을 형성하거나, 그 반대일 수 있다. 게이트전극(300), 소오스전극(400A) 및 드레인전극(400B)은 금속이나 금속화합물로 형성할 수 있다. 상기 금속은 그래핀과 오믹 콘택(ohmic contact)을 형성할 수 있는 물질, 예컨대, Au, Cu, Ni, Ti, Pt, Ru, Pd 등으로 구성된 그룹에서 선택된 적어도 하나를 포함할 수 있고, 단층 또는 다층 구조로 형성될 수 있다. 상기 다층 구조는, 예컨대, Ti/Au 및 Pd/Au 등일 수 있다. 상기 금속화합물은, 예컨대, 도전성 금속산화물 또는 금속합금일 수 있다. 게이트전극(300)은 그래핀을 포함할 수도 있다. 소오스전극(400A) 및 드레인전극(400B) 중 적어도 하나도 그래핀을 포함할 수 있다. 소오스전극(400A) 및 드레인전극(400B)은 게이트전극(300)과 동일한 물질로 형성하거나, 다른 물질로 형성할 수 있다.
제1 그래핀(10)은 플라즈마에 약하기 때문에, 게이트전극(300)과 소오스전극(400A) 및 드레인전극(400B)을 형성할 때, 플라즈마를 사용하지 않는 증착 방법, 예컨대, 증발(evaporation) 법이 사용될 수 있다. 또한, 게이트전극(300)과 소오스전극(400A) 및 드레인전극(400B)을 형성하기 위한 패터닝 공정에서도 플라즈마를 사용하지 않는 방법, 예컨대, 습식 식각(wet etch) 또는 리프트-오프(lift-off) 공정 등이 사용될 수 있다.
부가해서, 본 발명의 실시예에서 게이트절연층(20a)과 게이트전극(300) 사이에 추가 절연층(미도시)을 더 형성할 수 있다. 상기 추가 절연층은 '제2의 게이트절연층'일 수 있다. 상기 추가 절연층을 형성할 경우, 게이트전극(300)과 제1 그래핀(10)(즉, 채널층) 사이의 절연 특성이 향상될 수 있다. 소오스전극(400A) 및 드레인전극(400B)을 형성한 후, 게이트절연층(20a)과 소오스전극(400A) 및 드레인전극(400B)을 덮는 상기 추가 절연층을 형성한 다음, 상기 추가 절연층 상에 게이트전극(300)을 형성할 수 있다. 상기 추가 절연층은 실리콘 산화물, 실리콘 질화물, 실리콘 질산화물, 알루미늄 산화물, 하프늄 산화물, 절연성 폴리머 등으로 형성할 수 있고, 단층 또는 다층 구조로 형성할 수 있으며, 예컨대, 3∼50nm 정도의 두께를 가질 수 있다. 일반적인 트랜지스터의 게이트절연층 물질로 사용되는 물질이면 어느 물질이든 상기 추가 절연층 물질로 적용될 수 있다. 상기 추가 절연층의 형성시, 그래핀(즉, 제1 그래핀(10))에 손상을 줄 수 있는 플라즈마를 사용하지 않는 공정, 예컨대, 열 ALD(thermal atomic layer deposition), 열 CVD(thermal chemical vapor deposition), 증발(evaporation) 법 등을 이용할 수 있다. 상기 추가 절연층의 형성 온도는, 예컨대, 100∼400℃ 정도일 수 있다.
본 실시예에서 채널층(10)(즉, 제1 그래핀) 및 게이트절연층(20a)은 이중층 그래핀(double layer graphene)으로부터 형성될 수 있다. 즉, 제1 그래핀(10)과 제2 그래핀(20)을 갖는 이중층 그래핀(즉, 다층 그래핀(GG10))을 마련한 후(도 7a), 제2 그래핀(20)의 일부를 플루오르화 그래핀(fluorinated graphene)(20a)으로 변환함으로써(도 7c), 채널층(10)과 게이트절연층(20a)의 적층 구조를 형성할 수 있다.
이와 같이, 본 발명의 실시예에서는 채널층(10)과 동종의 물질(그래핀)로부터 변환된 물질(플루오르화 그래핀)을 게이트절연층(20a)으로 사용하기 때문에, 채널층(10)과 게이트절연층(20a) 사이의 계면 결함이 방지 또는 최소화될 수 있다. 따라서, 본 발명의 실시예에 따르면, 채널층(10)과 게이트절연층(20a) 사이에 결함 발생이 방지 또는 최소화된 트랜지스터(그래핀 트랜지스터)를 구현할 수 있다. 이러한 트랜지스터는 개선된 성능 및 우수한 신뢰성을 가질 수 있다. 만약, 그래핀 채널층 상에 이종의 물질(예컨대, 산화물과 같은 일반적인 유전 물질)을 증착하는 방법으로 게이트절연층을 형성하면, 그래핀 채널층과 게이트절연층 사이에 많은 결함이 발생될 수 있고, 이로 인해 트랜지스터의 특성이 열화될 수 있다. 그러나 본 발명의 실시예에서는 이러한 이종 물질의 증착에 따른 결함 발생을 원천적으로 방지할 수 있다.
도 7d와 같은 구조를 형성하는 방법은 달라질 수 있다. 그 일례가 도 8a 내지 도 8d에 도시되어 있다. 이하에서는, 도 8a 내지 도 8d를 참조하여 본 발명의 다른 실시예에 따른 트랜지스터의 제조방법을 설명한다.
도 8a를 참조하면, 기판(이하, 제1 기판)(100) 상에 제1 그래핀(10)을 형성할 수 있다. 제1 그래핀(10)은 다른 기판(미도시)에서 성장되어, 제1 기판(100)으로 전이된 것일 수 있다. 제1 기판(100)과 제1 그래핀(10) 사이에는 하지층(이하, 제1 하지층)(110)이 구비될 수 있다.
다음, 제2 기판(200)에 구비된 플루오르화 그래핀(20A)을 제1 그래핀(10) 위에 전이시킬 수 있다. 플루오르화 그래핀(20A)은 제2 기판(200)에 구비된 그래핀을 플루오르화 공정을 통해 변환하여 형성한 것일 수 있다. 혹는, 또 다른 기판(미도시)에서 플루오르화 그래핀(20A)을 형성한 후, 이를 제2 기판(200)에 부착한 것일 수도 있다. 제2 기판(200)은 핸들링 기판(handling substrate)일 수 있고, 플렉서블(flexible)한 특성을 가질 수 있다. 제2 기판(200)과 플루오르화 그래핀(20A) 사이에는 제2 하지층(210)이 구비될 수 있다. 제2 하지층(210)은, 예컨대, 폴리머층일 수 있다. 그러나 제2 기판(200) 및 제2 하지층(210)의 물질 및 특성은 전술한 바에 한정되지 않고, 달라질 수 있다.
제2 기판(200)의 플루오르화 그래핀(20A)을 제1 그래핀(10) 상에 전이시킨 결과물이 도 8b에 도시되어 있다. 플루오르화 그래핀(20A)을 제1 그래핀(10) 상에 전이하는 방법은 일반적인 그래핀 전이 방법과 동일하거나 유사할 수 있다.
도 8c를 참조하면, 플루오르화 그래핀(20A) 상에 마스크 패턴(150)을 형성할 수 있다. 마스크 패턴(150)은 도 7b의 마스크 패턴(150)과 동일한 방법 및 동일한 물질로 형성할 수 있다.
다음, 마스크 패턴(150) 및 그 아래의 플루오르화 그래핀(20A) 부분을 제거할 수 있다. 마스크 패턴(150) 및 그 아래의 플루오르화 그래핀(20A) 부분을 제거하는 방법은 도 7c 및 도 7d를 참조하여 설명한 마스크 패턴(150) 및 그 아래의 제2 그래핀(20) 부분의 제거 방법과 동일하거나 유사할 수 있다. 도 8c의 구조에서 마스크 패턴(150) 및 그 아래의 플루오르화 그래핀(20A) 부분을 제거한 결과물은 도 8d와 같을 수 있다. 도 8d의 구조는 도 7d의 구조와 실질적으로 동일하거나 유사할 수 있다.
이후, 도 8d의 구조 상에 게이트전극, 소오스전극 및 드레인전극을 형성함으로써, 도 7e와 유사한 트랜지스터를 제조할 수 있다.
도 9a 내지 도 9e는 본 발명의 다른 실시예에 따른 트랜지스터의 제조방법을 보여주는 단면도이다.
도 9a를 참조하면, 기판(101) 상에 다층 그래핀(GG11)을 형성할 수 있다. 기판(101) 상에 하지층(111)이 구비되고, 그 위에 다층 그래핀(GG11)이 구비될 수 있다. 다층 그래핀(GG11)은 다른 기판(미도시)에서 성장된 후, 기판(101)으로 전이된 것일 수 있다. 다층 그래핀(GG11)은 적어도 두 개의 그래핀, 예컨대, 제1 그래핀(11) 및 제2 그래핀(21)을 포함할 수 있다. 다층 그래핀(GG11)이 두 개의 그래핀(11, 21)을 포함하는 경우, 다층 그래핀(GG11)을 이중층 그래핀(double layer graphene)이라 할 수 있다. 기판(101) 상에 다층 그래핀(GG11)을 형성(전이)하는 방법은 도 7a의 기판(100) 상에 다층 그래핀(GG10)을 형성(전이)하는 방법과 실질적으로 동일하거나 유사할 수 있다. 경우에 따라, 다층 그래핀(GG11)은 세 층 이상의 그래핀을 포함할 수도 있다.
다음, 제2 그래핀(21) 상에 개구부(H11)를 갖는 마스크 패턴(171)을 형성할 수 있다. 마스크 패턴(171)은, 예컨대, 감광성 물질로 형성할 수 있다. 또는 산화물이나 질화물 등으로 마스크 패턴(171)을 형성할 수도 있다.
도 9b를 참조하면, 개구부(H11)에 의해 노출된 제2 그래핀(21) 영역을 플루오르화 그래핀(21a)으로 변화시킬 수 있다. 이는 도 7c에서 설명한 플루오르화 그래핀(20a)의 형성방법과 동일하거나 유사할 수 있다. 이하에서는, 플루오르화 그래핀(21a)을 '게이트절연층'이라 한다. 게이트절연층(21a) 아래의 제1 그래핀(11)은 채널층일 수 있다.
다음, 마스크 패턴(171)을 제거한 후, 도 9c에 도시된 바와 같이, 제2 그래핀(21) 상에 제3 그래핀(31)을 구비시킬 수 있다. 제3 그래핀(31)은 일반적인 그래핀 전이 방법을 이용해서 제2 그래핀(21) 상에 전이할 수 있다.
제3 그래핀(31)을 패터닝하여, 도 9d에 도시된 바와 같이, 그래핀 게이트(30')를 형성할 수 있다. 제3 그래핀(31)을 패터닝하는 방법은 도 7c 및 도 7d를 참조하여 설명한 제2 그래핀(20)의 패터닝 방법(제거 방법)과 유사할 수 있다.
도 9e를 참조하면, 그래핀 게이트(31') 상에 게이트전극(301)을 형성할 수 있다. 게이트절연층(21a) 양측의 제2 그래핀(21) 영역 상에 소오스전극(401A) 및 드레인전극(401B)을 형성할 수 있다. 게이트전극(301), 소오스전극(401A) 및 드레인전극(401B)은, 예컨대, 리프트-오프(lift-off) 공정을 이용해서 형성할 수 있다. 소오스전극(401A) 및 드레인전극(401B)은 제2 그래핀(21) 영역을 통해 제1 그래핀(11)(즉, 채널층)과 전기적으로 연결될 수 있다. 도 9e에는 게이트전극(301)이 그래핀 게이트(31')와 동일한 폭을 갖는 경우가 도시되어 있지만, 게이트전극(301)은 그래핀 게이트(31')보다 넓은 폭을 갖도록 형성될 수 있다. 다시 말해, 게이트전극(301)은 그래핀 게이트(31') 양측의 게이트절연층(21a) 위로 연장된 구조를 가질 수도 있다. 또한, 소오스전극(401A) 및 드레인전극(401B)도 그와 인접한 게이트절연층(21a) 위로 다소 연장된 구조를 가질 수 있다.
본 실시예의 방법은 두 층 이상의 다층 그래핀(few-layer graphene)에도 적용할 수 있다. 즉, 도 9a의 단계에서 다층 그래핀(GG11)으로 세 층 이상의 그래핀이 적층된 구조를 사용할 수 있다. 또한, 이 방법은 웨이퍼 스케일(wafer scale)의 기판에 용이하게 적용할 수 있다. 예컨대, 300mm 이상의 지름을 갖는 기판(ex, 실리콘 기판)에 본 실시예의 방법을 적용할 수 있다. 따라서, 본 방법은 트랜지스터의 생산성 향상 및 제조 비용 절감에 유리할 수 있다.
본 실시예에 따라 제조된 트랜지스터는 주요 구성요소들이 모두 그래핀이나 그래핀으로부터 변환된 물질(플루오르화 그래핀)로 이루어질 수 있다. 즉, 채널과 게이트절연체 및 게이트가 모두 그래핀이나 그래핀으로부터 변환된 물질로 구성될 수 있다. 이 경우, 극히 얇은 두께의 트랜지스터를 구현할 수 있다. 도 9e에서 게이트전극(301), 소오스전극(401A) 및 드레인전극(401B)의 두께를 제외하면, 트랜지스터의 두께는 세 층의 그래핀 두께에 대응될 수 있다. 채널층(11), 게이트절연층(21a), 그래핀 게이트(31') 및 제2 그래핀 영역(21) 만으로도 하나의 트랜지스터가 구성된 것으로 볼 수 있으므로, 이러한 트랜지스터는 극히 얇은 두께를 가질 수 있다.
도 9a 내지 도 9e의 방법은 다양하게 변형될 수 있는데, 일례로, 게이트절연층(21a)과 그래핀 게이트(31') 사이에 추가 절연층(제2의 게이트절연층)(미도시)을 더 형성할 수 있다. 즉, 도 9c의 단계에서 제2 그래핀(21)과 게이트절연층(21a) 상에 제3 그래핀(31)을 형성(전이)하기 전에, 제2 그래핀(21)과 게이트절연층(21a) 상에 추가 절연층을 형성할 수 있다. 상기 추가 절연층을 형성한 후, 그 위에 제3 그래핀(31)을 형성(전이)하고, 이를 패터닝하여 그래핀 게이트(31')를 형성할 수 있다. 상기 추가 절연층을 더 형성하는 경우, 그래핀 게이트(31')와 제1 그래핀(11)(즉, 채널층) 사이의 절연 특성이 향상될 수 있다. 상기 추가 절연층의 물질, 두께, 형성방법 등은 도 7e를 참조하여 설명한 바와 동일하거나 유사할 수 있다.
도 10a 내지 도 10p는 본 발명의 다른 실시예에 따른 트랜지스터의 제조방법을 보여주는 단면도이다.
도 10a를 참조하면, 제1 기판(1001) 상에 다층 그래핀(GG12)이 구비된 구조를 마련할 수 있다. 제1 기판(1001)과 다층 그래핀(GG12) 사이에는 제1 하지층(1101)이 구비될 수 있다. 다층 그래핀(GG12)은, 예컨대, 제1 그래핀(12)과 제2 그래핀(22)을 포함하는 이중층 그래핀(double layer graphene)일 수 있다. 경우에 따라, 다층 그래핀(GG12)은 세 층 또는 그 이상의 그래핀을 포함할 수도 있다. 다층 그래핀(GG12)은 다른 기판(미도시)에서 성장된 후, 제1 기판(1001)에 부착된 것일 수 있다. 제1 기판(1001)은 핸들링 기판(handling substrate)일 수 있고, 플렉서블(flexible)한 특성을 가질 수 있다. 제1 하지층(1101)은, 예컨대, 폴리머층일 수 있다. 그러나 제1 기판(1001) 및 제1 하지층(1101)의 물질 및 특성은 달라질 수 있다.
도 10b를 참조하면, 제2 그래핀(22) 상에 제1 마스크 패턴(M100)을 형성할 수 있다. 제1 마스크 패턴(M100)은 제1 개구부(H100)를 가질 수 있다. 제1 개구부(H100)는 제2 그래핀(22)에 나노패턴부를 형성하기 위한 것일 수 있다. 예컨대, 제1 개구부(H100)는 나노리본(nanoribbon) 또는 나노메쉬(nanomesh) 구조의 나노패턴부를 정의하기 위한 형상을 가질 수 있다. 제1 마스크 패턴(M100)은, 예컨대, 감광성 물질로 형성할 수 있다. 또는, 산화물이나 질화물 등으로 제1 마스크 패턴(M100)을 형성할 수도 있다.
도 10c를 참조하면, 제1 개구부(H100)에 의해 노출된 제2 그래핀(22) 영역을 플루오르화 그래핀 영역(FG22)으로 변화시킬 수 있다. 플루오르화 그래핀 영역(FG22)을 형성하는 방법은 도 7c의 플루오르화 그래핀(20a)을 형성하는 방법과 동일하거나 유사할 수 있다. 플루오르화 그래핀 영역(FG22)에 의해 패턴화된 그래핀 영역(PG22)이 정의될 수 있다. 패턴화된 그래핀 영역(PG22)은 그래핀 나노리본(graphene nanoribbon)(GNR) 또는 그래핀 나노메쉬(graphene nanomesh)(GNM) 영역을 포함할 수 있다. 즉, 패턴화된 그래핀 영역(PG22)은 도 5의 패턴화된 그래핀 영역(PG30) 또는 도 6의 패턴화된 그래핀 영역(PG30')과 유사한 형태를 가질 수 있다.
다음, 제1 마스크 패턴(M100)을 제거할 수 있다. 그 결과물이 도 10d에 도시되어 있다.
도 10e 및 도 10f를 참조하면, 제1 기판(1001)의 제1 그래핀(12)과 제2 그래핀(22)을 제2 기판(1002)에 전이할 수 있다. 여기서, 제2 그래핀(22)은 플루오르화 그래핀 영역(FG22) 및 패턴화된 그래핀 영역(PG22)을 포함하는 전 영역을 의미한다. 제1 그래핀(12) 및 제2 그래핀(22)을 전이하는 방법은 도 8a 및 도 8b를 참조하여 설명한 플루오르화 그래핀(20A)의 전이 방법과 유사할 수 있다.
도 10f를 참조하면, 제2 기판(1002) 상에 제2 그래핀(22)과 제1 그래핀(12)이 순차로 적층되어 있다. 이때, 제2 기판(1002)과 제2 그래핀(22) 사이에는 제2 하지층(1102)이 구비될 수 있다. 제2 기판(1002) 및 제2 하지층(1102)은 각각 도 7a의 기판(100) 및 하지층(110)에 대응될 수 있다.
도 10g를 참조하면, 제1 그래핀(12) 상에 제2 마스크 패턴(M200)을 형성할 수 있다. 제2 마스크 패턴(M200)은 제2 개구부(H200)를 가질 수 있다. 제2 개구부(H200)는 제1 그래핀(12)에 플루오르화 영역을 형성하기 위한 것일 수 있다. 다시 말해, 제2 개구부(H200)은 제1 그래핀(12)에 '게이트절연층' 영역을 형성하기 위한 것일 수 있다.
도 10h를 참조하면, 제2 개구부(H200)에 의해 노출된 제1 그래핀(12) 영역을 플루오르화 그래핀(12a)으로 변화시킬 수 있다. 플루오르화 그래핀(12a)을 형성하는 방법은 도 7c의 플루오르화 그래핀(20a)을 형성하는 방법과 동일하거나 유사할 수 있다. 이하에서는, 플루오르화 그래핀(12a)을 '게이트절연층'이라 한다. 패턴화된 그래핀 영역(PG22)을 포함하는 제2 그래핀(22)은 '채널층'이라 할 수 있다. 패턴화된 그래핀 영역(PG22)은 '채널 영역'이라 할 수 있다.
다음, 제2 마스크 패턴(M200)을 제거할 수 있다. 그 결과물이 도 10i에 도시되어 있다.
도 10j를 참조하면, 게이트절연층(12a)을 포함하는 제1 그래핀(12) 상에 제3 그래핀(32)을 전이할 수 있다. 제1 그래핀(12) 상에 제3 그래핀(32)을 전이하는 방법은 일반적인 그래핀 전이 방법과 동일하거나 유사할 수 있다.
도 10k를 참조하면, 제3 그래핀(32) 상에 제3 마스크 패턴(M300)을 형성할 수 있다. 제3 마스크 패턴(M300)은 제3 개구부(H300)를 가질 수 있다. 제3 개구부(H300)는 제3 그래핀(32)에 '게이트' 영역을 형성하기 위한 형태를 가질 수 있다. 다시 말해, 제3 개구부(H300)를 갖는 제3 마스크 패턴(M300)은 제3 그래핀(32)에 '게이트'를 한정하기 위한 것일 수 있다.
다음, 제3 개구부(H300)에 의해 노출된 제3 그래핀(32) 영역을 플루오르화 그래핀(32a)으로 변화시킬 수 있다. 그 결과, 게이트절연층(12a) 상에 그래핀 게이트(32G)가 한정될 수 있다.
다음, 제3 마스크 패턴(M300)을 제거할 수 있다. 그 결과물이 도 10l에 도시되어 있다.
도 10m을 참조하면, 그래핀 게이트(32G) 양측의 제3 그래핀(32) 영역을 덮는 제4 마스크 패턴(M400)을 형성할 수 있다. 제4 마스크 패턴(M400)은 그래핀 게이트(32G) 양측의 제3 그래핀(32) 영역을 제거하기 위한 것일 수 있다. 제4 마스크 패턴(M400)은 도 7b의 마스크 패턴(150)과 동일한 물질 및 방법으로 형성할 수 있다.
제4 마스크 패턴(M400)을 소정의 습식 식각 방법으로 제거하면, 제4 마스크 패턴(M400)이 제거되면서 그 아래의 제3 그래핀(32) 부분도 제거될 수 있다. 그 결과물이 도 10n에 도시되어 있다.
다음, 게이트절연층(12a) 양측의 제1 그래핀(12) 부분을 제거하여, 도 10o에 도시된 바와 같은 구조를 얻을 수 있다. 게이트절연층(12a) 양측의 제1 그래핀(12) 부분을 제거하는 방법은 도 10m 및 도 10n을 참조하여 설명한 제3 그래핀(32) 부분의 제거 방법과 동일할 수 있다.
도 10p를 참조하면, 그래핀 게이트(32G) 상에 게이트전극(3000)을 형성할 수 있다. 게이트전극(3000) 양측에 노출된 제2 그래핀(33) 영역 상에 소오스전극(4000A) 및 드레인전극(4000B)을 형성할 수 있다. 게이트전극(3000), 소오스전극(4000A) 및 드레인전극(4000B)의 물질 및 형성방법은 도 7e의 게이트전극(300), 소오스전극(400A) 및 드레인전극(400B)의 물질 및 형성방법과 동일하거나 유사할 수 있다.
도 10a 내지 도 10p의 방법을 이용해서 도 4 내지 도 6을 참조하여 설명한 트랜지스터 또는 이와 유사한 트랜지스터를 제조할 수 있다. 패턴화된 그래핀 영역(PG22)은 패턴화되지 않은 그래핀 시트(graphene sheet)에 비해 큰 밴드갭(bandgap)을 가질 수 있고, 이와 관련해서, 본 실시예의 트랜지스터는 우수한 동작 특성을 나타낼 수 있다. 또한, 본 실시예에서는 그래핀으로부터 화학적으로 변환된 영역(즉, 플루오르화 그래핀 영역(FG22))을 이용해서 패턴화된 그래핀 영역(PG22)을 정의한다. 즉, 식각 공정 없이 패턴화된 그래핀 영역(PG22)을 형성할 수 있다. 따라서, 식각 공정에 따른 문제들을 원천적으로 방지할 수 있다.
부가해서, 도 10a 내지 도 10p의 방법은 다양하게 변형될 수 있다. 예컨대, 게이트절연층(12a)과 그래핀 게이트(32G) 사이에 추가 절연층(제2의 게이트절연층)(미도시)을 더 형성할 수 있다. 이에 대해 보다 상세히 설명하면, 도 10j 단계에서 제1 그래핀(12)과 게이트절연층(12a) 상에 제3 그래핀(32)을 형성(전이)하기 전에, 제1 그래핀(12)과 게이트절연층(12a) 상에 추가 절연층을 형성할 수 있다. 상기 추가 절연층을 형성한 후, 그 위에 제3 그래핀(32)을 형성(전이)하고, 이로부터 그래핀 게이트(32G)를 형성할 수 있다. 상기 추가 절연층을 더 형성하는 경우, 그래핀 게이트(32G)와 패턴화된 그래핀 영역(PG22)(즉, 채널 영역) 사이의 절연 특성이 향상될 수 있다. 상기 추가 절연층의 물질, 두께, 형성방법 등은 도 7e를 참조하여 설명한 바와 동일하거나 유사할 수 있다.
또한, 도 10l의 단계에서 그래핀 게이트(32G) 양측의 제3 그래핀(32) 부분을 제거하지 않고, 그 위에 소오스전극(4000A) 및 드레인전극(4000B)을 형성할 수 있다. 또는, 도 10n의 단계에서 게이트절연층(12a) 양측의 제1 그래핀(12) 부분을 제거하지 않고, 그 위에 소오스전극(4000A) 및 드레인전극(4000B)을 형성할 수 있다. 그 밖에도 도 10a 내지 도 10p의 방법은 다양하게 변형될 수 있다.
본 발명의 실시예에 따르면, 고품질의 트랜지스터(그래핀 트랜지스터)를 용이하게 제조할 수 있다. 이러한 트랜지스터는 고주파용 RF(radio frequency) 소자 및 디스플레이(display) 등 다양한 전자 장치에 적용될 수 있다. 또한, 본 발명의 실시예에 따른 트랜지스터는 투명 기판 상에 제조할 수 있기 때문에, 투명 디스플레이 등에도 적용 가능할 수 있다.
상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기보다, 구체적인 실시예의 예시로서 해석되어야 한다. 예들 들어, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면, 도 1 내지 도 6의 트랜지스터 구조는 다양하게 변형될 수 있음을 알 수 있을 것이다. 구체적인 예로, 게이트절연층 물질로 플루오르화 그래핀 이외에 다른 물질(그래핀을 기반으로 하는 물질)을 적용할 수 있음을 알 수 있을 것이다. 상기 다른 물질은, 예컨대, 그래핀 산화물(graphene oxide) 등일 수 있다. 또한, 전술한 실시예에서는 게이트가 채널층 위에 구비되는 경우에 대해서만 도시하고 설명하였지만, 게이트가 채널층 아래에 구비되는 구조도 가능함을 알 수 있을 것이다. 그리고 도 7a 내지 도 7e, 도 8a 내지 도 8d, 도 9a 내지 도 9e 및 도 10a 내지 도 10p를 참조하여 설명한 제조방법도 다양하게 변형될 수 있음을 알 수 있을 것이다. 부가해서, 당업자라면 본 발명의 사상(idea)은 트랜지스터가 아닌 다른 소자에도 적용될 수 있음을 알 수 있을 것이다. 때문에 본 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.
* 도면의 주요 부분에 대한 부호설명 *
C10, C20, C30 : 채널층 D10, D20, D30 : 드레인전극
FG22, FG30 : 플루오르화 그래핀 G10, G20, G30 : 게이트전극
G2, G3 : 그래핀 게이트 GI10, GI20, GI30 : 게이트절연층
GG10, GG11, GG12 : 다층 그래핀 H10, H11, H100, H200, H300 : 개구부
M100, M200, M300 : 마스크 패턴 PG22, PG30 : 패턴화된 그래핀
R1, R2 : 미변환 영역(그래핀 영역) S10, S20, S30 : 소오스전극
SUB10, SUB20, SUB30 : 기판 UL10, UL20, UL30 : 하지층
10, 11, 12 : 그래핀(제1 그래핀) 12a : 플루오르화 그래핀
20, 21, 22 : 그래핀(제2 그래핀) 20a, 20A, 21a : 플루오르화 그래핀
31, 32 : 그래핀(제3 그래핀) 31', 32G : 그래핀 게이트
32a : 플루오르화 그래핀 100, 101 : 기판
110, 111 : 하지층 150 : 마스크 패턴
171 : 마스크 패턴 200 : 제2 기판
210 : 제2 하지층 300, 301 : 게이트전극
400A, 401A : 소오스전극 400B, 401B : 드레인전극
1001 : 제1 기판 1101 : 제1 하지층
1002 : 제2 기판 1102 : 제2 하지층
3000 : 게이트전극 4000A : 소오스전극
4000B : 드레인전극
C10, C20, C30 : 채널층 D10, D20, D30 : 드레인전극
FG22, FG30 : 플루오르화 그래핀 G10, G20, G30 : 게이트전극
G2, G3 : 그래핀 게이트 GI10, GI20, GI30 : 게이트절연층
GG10, GG11, GG12 : 다층 그래핀 H10, H11, H100, H200, H300 : 개구부
M100, M200, M300 : 마스크 패턴 PG22, PG30 : 패턴화된 그래핀
R1, R2 : 미변환 영역(그래핀 영역) S10, S20, S30 : 소오스전극
SUB10, SUB20, SUB30 : 기판 UL10, UL20, UL30 : 하지층
10, 11, 12 : 그래핀(제1 그래핀) 12a : 플루오르화 그래핀
20, 21, 22 : 그래핀(제2 그래핀) 20a, 20A, 21a : 플루오르화 그래핀
31, 32 : 그래핀(제3 그래핀) 31', 32G : 그래핀 게이트
32a : 플루오르화 그래핀 100, 101 : 기판
110, 111 : 하지층 150 : 마스크 패턴
171 : 마스크 패턴 200 : 제2 기판
210 : 제2 하지층 300, 301 : 게이트전극
400A, 401A : 소오스전극 400B, 401B : 드레인전극
1001 : 제1 기판 1101 : 제1 하지층
1002 : 제2 기판 1102 : 제2 하지층
3000 : 게이트전극 4000A : 소오스전극
4000B : 드레인전극
Claims (40)
- 그래핀을 포함하는 채널층;
상기 채널층의 상면에 구비되고, 상기 채널층보다 작은 폭을 갖는 플루오르화 그래핀(fluorinated graphene) 층으로 구성된 게이트절연층;
상기 게이트절연층을 사이에 두고 상기 채널층과 대향하는 게이트; 및
상기 채널층의 제1 및 제2 영역에 각각 전기적으로 연결된 소오스 및 드레인;을 포함하는 트랜지스터. - 제 1 항에 있어서,
상기 게이트는 그래핀을 포함하는 트랜지스터. - 제 1 항에 있어서,
상기 채널층은 나노스케일(nanoscale)로 패턴화된 그래핀 영역을 포함하는 트랜지스터. - 제 3 항에 있어서,
상기 채널층은 플루오르화 그래핀 영역(fluorinated graphene region) 및 비플루오르화 그래핀 영역(non-fluorinated graphene region)을 포함하고,
상기 비플루오르화 그래핀 영역은 상기 패턴화된 그래핀 영역에 대응하는 트랜지스터. - 제 3 항 또는 제 4 항에 있어서,
상기 패턴화된 그래핀 영역은 그래핀 나노리본(graphene nanoribbon)(GNR) 영역을 포함하는 트랜지스터. - 제 3 항 또는 제 4 항에 있어서,
상기 패턴화된 그래핀 영역은 그래핀 나노메쉬(graphene nanomesh)(GNM) 영역을 포함하는 트랜지스터. - 제 1 항에 있어서,
상기 채널층은 단층 그래핀(single layer graphene)인 트랜지스터. - 제 1 항에 있어서,
상기 게이트절연층은 플루오르화 단층 그래핀(fluorinated single layer graphene)인 트랜지스터. - 삭제
- 제 1 항에 있어서,
상기 채널층의 일부 상에 상기 게이트절연층이 구비되고,
상기 게이트절연층 일측의 상기 채널층 상에 상기 소오스가 구비되며,
상기 게이트절연층 타측의 상기 채널층 상에 상기 드레인이 구비된 트랜지스터. - 제 10 항에 있어서,
상기 채널층과 상기 소오스 사이에 구비된 제1 그래핀 영역; 및
상기 채널층과 상기 드레인 사이에 구비된 제2 그래핀 영역;을 더 포함하는 트랜지스터. - 그래핀으로부터 화학적으로 변환된 영역 및 이 영역에 의해 정의된 패턴화된 그래핀 영역을 포함하는 채널층;
상기 채널층의 상면에 구비되고, 상기 채널층보다 작은 폭을 갖는 플루오르화 그래핀(fluorinated graphene) 층으로 구성된 게이트절연층;
상기 게이트절연층을 사이에 두고 상기 채널층과 대향하는 게이트; 및
상기 채널층의 제1 및 제2 영역에 각각 전기적으로 연결된 소오스 및 드레인;을 포함하는 트랜지스터. - 제 12 항에 있어서,
상기 그래핀으로부터 화학적으로 변환된 영역은 플루오르화 그래핀 영역(fluorinated graphene region)인 트랜지스터. - 제 12 항에 있어서,
상기 패턴화된 그래핀 영역은 그래핀 나노리본(graphene nanoribbon)(GNR) 또는 그래핀 나노메쉬(graphene nanomesh)(GNM) 영역을 포함하는 트랜지스터. - 삭제
- 제 12 항에 있어서,
상기 게이트는 그래핀을 포함하는 트랜지스터. - 채널층, 게이트절연층, 게이트, 소오스 및 드레인을 포함하는 트랜지스터에 있어서,
상기 채널층, 게이트절연층 및 게이트는 그래핀 및 그래핀으로부터 변환된 물질 중 적어도 하나를 포함하고,
상기 게이트절연층은 상기 채널층의 상면에 구비되고 상기 채널층보다 작은 폭을 갖는 플루오르화 그래핀(fluorinated graphene) 층으로 구성된 트랜지스터. - 삭제
- 제 17 항에 있어서,
상기 채널층은 그래핀을 포함하는 트랜지스터. - 제 19 항에 있어서,
상기 채널층은 플루오르화 그래핀 영역(fluorinated graphene region) 및 상기 플루오르화 그래핀 영역에 의해 정의된 패턴화된 그래핀 영역을 포함하는 트랜지스터. - 제 17 항에 있어서,
상기 게이트는 그래핀을 포함하는 트랜지스터. - 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120080251A KR101919424B1 (ko) | 2012-07-23 | 2012-07-23 | 트랜지스터 및 그 제조방법 |
| CN201310073946.6A CN103579310B (zh) | 2012-07-23 | 2013-03-08 | 晶体管及其制造方法 |
| US13/792,525 US9040958B2 (en) | 2012-07-23 | 2013-03-11 | Transistors and methods of manufacturing the same |
| EP13174783.4A EP2690664B1 (en) | 2012-07-23 | 2013-07-02 | Transistors and methods of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120080251A KR101919424B1 (ko) | 2012-07-23 | 2012-07-23 | 트랜지스터 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20140013405A KR20140013405A (ko) | 2014-02-05 |
| KR101919424B1 true KR101919424B1 (ko) | 2018-11-19 |
Family
ID=48699685
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020120080251A KR101919424B1 (ko) | 2012-07-23 | 2012-07-23 | 트랜지스터 및 그 제조방법 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US9040958B2 (ko) |
| EP (1) | EP2690664B1 (ko) |
| KR (1) | KR101919424B1 (ko) |
| CN (1) | CN103579310B (ko) |
Families Citing this family (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8445320B2 (en) * | 2010-05-20 | 2013-05-21 | International Business Machines Corporation | Graphene channel-based devices and methods for fabrication thereof |
| EP2667417A1 (en) * | 2012-05-23 | 2013-11-27 | Imec | Graphene-based semiconductor device |
| CN105027294B (zh) * | 2013-02-22 | 2019-03-05 | Hrl实验室有限责任公司 | 石墨烯异质结构场效应晶体管 |
| CN103208425B (zh) * | 2013-03-22 | 2015-08-26 | 中国科学院上海微系统与信息技术研究所 | 一种石墨烯调制的高K金属栅Ge基MOS器件的制作方法 |
| EP2790227B1 (en) * | 2013-04-09 | 2019-06-05 | IMEC vzw | Graphene based field effect transistor |
| US8952431B2 (en) * | 2013-05-09 | 2015-02-10 | International Business Machines Corporation | Stacked carbon-based FETs |
| US9337275B2 (en) * | 2014-01-28 | 2016-05-10 | Infineon Technologies Ag | Electrical contact for graphene part |
| US9930777B2 (en) | 2014-04-23 | 2018-03-27 | The Trustees Of The University Of Pennsylvania | Scalable, printable, patterned sheet of high mobility graphene on flexible substrates |
| US9812604B2 (en) * | 2014-05-30 | 2017-11-07 | Klaus Y. J. Hsu | Photosensing device with graphene |
| EP3155659A4 (en) * | 2014-06-13 | 2018-02-21 | Intel Corporation | Graphene fluorination for integration of graphene with insulators and devices |
| CN104409513A (zh) | 2014-11-05 | 2015-03-11 | 京东方科技集团股份有限公司 | 一种金属氧化物薄膜晶体管及其制备方法、阵列基板 |
| US9859513B2 (en) | 2014-11-25 | 2018-01-02 | University Of Kentucky Research Foundation | Integrated multi-terminal devices consisting of carbon nanotube, few-layer graphene nanogaps and few-layer graphene nanoribbons having crystallographically controlled interfaces |
| CN104810436B (zh) * | 2015-03-30 | 2017-07-28 | 华灿光电股份有限公司 | 一种发光二极管芯片及其制备方法 |
| CN104851787A (zh) * | 2015-04-01 | 2015-08-19 | 中国科学院上海微系统与信息技术研究所 | 一种提高金属电极与石墨烯欧姆接触的方法 |
| US10217819B2 (en) * | 2015-05-20 | 2019-02-26 | Samsung Electronics Co., Ltd. | Semiconductor device including metal-2 dimensional material-semiconductor contact |
| CN105005159A (zh) * | 2015-07-02 | 2015-10-28 | 北京航空航天大学 | 一种高速石墨烯太赫兹调制器 |
| CN105304495A (zh) * | 2015-09-21 | 2016-02-03 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法、阵列基板 |
| CN106803517B (zh) * | 2015-11-26 | 2019-12-20 | 上海新昇半导体科技有限公司 | 双沟道FinFET器件及其制造方法 |
| KR102446411B1 (ko) * | 2015-12-16 | 2022-09-22 | 삼성전자주식회사 | 멀티층 그래핀 및 그 형성방법과 멀티층 그래핀을 포함하는 소자 및 그 제조방법 |
| CN106952949B (zh) * | 2016-01-07 | 2019-12-03 | 中芯国际集成电路制造(上海)有限公司 | 石墨烯场效应晶体管及其形成方法 |
| EP3206232A1 (en) * | 2016-02-12 | 2017-08-16 | Centre National de la Recherche Scientifique - CNRS - | Method for obtaining a graphene-based fet, in particular a memory fet, equipped with an embedded dielectric element made by fluorination |
| US10439093B2 (en) * | 2016-04-15 | 2019-10-08 | Arizon Board Of Regents On Behalf Of Arizona State University | Antenna-assisted photovoltaic graphene detectors |
| US11222959B1 (en) * | 2016-05-20 | 2022-01-11 | Hrl Laboratories, Llc | Metal oxide semiconductor field effect transistor and method of manufacturing same |
| CN106816409A (zh) * | 2017-03-09 | 2017-06-09 | 武汉华星光电技术有限公司 | Tft基板中电极层的制作方法及柔性tft基板的制作方法 |
| CN106847930A (zh) * | 2017-04-01 | 2017-06-13 | 京东方科技集团股份有限公司 | 薄膜晶体管、阵列基板及制备方法 |
| US10593798B2 (en) * | 2018-08-05 | 2020-03-17 | International Business Machines Corporation | Vertical transistor with one atomic layer gate length |
| US10586864B2 (en) | 2018-08-05 | 2020-03-10 | International Business Machines Corporation | Vertical transistor with one-dimensional edge contacts |
| CN109860209A (zh) * | 2019-02-28 | 2019-06-07 | 深圳市华星光电半导体显示技术有限公司 | Tft基板的制作方法及tft基板 |
| KR102316181B1 (ko) * | 2019-05-15 | 2021-10-21 | 연세대학교 산학협력단 | 불화된 그래핀을 마스크로 사용하여 접촉 저항이 낮은 2차원 물질 기반 전자 소자를 제작하는 방법 |
| TWI717163B (zh) * | 2019-12-20 | 2021-01-21 | 國家中山科學研究院 | 具有石墨烯結構之氮化物電晶體結構 |
| JP7476724B2 (ja) | 2020-08-24 | 2024-05-01 | 住友電気工業株式会社 | 半導体装置およびその製造方法 |
| US20220102495A1 (en) * | 2020-09-25 | 2022-03-31 | Intel Corporation | Transistors including two-dimensional materials |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110089403A1 (en) * | 2009-10-21 | 2011-04-21 | Samsung Electronics Co., Ltd. | Electronic device using a two-dimensional sheet material, transparent display and methods of fabricating the same |
| US20120085991A1 (en) * | 2010-10-12 | 2012-04-12 | International Business Machines Corporation | Graphene nanoribbons, method of fabrication and their use in electronic devices |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4582542B2 (ja) | 2005-02-02 | 2010-11-17 | 株式会社神戸製鋼所 | ダイヤモンド電界効果トランジスタ及びその製造方法 |
| JP2009111004A (ja) | 2007-10-26 | 2009-05-21 | Sumitomo Electric Ind Ltd | 絶縁ゲート型電界効果トランジスタおよびその製造方法 |
| WO2009143604A1 (en) | 2008-05-30 | 2009-12-03 | University Of Alberta | Molecular signature for fibrosis and atrophy |
| US8698226B2 (en) * | 2008-07-31 | 2014-04-15 | University Of Connecticut | Semiconductor devices, methods of manufacture thereof and articles comprising the same |
| US8445893B2 (en) | 2009-07-21 | 2013-05-21 | Trustees Of Columbia University In The City Of New York | High-performance gate oxides such as for graphene field-effect transistors or carbon nanotubes |
| US8053782B2 (en) | 2009-08-24 | 2011-11-08 | International Business Machines Corporation | Single and few-layer graphene based photodetecting devices |
| US8227842B2 (en) | 2009-09-21 | 2012-07-24 | Hitachi Global Storage Technologies Netherlands B.V. | Quantum well graphene structure |
| KR101643758B1 (ko) | 2009-11-23 | 2016-08-01 | 삼성전자주식회사 | 분자빔 에피탁시 방법을 이용한 카본 절연층 제조방법 및 이를 이용한 전계효과 트랜지스터 제조방법 |
| GB201004554D0 (en) * | 2010-03-18 | 2010-05-05 | Isis Innovation | Superconducting materials |
-
2012
- 2012-07-23 KR KR1020120080251A patent/KR101919424B1/ko active IP Right Grant
-
2013
- 2013-03-08 CN CN201310073946.6A patent/CN103579310B/zh active Active
- 2013-03-11 US US13/792,525 patent/US9040958B2/en active Active
- 2013-07-02 EP EP13174783.4A patent/EP2690664B1/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110089403A1 (en) * | 2009-10-21 | 2011-04-21 | Samsung Electronics Co., Ltd. | Electronic device using a two-dimensional sheet material, transparent display and methods of fabricating the same |
| US20120085991A1 (en) * | 2010-10-12 | 2012-04-12 | International Business Machines Corporation | Graphene nanoribbons, method of fabrication and their use in electronic devices |
Also Published As
| Publication number | Publication date |
|---|---|
| EP2690664A1 (en) | 2014-01-29 |
| US20140021446A1 (en) | 2014-01-23 |
| US9040958B2 (en) | 2015-05-26 |
| CN103579310A (zh) | 2014-02-12 |
| CN103579310B (zh) | 2017-10-20 |
| KR20140013405A (ko) | 2014-02-05 |
| EP2690664B1 (en) | 2015-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101919424B1 (ko) | 트랜지스터 및 그 제조방법 | |
| US9142635B2 (en) | Graphene electronic device and method of fabricating the same | |
| US9006044B2 (en) | Graphene device and method of manufacturing the same | |
| US9293596B2 (en) | Graphene devices and methods of manufacturing the same | |
| US8680512B2 (en) | Graphene transistor with a self-aligned gate | |
| TWI588285B (zh) | 在基板上成長碳薄膜或無機材料薄膜的方法 | |
| US9214559B2 (en) | Graphene-transferring member, graphene transferrer, method of transferring graphene, and methods of fabricating graphene device by using the same | |
| US9257528B2 (en) | Graphene electronic device and method of fabricating the same | |
| JP6268419B2 (ja) | 電子装置及びその製造方法 | |
| KR102037469B1 (ko) | 그래핀 전자 소자 및 그 제조 방법 | |
| KR20210028078A (ko) | 저-치수 물질로 형성된 채널을 가진 트랜지스터 및 그 제조 방법 | |
| US20140048764A1 (en) | Sub-10 nm graphene nanoribbon lattices | |
| KR20120076297A (ko) | 그래핀의 형성 방법 및 이를 이용한 전자 소자와 그 형성 방법 | |
| KR100846514B1 (ko) | 수직 구조물 상에 증착된 박막의 선택적 식각방법 및동방법을 이용한 메모리 소자의 제조방법 | |
| JP2013152969A (ja) | グラフェントランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |