CN103579310B - 晶体管及其制造方法 - Google Patents

晶体管及其制造方法 Download PDF

Info

Publication number
CN103579310B
CN103579310B CN201310073946.6A CN201310073946A CN103579310B CN 103579310 B CN103579310 B CN 103579310B CN 201310073946 A CN201310073946 A CN 201310073946A CN 103579310 B CN103579310 B CN 103579310B
Authority
CN
China
Prior art keywords
graphene
region
layer
gate insulation
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310073946.6A
Other languages
English (en)
Other versions
CN103579310A (zh
Inventor
李昌承
金容诚
李周浩
郑镛席
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN103579310A publication Critical patent/CN103579310A/zh
Application granted granted Critical
Publication of CN103579310B publication Critical patent/CN103579310B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66037—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66045—Field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供了晶体管和该晶体管的制造方法。晶体管可以包括石墨烯和由石墨烯转变的材料。该晶体管可以包括沟道层和栅绝缘层，该沟道层包括石墨烯，该栅绝缘层包括由石墨烯转变的材料。由石墨烯转变的材料可以是氟化石墨烯。沟道层可以包括图案化的石墨烯区域。图案化的石墨烯区域可以通过由石墨烯转变的区域来限定。图案化的石墨烯区域可具有纳米带或纳米网结构。晶体管的栅极可以包括石墨烯。

Description

晶体管及其制造方法
技术领域
本公开涉及晶体管和该晶体管的制造方法，更具体地，涉及石墨烯晶体管和石墨烯晶体管的制造方法。
背景技术
石墨烯是由碳原子构成的单层六方结构，其在化学上和结构上是稳定的，并且表现出优异的电/物理性能。例如，石墨烯具有高达大约2×105cm2/Vs的电荷迁移率，这比硅（Si）快一百倍，并且具有大约108A/cm2的电流密度，这比铜（Cu）大一百倍。因此，石墨烯作为可以克服对普通器件的限制的下一代材料已经引起了关注。
由于石墨烯的各种优点，已经开展了许多将石墨烯应用于各种电子装置（例如，晶体管）的研究。然而，事实上，由于在形成石墨烯的工艺中存在一些限制，所以难以通过使用石墨烯来制造器件。另外，在石墨烯与另一材料之间的界面发生的缺陷会使得包括石墨烯的电子装置的特性退化。
发明内容
提供了晶体管，其使用石墨烯和由石墨烯转变的材料。
提供了防止石墨烯沟道层和与该石墨烯沟道层接触的材料层（例如，栅绝缘层）之间的界面缺陷的晶体管。
提供了其中沟道层、栅绝缘层和栅极由石墨烯或从石墨烯转变的材料形成的晶体管。
提供了制造晶体管的方法。
附加的方面将在随后的描述中部分地阐述，并且部分地由该描述而明显，或可以通过实践给出的实施例而习之。
根据本发明的一个方面，晶体管包括：沟道层，包括石墨烯；栅绝缘层，设置在沟道层的表面上并且包括氟化石墨烯；栅极，设置为面对沟道层，栅绝缘层插置在栅极与沟道层之间；以及源极和漏极，分别电连接到沟道层的第一和第二区域。
栅极可以包括石墨烯。
沟道层可以包括图案化的石墨烯区域，所述图案化的石墨烯区域是纳米尺度图案化的区域。
沟道层可以包括氟化石墨烯区域和非氟化石墨烯区域，该非氟化石墨烯区域可以与该图案化的石墨烯区域相应。
图案化的石墨烯区域可以包括石墨烯纳米带（GNR）区域。
图案化的石墨烯区域可以包括石墨烯纳米网（GNM）区域。
沟道层可以是单层石墨烯。
栅绝缘层可以是氟化的单层石墨烯。
栅绝缘层可以还包括设置在氟化石墨烯与栅极之间的绝缘层。
栅绝缘层可以设置在沟道层的一部分上，源极可以设置在栅绝缘层一侧的沟道层上，漏极可以设置在栅绝缘层另一侧的沟道层上。
晶体管可以还包括：第一石墨烯区域，设置在沟道层与源极之间；以及第二石墨烯区域，设置在沟道层与漏极之间。
根据本发明的另一方面，晶体管包括：沟道层，包括由附接有化学改进剂的石墨烯构成的区域和由该区域限定的图案化的石墨烯区域；栅绝缘层，设置在沟道层的表面上；栅极，设置为面对沟道层，栅绝缘层设置在栅极与沟道层之间；以及源极和漏极，分别电连接到沟道层的第一和第二区域。
由附接有化学改进剂的石墨烯构成的区域可以是由未附接所述化学改进剂的石墨烯而化学转变的。
由附接有化学改进剂的石墨烯构成的该区域可以是氟化石墨烯区域。
图案化的石墨烯区域可以包括石墨烯纳米带（GNR）区域或石墨烯纳米网（GNM）区域。
栅绝缘层可以包括氟化石墨烯。
栅极可以包括石墨烯。
根据本发明的另一方面，晶体管包括：沟道层、栅绝缘层、栅极、源极和漏极，其中沟道层、栅绝缘层和栅极包括石墨烯和由附接有化学改进剂的石墨烯构成的材料中的至少一种。
由附接有化学改进剂的石墨烯构成的材料是由未附接化学改进剂的石墨烯而化学转变的。
栅绝缘层可以包括氟化石墨烯。
沟道层可以包括石墨烯。
沟道层可以包括氟化石墨烯区域和由氟化石墨烯区域限定的图案化的石墨烯区域。
栅极可以包括石墨烯。
根据本发明的另一方面，制造晶体管的方法包括：形成多层结构，该多层结构包括沟道层和栅绝缘层，该沟道层包括石墨烯，该栅绝缘层包括氟化石墨烯；形成栅极，该栅极设置为面对沟道层，栅绝缘层插置在栅极与沟道层之间；以及形成源极和漏极，该源极和漏极分别电连接到沟道层的第一和第二区域。
形成多层结构可以包括：在基板上形成多层石墨烯，该多层石墨烯包括第一石墨烯和第二石墨烯；以及将至少一部分的第二石墨烯转变成氟化石墨烯。
该方法可以还包括：在第二石墨烯上形成具有开口的掩模图案；将第二石墨烯的通过该开口暴露的区域转变成氟化石墨烯；以及去除掩模图案和在掩模图案下面的第二石墨烯部分。
形成多层结构可以包括：在基板上形成第一石墨烯；以及将氟化石墨烯从另一基板转移到第一石墨烯上。
该方法可以还包括图案化该氟化石墨烯。
通过用XeF2处理石墨烯可以形成氟化石墨烯。
XeF2处理可以在室温下执行。
可以通过热氟化工艺由石墨烯形成氟化石墨烯。
可以通过利用氟（F2）气体在大约500℃至大约600℃范围内的温度下执行所述热氟化工艺。
栅极可以包括石墨烯。
该方法可以包括：在基板上形成多层石墨烯，该多层石墨烯包括第一石墨烯和第二石墨烯；将一部分的第二石墨烯转变成氟化石墨烯；将第三石墨烯转移到第二石墨烯上；以及通过图案化第三石墨烯而在氟化石墨烯上形成图案化的石墨烯，其中沟道层包括第一石墨烯，栅绝缘层包括由第二石墨烯转变的氟化石墨烯，栅极包括图案化的石墨烯。
根据本发明的另一方面，制造晶体管的方法包括：提供包括沟道层和在该沟道层上的栅绝缘层的多层结构，该沟道层包括图案化的石墨烯区域，该图案化的石墨烯区域通过由石墨烯化学转变的区域来限定；形成栅极，该栅极设置为面对沟道层，栅绝缘层插置在栅极与沟道层之间；以及形成源极和漏极，该源极和漏极分别电连接到沟道层的第一和第二区域。
由石墨烯化学转变的区域可以是氟化石墨烯区域。
图案化的石墨烯区域可以包括石墨烯纳米带（GNR）区域或石墨烯纳米网（GNM）区域。
栅绝缘层可以包括氟化石墨烯。
提供多层结构可以包括：在第一基板上形成多层石墨烯，该多层石墨烯包括第一石墨烯和第二石墨烯；通过化学转变一部分的第二石墨烯来限定图案化的石墨烯区域；将第一石墨烯和包括图案化的石墨烯区域的第二石墨烯转移到第二基板上；以及通过化学转变第一石墨烯的设置在图案化的石墨烯区域上的区域来形成栅绝缘层。
在形成栅绝缘层之后，该方法可以还包括：将第三石墨烯转移到栅绝缘层上；以及由第三石墨烯形成栅极区。
在形成栅极区之后，该方法可以还包括：去除第三石墨烯的在栅极区两侧的部分，以暴露部分的第一石墨烯；以及去除第一石墨烯的在栅极区两侧暴露的部分，以暴露部分的第二石墨烯。
源极和漏极可以形成在第二石墨烯的在栅极区两侧暴露的部分上。
附图说明
通过下文结合附图对实施例的描述，这些和/或其他方面将变得明显且更易于理解，附图中：
图1是示出根据本发明实施例的晶体管的截面图；
图2A和图2B是示出石墨烯和氟化石墨烯的原子结构的化学结构图形；
图3是示出根据本发明另一实施例的晶体管的截面图；
图4是示出根据本发明另一实施例的晶体管的截面图；
图5是平面图，示范地示出图4中的晶体管的主要元件的平面结构；
图6是示出图5的改进的示例的平面图；
图7A至图7E是截面图，示出根据本发明实施例的晶体管的制造方法；
图8A至图8D是截面图，示出根据本发明另一实施例的晶体管的制造方法；
图9A至图9E是截面图，示出根据本发明另一实施例的晶体管的制造方法；
图10A至图10P是截面图，示出根据本发明另一实施例的晶体管的制造方法；
图11是示出根据本发明另一实施例的晶体管的一部分的截面图。
具体实施方式
现在将参考其中示出示例实施例的附图更充分地描述不同的示例实施例。
将理解，当元件被称为“连接到”或““耦接到”另一元件时，它能够直接连接或耦接到另一元件或者可以存在中间元件。相反，当元件被称为“直接连接到”或“直接耦接到”另一元件时，则不存在中间元件。如这里所用的，术语“和/或”包括一个或多个相关列举项目的任何和所有组合。当诸如“...的至少一个”的表述在一串元件之前时，其修饰整个串的元件而不修饰该串元件中的单个元件。
将理解，虽然术语第一、第二等可以用于此来描述各种元件、部件、区域、层和/或部分，但是这些元件、部件、区域、层和/或部分应不受这些术语限制。这些术语仅用于区分一个元件、部件、区域、层或部分与另一元件、部件、区域、层或部分。因此，以下讨论的第一元件、部件、区域、层或部分可以被称为第二元件、部件、区域、层或部分，而不背离示例实施例的教导。
在这里为了描述的方便，可以使用空间相对术语，诸如“下面”、“下方”、“下”、“上方”、“上”等，来描述一个元件或特征与另一元件或特征（另外多个元件或多个特征）如图中所示的关系。将理解，空间相对术语旨在包含除了在图中所绘的取向之外装置在使用或操作中的不同取向。例如，如果在图中的装置被翻转，被描述为在其他元件或特征的“下方”或“下面”的元件则应取向在所述其他元件或特征的“上方”。因此，示范性术语“下方”可以包含下方和上方两个取向。装置也可以有其它取向（旋转90度或其它取向）且相应地解释这里所使用的空间相对描述符。
这里所使用的术语只是为了描述特定的实施例的目的且不旨在限制示例实施例。如这里所用，单数形式“一”和“该”也旨在包括复数形式，除非上下文清楚地指示另外的意思。将进一步理解，当在此说明书中使用时，术语“包括”和/或“包含”说明所述特征、整体、步骤、操作、元件和/或组分的存在，但是不排除存在或添加一个或更多其他特征、整体、步骤、操作、元件、组分和/或其组。
参考截面图示在这里描述了示例实施例，该图示是示例实施例的理想实施例（和中间结构）的示意图。因此，可以预期由于例如制造技术和/或公差引起的图示的形状的变化。因此，示例实施例不应解释为限于这里所示的特定的区域形状，而是包括由于例如由制造引起的形状的偏离。例如，被示为矩形的注入区将通常具有圆化或弯曲的特征和/或在其边缘具有注入浓度的梯度而不是从注入区到非注入区的二元变化。相似地，由注入形成的埋入区可以引起埋入区和通过其进行注入的表面之间的区域中的一些注入。因此，图中示出的区域本质上是示意性的且它们的形状不旨在示出器件的区域的实际形状且不旨在限制示例实施例的范围。
除非另有限定，这里使用的所有术语（包括技术术语和科学术语）具有本发明所属领域的普通技术人员通常理解的相同的意思。还将理解，诸如那些在通用词典中定义的术语应解释为具有与相关技术的语境中一致的涵义，而不应解释为理想化或过度形式化的意义，除非在这里明确地如此界定。
在下文，将参考附图详细描述根据本发明实施例的晶体管和该晶体管的制造方法。在附图中，为了清楚可以夸大层和区域的宽度和厚度。相同的附图标记在附图中始终表示相同的元件。
图1是示出根据本发明实施例的晶体管的截面图。
参考图1，包括石墨烯的沟道层C10可以设置在基板SUB10上。例如，沟道层C10可以是单层石墨烯，即，单个石墨烯片。在一些情形中，沟道层C10可具有其中层叠多个石墨烯层（例如，层叠十层以内的石墨烯层）的结构。预定的下层UL10可以设置在基板SUB10与沟道层C10之间。例如，当基板SUB10是硅基板时，下层UL10可以是硅氧化物层。然而，基板SUB10的材料和下层UL10的材料可以被不同地改变。可以不设置下层UL10。
栅绝缘层GI10可以设置在沟道层C10上，该栅绝缘层GI10包括由石墨烯化学转变的材料（绝缘材料）。由石墨烯化学转变的材料可以是氟化石墨烯。例如，栅绝缘层GI10可以是氟化的单层石墨烯。当使用氟处理石墨烯时，氟化石墨烯可以形成为与氟相结合的石墨烯的碳原子并且可具有绝缘特性。另外，氟化石墨烯可具有与绝缘聚合物相似的特性。因此，氟化石墨烯可以用作栅绝缘层GI10的材料。
图2A和图2B是示出石墨烯和氟化石墨烯的原子结构的化学结构图形。如图2A所示，氟化石墨烯可具有其中氟（F）原子在石墨烯的上侧与碳（C）原子结合的结构。备选地，如图2B所示，氟化石墨烯可具有其中氟（F）原子在石墨烯的上侧和下侧与碳（C）原子结合的结构。图2A和图2B的石墨烯可相应于图1的沟道层C10，图2A和图2B的氟化石墨烯可相应于图1的栅绝缘层GI10。在图2A和图2B的氟化石墨烯中，附接到石墨烯（与石墨烯结合）的氟可以被认为是化学改进剂。
再参考图1，栅电极G10可以设置在栅绝缘层GI10上。即，栅电极G10可以设置为与沟道层C10相对，栅绝缘层GI10在栅电极G10和沟道层C10之间。源电极S10可以电连接到沟道层C10的第一区，漏电极D10可以电连接到沟道层C10的第二区。当栅绝缘层GI10设置在沟道层C10的中心部上时，源电极S10和漏电极D10可以设置在栅绝缘层GI10两侧的沟道层C10上。栅电极G10、源电极S10和漏电极D10每个可以由金属或金属化合物形成。金属可包括能够与石墨烯形成欧姆接触的材料，例如，从由Au、Cu、Ni、Ti、Pt、Ru和Pd构成的组中选择出的至少一种，并且可以形成为单层或多层结构。多层结构可包括例如Ti/Au、Pd/Au等等。金属化合物可以是例如导电金属氧化物或金属合金。栅电极G10可包括石墨烯。由于石墨烯可具有优异的导电特性，所以石墨烯可以用作栅电极G10的材料。此外，源电极S10和漏电极D10的至少一个可包括石墨烯。源电极S10和漏电极D10可以由与栅电极G10的材料相同或不同的材料形成。
在当前实施例中，沟道层C10和栅绝缘层GI10可以由双层石墨烯形成。即，可以通过形成包括下部石墨烯和上部石墨烯的双层石墨烯然后将上部石墨烯转变成氟化石墨烯来形成包括沟道层C10和栅绝缘层GI10的堆叠结构。在此情况下，下部石墨烯可以用作沟道层C10，上部氟化石墨烯可以用作栅绝缘层GI10。如此，由于在本发明当前实施例中从与沟道层C10同类的材料（石墨烯）转变的材料（氟化石墨烯）被用作栅绝缘层GI10的材料，所以可以防止或最小化沟道层C10与栅绝缘层GI10之间的界面缺陷。在形成双层石墨烯的工艺中，在上部石墨烯与下部石墨烯之间可以几乎不发生缺陷。另外，在上部石墨烯选择性地转变成绝缘材料（氟化石墨烯）的工艺中同样可以几乎不发生缺陷。因此，根据本发明当前实施例，可以实现其中防止或最小化沟道层C10与栅绝缘层GI10之间的缺陷的晶体管（石墨烯晶体管）。晶体管可具有提高的性能和优异的可靠性。如果通过沉积不同于石墨烯沟道层的材料（例如，一般介电材料诸如氧化物）而在石墨烯沟道层上形成栅绝缘层，则石墨烯沟道层与栅绝缘层之间会发生许多缺陷，因此会使晶体管的特性退化。然而，在本发明当前实施例中，可以在根本上防止因沉积不同种材料而导致的缺陷。
在一些情形中，额外的绝缘层（图1中未示出）可以进一步设置在栅绝缘层GI10与栅电极G10之间，图11中示出了其示例。参考图11，额外的绝缘层IL10可以设置在栅绝缘层GI10与栅电极G10之间。额外的绝缘层IL10可以是第二栅绝缘层。因此，可以认为栅绝缘层GI10和额外的绝缘层IL10构成单个栅绝缘层。当设置额外的绝缘层IL10时，可以改善沟道层C10与栅电极G10之间的绝缘特性。额外的绝缘层IL10可以由不同于栅绝缘层GI10的材料形成。例如，额外的绝缘层IL10可以由硅氧化物、硅氮化物、硅氮氧化物、铝氧化物、铪氧化物、绝缘聚合物等形成。用作一般晶体管的栅绝缘层的材料的任意材料可以被用作额外的绝缘层IL10的材料。另外，额外的绝缘层IL10可具有单层结构或多层结构，而且例如可具有在大约3nm至50nm范围内的厚度。
图3是示出根据本发明另一实施例的晶体管的截面图。参考图3，下层UL20可以设置在基板SUB20上，沟道层C20可以设置在下层UL20上。栅绝缘层GI20可以设置在沟道层C20上。沟道层C20可包括石墨烯，栅绝缘层GI20可包括由石墨烯化学转变的材料。由石墨烯化学转变的材料可以是氟化石墨烯。栅绝缘层GI20可以通过将石墨烯的预定区域转变成氟化石墨烯而形成。因此，没有转变为氟化石墨烯的非转变区域R1和R2（在下文，被称为第一和第二非转变区域）可以存在于栅绝缘层GI20的两侧。第一和第二非转变区域R1和R2可以是没有被氟化的石墨烯区域。即，第一和第二非转变区域R1和R2可以分别被认为是第一和第二石墨烯区域。基板SUB20、下层UL20、沟道层C20和栅绝缘层GI20的材料可以分别与图1的基板SUB10、下层UL10、沟道层C10和栅绝缘层GI10的材料相同或相似。
石墨烯栅极G2可以设置在栅绝缘层GI20上。可以通过图案化单层石墨烯形成石墨烯栅极G2。即，石墨烯栅极G2可以是图案化（蚀刻）成预定形状的单层石墨烯。然而，在一些情形中，石墨烯栅极G2可具有层叠几个石墨烯层的结构。
栅电极G20可以设置在石墨烯栅极G2上。源电极S20和漏电极D20可以在栅电极G20的两侧形成。源电极S20和漏电极D20可以在栅绝缘层GI20两侧的第一和第二非转变区域（即，第一和第二石墨烯区域）R1和R2上形成。源电极S20可以通过第一非转变区域R1电连接到沟道层C20，漏电极D20可以通过第二非转变区域R2电连接到沟道层C20。栅电极G20、源电极S20和漏电极D20的材料可以与图1的栅电极G10、源电极S10和漏电极D10的材料相同或相似。
在当前实施例中，石墨烯栅极G2可以被认为是栅电极，栅电极G20可以被认为是栅极垫。备选地，可以认为石墨烯栅极G2和栅电极G20构成单个栅电极。当采用石墨烯栅极G2时，可以不采用栅电极G20。第一和第二非转变区域（即，第一和第二石墨烯区域）R1和R2可以被认为是源极区和漏极区。源电极S20和漏电极D20可以分别被认为是源极垫和漏极垫。
根据当前实施例的晶体管的所有主要元件可以由石墨烯或从石墨烯转变的材料（例如，氟化石墨烯）形成。即，沟道、栅绝缘层和栅极可以由石墨烯或从石墨烯转变的材料形成。在此情况下，可以实现厚度非常小的晶体管。在图3中，除栅电极G20、源电极S20和漏电极D20的厚度之外，晶体管的厚度可以与三个石墨烯层的厚度相应。由于可以认为晶体管仅由沟道层C20、栅绝缘层GI20、石墨烯栅极G2和非转变区域（石墨烯区域）R1和R2形成，所以这种晶体管可具有非常小的厚度。
必要时，在栅绝缘层GI20与石墨烯栅极G2之间可以进一步包括额外的绝缘层（未示出）。额外的绝缘层可以是第二栅绝缘层。当设置了额外的绝缘层时，可以改善栅绝缘层GI20与石墨烯栅极G2之间的绝缘特性。额外的绝缘层的材料和厚度可以与参考图11描述的额外的绝缘层IL10的材料和厚度相同或相似。
在图1和3的实施例中，沟道层C10和C20的每个可具有图案化的石墨烯区域。图案化的石墨烯区域可以是以纳米尺度图案化的区域，例如，可具有纳米带或纳米网结构。下面将参考图4至图6详细描述使用图案化的石墨烯区域的晶体管。
图4是示出根据本发明另一实施例的晶体管的截面图。
参考图4，下层UL30可以设置在基板SUB30上。沟道层C30可以设置在下层UL30上。在一些情形中，可以不设置下层UL30。即，沟道层C30可以直接设置在基板SUB30上，在其间没有下层UL30。沟道层C30可以包括图案化的石墨烯区域PG30。图案化的石墨烯区域PG30可以是以纳米尺度图案化的区域。在此情况下，图案化的石墨烯区域PG30具有纳米尺度，该纳米尺度可以意味着图案化的石墨烯区域PG30的图案宽度和/或其图案之间的间距在大约几nm至数百nm的范围。图案化的石墨烯区域PG30可以通过由石墨烯化学转变的区域（在下文，被称为转变的区域）FG30来限定。换句话说，可以通过化学地转变石墨烯的预定区域形成转变的区域FG30来限定图案化的石墨烯区域PG30。转变的区域FG30可以是例如氟化石墨烯区域。图案化的石墨烯区域PG30可以被认为是非氟化石墨烯区域。图案化的石墨烯区域PG30可具有例如纳米带结构或纳米网结构，而且可以用作沟道区。后文将详细参考图5描述包括图案化的石墨烯区域PG30的沟道层C30的平面结构（即，俯视图）。
栅绝缘层GI30可以设置在图案化的石墨烯区域PG30上。栅绝缘层GI30可以包括由石墨烯化学转变的材料（绝缘材料）。由石墨烯化学转变的材料可以是氟化石墨烯。例如，栅绝缘层GI30可以是氟化的单层石墨烯。然而，在一些情形中，除了氟化石墨烯之外的另一材料可以用作栅绝缘层GI30。
石墨烯栅极G3可以设置在栅绝缘层GI30上。石墨烯栅极G3可以与图3的石墨烯栅极G2基本相同或相似。栅电极G30可以设置在石墨烯栅极G3上，源电极S30和漏电极D30可以设置在栅电极G30两侧的沟道层C30上。栅电极G30、源电极S30和漏电极D30可以分别与图2中示出的栅电极G20、源电极S20和漏电极D20基本相同或相似。在一些情形中，可以仅采用石墨烯栅极G3并且可以不采用栅电极G30。备选地，可以不采用石墨烯栅极G3并且可以仅采用栅电极G30。
在一些情形中，在栅绝缘层GI30与石墨烯栅极G3之间可以进一步设置额外的绝缘层（未示出）。额外的绝缘层可以是第二栅绝缘层。当设置了额外的绝缘层时，可以改善栅绝缘层GI30与石墨烯栅极G3之间的绝缘特性。额外的绝缘层的材料和厚度可以与参考图11描述的额外的绝缘层IL10的材料和厚度相同或相似。
图5是平面图，示范地显示图4中示出的晶体管的主要元件的平面结构。沿图5的线I-I’截取的截面图可以与图4相同。为了方便起见，图5中没有示出栅绝缘层GI30、石墨烯栅极G3和栅电极G30。
参考图5，沟道层C30可以包括通过由石墨烯化学转变的区域FG30（在下文，被称为转变的区域）限定的图案化的石墨烯区域PG30。转变的区域FG30可以是氟化石墨烯区域。图案化的石墨烯区域PG30可具有石墨烯纳米带（GNR）结构。石墨烯纳米带（GNR）表示被图案化以具有条形图案的石墨烯区域。与非图案化的石墨烯片相比，图案化的石墨烯区域PG30可具有大的带隙。图案化的石墨烯区域PG30的图案宽度减小的越多，它的带隙会增大的越多。因此，利用图案化的石墨烯区域PG30作为沟道区的根据当前实施例的晶体管可具有优良的操作特性。例如，根据当前实施例的晶体管可具有高导通/截止电流比。另外，由于通过控制图案化的石墨烯区域PG30的图案宽度可以调节所述带隙，所以可以容易地控制晶体管的特性。
源电极S30可以设置为连接到图案化的石墨烯区域PG30的一端，漏电极D30可以设置为连接到图案化的石墨烯区域PG30的另一端。图4的栅绝缘层GI30和图4的石墨烯栅极G3可以设置在源电极S30与漏电极D30之间的图案化的石墨烯区域PG30上，图4的栅电极G30可以设置在图4的石墨烯栅极G3上。
可以不同地改变图案化的石墨烯区域PG30的形式。例如，图案化的石墨烯区域PG30可具有纳米网结构，其示例在图6中示出。
参考图6，沟道层C30’可以包括通过由石墨烯化学转变的区域FG30’（例如，氟化石墨烯区域）限定的图案化的石墨烯区域PG30’。图案化的石墨烯区域PG30’可具有石墨烯纳米网（GNM）结构。GNM结构表示以网状形式图案化的石墨烯区域。与非图案化的石墨烯片相比，图案化的石墨烯区域PG30’可具有大的带隙，因此根据当前实施例的晶体管可具有优异的操作特性。沿图6中的线II-II’截取的截面图可以与图4相似。
如参考图4至图6所描述的，在本发明的上述实施例中，可以通过利用由石墨烯化学转变的区域FG30和FG30’来限定图案化的石墨烯区域PG30和PG30’。即，图案化的石墨烯区域PG30和PG30’可以通过化学转变石墨烯的预定区域来形成。当通过蚀刻石墨烯来图案化石墨烯时，石墨烯会被蚀刻损伤而且其他材料层也会被损伤。然而，由于在本发明实施例中图案化的石墨烯区域PG30和PG30’用化学转化法而不是蚀刻来形成，所以可以在根本上防止因蚀刻导致的问题。
图7A至图7E是截面图，示出根据本发明实施例的晶体管的制造方法。
参考图7A，多层石墨烯GG10可以形成在基板100上。多层石墨烯GG10可包括第一石墨烯10和第二石墨烯20。即，多层石墨烯GG10可以是双层石墨烯。多层石墨烯GG10可以长在另一基板（未示出）上，然后被转移到基板100上。
在另一基板（未示出）上生长多层石墨烯GG10的方法如下。石墨烯可以通过利用化学气相沉积（CVD）法在大约700℃至大约1100℃的温度下使用包括碳的源气（例如，CH4、C2H2、C2H4、CO等）生长在金属催化层（未示出）上。金属催化层可以是在另一基板上形成的层，在一些情形中，金属催化层自身可以用作另一基板。Ni、Cu、Co、Pt、Ru等可以用作金属催化层的材料，包括Ni、Cu、Co、Pt、Ru等中的至少两个的多层膜可以用作金属催化层。当利用热解法在SiC基板上生长石墨烯时，石墨烯可以直接生长在SiC基板上而不使用金属催化层。根据生长条件，石墨烯可以生长为单层石墨烯、双层石墨烯、或数层石墨烯（a few-layer graphene）。在当前实施例中，可以使用双层石墨烯。如此，多层石墨烯GG10可以生长在另一基板（未示出）上，并可以被转移到基板100上。普通的石墨烯转移法可以用作转移多层石墨烯GG10的方法，因此省略了对于该方法的详细说明。
下层110可以形成在基板100上，多层石墨烯GG10可以形成（转移）到下层110上。例如，当基板100是硅基板时，下层110可以是硅氧化物层。然而，基板100的材料和下层110的材料可以被不同地改变。在一些情形中，可以不形成下层110。
参考图7B，具有开口H10的掩模图案150可以形成在第二石墨烯20上。掩模图案150可以由金属材料形成。例如，掩模图案150可以由容易被氧化的金属材料（诸如Al、Zn等）形成。用于形成掩模图案150的金属材料可以通过利用溅射方法来沉积。另外，掩模图案150可以通过使用剥离工艺而形成。掩模图案150用作第二石墨烯20的氟化工艺中的掩模，而且也可以用于去除掩模图案150下面的第二石墨烯20的一部分。为了容易实现上述后者的目的，可以通过使用上述材料和方法形成掩模图案150。这将在后文更详细地描述。
参考图7C，第二石墨烯20的通过开口H10暴露的区域可以变成氟化石墨烯20a。例如，第二石墨烯20的通过开口H10暴露的区域可以用XeF2处理（加工），因此可以变成氟化石墨烯20a。XeF2处理可以在室温或与室温相似的温度下执行。换句话说，通过将通过开口H10暴露的第二石墨烯20的区域在室温或与室温相似的温度下暴露于XeF2气体，可以将第二石墨烯20的暴露区域变成氟化石墨烯20a。由于在开口H10中的第一石墨烯10被第二石墨烯20覆盖，所以第一石墨烯10没有被氟化并且可以保持石墨烯固有的物理性能和特性。因此，可以选择性地仅氟化两个石墨烯（即，第一和第二石墨烯10和20）中的上部石墨烯（即，第二石墨烯20）的暴露区域。形成氟化石墨烯20a的方法，即，将第二石墨烯20的通过开口H10暴露的区域转变为氟化石墨烯20a的方法不局限于上述方法，而且可以不同地改变。例如，氟化石墨烯20a可以通过热氟化工艺形成。可以通过在大约500℃至大约600℃范围内的温度下利用氟（F2）气体执行热氟化工艺。即，通过在大约500℃至大约600℃范围内的温度下将第二石墨烯20的在开口H10中的区域暴露于F2气体，可以将所述区域变成氟化石墨烯20a。此外，通过利用各种方法，第二石墨烯20在开口H10中的区域可以变成氟化石墨烯20a。由于通过上述方法由石墨烯转变的氟化石墨烯20a具有绝缘特性，所以氟化石墨烯20a可以用作栅绝缘层。在下文，氟化石墨烯20a被称为栅绝缘层。在栅绝缘层20a下面的第一石墨烯10可以用作沟道层。
然后，可以去除掩模图案150和第二石墨烯20的在掩模图案150下面的一部分。通过使用预定蚀刻剂（例如，酸蚀刻剂）的湿蚀刻法可以去除掩模图案150，在去除掩模图案150时也可以去除第二石墨烯20的在掩模图案150下面的部分。结果，可以获得如图7D所示的结构。
去除掩模图案150和第二石墨烯20的在掩模图案150下面的部分的工艺被更详细地描述如下：当在图7B的工艺中以预定条件形成掩模图案150时，由于掩模图案150与第二石墨烯20之间的结合强度（粘合强度）增强，所以掩模图案150和第二石墨烯20的在掩模图案150下面的部分可以在去除掩模图案150的工艺中一起被去除。即，当通过使用溅射方法用预定金属膜形成掩模图案150时，在溅射工艺期间在第二石墨烯20中会发生缺陷。然后，氧与该缺陷结合，因此一部分金属膜被氧化，因而第二石墨烯20与金属膜（即，掩模图案150）之间的结合强度（粘合强度）会增大。因此，在去除掩模图案150的工艺中，第二石墨烯20的与掩模图案150接触的部分可以被容易地去除。由于上述的原因，可以通过使用容易被氧化的金属（诸如Al或Zn）、经由溅射方法形成掩模图案150。当在图7B的工艺中形成掩模图案150时，由于第二石墨烯20的与开口H10相应的区域可以用感光（光致抗蚀剂）膜覆盖，所以第二石墨烯20的该区域可以不被溅射损伤。当去除掩模图案150和第二石墨烯20的在掩模图案150下面的部分时，由于第一石墨烯10与第二石墨烯20之间的结合强度（粘合强度）相对弱，所以第一石墨烯10可以被保留而不被去除或损伤。上述形成掩模图案150的方法和通过利用掩模图案150去除第二石墨烯20的方法是示范性的，该方法可以被不同地改变。
参考图7E，栅电极300可以形成在栅绝缘层20a上。源电极400A和漏电极400B可以形成在栅电极300两侧的第一石墨烯10（即，沟道层）上。栅电极300、源电极400A和漏电极400B可以同时形成或可以不同时形成。在后者的情况中，源电极400A和漏电极400B可以在形成栅电极300之后形成，或者反之亦然。栅电极300、源电极400A和漏电极400B每个可以由金属或金属化合物形成。金属可包括能够与石墨烯形成欧姆接触的金属，例如，从由Au、Cu、Ni、Ti、Pt、Ru和Pd构成的组中选择出的至少一个，并且可以形成有单层或多层结构。多层结构可包括例如Ti/Au、Pd/Au等等。金属化合物可以是例如导电金属氧化物或金属合金。栅电极300可包括石墨烯。此外，源电极400A和漏电极400B的至少一个可包括石墨烯。源电极400A和漏电极400B可以由与栅电极300的材料相同或不同的材料形成。
由于第一石墨烯10对于等离子体可以是不耐受的，所以当形成栅电极300、源电极400A和漏电极400B时，可以使用不利用等离子体的沉积方法，例如，蒸发法。另外，在用于形成栅电极300、源电极400A和漏电极400B的图案化工艺中，也可以使用不利用等离子体的方法，例如，湿蚀刻或者剥离工艺。
另外，在本发明当前实施例中，额外的绝缘层（未示出）可以进一步形成在栅绝缘层20a与栅电极300之间。额外的绝缘层可以是第二栅绝缘层。当形成额外的绝缘层时，可以改善栅电极300与第一石墨烯10（即，沟道层）之间的绝缘特性。在形成源电极400A和漏电极400B之后，额外的绝缘层可以形成为覆盖栅绝缘层20a、源电极400A和漏电极400B。然后，栅电极300可以形成在额外的绝缘层上。额外的绝缘层可以由硅氧化物、硅氮化物、硅氮氧化物、铝氧化物、铪氧化物、绝缘聚合物等形成。另外，额外的绝缘层可具有单层结构或多层结构，并例如可具有在大约3nm至大约50nm范围内的厚度。用作一般晶体管的栅绝缘层的材料的任意材料可以被用作额外的绝缘层的材料。当形成额外的绝缘层时，可以使用不利用等离子体（等离子体会损伤第一石墨烯10）的工艺，例如，热原子层沉积（ALD）、热化学气相沉积（CVD）、蒸发等等。用于形成额外的绝缘层的温度可以在大约100℃至大约400℃的范围内。
在当前实施例中，第一石墨烯层10（即，沟道层）和栅绝缘层20a可以由双层石墨烯形成。即，在形成包括第一石墨烯10和第二石墨烯20（参考图7A）的双层石墨烯（即，多层石墨烯GG10）之后，通过将第二石墨烯20的一部分转变成氟化石墨烯20a（参考图7C），可以形成包括第一石墨烯层10和栅绝缘层20a的层叠结构。
如此，由于在本发明当前实施例中从与第一石墨烯10（即，沟道层）同类的材料（石墨烯）转变的材料（氟化石墨烯）被用作栅绝缘层20a的材料，所以可以防止或最小化沟道层10与栅绝缘层20a之间的界面缺陷。因此，根据本发明当前实施例，可以实现其中防止或最小化沟道层10与栅绝缘层20a之间的缺陷的晶体管（石墨烯晶体管）。晶体管可具有提高的性能和优异的可靠性。如果栅绝缘层通过沉积不同于石墨烯沟道层的材料（例如，一般介电材料诸如氧化物）而形成在石墨烯沟道层上，则石墨烯沟道层与栅绝缘层之间会发生许多缺陷，因此会使晶体管的特性退化。然而，在本发明当前实施例中，可以在根本上防止因沉积不同种材料导致的缺陷。
可以改变图7D中示出的结构的形成方法，其示例在图8A至图8D中示出。在下文，参考图8A至图8D描述根据本发明另一实施例的制造晶体管的方法。
参考图8A，第一石墨烯10可以形成在基板100（在下文，被称为第一基板）上。第一石墨烯10可以长在另一基板（未示出）上，然后被转移到第一基板100上。下层110（在下文，第一下层）可以形成在第一基板100与第一石墨烯10之间。
然后，形成在第二基板200上的氟化石墨烯20A可以被转移到第一石墨烯10上。可以通过氟化工艺转变在第二基板200上的石墨烯来形成氟化石墨烯20A。备选地，氟化石墨烯20A可以形成在另一基板（未示出）上，然后可以被附接到第二基板200。第二基板200可以是操作基板（handling substrate）并且可具有柔性性质。第二下层210可以形成在第二基板200与氟化石墨烯20A之间。第二下层210可以是例如聚合物层。然而，第二基板200和第二下层210的材料和特性不局限于上文所述的材料和特性，而是可以不同。
图8B示出其中第二基板200的氟化石墨烯20A已经被转移到第一石墨烯10上的所得结构。将氟化石墨烯20A转移到第一石墨烯10上的方法可以与转移石墨烯的一般方法基本相同或相似。
参考图8C，掩模图案150可以形成在氟化石墨烯20A上。掩模图案150可以用与图7B的掩模图案150相同的方法和相同的材料形成。
然后，可以去除掩模图案150和氟化石墨烯20A的在掩模图案150下面的一部分。去除掩模图案150和氟化石墨烯20A的在掩模图案150下面的一部分的方法可以与参考图7C和图7D描述的去除掩模图案150和第二石墨烯20的在掩模图案150下面的一部分的方法相同或相似。图8D示出其中已经从图8C的结构中去除了掩模图案150和氟化石墨烯20A的在掩模图案150下面的部分的所得结构。图8D的结构可以与图7D的结构基本相同或相似。
然后，通过在图8D的结构上形成栅电极、源电极和漏电极可以制造与图7E相似的晶体管。
图9A至图9E是截面图，示出根据本发明另一实施例的晶体管的制造方法。
参考图9A，多层石墨烯GG11可以形成在基板101上。下层111可以形成在基板101上，然后多层石墨烯GG11可以形成在下层111上。多层石墨烯GG11可以形成在另一基板（未示出）上，然后可以被转移到基板101上。多层石墨烯GG11可以包括至少两个石墨烯，例如，第一石墨烯11和第二石墨烯21。当多层石墨烯GG11包括两个石墨烯，即，第一石墨烯11和第二石墨烯21时，多层石墨烯GG11可以被认为是双层石墨烯。在基板101上形成（转移）多层石墨烯GG11的方法可以与在图7A的基板100上形成（转移）多层石墨烯GG10的方法基本相同或相似。在一些情形中，多层石墨烯GG11可以包括三层或更多层。
然后，具有开口H11的掩模图案171可以形成在第二石墨烯21上。掩模图案150可以由例如感光（光致抗蚀剂）材料形成。备选地，掩模图案171可以由氧化物、氮化物等形成。
参考图9B，通过开口H11暴露的一部分第二石墨烯21可以变成氟化石墨烯21a。将该部分的第二石墨烯21变成氟化石墨烯21a的方法可以与参考图7C描述的形成氟化石墨烯20a的方法相同或相似。在下文，氟化石墨烯21a被称为栅绝缘层。在栅绝缘层21a下面的第一石墨烯11可以是沟道层。
然后，在去除掩模图案171之后，如图9C所示，第三石墨烯31可以形成在第二石墨烯21上。第三石墨烯31可以通过利用转移石墨烯的一般方法被转移到第二石墨烯21上。
如图9D所示，石墨烯栅极31’可以通过图案化第三石墨烯31而形成。图案化第三石墨烯31的方法可以与参考图7C和图7D描述的图案化第二石墨烯20的方法相同或相似。
参考图9E，栅电极301可以形成在石墨烯栅极31’上。源电极401A和漏电极401B可以形成在栅绝缘层21a两侧的第二石墨烯21上。栅电极301、源电极401A和漏电极401B可以通过利用剥离工艺形成。源电极401A和漏电极401B可以通过第二石墨烯21电连接到第一石墨烯11（即，沟道层）。虽然图9E示出栅电极301具有与石墨烯栅极31’相同的宽度的情况，但是栅电极301可以形成为具有比石墨烯栅极31’宽的宽度。换句话说，栅电极301可具有其中栅电极301在石墨烯栅极31’两侧的栅绝缘层21a上延伸的结构。另外，源电极401A和漏电极401B也可具有其中它们在与其邻近的一部分栅绝缘层21a上延伸的结构。
根据当前实施例的方法也可以应用于具有两层或更多层的多层石墨烯，即，数层石墨烯。即，在图9A的工艺中，其中三个或更多石墨烯层被层叠的结构可以用作多层石墨烯GG11。另外，该方法可以容易地应用于具有晶片级的基板。例如，根据当前实施例的方法可以应用于具有300mm或以上直径的基板（例如，硅基板）。因此，该方法可以提高晶体管的产率并且可以降低制造成本。
根据当前实施例制造的晶体管的所有主要元件可以由石墨烯或从石墨烯转变的材料（氟化石墨烯）形成。即，沟道、栅绝缘层和栅极可以由石墨烯或从石墨烯转变的材料形成。在此情况下，可以实现厚度非常小的晶体管。在图9E中，除栅电极301、源电极401A和漏电极401B的厚度之外，晶体管的厚度可以与三个石墨烯层的厚度相应。由于可以认为晶体管仅由沟道层11、栅绝缘层21a、石墨烯栅极31’和第二石墨烯区域21构成，所以这样的晶体管可具有非常小的厚度。
图9A至图9E的方法可以被不同地改变，例如，额外的绝缘层（第二栅绝缘层）（未示出）可以进一步形成在栅绝缘层21a和石墨烯栅极31’之间。即，在图9C的工艺中，在第二石墨烯21和栅绝缘层21a上形成（转移）第三石墨烯31之前，额外的绝缘层可以形成在第二石墨烯21和栅绝缘层21a上。在形成额外的绝缘层之后，第三石墨烯31可以形成（转移）到额外的绝缘层上，石墨烯栅极31’可以通过图案化第三石墨烯31而形成。当进一步形成额外的绝缘层时，可以改善石墨烯栅极31’与第一石墨烯11（即，沟道层）之间的绝缘特性。额外的绝缘层的材料和厚度可以与参考图7E描述的额外的绝缘层的材料和厚度相同或相似。
图10A至图10P是截面图，示出根据本发明另一实施例的晶体管的制造方法。
参考图10A，多层石墨烯GG12可以形成在基板1001上。第一下层1101可以形成在基板1001与多层石墨烯GG12之间。例如，多层石墨烯GG12可以是包括第一石墨烯12和第二石墨烯22的双层石墨烯。在一些情形中，多层石墨烯GG12可以包括三层或更多石墨烯层。多层石墨烯GG12可以生长在另一基板（未示出）上，然后可以附接到第一基板1001。第一基板1001可以是操作基板并且可具有柔性性质。第一下层1101可以是例如聚合物层。然而，可以改变第一基板1001和第一下层1101的材料和特性。
参考图10B，第一掩模图案M100可以形成在第二石墨烯22上。第一掩模图案M100可具有第一开口H100。第一开口H100可以用于在第二石墨烯22中形成纳米图案部分。例如，第一开口H100可具有用于限定纳米带或纳米网结构的纳米图案部分的形状。第一掩模图案M100可以由例如感光（光致抗蚀剂）材料形成。备选地，第一掩模图案M100可以由氧化物、氮化物等形成。
参考图10C，通过第一开口H100暴露的一部分第二石墨烯22可以变成氟化石墨烯区域FG22。形成氟化石墨烯区域FG22的方法可以与形成图7C的氟化石墨烯20a的方法相同或相似。图案化的石墨烯区域PG22可以由氟化石墨烯区域FG22来限定。图案化的石墨烯区域PG22可以包括石墨烯纳米带（GNR）或石墨烯纳米网（GNM）区域。即，图案化的石墨烯区域PG22可具有与图5的图案化的石墨烯区域PG30或图6的图案化的石墨烯区域PG30’相似的形式。
然后，可以去除第一掩模图案M100。图10D中示出所得结构。
参考图10E和图10F，第一基板1001的第一石墨烯12和第二石墨烯22可以转移到第二基板1002上。在此情况下，第二石墨烯22表示包括氟化石墨烯区域FG22和图案化的石墨烯区域PG22的整个区域。转移第一石墨烯12和第二石墨烯22的方法可以与参考图8A和图8B描述的转移氟化石墨烯20A的方法相同或相似。
参考图10F，第二石墨烯22和第一石墨烯12顺序地沉积在第二基板1002上。在此情况下，第二下层1102可以形成在第二基板1002与第二石墨烯22之间。第二基板1002和第二下层1102可以分别与图7A中示出的基板100和下层110相应。
参考图10G，第二掩模图案M200可以形成在第一石墨烯12上。第二掩模图案M200可具有第二开口H200。第二开口H200可以用于在第一石墨烯12中形成氟化的区域。换句话说，第二开口H200可以用于在第一石墨烯12中形成栅绝缘层区域。
参考图10H，通过第二开口H200暴露的一部分第一石墨烯12可以变成氟化石墨烯12a。形成氟化石墨烯12a的方法可以与形成图7C的氟化石墨烯20a的方法相同或相似。在下文，氟化石墨烯12a被称为栅绝缘层。包括图案化的石墨烯区域PG22的第二石墨烯22可以被称为沟道层。图案化的石墨烯区域PG22可以被称为沟道区。
然后，可以去除第二掩模图案M200。图10I中示出所得结构。
参考图10J，第三石墨烯32可以转移到包括栅绝缘层12a的第一石墨烯12上。将第三石墨烯32转移到第一石墨烯12上的方法可以与转移石墨烯的一般方法基本相同或相似。
参考图10K，第三掩模图案M300可以形成在第三石墨烯32上。第三掩模图案M300可具有第三开口H300。第三开口H300可具有用于在第三石墨烯32中形成栅极区的形状。换句话说，具有第三开口H300的第三掩模图案M300可以用于在第三石墨烯32中限定栅极。
然后，通过第三开口H300暴露的一部分第三石墨烯32可以变成氟化石墨烯32a。结果，可以在栅绝缘层12a上限定石墨烯栅极32G。
然后，可以去除第三掩模图案M300。图10L中示出所得结构。
参考图10M，第四掩模图案M400可以在石墨烯栅极32G的两侧形成以覆盖第三石墨烯32。第四掩模图案M400可以用于去除在石墨烯栅极32G的两侧的第三石墨烯32。第四掩模图案M400可以通过利用与图7B的掩模图案150相同的材料和方法形成。
当通过利用预定的湿蚀刻法去除第四掩模图案M400时，第三石墨烯32的在第四掩模图案M400下面的一部分可以在去除第四掩模图案M400时被去除。图10N中示出所得结构。
然后，通过去除在栅绝缘层12a两侧的第一石墨烯12可以获得图10O中示出的结构。去除在栅绝缘层12a两侧的第一石墨烯12的方法可以与参考图10M和图10N描述的去除第三石墨烯32的方法相同或相似。
参考图10P，栅电极3000可以形成在石墨烯栅极32G上。源电极4000A和漏电极4000B可以形成在第二石墨烯22的在栅电极3000两侧的暴露的部分上。栅电极3000、源电极4000A和漏电极4000B的材料可以与图7E中示出的栅电极300、源电极400A和漏电极400B相同或相似。另外，形成栅电极3000、源电极4000A和漏电极4000B的方法可以与图7E中示出的栅电极300、源电极400A和漏电极400B的形成方法相同或相似。
通过利用图10A至图10P的方法，可以制造参考图4至图6描述的晶体管或与其相似的晶体管。与非图案化的石墨烯片相比，图案化的石墨烯区域PG22可具有大的带隙，因此根据当前实施例的晶体管可具有优异的操作特性。另外，在当前实施例中，通过利用由石墨烯化学转变的区域（即，氟化石墨烯区域FG22）来限定图案化的石墨烯区域PG22。即，可以形成图案化的石墨烯区域PG22而不利用蚀刻工艺。因此，可以在根本上防止因蚀刻导致的问题。
另外，图10A至图10P的方法可以被不同地改变。例如，额外的绝缘层（第二栅绝缘层）（未示出）可以进一步形成在栅绝缘层12a与石墨烯栅极32G之间。更详细地，在图10J的工艺中，在第三石墨烯32形成（转移）到第一石墨烯12和栅绝缘层12a上之前，额外的绝缘层可以形成在第一石墨烯12和栅绝缘层12a上。在形成额外的绝缘层之后，第三石墨烯32可以形成（转移）到额外的绝缘层上，石墨烯栅极32G可以由第三石墨烯32形成。当进一步形成额外的绝缘层时，可以改善石墨烯栅极32G与图案化的石墨烯区域PG22（即，沟道层）之间的绝缘特性。额外的绝缘层的材料、厚度和形成方法可以与参考图7E描述的额外的绝缘层的材料、厚度和形成方法相同或相似。
另外，在图10L的工艺中，第三石墨烯32的在石墨烯栅极32G两侧的部分可以不被去除，源电极4000A和漏电极4000B可以形成在该部分第三石墨烯32上。备选地，在图10N的工艺中，第一石墨烯12的在栅绝缘层12a两侧的部分可以不被去除，源电极4000A和漏电极4000B可以形成在该部分第一石墨烯12上。此外，图10A至图10P的方法可以被不同地改变。
根据本发明上述实施例，可以容易地制造高质量晶体管（石墨烯晶体管）。高质量晶体管可以应用于各种电子装置，诸如用于高频的射频（RF）装置、显示器等。另外，根据上述实施例中任意一个的晶体管可以形成在透明基板上，由此可以应用于透明显示器等等。
应当理解，在此描述的示范实施方式应当仅以描述的意思理解，而不为限制的目的。例如，对于示范实施例所属领域中的一般技术人员而言显而易见的是，图1至图6的晶体管的结构可以被不同地改变。例如，除了氟化石墨烯之外的各种材料（即，基于石墨烯的材料）可以用于栅绝缘层。例如，用于栅绝缘层的其他材料中的一个可以是石墨烯氧化物。另外，虽然在上文所述的实施例中，栅极设置在沟道层上，但是栅极可以设置在沟道层下面。图7A至图7E、图8A至图8D、图9A至图9E和图10A至图10P的方法可以被不同地改变。此外，对本领域技术人员而言明显的是，本发明的构思可以应用于除了HEMT之外的半导体器件。因此，发明的范围不是通过发明的详细说明限定而是通过所附权利要求来限定。
本申请要求于2012年7月23日向韩国知识产权局提交的韩国专利申请No.10-2012-0080251的优先权，其全部内容通过引用结合在此。

Claims (39)

1.一种晶体管，包括：
沟道层，包括石墨烯；
栅绝缘层，设置在所述沟道层的表面上并且包括氟化石墨烯；
栅极，设置为面对所述沟道层，所述栅绝缘层插置在所述栅极与所述沟道层之间；以及
源极和漏极，分别电连接到所述沟道层的第一和第二区域。
2.如权利要求1所述的晶体管，其中所述栅极包括石墨烯。
3.如权利要求1所述的晶体管，其中所述沟道层包括图案化的石墨烯区域，所述图案化的石墨烯区域是纳米尺度的图案化的区域。
4.如权利要求3所述的晶体管，其中所述沟道层包括氟化石墨烯区域和非氟化石墨烯区域，该非氟化石墨烯区域与该图案化的石墨烯区域相应。
5.如权利要求3所述的晶体管，其中所述图案化的石墨烯区域包括石墨烯纳米带(GNR)区域。
6.如权利要求3所述的晶体管，其中所述图案化的石墨烯区域包括石墨烯纳米网(GNM)区域。
7.如权利要求1所述的晶体管，其中所述沟道层是单层石墨烯。
8.如权利要求1所述的晶体管，其中所述栅绝缘层是氟化的单层石墨烯。
9.如权利要求1所述的晶体管，其中所述栅绝缘层还包括设置在所述氟化石墨烯与所述栅极之间的绝缘层。
10.如权利要求1所述的晶体管，其中所述栅绝缘层设置在所述沟道层的一部分上，所述源极设置在所述栅绝缘层一侧的所述沟道层上，所述漏极设置在所述栅绝缘层另一侧的所述沟道层上。
11.如权利要求10所述的晶体管，还包括：
第一石墨烯区域，设置在所述沟道层与所述源极之间；以及
第二石墨烯区域，设置在所述沟道层与所述漏极之间。
12.一种晶体管，包括：
沟道层，包括由附接有化学改进剂的石墨烯构成的区域和由该区域限定的图案化的石墨烯区域；
栅绝缘层，设置在所述沟道层的表面上，所述栅绝缘层包括氟化石墨烯；
栅极，设置为面对所述沟道层，所述栅绝缘层设置在所述栅极与所述沟道层之间；以及
源极和漏极，分别电连接到所述沟道层的第一和第二区域。
13.如权利要求12所述的晶体管，其中由附接有化学改进剂的石墨烯构成的所述区域是由未附接所述化学改进剂的石墨烯而化学转变的。
14.如权利要求12所述的晶体管，其中由附接有化学改进剂的石墨烯构成的所述区域是氟化石墨烯区域。
15.如权利要求12所述的晶体管，其中所述图案化的石墨烯区域包括石墨烯纳米带(GNR)区域或石墨烯纳米网(GNM)区域。
16.如权利要求12所述的晶体管，其中所述栅极包括石墨烯。
17.一种晶体管，包括：沟道层、栅绝缘层、栅极、源极和漏极，
其中所述沟道层、所述栅绝缘层和所述栅极包括石墨烯和由附接有化学改进剂的石墨烯构成的材料中的至少一种，其中所述栅绝缘层包括氟化石墨烯。
18.如权利要求17所述的晶体管，其中由附接有化学改进剂的石墨烯构成的所述材料是由未附接所述化学改进剂的石墨烯而化学转变的。
19.如权利要求17所述的晶体管，其中所述沟道层包括石墨烯。
20.如权利要求19所述的晶体管，其中所述沟道层包括氟化石墨烯区域和由所述氟化石墨烯区域限定的图案化的石墨烯区域。
21.如权利要求17所述的晶体管，其中所述栅极包括石墨烯。
22.一种制造晶体管的方法，该方法包括：
形成多层结构，其包括沟道层和栅绝缘层，该沟道层包括石墨烯，该栅绝缘层包括氟化石墨烯；
形成栅极，该栅极设置为面对所述沟道层，所述栅绝缘层插置在所述栅极与所述沟道层之间；以及
形成源极和漏极，该源极和漏极分别电连接到所述沟道层的第一和第二区域。
23.如权利要求22所述的方法，其中形成所述多层结构包括：
在基板上形成多层石墨烯，该多层石墨烯包括第一石墨烯和第二石墨烯；以及
将至少一部分的所述第二石墨烯转变成氟化石墨烯。
24.如权利要求23所述的方法，还包括：
在所述第二石墨烯上形成具有开口的掩模图案；
将所述第二石墨烯的通过所述开口暴露的区域转变成所述氟化石墨烯；以及
去除所述掩模图案和在所述掩模图案下面的所述第二石墨烯部分。
25.如权利要求22所述的方法，其中形成所述多层结构包括：
在基板上形成第一石墨烯；以及
将氟化石墨烯从另一基板转移到所述第一石墨烯上。
26.如权利要求25所述的方法，还包括图案化所述氟化石墨烯。
27.如权利要求22所述的方法，其中通过用XeF2处理石墨烯来形成所述氟化石墨烯。
28.如权利要求27所述的方法，其中XeF2处理在室温下执行。
29.如权利要求22所述的方法，其中通过热氟化工艺由石墨烯形成所述氟化石墨烯。
30.如权利要求29所述的方法，其中通过利用氟(F2)气体在500℃至600℃范围内的温度下执行所述热氟化工艺。
31.如权利要求22所述的方法，其中所述栅极包括石墨烯。
32.如权利要求22所述的方法，包括：
在基板上形成多层石墨烯，该多层石墨烯包括第一石墨烯和第二石墨烯；
将一部分的所述第二石墨烯转变成氟化石墨烯；
将第三石墨烯转移到所述第二石墨烯上；以及
通过图案化所述第三石墨烯而在所述氟化石墨烯上形成图案化的石墨烯，
其中所述沟道层包括第一石墨烯，所述栅绝缘层包括由所述第二石墨烯转变的所述氟化石墨烯，所述栅极包括所述图案化的石墨烯。
33.一种制造晶体管的方法，该方法包括：
提供包括沟道层和在该沟道层上的栅绝缘层的多层结构，该沟道层包括图案化的石墨烯区域，所述图案化的石墨烯区域通过由石墨烯化学转变的区域来限定；
形成栅极，该栅极设置为面对所述沟道层，所述栅绝缘层插置在所述栅极与所述沟道层之间；以及
形成源极和漏极，该源极和漏极分别电连接到所述沟道层的第一和第二区域，
其中所述栅绝缘层包括氟化石墨烯。
34.如权利要求33所述的方法，其中由石墨烯化学转变的所述区域是氟化石墨烯区域。
35.如权利要求33所述的方法，其中所述图案化的石墨烯区域包括石墨烯纳米带(GNR)区域或石墨烯纳米网(GNM)区域。
36.如权利要求33所述的方法，其中提供所述多层结构包括：
在第一基板上形成多层石墨烯，该多层石墨烯包括第一石墨烯和第二石墨烯；
通过化学转变一部分的所述第二石墨烯来限定所述图案化的石墨烯区域；
将所述第一石墨烯和包括所述图案化的石墨烯区域的所述第二石墨烯转移到第二基板上；以及
通过化学转变所述第一石墨烯的设置在所述图案化的石墨烯区域上的区域来形成所述栅绝缘层。
37.如权利要求36所述的方法，其中在形成所述栅绝缘层之后，该方法还包括，
将第三石墨烯转移到所述栅绝缘层上；以及
由所述第三石墨烯形成栅极区。
38.如权利要求37所述的方法，其中在形成栅极区之后，该方法还包括：
去除所述第三石墨烯的在所述栅极区两侧的部分，以暴露部分的所述第一石墨烯；以及
去除所述第一石墨烯的在所述栅极区两侧暴露的部分，以暴露部分的所述第二石墨烯。
39.如权利要求38所述的方法，其中所述源极和所述漏极形成在所述第二石墨烯的在栅极区两侧暴露的所述部分上。
CN201310073946.6A 2012-07-23 2013-03-08 晶体管及其制造方法 Active CN103579310B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020120080251A KR101919424B1 (ko) 2012-07-23 2012-07-23 트랜지스터 및 그 제조방법
KR10-2012-0080251 2012-07-23

Publications (2)

Publication Number Publication Date
CN103579310A CN103579310A (zh) 2014-02-12
CN103579310B true CN103579310B (zh) 2017-10-20

Family

ID=48699685

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310073946.6A Active CN103579310B (zh) 2012-07-23 2013-03-08 晶体管及其制造方法

Country Status (4)

Country Link
US (1) US9040958B2 (zh)
EP (1) EP2690664B1 (zh)
KR (1) KR101919424B1 (zh)
CN (1) CN103579310B (zh)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8445320B2 (en) * 2010-05-20 2013-05-21 International Business Machines Corporation Graphene channel-based devices and methods for fabrication thereof
EP2667417A1 (en) * 2012-05-23 2013-11-27 Imec Graphene-based semiconductor device
EP2959514A4 (en) * 2013-02-22 2016-11-02 Hrl Lab Llc FIELD EFFECT TRANSISTOR WITH GRAPH HETEROSTRUCTURE
CN103208425B (zh) * 2013-03-22 2015-08-26 中国科学院上海微系统与信息技术研究所 一种石墨烯调制的高K金属栅Ge基MOS器件的制作方法
EP2790227B1 (en) * 2013-04-09 2019-06-05 IMEC vzw Graphene based field effect transistor
US8952431B2 (en) * 2013-05-09 2015-02-10 International Business Machines Corporation Stacked carbon-based FETs
US9337275B2 (en) * 2014-01-28 2016-05-10 Infineon Technologies Ag Electrical contact for graphene part
WO2015164552A1 (en) 2014-04-23 2015-10-29 The Trustees Of The University Of Pennsylvania Scalable, printable, patterned sheet of high mobility graphene on flexible substrates
US9812604B2 (en) * 2014-05-30 2017-11-07 Klaus Y. J. Hsu Photosensing device with graphene
US10186582B2 (en) 2014-06-13 2019-01-22 Intel Corporation Graphene fluorination for integration of graphene with insulators and devices
CN104409513A (zh) 2014-11-05 2015-03-11 京东方科技集团股份有限公司 一种金属氧化物薄膜晶体管及其制备方法、阵列基板
US9859513B2 (en) 2014-11-25 2018-01-02 University Of Kentucky Research Foundation Integrated multi-terminal devices consisting of carbon nanotube, few-layer graphene nanogaps and few-layer graphene nanoribbons having crystallographically controlled interfaces
CN104810436B (zh) * 2015-03-30 2017-07-28 华灿光电股份有限公司 一种发光二极管芯片及其制备方法
CN104851787A (zh) * 2015-04-01 2015-08-19 中国科学院上海微系统与信息技术研究所 一种提高金属电极与石墨烯欧姆接触的方法
US10217819B2 (en) * 2015-05-20 2019-02-26 Samsung Electronics Co., Ltd. Semiconductor device including metal-2 dimensional material-semiconductor contact
CN105005159A (zh) * 2015-07-02 2015-10-28 北京航空航天大学 一种高速石墨烯太赫兹调制器
CN105304495A (zh) * 2015-09-21 2016-02-03 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板
CN106803517B (zh) * 2015-11-26 2019-12-20 上海新昇半导体科技有限公司 双沟道FinFET器件及其制造方法
KR102446411B1 (ko) * 2015-12-16 2022-09-22 삼성전자주식회사 멀티층 그래핀 및 그 형성방법과 멀티층 그래핀을 포함하는 소자 및 그 제조방법
CN106952949B (zh) * 2016-01-07 2019-12-03 中芯国际集成电路制造(上海)有限公司 石墨烯场效应晶体管及其形成方法
EP3206232A1 (en) * 2016-02-12 2017-08-16 Centre National de la Recherche Scientifique - CNRS - Method for obtaining a graphene-based fet, in particular a memory fet, equipped with an embedded dielectric element made by fluorination
US10439093B2 (en) * 2016-04-15 2019-10-08 Arizon Board Of Regents On Behalf Of Arizona State University Antenna-assisted photovoltaic graphene detectors
US11222959B1 (en) * 2016-05-20 2022-01-11 Hrl Laboratories, Llc Metal oxide semiconductor field effect transistor and method of manufacturing same
CN106816409A (zh) * 2017-03-09 2017-06-09 武汉华星光电技术有限公司 Tft基板中电极层的制作方法及柔性tft基板的制作方法
CN106847930A (zh) * 2017-04-01 2017-06-13 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及制备方法
US10593798B2 (en) * 2018-08-05 2020-03-17 International Business Machines Corporation Vertical transistor with one atomic layer gate length
US10586864B2 (en) 2018-08-05 2020-03-10 International Business Machines Corporation Vertical transistor with one-dimensional edge contacts
CN109860209A (zh) * 2019-02-28 2019-06-07 深圳市华星光电半导体显示技术有限公司 Tft基板的制作方法及tft基板
KR102316181B1 (ko) * 2019-05-15 2021-10-21 연세대학교 산학협력단 불화된 그래핀을 마스크로 사용하여 접촉 저항이 낮은 2차원 물질 기반 전자 소자를 제작하는 방법
TWI717163B (zh) * 2019-12-20 2021-01-21 國家中山科學研究院 具有石墨烯結構之氮化物電晶體結構
JP7476724B2 (ja) * 2020-08-24 2024-05-01 住友電気工業株式会社 半導体装置およびその製造方法
US20220102495A1 (en) * 2020-09-25 2022-03-31 Intel Corporation Transistors including two-dimensional materials
EP4391022A1 (en) * 2022-12-23 2024-06-26 Graphenea Semiconductor S.L.U. Graphene device and method of metallizing a graphene device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4582542B2 (ja) 2005-02-02 2010-11-17 株式会社神戸製鋼所 ダイヤモンド電界効果トランジスタ及びその製造方法
JP2009111004A (ja) 2007-10-26 2009-05-21 Sumitomo Electric Ind Ltd 絶縁ゲート型電界効果トランジスタおよびその製造方法
WO2009143604A1 (en) 2008-05-30 2009-12-03 University Of Alberta Molecular signature for fibrosis and atrophy
US8698226B2 (en) * 2008-07-31 2014-04-15 University Of Connecticut Semiconductor devices, methods of manufacture thereof and articles comprising the same
US8445893B2 (en) 2009-07-21 2013-05-21 Trustees Of Columbia University In The City Of New York High-performance gate oxides such as for graphene field-effect transistors or carbon nanotubes
US8053782B2 (en) 2009-08-24 2011-11-08 International Business Machines Corporation Single and few-layer graphene based photodetecting devices
US8227842B2 (en) 2009-09-21 2012-07-24 Hitachi Global Storage Technologies Netherlands B.V. Quantum well graphene structure
KR101603771B1 (ko) * 2009-10-21 2016-03-16 삼성전자주식회사 2차원 시트 물질을 이용한 전자 소자 및 그 제조 방법
KR101643758B1 (ko) 2009-11-23 2016-08-01 삼성전자주식회사 분자빔 에피탁시 방법을 이용한 카본 절연층 제조방법 및 이를 이용한 전계효과 트랜지스터 제조방법
GB201004554D0 (en) * 2010-03-18 2010-05-05 Isis Innovation Superconducting materials
US8361853B2 (en) * 2010-10-12 2013-01-29 International Business Machines Corporation Graphene nanoribbons, method of fabrication and their use in electronic devices

Also Published As

Publication number Publication date
KR101919424B1 (ko) 2018-11-19
US20140021446A1 (en) 2014-01-23
CN103579310A (zh) 2014-02-12
KR20140013405A (ko) 2014-02-05
EP2690664A1 (en) 2014-01-29
US9040958B2 (en) 2015-05-26
EP2690664B1 (en) 2015-09-16

Similar Documents

Publication Publication Date Title
CN103579310B (zh) 晶体管及其制造方法
US9142635B2 (en) Graphene electronic device and method of fabricating the same
TWI518905B (zh) 具有自我對準閘極之石墨烯電晶體
US7989067B2 (en) Incorporation of functionalizing molecules in nanopatterned epitaxial graphene electronics
US7015142B2 (en) Patterned thin film graphite devices and method for making same
US8999812B2 (en) Graphene devices and methods of manufacturing the same
CN103227201B (zh) 晶体管及其制造方法
US9099542B2 (en) Transistors from vertical stacking of carbon nanotube thin films
US10008605B2 (en) Connecting structure and method for manufacturing the same, and semiconductor device
KR101129930B1 (ko) 반도체 소자 및 그의 형성 방법
KR102037469B1 (ko) 그래핀 전자 소자 및 그 제조 방법
JP2016127238A (ja) 電子装置及び電子装置の製造方法
WO2014038243A1 (ja) グラフェン－ｃｎｔ構造及びその製造方法
WO2022017387A1 (zh) 一种空隙石墨烯场效应管结构及制备方法
KR20140085113A (ko) 그래핀 전사 방법 및 이를 이용한 소자의 제조방법
US20230062389A1 (en) Semiconductor structure, method of forming stacked unit layers and method of forming stacked two-dimensional material layers
TWI600164B (zh) 微電子結構及其形成方法（一）
WO2014038244A1 (ja) グラフェン構造及びその製造方法
CN110729358A (zh) 薄膜晶体管及其制造方法
WO2019229254A1 (en) Transistor array

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant