CN113097229A - 驱动基板及其制备方法、显示面板 - Google Patents
驱动基板及其制备方法、显示面板 Download PDFInfo
- Publication number
- CN113097229A CN113097229A CN202110320975.2A CN202110320975A CN113097229A CN 113097229 A CN113097229 A CN 113097229A CN 202110320975 A CN202110320975 A CN 202110320975A CN 113097229 A CN113097229 A CN 113097229A
- Authority
- CN
- China
- Prior art keywords
- thin film
- film transistor
- substrate
- contact region
- sub
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 171
- 238000004519 manufacturing process Methods 0.000 title claims description 21
- 239000010409 thin film Substances 0.000 claims abstract description 136
- 239000004065 semiconductor Substances 0.000 claims abstract description 92
- 238000000034 method Methods 0.000 claims description 44
- 238000005530 etching Methods 0.000 claims description 23
- 229910052751 metal Inorganic materials 0.000 claims description 18
- 239000002184 metal Substances 0.000 claims description 18
- 230000000712 assembly Effects 0.000 claims description 10
- 238000000429 assembly Methods 0.000 claims description 10
- 230000001154 acute effect Effects 0.000 claims description 6
- 238000003698 laser cutting Methods 0.000 claims description 4
- 238000002360 preparation method Methods 0.000 abstract description 2
- 239000011521 glass Substances 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000011112 process operation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L2021/775—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate comprising a plurality of TFTs on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本申请实施例公开了一种驱动基板及其制备方法、显示面板，所述驱动基板包括衬底和薄膜晶体管，薄膜晶体管设置于衬底上，薄膜晶体管包括子薄膜晶体管组件、源极以及漏极，子薄膜晶体管组件包括同轴且沿径向由内向外依次设置的半导体层、第一绝缘层以及栅极，半导体层沿轴向依次具有源极接触区、沟道区以及漏极接触区，源极接触区和漏极接触区位于半导体层的端部，源极位于源极接触区，漏极位于漏极接触区。本申请提高了薄膜晶体管的稳定性以及寿命。
Description
技术领域
本申请涉及显示技术领域，具体涉及一种驱动基板及其制备方法、显示面板。
背景技术
在有机发光二极管(OrganicLight-Emitting Diode，OLED)显示面板中，驱动薄膜晶体管(Thin Film Transistor，TFT)的稳定性及均一性对显示效果的提升起着至关重要的作用。
在目前的驱动TFT制程中，受限于制程上的误差及杂质缺陷的影响，驱动TFT的阈值电压在一定的偏压下会随着时间发生漂移，使得驱动TFT的阈值电压不稳定。
发明内容
本申请实施例提供一种驱动基板及其制备方法、显示面板，以解决现有的显示面板中驱动TFT的阈值电压不稳定的技术问题。
本申请实施例提供一种驱动基板，其包括：
衬底；以及
薄膜晶体管，所述薄膜晶体管设置于所述衬底上，所述薄膜晶体管包括子薄膜晶体管组件、源极以及漏极，所述子薄膜晶体管组件包括同轴且沿径向由内向外依次设置的半导体层、第一绝缘层以及栅极，所述半导体层沿轴向依次具有源极接触区、沟道区以及漏极接触区，所述源极接触区和所述漏极接触区位于所述半导体层的端部，所述源极电连接于所述源极接触区，所述漏极电连接于所述漏极接触区。
可选的，在本申请的一些实施例中，所述子薄膜晶体管组件远离所述衬底的外表面开设有第一开口和第二开口，所述第一开口和所述第二开口位于所述子薄膜晶体管组件的两个端部，所述第一开口和所述第二开口依次贯穿所述栅极和所述第一绝缘层，并分别裸露出所述源极接触区和所述漏极接触区。
可选的，在本申请的一些实施例中，所述薄膜晶体管还包括第二绝缘层，所述第二绝缘层设置于所述衬底上，并覆盖所述子薄膜晶体管组件，所述第二绝缘层上开设有第一接触孔和第二接触孔，所述第一接触孔对应于所述第一开口，所述第二接触孔对应于所述第二开口；
所述源极和所述漏极均设置于所述第二绝缘层远离所述衬底的一侧，所述源极通过所述第一接触孔电连接至所述源极接触区，所述漏极通过所述第二接触孔电连接至所述漏极接触区。
可选的，在本申请的一些实施例中，所述子薄膜晶体管组件具有相对设置的第一端面和第二端面，所述源极设置于所述第一端面对应于所述半导体层的部分上，所述漏极设置于所述第二端面对应于所述半导体层的部分上。
可选的，在本申请的一些实施例中，所述薄膜晶体管包括第二绝缘层，所述第二绝缘层设置于所述衬底上，并覆盖所述子薄膜晶体管组件，所述第二绝缘层上开设有第一接触孔和第二接触孔，所述第一接触孔位于所述第一端面对应于所述半导体层的部分上，并裸露出所述源极接触区，所述第二接触孔位于所述第二端面对应于所述半导体层的部分上，并裸露出所述漏极接触区；
所述源极和所述漏极均设置于所述第二绝缘层远离所述衬底的一侧，所述源极通过所述第一接触孔电连接至所述源极接触区，所述漏极通过所述第二接触孔电连接至所述漏极接触区。
可选的，在本申请的一些实施例中，所述第一端面和所述第二端面与所述衬底所在平面之间的夹角均为锐角。
可选的，在本申请的一些实施例中，所述驱动基板还包括栅线，所述栅线设置于所述衬底靠近所述栅极的一侧，且与所述栅极电性连接。
本申请提供一种显示面板，其包括上述任一项所述的驱动基板。
本申请还提供一种驱动基板的制备方法，其包括以下步骤：
提供一衬底；
提供若干薄膜晶体管组件，并将若干所述薄膜晶体管组件转移至所述衬底上，每一所述薄膜晶体管组件包括同轴且沿径向由内向外依次设置的半导体基层、第一绝缘基层以及栅极基层；
将每一所述薄膜晶体管组件形成若干子薄膜晶体管组件，每一所述子薄膜晶体管组件包括同轴且沿径向由内向外依次设置的半导体层、第一绝缘层以及栅极；
在每一所述子薄膜晶体管组件中，沿所述半导体层的轴向依次形成源极接触区、沟道区以及漏极接触区，所述源极接触区和所述漏极接触区位于所述半导体层的端部；以及
在所述源极接触区和所述漏极接触区上分别形成源极和漏极。
可选的，在本申请的一些实施例中，所述将若干所述薄膜晶体管组件转移至所述衬底上的步骤之前，还包括：
在所述衬底上形成栅线，所述栅线用于与对应的所述薄膜晶体管组件中的栅极基层电连接。
可选的，在本申请的一些实施例中，所述将每一所述薄膜晶体管组件形成若干子薄膜晶体管组件的步骤之后，包括：
对每一所述子薄膜晶体管组件远离所述衬底的外表面进行刻蚀，以在所述子薄膜晶体管组件的两个端部分别形成第一开口和第二开口，所述第一开口和所述第二开口依次贯穿所述栅极和所述第一绝缘层，并裸露出所述半导体层的端部。
可选的，在本申请的一些实施例中，所述对每一所述子薄膜晶体管组件远离所述衬底的外表面进行刻蚀的步骤之后，还包括：
分别对所述半导体层对应于所述第一开口和所述第二开口的裸露部分进行掺杂处理，以在所述半导体层对应于所述第一开口的区域形成源极接触区，在所述半导体层对应于所述第二开口的区域形成漏极接触区，所述半导体层未被掺杂的区域为沟道区。
可选的，在本申请的一些实施例中，所述分别对所述半导体层对应于所述第一开口和所述第二开口的裸露部分进行掺杂处理的步骤之后，还包括：
在所述衬底上形成第二绝缘层，所述第二绝缘层覆盖掺杂后的所述子薄膜晶体管组件；
对所述第二绝缘层对应于所述第一开口和所述第二开口的部分进行刻蚀处理，以对应形成第一接触孔和第二接触孔，所述第一接触孔裸露出所述源极接触区，所述第二接触孔裸露出所述漏极接触区。
可选的，在本申请的一些实施例中，所述对所述第二绝缘层对应于所述第一开口和所述第二开口的部分进行刻蚀处理的步骤之后，还包括：
在所述第二绝缘层上形成源漏金属层；
对所述源漏金属层进行刻蚀处理，以在所述源漏金属层对应于所述第一接触孔和所述第二接触孔的部分分别形成源极和漏极。
可选的，在本申请的一些实施例中，所述将每一所述薄膜晶体管组件形成若干子薄膜晶体管组件的步骤，包括：
采用刻蚀工艺形成若干子薄膜晶体管组件，所述子薄膜晶体管组件具有相对设置的第一端面和第二端面，所述第一端面和所述第二端面与所述衬底所在平面之间的夹角均为锐角。
可选的，在本申请的一些实施例中，所述采用刻蚀或激光切割工艺形成若干子薄膜晶体管组件的步骤之后，还包括：
自所述第一端面和所述第二端面，对所述半导体层进行掺杂处理，以在所述半导体层的端部对应形成源极接触区和漏极接触区，所述半导体层未被掺杂的区域为沟道区。
本申请提供的驱动基板中的薄膜晶体管包括子薄膜晶体管组件、源极以及漏极，其中，子薄膜晶体管组件包括同轴且沿径向由内向外依次设置的半导体层、第一绝缘层以及栅极。本申请通过在薄膜晶体管中使用具有上述结构的子薄膜晶体管组件，可以增大栅极和沟道区的重叠面积，使得薄膜晶体管在同样的沟道电流下具有更小的栅源电压，进而有利于减小薄膜晶体管中单位面积下的偏压，从而提高了薄膜晶体管的阈值电压的稳定性。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1是本申请提供的驱动基板的第一种实施例的俯视示意图。
图2是图1所示的驱动基板沿A-A’线的剖面示意图。
图3是图1所示的驱动基板的子薄膜晶体管组件的正视示意图。
图4是图1所示的驱动基板的子薄膜晶体管组件的侧视示意图。
图5是本申请提供的驱动基板的制备方法的第一种实施例的流程示意图。
图6A至图6J是图5所示的驱动基板的制备方法中步骤B101至步骤B105各阶段依次得到的结构示意图。
图7是本申请提供的驱动基板的第二种实施例的俯视示意图。
图8是图7所示的驱动基板沿B-B’线的剖面示意图。
图9是图7所示的驱动基板的子薄膜晶体管组件的正视示意图。
图10是图7所示的驱动基板的子薄膜晶体管组件的侧视示意图。
图11是本申请提供的驱动基板的制备方法的第二种实施例的流程示意图。
图12A至图12I是图11所示的驱动基板的制备方法中步骤B201至步骤B205各阶段依次得到的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本申请保护的范围。此外，应当理解的是，此处所描述的具体实施方式仅用于说明和解释本申请，并不用于限制本申请。在本申请中，在未作相反说明的情况下，使用的方位词如“上”和“下”通常是指装置实际使用或工作状态下的上和下，具体为附图中的图面方向；而“内”和“外”则是针对装置的轮廓而言的。
本申请实施例提供一种驱动基板及其制备方法、显示面板。以下分别进行详细说明。需说明的是，以下实施例的描述顺序不作为对实施例优选顺序的限定。
请参照图1至图4，本申请第一种实施例提供一种驱动基板100。驱动基板100包括衬底10和薄膜晶体管20。薄膜晶体管20设置于衬底10上。薄膜晶体管20包括子薄膜晶体管组件20A。子薄膜晶体管组件20A包括同轴且沿径向由内向外依次设置的生长基底201、半导体层202、第一绝缘层203以及栅极204。半导体层202沿轴向依次具有源极接触区202a、沟道区202b以及漏极接触区202c。源极接触区202a和漏极接触区202c位于半导体层202的端部。薄膜晶体管20还包括源极205和漏极206。源极205电连接于源极接触区202a。漏极206电连接于漏极接触区202c。
在本实施例中，衬底10可以为玻璃基板、可绕式基板或其它能够承载TFT的基底。
在子薄膜晶体管组件20A中，生长基底201可以为蓝宝石基底。半导体层202的材料可以为单晶硅、低温多晶硅或非晶硅。第一绝缘层203的材料可以为氮化硅、氧化硅或氮氧化硅中的一种或多种的组合。栅极204的材料可以为铜、铝、钼或钛等金属，也可以为上述任意两种及以上金属形成的合金。
需要说明的是，在本实施例中，对于子薄膜晶体管组件20A而言，生长基底201为基底层，通过采用外延生长工艺在生长基底201上依次生长半导体层202、第一绝缘层203以及栅极204。在一些实施例中，还可以直接以半导体层202为基底层，通过采用外延生长工艺在半导体层202上依次生长第一绝缘层203和栅极204，在此不再赘述。
在本实施例中，子薄膜晶体管组件20A远离衬底10的外表面开设有第一开口204A和第二开口204B。第一开口204A和第二开口204B位于子薄膜晶体管组件20A的两个端部。第一开口204A和第二开口204B依次贯穿栅极204和第一绝缘层203。第一开口204A和第二开口204B分别裸露出源极接触区202a和漏极接触区202c。
薄膜晶体管20还包括第二绝缘层207。第二绝缘层207设置于衬底10上，并覆盖子薄膜晶体管组件20A。第二绝缘层207上开设有第一接触孔207A和第二接触孔207B。第一接触孔207A对应于第一开口204A。第二接触孔207B对应于第二开口204B。源极205和漏极206均设置于第二绝缘层207远离衬底10的一侧。源极205通过第一接触孔207A电连接至源极接触区202a。漏极206通过第二接触孔207B电连接至漏极接触区202c。
在本实施例中，驱动基板100还包括栅线30。栅线30设置于衬底10靠近栅极204的一侧，且与栅极204电性连接。
需要说明的是，本实施例中栅线30的位置仅为示意，用以方便描述栅线30与栅极204的电连接关系，栅线30的具体位置可以根据实际情况进行设定，本申请对此不作限定。
本实施例提供的驱动基板100中的薄膜晶体管20包括子薄膜晶体管组件20A、源极205和漏极206，子薄膜晶体管组件20A包括同轴且沿径向由内向外依次设置的生长基底201、半导体层202、第一绝缘层203以及栅极204。本实施例通过在薄膜晶体管20中使用具有上述结构的子薄膜晶体管组件20A，可以增大栅极204和沟道区202b的重叠面积，使得薄膜晶体管20在同样的沟道电流下具有更小的栅源电压，进而有利于减小薄膜晶体管20中单位面积下的偏压，从而提高了薄膜晶体管的阈值电压的稳定性。
需要说明的是，本实施例中栅极204和沟道区202b的重叠面积是指栅极204对应于沟道区202b的环绕面积，在此不再赘述。
请参照图5，本申请提供驱动基板的第一种实施例的制备方法，其包括以下步骤：
B101：提供一衬底；
B102：提供若干薄膜晶体管组件，并将若干所述薄膜晶体管组件转移至所述衬底上，每一所述薄膜晶体管组件包括同轴且沿径向由内向外依次设置的生长基层、半导体基层、第一绝缘基层以及栅极基层；
B103：将每一所述薄膜晶体管组件形成若干子薄膜晶体管组件，每一所述子薄膜晶体管组件包括同轴且沿径向由内向外依次设置的生长基底、半导体层、第一绝缘层以及栅极，所述子薄膜晶体管组件远离所述衬底的外表面具有裸露出所述半导体层两个端部的第一开口和第二开口；
B104：在每一所述子薄膜晶体管组件中，沿所述半导体层的轴向依次形成源极接触区、沟道区以及漏极接触区，所述源极接触区对应于所述第一开口，所述漏极接触区对应于所述第二开口；
B105：在所述源极接触区和所述漏极接触区上分别形成源极和漏极。
下面对本实施例提供的驱动基板的制备方法进行详细的阐述。
请参照图6A至图6J，本实施例提供的驱动基板100的制备方法具体包括以下步骤：
B101：提供一衬底10，如图6A所示。
具体的，衬底10可以为玻璃基板、可绕式基板或其它能够承载TFT的基底。
在本实施例中，在步骤B101之后，还包括：在衬底10上形成栅线30，如图6B所示。
B102：提供若干薄膜晶体管组件100A，并将若干薄膜晶体管组件100A转移至衬底10上，每一薄膜晶体管组件100A包括同轴且沿径向由内向外依次设置的生长基层21、半导体基层22、第一绝缘基层23以及栅极基层24。
首先，采用一转移装置将薄膜晶体管组件100A转移至衬底10上。其中，转移装置可以为任意具有转移作用的转移基板，本申请对转移装置的结构不作具体限定。
接着，将栅线30与对应的薄膜晶体管组件100A中的栅极基层24电连接，如图6C所示。具体的，由于本实施例中的薄膜晶体管组件100A最外侧为栅极基层24，因此，当将薄膜晶体管组件100A转移至衬底10上之后，可以直接实现栅线30与对应栅极基层24的电连接。
需要说明的是，本实施例仅示意出一个薄膜晶体管组件100A的结构，用以方便描述本实施例，但不能理解为对本申请的限制。
B103：将每一薄膜晶体管组件100A形成若干子薄膜晶体管组件20A，每一子薄膜晶体管组件20A包括同轴且沿径向由内向外依次设置的生长基底201、半导体层202、第一绝缘层203以及栅极204，子薄膜晶体管组件20A远离衬底10的外表面具有裸露出半导体层202两个端部的第一开口204A和第二开口204B。
其中，步骤B103具体包括以下步骤：
B1031：采用刻蚀工艺形成子薄膜晶体管组件20A，如图6D所示；
在本实施例中，采用刻蚀工艺形成子薄膜晶体管组件20A，可以提高工艺操作的精度。其中，子薄膜晶体管组件20A的尺寸可以根据实际需求进行设定，本申请对此不作限定。
在一些实施例中，还可以采用激光切割工艺形成子薄膜晶体管组件20A，在此不再赘述。
B1032：对子薄膜晶体管组件20A远离衬底10的外表面进行刻蚀，以在子薄膜晶体管组件20A的两个端部分别形成第一开口204A和第二开口204B，如图6E所示。
具体的，采用刻蚀工艺依次对栅极204和第一绝缘层203进行刻蚀，以形成第一开口204A和第二开口204B，第一开口204A和第二开口204B依次贯穿栅极204和第一绝缘层203，并裸露出半导体层202的端部。
需要说明的是，本实施例仅示意出一个薄膜晶体管组件100A刻蚀形成的一个子薄膜晶体管组件20A的结构，用以方便描述本实施例，但不能理解为对本申请的限制。
B104：在每一子薄膜晶体管组件20A中，沿半导体层202的轴向依次形成源极接触区202a、沟道区202b以及漏极接触区202c，源极接触区202a对应于第一开口204A，漏极接触区202c对应于第二开口204B。
具体的，如图6F所示，分别对半导体层202对应于第一开口204A和第二开口204B的裸露部分进行掺杂处理，以在半导体层202对应于第一开口204A的区域形成源极接触区202a，在半导体层202对应于第二开口204B的区域形成漏极接触区202c，半导体层202未被掺杂的区域为沟道区202b，从而得到掺杂后的子薄膜晶体管组件20A。
在本实施例中，在对半导体层202进行掺杂处理的步骤之后，还包括以下步骤：
首先，在衬底10上形成第二绝缘层207，第二绝缘层207覆盖掺杂后的子薄膜晶体管组件20A，如图6G所示。
接着，对第二绝缘层207对应于第一开口204A和第二开口204B的部分进行刻蚀处理，以对应形成第一接触孔207A和第二接触孔207B，第一接触孔207A裸露出源极接触区202a，第二接触孔207B裸露出所述漏极接触区202c，如图6H所示。
B105：在源极接触区202a和漏极接触区202c上分别形成源极205和漏极206。
其中，步骤B105具体包括以下步骤：
B1051：在第二绝缘层207上形成源漏金属层208，如图6I所示；
B1052：对源漏金属层208进行刻蚀处理，在源漏金属层208对应于第一接触孔207A和第二接触孔207B的部分分别形成源极205和漏极206，以将源漏金属层208多余的部分刻蚀掉，如图6J所示。
由此便完成了本实施例提供的驱动基板100的制备方法。
在本实施例的驱动基板100中，由于薄膜晶体管20中的子薄膜晶体管20A是通过转移预先制备好的薄膜晶体管组件100A而得到。因此，相较于现有技术中在衬底上直接制备薄膜晶体管而言，本实施例简化了工艺，大大降低了驱动基板100的制作成本。
请参照图7至图10，本申请第二种实施例提供一种驱动基板200。驱动基板200包括衬底40和薄膜晶体管50。薄膜晶体管50设置于衬底40上。薄膜晶体管50包括子薄膜晶体管组件50A。子薄膜晶体管组件50A包括同轴且沿径向由内向外依次设置的生长基底501、半导体层502、第一绝缘层503以及栅极504。半导体层502沿轴向依次具有源极接触区502a、沟道区502b以及漏极接触区502c。源极接触区502a和漏极接触区502c位于半导体层502的端部。薄膜晶体管50还包括源极505和漏极506。源极505位于源极接触区502a。漏极506位于漏极接触区502c。
在本实施例中，衬底40可以为玻璃基板、可绕式基板或其它能够承载TFT的基底。
在子薄膜晶体管组件50A中，生长基底501可以为蓝宝石基底。半导体层502的材料可以为单晶硅、低温多晶硅或非晶硅。第一绝缘层503的材料可以为氮化硅、氧化硅或氮氧化硅中的一种或多种的组合。栅极504的材料可以为铜、铝、钼或钛等金属，也可以为上述任意两种及以上金属形成的合金。
需要说明的是，在本实施例中，对于子薄膜晶体管组件50A而言，生长基底501为基底层，通过采用外延生长工艺在生长基底501上依次生长半导体层502、第一绝缘层503以及栅极504。在一些实施例中，还可以直接以半导体层502为基底层，通过采用外延生长工艺在半导体层502上依次生长第一绝缘层503和栅极504，在此不再赘述。
在本实施例中，子薄膜晶体管组件50A为一柱状体。柱状体具有相对设置的第一端面50a和第二端面50b。源极505设置于第一端面50a对应于半导体层502的部分上。漏极506设置于第二端面50b对应于半导体层502的部分上。
其中，第一端面50a与衬底40所在平面之间的夹角为R1。第二端面50b与衬底40所在平面之间的夹角为R2。R1和R2均为锐角。具体的，R1和R2的具体大小可以根据实际情况进行设定，本申请对此不作限定。
上述设置使得源极505与子薄膜晶体管组件50A的接触面为倾斜面，漏极506与子薄膜晶体管组件50A的接触面为倾斜面，因而能够增大源极505与源极接触区502a的接触面积以及漏极506与漏极接触区502c的接触面积，从而有利于提高薄膜晶体管50的性能和稳定性。
薄膜晶体管50还包括第二绝缘层507。第二绝缘层507设置在衬底40上，并覆盖子薄膜晶体管组件50A。第二绝缘层507上开设有第一接触孔507A和第二接触孔507B。第一接触孔507A位于第一端面50a对应于半导体层502的部分上。第一接触孔507A裸露出源极接触区502a。第二接触孔507B位于第二端面50b对应于半导体层502的部分上。第二接触孔507B裸露出漏极接触区502c。源极505和漏极506均设置于第二绝缘层507远离衬底40的一侧。源极505通过第一接触孔507A电连接至源极接触区502a。漏极506通过第二接触孔507B电连接至漏极接触区502c。
在本实施例中，驱动基板200还包括栅线60。栅线60设置于衬底40靠近栅极504的一侧，且与栅极504电性连接。
需要说明的是，本实施例中栅线60的位置仅为示意，用以方便描述栅线60与栅极504的电连接关系，栅线60的具体位置可以根据实际情况进行设定，本申请对此不作限定。
本实施例提供的驱动基板200中的薄膜晶体管50包括子薄膜晶体管组件50A、源极505和漏极506，子薄膜晶体管组件50A包括同轴且沿径向由内向外依次设置的生长基底501、半导体层502、第一绝缘层503以及栅极504。本实施例通过使用具有上述结构的子薄膜晶体管组件50A，并使源极505和漏极506自子薄膜晶体管组件50A的两个倾斜端面分别电连接至源极接触区502a和漏极接触区502c，进而在增大栅极504和沟道区502b的重叠面积的同时，还增大了源极505与源极接触区502a的接触面积以及漏极506与漏极接触区502c的接触面积，从而大大提高薄膜晶体管50的性能及稳定性，有利于提高薄膜晶体管50的寿命。
需要说明的是，本实施例中栅极504和沟道区502b的重叠面积是指栅极504对应于沟道区502b的环绕面积，在此不再赘述。
请参照图11，本申请还提供驱动基板的第二种实施例的制备方法，其包括以下步骤：
B201：提供一衬底；
B202：提供若干薄膜晶体管组件，并将若干所述薄膜晶体管组件转移至所述衬底上，每一所述薄膜晶体管组件包括同轴且沿径向由内向外依次设置的生长基层、半导体基层、第一绝缘基层以及栅极基层；
B203：将每一所述薄膜晶体管组件形成若干子薄膜晶体管组件，每一所述子薄膜晶体管组件包括同轴且沿径向由内向外依次设置的生长基底、半导体层、第一绝缘层以及栅极，所述子薄膜晶体管组件具有相对设置的第一端面和第二端面；
B204：在每一所述子薄膜晶体管组件中，沿所述半导体层的轴向依次形成源极接触区、沟道区以及漏极接触区，所述源极接触区和所述漏极接触区位于所述半导体层的端部；
B205：在所述源极接触区和所述漏极接触区上分别形成源极和漏极，所述源极位于所述第一端面上，所述漏极位于所述第二端面上。
下面对本申请实施例提供的驱动基板的制备方法进行详细的阐述。
请参照图12A至图12I，本实施例提供的驱动基板200的制备方法具体包括以下步骤：
B201：提供一衬底40，如图12A所示。
具体的，衬底40可以为玻璃基板、可绕式基板或其它能够承载TFT的基底。
在本实施例中，在步骤B201之后，还包括：在衬底40上形成栅线60，如图12B所示。
B202：提供若干薄膜晶体管组件200A，并将若干薄膜晶体管组件200A转移至衬底40上，每一薄膜晶体管组件200A包括同轴且沿径向由内向外依次设置的生长基层51、半导体基层52、第一绝缘基层53以及栅极基层54。
首先，采用一转移装置将薄膜晶体管组件200A转移至衬底40上。其中，转移装置可以为任意具有转移作用的转移基板，本申请对转移装置的结构不作具体限定。
接着，将栅线60与对应的薄膜晶体管组件200A中的栅极基层54电连接，如图12C所示。具体的，由于本实施例中的薄膜晶体管组件200A最外侧为栅极基层54，因此，当将薄膜晶体管组件200A转移至衬底40上之后，可以直接实现栅线60与对应栅极基层54的电连接。
需要说明的是，本实施例仅示意出一个薄膜晶体管组件200A的结构，用以方便描述本实施例，但不能理解为对本申请的限制。
B203：将每一薄膜晶体管组件200A形成若干子薄膜晶体管组件50A，每一子薄膜晶体管组件50A包括同轴且沿径向由内向外依次设置的生长基底501、半导体层502、第一绝缘层503以及栅极504，子薄膜晶体管组件50A具有相对设置的第一端面50a和第二端面50b，如图12D所示。
具体的，采用刻蚀工艺形成子薄膜晶体管组件50A，以使第一端面50a和第二端面50b与衬底40所在平面之间的夹角均为锐角。其中，子薄膜晶体管组件50A的尺寸可以根据实际需求进行设定，本申请对此不作限定。
在一些实施例中，还可以采用激光切割工艺形成子薄膜晶体管组件50A，在此不再赘述。
需要说明的是，本实施例仅示意出一个薄膜晶体管组件200A刻蚀形成的一个子薄膜晶体管组件50A的结构，用以方便描述本实施例，但不能理解为对本申请的限制。
在本实施例中，相较于第一种实施例而言，在采用刻蚀工艺形成子薄膜晶体管组件50A之后，后续工艺中可以直接对子薄膜晶体管组件50A中的半导体层502进行掺杂处理，从而节省了一道光罩，有利于节约工艺成本。
B204：在每一子薄膜晶体管组件50A中，沿半导体层502的轴向依次形成源极接触区502a、沟道区502b以及漏极接触区502c，源极接触区502a和漏极接触区502c位于半导体层502的端部。
具体的，如图12E所示，自第一端面50a和第二端面50b，对半导体层502进行掺杂处理，以在半导体层502的端部对应形成源极接触区502a和漏极接触区502c，半导体层502未被掺杂的区域为沟道区502b，从而得到掺杂后的子薄膜晶体管组件50A。
在本实施例中，在对半导体层502进行掺杂处理的步骤之后，还包括以下步骤：
首先，在衬底40上形成第二绝缘层507，第二绝缘层507覆盖掺杂后的子薄膜晶体管组件50A，如图12F所示。
接着，对第二绝缘层507对应于第一端面50a和第二端面50b的部分进行刻蚀处理，以形成第一接触孔507A和第二接触孔507B，第一接触孔507A裸露出源极接触区502a，第二接触孔507B裸露出漏极接触区502c，如图12G所示。
B205：在源极接触区502a和漏极接触区502c上分别形成源极505和漏极506，源极505位于第一端面50a上，漏极506位于第二端面50b上。
其中，步骤B205具体包括以下步骤：
B2051：在第二绝缘层507上形成源漏金属层508，如图12H所示；
B2052：对源漏金属层508进行刻蚀处理，在源漏金属层508对应于第一接触孔507A和第二接触孔507B的部分分别形成源极505和漏极506，以将源漏金属层508多余的部分刻蚀掉，如图12I所示。
由此便完成了本实施例提供的驱动基板200的制备方法。
本申请实施例还提供一种显示面板，所述显示面板可以为液晶显示面板或有机发光二极管显示面板。其中，所述显示面板包括上述任一实施例所述的驱动基板。
另外，本申请实施例还提供一种背板，所述背板可以为MiniLED背板。其中，所述背板包括驱动基板，所述驱动基板可以为上述任一实施例所述的驱动基板。
相较于现有技术中的驱动基板，本申请提供的驱动基板中的薄膜晶体管包括子薄膜晶体管组件、源极以及漏极，其中，子薄膜晶体管组件包括同轴且沿径向由内向外依次设置的半导体层、第一绝缘层以及栅极。本申请通过在薄膜晶体管中使用具有上述结构的子薄膜晶体管组件，可以增大栅极和沟道区的重叠面积，使得薄膜晶体管在同样的沟道电流下具有更小的栅源电压，进而有利于减小薄膜晶体管中单位面积下的偏压，从而提高了薄膜晶体管的阈值电压的稳定性。
以上对本申请实施例所提供的一种驱动基板及其制备方法、显示面板进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。
Claims (16)
1.一种驱动基板，其特征在于，包括：
衬底；以及
薄膜晶体管，所述薄膜晶体管设置于所述衬底上，所述薄膜晶体管包括子薄膜晶体管组件、源极以及漏极，所述子薄膜晶体管组件包括同轴且沿径向由内向外依次设置的半导体层、第一绝缘层以及栅极，所述半导体层沿轴向依次具有源极接触区、沟道区以及漏极接触区，所述源极接触区和所述漏极接触区位于所述半导体层的端部，所述源极电连接于所述源极接触区，所述漏极电连接于所述漏极接触区。
2.根据权利要求1所述的驱动基板，其特征在于，所述子薄膜晶体管组件远离所述衬底的外表面开设有第一开口和第二开口，所述第一开口和所述第二开口位于所述子薄膜晶体管组件的两个端部，所述第一开口和所述第二开口依次贯穿所述栅极和所述第一绝缘层，并分别裸露出所述源极接触区和所述漏极接触区。
3.根据权利要求2所述的驱动基板，其特征在于，所述薄膜晶体管还包括第二绝缘层，所述第二绝缘层设置于所述衬底上，并覆盖所述子薄膜晶体管组件，所述第二绝缘层上开设有第一接触孔和第二接触孔，所述第一接触孔对应于所述第一开口，所述第二接触孔对应于所述第二开口；
所述源极和所述漏极均设置于所述第二绝缘层远离所述衬底的一侧，所述源极通过所述第一接触孔电连接至所述源极接触区，所述漏极通过所述第二接触孔电连接至所述漏极接触区。
4.根据权利要求1所述的驱动基板，其特征在于，所述子薄膜晶体管组件具有相对设置的第一端面和第二端面，所述源极设置于所述第一端面对应于所述半导体层的部分上，所述漏极设置于所述第二端面对应于所述半导体层的部分上。
5.根据权利要求4所述的驱动基板，其特征在于，所述薄膜晶体管包括第二绝缘层，所述第二绝缘层设置于所述衬底上，并覆盖所述子薄膜晶体管组件，所述第二绝缘层上开设有第一接触孔和第二接触孔，所述第一接触孔位于所述第一端面对应于所述半导体层的部分上，并裸露出所述源极接触区，所述第二接触孔位于所述第二端面对应于所述半导体层的部分上，并裸露出所述漏极接触区；
所述源极和所述漏极均设置于所述第二绝缘层远离所述衬底的一侧，所述源极通过所述第一接触孔电连接至所述源极接触区，所述漏极通过所述第二接触孔电连接至所述漏极接触区。
6.根据权利要求4所述的驱动基板，其特征在于，所述第一端面和所述第二端面与所述衬底所在平面之间的夹角均为锐角。
7.根据权利要求1-6任一项所述的驱动基板，其特征在于，所述驱动基板还包括栅线，所述栅线设置于所述衬底靠近所述栅极的一侧，且与所述栅极电性连接。
8.一种显示面板，其特征在于，包括如权利要求1至7任一项所述的驱动基板。
9.一种驱动基板的制备方法，其特征在于，包括以下步骤：
提供一衬底；
提供若干薄膜晶体管组件，并将若干所述薄膜晶体管组件转移至所述衬底上，每一所述薄膜晶体管组件包括同轴且沿径向由内向外依次设置的半导体基层、第一绝缘基层以及栅极基层；
将每一所述薄膜晶体管组件形成若干子薄膜晶体管组件，每一所述子薄膜晶体管组件包括同轴且沿径向由内向外依次设置的半导体层、第一绝缘层以及栅极；
在每一所述子薄膜晶体管组件中，沿所述半导体层的轴向依次形成源极接触区、沟道区以及漏极接触区，所述源极接触区和所述漏极接触区位于所述半导体层的端部；以及
在所述源极接触区和所述漏极接触区上分别形成源极和漏极。
10.根据权利要求9所述的驱动基板，其特征在于，所述将若干所述薄膜晶体管组件转移至所述衬底上的步骤之前，还包括：
在所述衬底上形成栅线，所述栅线用于与对应的所述薄膜晶体管组件中的栅极基层电连接。
11.根据权利要求9所述的驱动基板，其特征在于，所述将每一所述薄膜晶体管组件形成若干子薄膜晶体管组件的步骤之后，包括：
对每一所述子薄膜晶体管组件远离所述衬底的外表面进行刻蚀，以在所述子薄膜晶体管组件的两个端部分别形成第一开口和第二开口，所述第一开口和所述第二开口依次贯穿所述栅极和所述第一绝缘层，并裸露出所述半导体层的端部。
12.根据权利要求11所述的驱动基板，其特征在于，所述对每一所述子薄膜晶体管组件远离所述衬底的外表面进行刻蚀的步骤之后，还包括：
分别对所述半导体层对应于所述第一开口和所述第二开口的裸露部分进行掺杂处理，以在所述半导体层对应于所述第一开口的区域形成源极接触区，在所述半导体层对应于所述第二开口的区域形成漏极接触区，所述半导体层未被掺杂的区域为沟道区。
13.根据权利要求12所述的驱动基板，其特征在于，所述分别对所述半导体层对应于所述第一开口和所述第二开口的裸露部分进行掺杂处理的步骤之后，还包括：
在所述衬底上形成第二绝缘层，所述第二绝缘层覆盖掺杂后的所述子薄膜晶体管组件；
对所述第二绝缘层对应于所述第一开口和所述第二开口的部分进行刻蚀处理，以对应形成第一接触孔和第二接触孔，所述第一接触孔裸露出所述源极接触区，所述第二接触孔裸露出所述漏极接触区。
14.根据权利要求13所述的驱动基板，其特征在于，所述对所述第二绝缘层对应于所述第一开口和所述第二开口的部分进行刻蚀处理的步骤之后，还包括：
在所述第二绝缘层上形成源漏金属层；
对所述源漏金属层进行刻蚀处理，以在所述源漏金属层对应于所述第一接触孔和所述第二接触孔的部分分别形成源极和漏极。
15.根据权利要求9所述的驱动基板，其特征在于，所述将每一所述薄膜晶体管组件形成若干子薄膜晶体管组件的步骤，包括：
采用刻蚀工艺形成若干子薄膜晶体管组件，所述子薄膜晶体管组件具有相对设置的第一端面和第二端面，所述第一端面和所述第二端面与所述衬底所在平面之间的夹角均为锐角。
16.根据权利要求15所述的驱动基板，其特征在于，所述采用刻蚀或激光切割工艺形成若干子薄膜晶体管组件的步骤之后，还包括：
自所述第一端面和所述第二端面，对所述半导体层进行掺杂处理，以在所述半导体层的端部对应形成源极接触区和漏极接触区，所述半导体层未被掺杂的区域为沟道区。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110320975.2A CN113097229A (zh) | 2021-03-25 | 2021-03-25 | 驱动基板及其制备方法、显示面板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110320975.2A CN113097229A (zh) | 2021-03-25 | 2021-03-25 | 驱动基板及其制备方法、显示面板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113097229A true CN113097229A (zh) | 2021-07-09 |
Family
ID=76670020
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110320975.2A Pending CN113097229A (zh) | 2021-03-25 | 2021-03-25 | 驱动基板及其制备方法、显示面板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113097229A (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101004525A (zh) * | 2006-12-22 | 2007-07-25 | 京东方科技集团股份有限公司 | 一种薄膜晶体管液晶显示器 |
| US20090032849A1 (en) * | 2007-08-01 | 2009-02-05 | Elpida Memory, Inc. | Semiconductor device and method of manufacturing semiconductor device |
| KR20120121747A (ko) * | 2011-04-27 | 2012-11-06 | 삼성전자주식회사 | 트랜지스터, 이를 포함한 인버터 및 이들의 제조 방법 |
| US20160247867A1 (en) * | 2015-02-25 | 2016-08-25 | Samsung Display Co., Ltd. | Flexible display |
| CN111599870A (zh) * | 2020-05-29 | 2020-08-28 | 京东方科技集团股份有限公司 | 一种薄膜晶体管开关及其制备方法、阵列基板和显示面板 |
-
2021
- 2021-03-25 CN CN202110320975.2A patent/CN113097229A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101004525A (zh) * | 2006-12-22 | 2007-07-25 | 京东方科技集团股份有限公司 | 一种薄膜晶体管液晶显示器 |
| US20090032849A1 (en) * | 2007-08-01 | 2009-02-05 | Elpida Memory, Inc. | Semiconductor device and method of manufacturing semiconductor device |
| KR20120121747A (ko) * | 2011-04-27 | 2012-11-06 | 삼성전자주식회사 | 트랜지스터, 이를 포함한 인버터 및 이들의 제조 방법 |
| US20160247867A1 (en) * | 2015-02-25 | 2016-08-25 | Samsung Display Co., Ltd. | Flexible display |
| CN111599870A (zh) * | 2020-05-29 | 2020-08-28 | 京东方科技集团股份有限公司 | 一种薄膜晶体管开关及其制备方法、阵列基板和显示面板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7709840B2 (en) | Bottom gate thin film transistor, flat panel display having the same and method of fabricating the same | |
| US7338845B2 (en) | Fabrication method of a low-temperature polysilicon thin film transistor | |
| JP5650879B2 (ja) | 画素と駆動領域の異なる電気特性を有する薄膜トランジスタデバイスを有するディスプレイ、およびその製造方法 | |
| US7800177B2 (en) | Thin film transistor plate and method of fabricating the same | |
| US20040016924A1 (en) | Top gate type thin film transistor | |
| CN102544070B (zh) | 微晶薄膜晶体管、包括该晶体管的显示装置及其制造方法 | |
| US7851858B2 (en) | MOSFET having SOI and method | |
| JPWO2002095834A1 (ja) | 薄膜トランジスタ及びアクティブマトリクス型表示装置及びそれらの製造方法 | |
| JPH1187734A (ja) | 薄膜トランジスタ及びその作製方法及び薄膜トランジスタを備えた半導体装置 | |
| US20100148155A1 (en) | Thin film transistor, method of forming the same and flat panel display device having the same | |
| WO2017028461A1 (zh) | 薄膜晶体管及阵列基板的制备方法、阵列基板及显示装置 | |
| US6586287B2 (en) | Method for fabricating thin film transistor including crystalline silicon active layer | |
| US8278159B2 (en) | Thin film transistor, method of fabricating the same, and a display device including the thin film transistor | |
| US8704305B2 (en) | Thin film transistor | |
| JP2005327694A (ja) | 有機電界発光表示装置及びその製造方法 | |
| JP2010129881A (ja) | 薄膜トランジスタおよびアクティブマトリクス基板 | |
| KR100686337B1 (ko) | 박막 트랜지스터, 이의 제조 방법 및 이를 사용하는 평판표시장치 | |
| JP4232675B2 (ja) | 半導体装置の製造方法 | |
| JP2009086667A (ja) | 画像表示システム及びその製造方法 | |
| JP2007287732A (ja) | 薄膜トランジスタ、その製造方法、及び表示装置 | |
| CN113097229A (zh) | 驱动基板及其制备方法、显示面板 | |
| US10249763B2 (en) | Array substrate, and display device, and fabrication methods | |
| US20100207120A1 (en) | Production method of semiconductor device and semiconductor device | |
| JP2005159304A (ja) | 薄膜トランジスタ、この製造方法及びこれを用いた平板表示装置 | |
| CN110109306B (zh) | 阵列基板及其制造方法、显示面板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20210709 |
|
| WD01 | Invention patent application deemed withdrawn after publication |