JP2005159304A - 薄膜トランジスタ、この製造方法及びこれを用いた平板表示装置 - Google Patents

薄膜トランジスタ、この製造方法及びこれを用いた平板表示装置 Download PDF

Info

Publication number
JP2005159304A
JP2005159304A JP2004266255A JP2004266255A JP2005159304A JP 2005159304 A JP2005159304 A JP 2005159304A JP 2004266255 A JP2004266255 A JP 2004266255A JP 2004266255 A JP2004266255 A JP 2004266255A JP 2005159304 A JP2005159304 A JP 2005159304A
Authority
JP
Japan
Prior art keywords
gate pattern
gate
thin film
film transistor
width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004266255A
Other languages
English (en)
Inventor
Zaihon Gu
在 本 具
Sang-Gul Lee
相 傑 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung SDI Co Ltd
Original Assignee
Samsung SDI Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung SDI Co Ltd filed Critical Samsung SDI Co Ltd
Publication of JP2005159304A publication Critical patent/JP2005159304A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L29/78627—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile with a significant overlap between the lightly doped drain and the gate electrode, e.g. GOLDD

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】 ＬＤＤ領域の幅調節が容易であり、ゲート電極のアライメント不良を防止するＧＯＬＤＤ構造の薄膜トランジスタ及びその製造方法を提供する。
【解決手段】本発明は、ＧＯＬＤＤ構造の薄膜トランジスタと、その製造方法及びこれを使用する平板表示装置に関するもので、絶縁基板に形成し、ソース／ドレイン領域及びチャンネル領域を備える活性層と、前記活性層上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成し、第１ゲートパターン及び前記第１ゲートパターンの側壁に形成された第２ゲートパターンからなるゲート電極とを含み、前記ソース／ドレイン領域はＬＤＤ領域を備え、前記ＬＤＤ領域は前記ゲート電極と重なる薄膜トランジスタを提供することを特徴とする。
【選択図】 図４

Description

本発明は、薄膜トランジスタとこの製造方法及びこれを使用する平板表示装置に関するもので、さらに詳しく説明すると、ＧＯＬＤＤ（Gate Overlapped Lightly Doped Drain）構造の薄膜トランジスタとこの製造方法及びこれを使用する平板表示装置に関する。
スイッチング素子として薄膜トランジスタを使用するアクティブマトリックス方式の平板表示装置は、各画素ごとに、それぞれの画素を駆動する画素駆動用の薄膜トランジスタと、画素駆動用の薄膜トランジスタを作動し、走査線と信号線に信号を印加する駆動回路用薄膜トランジスタが形成されている。
薄膜トランジスタのうち、多結晶シリコン薄膜トランジスタは、レーザーを利用した結晶化技術の発展で、非晶質シリコン薄膜トランジスタと同様な温度で製作できるようになり、非晶質シリコン薄膜トランジスタと比べて電子や正孔の移動度が高く、ｎチャンネルとｐチャンネルを備えるＣＭＯＳ薄膜トランジスタ具現が可能であり、大形絶縁基板上に駆動回路用と画素駆動用として同時に形成されるようになった。
しかし、ＣＭＯＳ多結晶シリコン薄膜トランジスタのうち、ＮＭＯＳ薄膜トランジスタの場合、一般的にドーピングイオンとして燐（Ｐ）を使用することによりＰＭＯＳ薄膜トランジスタ製作の時にドーピングイオンに使用する硼素（Ｂ）よりも質量面で相対的に大きいためにシリコン結晶が破壊されて損傷領域が発生するようになり、その損傷領域は後続活性化工程でも完全に回復できなくなる。
このような損傷領域の存在により、ソース領域からドレイン領域に電子が加速される時、ゲート絶縁膜またはモス界面に電子が流入されるホットキャリアーストレスが発生し、電子移動度が減少することによって、平板表示装置の駆動の時、回路動作の安定性に致命的な影響を与え、またオフ電流が大きくなる問題点がある。
このような問題点を解決するために、ゲートとソース／ドレイン領域との間の一定部分に、未ドーピング領域を形成するオフセットを与えてこの部分の大きい抵抗により接合部位に掛かる電界を減少させてオフ電流を減らす方法（オフセット構造）、ソース／ドレイン領域の一定部分を低濃度にドーピングしてオフ電流を減らし、オン電流の減少を最小化できるようにＬＤＤ（Lightly Doped Drain）を形成する方法（ＬＤＤ構造）等が提案されている。
しかし、前述したようなオフセット構造、ＬＤＤ構造は、現在のＬＴＰＳ（Low Temperature Poly Silicon）の技術が高集積化されることによって、ショートチャンネルデバイスの信頼性を向上させるには限界がある。従って、前述の問題点を解決するために、ＧＯＬＤＤ構造の薄膜トランジスタが台頭されている。以下、添付した図面を参照して従来の技術について説明する。
図９〜図１２は、従来のＧＯＬＤＤ構造の薄膜トランジスタを説明するための工程断面図である。
図９を参照すると、絶縁基板１００上にバッファー層１１０を形成し、このバッファー層１１０上に非晶質シリコン膜を蒸着し結晶化した後、パターニングして多結晶シリコンからなっている活性層１２０を形成する。
そして、活性層１２０を形成した後、この活性層１２０を備える絶縁基板１００全面にゲート絶縁膜１３０を形成する。
ゲート絶縁膜１３０を形成した後、所定の導電性を有する不純物を低濃度ドーピング、即ち、ＬＤＤドーピングをするための第１フォトレジストパターン１４０を形成する。
次いで、第１フォトレジストパターン１４０を形成した後、この第１フォトレジストパターン１４０をマスクとして、低濃度ドーピングを実施して活性層１２０に低濃度ソース／ドレイン領域（１２３Ｓ，１２３Ｄ）を形成する。この場合、低濃度ソース／ドレイン領域（１２３Ｓ，１２３Ｄ）間の領域は薄膜トランジスタのチャンネル領域１２１に作用する。
図１０を参照すると、活性層１２０に低濃度の不純物をドーピングして、低濃度ソース／ドレイン領域（１２３Ｓ，１２３Ｄ）を形成した後、第１フォトレジストパターン１４０を除去し、ゲート絶縁膜１３０上にゲート電極物質膜１５０を形成した後、ゲート電極形成のための第２フォトレジストパターン１６０を形成する。
この時、第２フォトレジストパターン１６０は、低濃度ソース／ドレイン領域（１２３Ｓ，１２３Ｄ）と一部が重なるように形成され、その重なる領域の幅は、ステッパ（縮小投影露光装置）の解像度により０．５μｍ以上になるように制約を受ける。
図１１を参照すると、第２フォトレジストパターン１６０をマスクとして、ゲート電極物質膜１５０をパターニングしてゲート電極１５５を形成する。この場合、ゲート電極１５５は、第２フォトレジストパターン１６０により、低濃度ソース／ドレイン領域（１２３Ｓ，１２３Ｄ）それぞれと一部が重なるように形成される。
低濃度ソース／ドレイン領域（１２３Ｓ，１２３Ｄ）と一部が重なるようにゲート電極１５５を形成した後、ゲート電極１５５をマスクとして活性層１２０に高濃度不純物をドーピングして、高濃度ソース／ドレイン領域（１２５Ｓ，１２５Ｄ）を形成する。
図１２を参照すると、ゲート電極１５５を備える絶縁基板１００全面に高濃度ソース／ドレイン領域（１２５Ｓ，１２５Ｄ）の一部を露出させるコンタクトホール１６１、１６５を備える層間絶縁膜１７０を形成し、このコンタクトホール１６１、１６５を通じて高濃度ソース／ドレイン領域（１２５Ｓ，１２５Ｄ）と電気的に連結されるソース／ドレイン電極（１７１、１７５）を形成して、ＧＯＬＤＤ構造の薄膜トランジスタを形成する。
しかしながら、前述したような従来のＧＯＬＤＤ構造の薄膜トランジスタにおいては、ゲート電極と重なる低濃度ソース／ドレイン領域、即ち、ＬＤＤ領域の幅は、ステッパの解像度により制約を受けるので、０．５μｍ以下については調節し難い問題点がある。
また、フォトレジストマスクを利用して低濃度ドーピングを実施し、ゲート電極を形成した後、高濃度ドーピングを実施することにより、低濃度ドーピングのための追加的なマスクが必要となり、ゲート電極のアライメント不良が発生するという問題点がある。
本発明の目的は、上記の従来技術の問題点を解決するためになされたものであり、ゲート電極をゲートパターン及びゲートパターンの側壁に形成された第２ゲートパターンとして形成することにより、ＬＤＤ領域の幅調節を容易とし、ゲート電極のアライメント不良を防止することのできるＧＯＬＤＤ構造の薄膜トランジスタ及びその製造方法及び平板表示装置を提供することにある。
上記目的を達成するため、本発明は、絶縁基板上に形成され、ソース／ドレイン領域及びチャンネル領域を備える活性層と、前記活性層上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成され、第１ゲートパターン及び該第１ゲートパターンの側壁に形成された第２ゲートパターンからなるゲート電極を含み、前記ソース／ドレイン領域はＬＤＤ（Lightly Doped Drain）領域を備え、前記ＬＤＤ領域は、前記絶縁基板の法線方向に向けて、前記ゲート電極と重なる薄膜トランジスタを提供することを特徴とする。
また、前記第２ゲートパターンは、側面が傾斜したテーパ形状を有することもあり、この場合、前記第２ゲートパターンは、異方性エッチングによりパターニングされてテーパ形状を有するのが好ましい。
更に、前記第２ゲートパターンは、２μｍ以下の幅を有することが好ましく、より好ましくは、前記第２ゲートパターンは、１μｍ以下の幅を有することである。
また、前記ＬＤＤ領域は、前記絶縁基板の法線方向に向けて、前記第１ゲートパターンの側壁に形成された前記第２ゲートパターン下部に形成されることが好ましい。
更に、前記ＬＤＤ領域は２μｍ以下の幅を有することが好ましく、さらに好ましいのは、前記ＬＤＤ領域は１μｍ以下の幅を有することである。
また、本発明は、絶縁基板上に活性層を形成する工程と、前記活性層の上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に第１ゲートパターンを形成する工程と、前記第１ゲートパターンをマスクとして、前記活性層に不純物を低濃度ドーピングする工程と、前記第１ゲートパターンの側壁に第２ゲートパターンを形成して前記第１ゲートパターン及び第２ゲートパターンからなるゲート電極を形成する工程と、前記ゲート電極をマスクとし、前記活性層に不純物を高濃度ドーピングしてソース／ドレイン領域を形成する工程と、を含み、前記ソース／ドレイン領域はＬＤＤ領域を備え、前記ＬＤＤ領域は、前記絶縁基板の法線方向に向けて、前記ゲート電極と重なるようにした薄膜トランジスタの製造方法を提供することを特徴とする。
また、前記ゲート電極を形成する工程は、前記第１ゲートパターンを備える絶縁基板全面に導電性物質膜を形成する工程と、前記導電性物質膜をエッチングして前記第１ゲートパターンの側壁に第２ゲートパターンを形成する工程と、を含むことが好ましい。
更に、前記第２ゲートパターンは、２μｍ以下の幅を有すること、より好ましくは、前記第２ゲートパターンは、１μｍ以下の幅を有することが好ましい。
また、前記ＬＤＤ領域は、前記絶縁基板の法線方向に向けて、前記第１ゲートパターンの側壁に形成された前記第２ゲートパターンの下部に形成されることが好ましい。
更に、前記ＬＤＤ領域の幅は、前記第１ゲートパターンの側壁に形成された前記第２ゲートパターンの幅以下であり、このＬＤＤ領域の幅は、２μｍ以下を有することが好ましく、更にはＬＤＤ領域の幅は１μｍ以下であることが好ましい。
また、本発明は、絶縁基板上に活性層を形成する工程と、前記活性層の上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に第１ゲートパターンを形成する工程と、前記第１ゲートパターンの側壁に、テーパ面を有する第２ゲートパターンを形成し、前記第１ゲートパターン及び第２ゲートパターンからなるゲート電極を形成する工程と、前記ゲート電極をマスクとし、前記活性層に所定の不純物をドーピングしてソース／ドレイン領域を形成する工程と、を含み、前記ソース／ドレイン領域はＬＤＤ領域を備え、前記ＬＤＤ領域は、前記絶縁基板の法線方向に向けて、前記ゲート電極と重なるようにした薄膜トランジスタの製造方法を提供することを特徴とする。
また、前記ゲート電極を形成する工程は、前記第１ゲートパターンを備える絶縁基板全面に、導電性物質膜を形成する工程と、前記導電性物質膜を異方性エッチングして前記第１ゲートパターンの側壁にテーパを有する第２ゲートパターンを形成する工程と、を含むことが好ましい。
更に、前記テーパを有する第２ゲートパターンは、２μｍ以下の幅を有することが好ましく、更には、この第２ゲートパターンは、１μｍ以下の幅を有することが好ましい。
また、前記ＬＤＤ領域は、前記所定の不純物ドーピングの時に、テーパを有する第２ゲートパターンによって形成されることが好ましい。
更に、前記ＬＤＤ領域の幅は、前記第１ゲートパターンの側壁に形成された前記第２ゲートパターンの幅以下であることが好ましく、前記ＬＤＤ領域は、２μｍ以下の幅を有すること、更には、このＬＤＤ領域は、１μｍ以下の幅を有することが好ましい。
以下、本発明の実施形態を添付された図面を参照して説明する。
＜第１の実施形態＞
図１〜図４は、本発明の第１の実施形態に係るＧＯＬＤＤ構造薄膜トランジスタを説明するための工程断面図である。
本発明の第１の実施形態に係るＧＯＬＤＤ構造の薄膜トランジスタは、第１ゲートパターン（後述する図３の符号２４０）及び第１ゲートパターンの側壁に形成された第２ゲートパターン（図３の符号２５５）からなるゲート電極と、活性層の低濃度ドーピング領域であるＬＤＤ領域（図３の符号２２３Ｓ，２２３Ｄ）が重なっている構造を有する。
図１を参照すると、絶縁基板２００上に、この絶縁基板２００から金属イオン等の不純物が拡散されて活性層（多結晶シリコン）に浸透することを防ぐためのバッファー層２１０を、ＰＥＣＶＤ、ＬＰＣＶＤ、スパタリング等の方法を用いて蒸着する。
バッファー層２１０を形成した後、このバッファー層２１０上に、ＰＥＣＶＤ、ＬＰＣＶＤ、スパタリング等の方法を利用して、非晶質シリコン膜を蒸着する。そして、真空炉で脱水素工程を実施する。なお、非晶質シリコン膜をＬＰＣＶＤやスパタリングを用いて蒸着した場合、脱水素しないこともある。
その後、非晶質シリコン膜に高エネルギーを照射する非晶質シリコンの結晶化工程を通じて、非晶質シリコンを結晶化し、多結晶シリコン膜を形成する。好ましくは、結晶化工程でＥＬＡ、ＭＩＣ、ＭＩＬＣ、ＳＬＳ、ＳＰＣ等の結晶化工程が使用される。
多結晶シリコン膜を形成した後、この多結晶シリコン膜をパターニングして活性層２２０を形成する。
次いで、形成された活性層２２０上に、ゲート絶縁膜２３０を蒸着し、このゲート絶縁膜２３０上に、第１導電性金属膜を蒸着した後、この第１導電性金属膜をパターニングして第１ゲートパターン２４０を形成する。
第１ゲートパターン２４０を形成した後、この第１ゲートパターン２４０をマスクとして導電性を有する不純物を低濃度ドーピング、即ち、ＬＤＤドーピングを実施して、低濃度ソース／ドレイン領域２２３Ｓ、２２３Ｄを形成する。この場合、低濃度ソース／ドレイン領域２２３Ｓ、２２３Ｄ間の領域（符号２２１の領域）は、薄膜トランジスタのチャンネル領域として作用する。
図２を参照すると、低濃度ソース／ドレイン領域２２３Ｓ、２２３Ｄを形成した後、第１ゲートパターン２４０を備える絶縁基板２００全面、及び第１ゲートパターン２４０の側壁に、第２ゲートパターン形成のための第２導電性物質膜２５０を形成する。
図３を参照すると、図２に示した第２導電性物質膜２５０をエッチングすることにより、第１ゲートパターン２４０の側壁の部分にのみ第２ゲートパターン２５５を残し、第１ゲートパターン２４０、及びこの第１ゲートパターン２４０の側壁に形成された第２ゲートパターン２５５からなるゲート電極Ｇを形成する。
この時、第２ゲートパターン２５５は、以後に実施される高濃度ドーピングのマスクとして作用し、ＬＤＤ領域の幅を決定することで、２μｍ以下の幅を有することが好ましく、さらに好ましくは、１μｍ以下の幅を有することである。
第１ゲートパターン２４０及び第２ゲートパターン２５５からなるゲート電極Ｇを形成した後、このゲート電極Ｇをマスクとして、活性層２２０に高濃度ドーピングを実施し、高濃度ソース／ドレイン領域２２５Ｓ、２２５Ｄを形成する。
このとき、第１ゲートパターン２４０の側壁に形成された第２ゲートパターン２５５の下方に存在する低濃度ソース／ドレイン領域２２３Ｓ、２２３Ｄは、第１ゲートパターン２４０の側壁に形成された第２ゲートパターン２５５が存在することにより、高濃度ドーピングされず、低濃度ドーピング状態のままで残り、ＬＤＤ領域に作用するようになって、ゲート電極Ｇと低濃度ドーピング領域２２３Ｓ、２２３Ｄ、即ち、ＬＤＤ領域が重なるＧＯＬＤＤ構造を形成するようになる。即ち、ＬＤＤ領域は第１ゲートパターン２４０の側壁に形成された第２ゲートパターン２５５の下部領域（絶縁基板２００の法線方向を向く下部領域）に形成される。
また、ＧＯＬＤＤ構造のＬＤＤ領域の幅は、第１ゲートパターン２４０の側壁に形成された第２ゲートパターン２５５の幅によって決定されるので、ゲート電極Ｇと重なるＬＤＤ領域の幅は、ゲートパターン２４０の側壁に形成された第２ゲートパターン２５５の幅以下に形成される。即ち、ＬＤＤ領域は２μｍ以下の幅を有することが好ましく、さらに好ましいのは、ＬＤＤ領域は１μｍ以下の幅を有することである。
図４を参照すると、高濃度ソース／ドレイン領域２２５Ｓ、２２５Ｄを形成した後、絶縁基板２００全面に層間絶縁膜２６０を形成し、パターニングして、高濃度ソース／ドレイン領域２２５Ｓ、２２５Ｄの一部を露出させるコンタクトホール２６１、２６５を形成する。
次いで、コンタクトホール２６１、２６５を形成した後、絶縁基板２００全面に所定の導電膜を蒸着し、パターニングして、高濃度ソース／ドレイン領域２２５Ｓ、２２５Ｄと電気的に連結されるソース／ドレイン電極２７１、２７５を形成してＧＯＬＤＤ構造の薄膜トランジスタを形成する。
＜第２の実施形態＞
図５〜図８は、本発明の第２の実施形態に係るＧＯＬＤＤ構造の薄膜トランジスタを説明するための工程断面図である。
本発明の第２の実施形態に係るＧＯＬＤＤ構造の薄膜トランジスタは、前述した第１の実施形態に係るＧＯＬＤＤ構造の薄膜トランジスタと構造的に似ている。第２の実施形態は、第１の実施形態と対比して、第１ゲートパターン３４０の側壁に形成された第２ゲートパターン３５５（図７参照）が、テーパを有した構造となっている点が相違する。
図５を参照すると、バッファー層３１０を備える絶縁基板３００上に活性層３２０を形成する。
その後、活性層３２０を備える絶縁基板３００全面にゲート絶縁膜３３０を形成し、このゲート絶縁膜３３０上に、第１ゲートパターン３４０を形成する。
図６を参照すると、第１ゲートパターン３４０を形成した後、この第１ゲートパターン３４０を備える絶縁基板３００全面に、導電性物質膜３５０を形成する。
図７を参照すると、導電性物質膜３５０を形成した後、この導電性物質膜３５０を乾式エッチングのような異方性エッチングの手法を用いて全面エッチングしてゲートパターン３４０の側壁にテーパを有する第２ゲートパターン３５５を形成し、第１ゲートパターン３４０と、テーパを有する第２ゲートパターン３５５からなるゲート電極Ｇを形成する。
このとき、テーパを有する第２ゲートパターン３５５は、２μｍ以下の幅を有することが好ましく、さらに好ましいのは、テーパを有する第２ゲートパターン３５５は１μｍ以下の幅を有することである。
次いで、ゲート電極Ｇを形成した後、ゲートパターン３４０及び第１ゲートパターン３４０の側壁に形成されたテーパを有する第２ゲートパターン３５５からなるゲート電極Ｇをマスクとして所定の不純物をドーピングする。
このとき、不純物ドーピングにより、ゲート電極Ｇで覆われない活性層３２０領域はソース／ドレイン領域３２５Ｓ、３２５Ｄとなり、テーパを有する第２ゲートパターン３５５の下部となる領域（絶縁基板３００の法線方向に向く下部となる領域）は、不純物が一部浸透して低濃度ソース／ドレイン領域３２３Ｓ、３２３ＤとなってＬＤＤ領域として作用するようになる。即ち、ゲート電極ＧとＬＤＤ領域とが重なるＧＯＬＤＤ構造を形成するようになる。
また、第１の実施形態と同様に、ＧＯＬＤＤ構造のＬＤＤ領域は、第１ゲートパターン３４０の側壁に形成されたテーパを有する第２ゲートパターン３５５の幅によって決定されるので、ゲート電極Ｇと重なるＬＤＤ領域の幅は、第１ゲートパターン３４０の側壁に形成された第２ゲートパターン３５５の幅以下で形成されることになる。即ち、ＬＤＤ領域は、２μｍ以下の幅を有することが好ましく、さらに好ましくいのは、ＬＤＤ領域は１μｍ以下の幅を有することである。
図８を参照すると、絶縁基板３００の全面に、ソース／ドレイン領域３２５Ｓ、３２５Ｄの一部分を露出させるコンタクトホール３６１、３６５を備える層間絶縁膜３６０を形成し、所定の導電膜を蒸着しパターニングして、ソース／ドレイン領域３２５Ｓ、３２５Ｄと電気的に連結されるソース／ドレイン電極３７１、３７５を形成してＧＯＬＤＤ構造の薄膜トランジスタを形成する。
この第２の実施形態では、テーパを有する第２ゲートパターン３５５を形成し、ドーピングしてＬＤＤ領域が前記ゲート電極Ｇと重なるＧＯＬＤＤ構造を形成することを例にして説明したが、第１の実施形態のように、第１ゲートパターン３４０を形成した後、低濃度ドーピングを実施し、テーパを有する第２ゲートパターン３５５を形成し、高濃度ドーピングを実施してＧＯＬＤＤ構造を形成することも可能である。
そして、このようなＧＯＬＤＤ構造の薄膜トランジスタは、低濃度ドーピングのための追加的なマスクを使用しない。従って、ゲート電極Ｇのアライメント不良を防止することができる。
また、第１ゲートパターン２４０，３４０、及びゲートパターン２４０，３４０の側壁に形成される第２ゲートパターン２５５，３５５からなるゲート電極Ｇを利用して、ＧＯＬＤＤ構造を形成することにより、ＬＤＤ領域の幅を第１ゲートパターン２４０、３４０の側壁に形成される第２ゲートパターン２５５、３５５の厚みに調節することができる。従って、ＬＤＤ領域の幅を２μｍ以下で形成することができ、好ましくは１μｍ以下で形成することが可能である。
また、前述のようなＧＯＬＤＤ構造の薄膜トランジスタを利用して、一般的なアクティブマトリックス平板表示装置（Active Matrix Flat Panel Display）の製造方法、すなわちアクティブマトリックス液晶表示装置（Active Matrix ＬＣＤ）、またはアクティブマトリックス有機電界発光表示装置（Active Matrix Organic Electro Luminescence Display）の製造方法を実施してアクティブマトリックス平板表示装置を提供することができる。
前述したように本発明によると、本発明はゲート電極を第１のゲートパターン及びゲートパターンの側壁に形成された第２ゲートパターンに形成し、ＬＤＤ領域の幅調節が容易であり、ゲート電極のアライメント不良を防止するＧＯＬＤＤ構造の薄膜トランジスタとこの製造方法及びこれを使用する平板表示装置を提供できる。
前述では、本発明の好ましい実施例を参照して説明したが、当該技術分野の熟練した当業者は下記の特許請求範囲に記載された本発明の思想及び領域から逸脱しない範囲内で本発明を多様に修正及び変形ができることが理解できる。
薄膜トランジスタのアライメント不良を防止する上で極めて有用である。
本発明の第１の実施形態に係るＧＯＬＤＤ構造薄膜トランジスタを説明するための、第１の工程断面図である。 本発明の第１の実施形態に係るＧＯＬＤＤ構造薄膜トランジスタを説明するための、第２の工程断面図である。 本発明の第１の実施形態に係るＧＯＬＤＤ構造薄膜トランジスタを説明するための、第３の工程断面図である。 本発明の第１の実施形態に係るＧＯＬＤＤ構造薄膜トランジスタを説明するための、第４の工程断面図である。 本発明の第２の実施形態に係るＧＯＬＤＤ構造の薄膜トランジスタを説明するための、第１の工程断面図である。 本発明の第２の実施形態に係るＧＯＬＤＤ構造の薄膜トランジスタを説明するための、第２の工程断面図である。 本発明の第２の実施形態に係るＧＯＬＤＤ構造の薄膜トランジスタを説明するための、第３の工程断面図である。 本発明の第２の実施形態に係るＧＯＬＤＤ構造の薄膜トランジスタを説明するための、第４の工程断面図である。 従来におけるＧＯＬＤＤ構造の薄膜トランジスタを説明するための、第１の工程断面図である。 従来におけるＧＯＬＤＤ構造の薄膜トランジスタを説明するための、第２の工程断面図である。 従来におけるＧＯＬＤＤ構造の薄膜トランジスタを説明するための、第３の工程断面図である。 従来におけるＧＯＬＤＤ構造の薄膜トランジスタを説明するための、第４の工程断面図である。
符号の説明
１００，２００，３００ 絶縁基板
１１０，２１０，３１０ バッファー層
１２０，２２０，３２０ 活性層
１２１，２２１ チャンネル領域
１２３Ｓ，２２３Ｓ，３２３Ｓ 低濃度ソース領域
１２３Ｄ，２２３Ｄ，３２３Ｄ 低濃度ドレイン領域
１２５Ｓ，２２５Ｓ，３２５Ｓ 高濃度ソース領域
１２５Ｄ，２２５Ｄ，３２５Ｄ 高濃度ドレイン領域
１３０，２３０，３３０ ゲート絶縁膜
１４０ 第１フォトレジストパターン
１５０ ゲート電極物質膜
１５５ ゲート電極
１６０ 第２フォトレジストパターン
１６１，１６５ コンタクトホール
１７０ 層間絶縁膜
１７１，２７１，３７１ ソース電極
１７５，２７５，３７５ ドレイン電極
２４０，３４０ 第１ゲートパターン
２５０，３５０ 導電性物質膜
２５５，３５５ 第２ゲートパターン
２６０，３６０ 層間絶縁膜
２６１，２６５，３６１，３６５ コンタクトホール
Ｇ ゲート電極

Claims (27)

  1. 絶縁基板上に形成され、ソース／ドレイン領域及びチャンネル領域を備える活性層と、
    前記活性層上に形成されたゲート絶縁膜と、
    前記ゲート絶縁膜上に形成され、第１ゲートパターン及び該第１ゲートパターンの側壁に形成された第２ゲートパターンからなるゲート電極を含み、
    前記ソース／ドレイン領域はＬＤＤ（Lightly Doped Drain）領域を備え、
    前記ＬＤＤ領域は、前記絶縁基板の法線方向に向けて、前記ゲート電極と重なることを特徴とする薄膜トランジスタ。
  2. 前記第２ゲートパターンは、側面が傾斜したテーパ形状を有することを特徴とする請求項１に記載の薄膜トランジスタ。
  3. 前記第２ゲートパターンは、異方性エッチングによりパターニングされてテーパ形状を有することを特徴とする請求項２に記載の薄膜トランジスタ。
  4. 前記第２ゲートパターンは、２μｍ以下の幅を有することを特徴とする請求項１に記載の薄膜トランジスタ。
  5. 前記第２ゲートパターンは、１μｍ以下の幅を有することを特徴とする請求項４に記載の薄膜トランジスタ。
  6. 前記ＬＤＤ領域は、前記絶縁基板の法線方向に向けて、前記第１ゲートパターンの側壁に形成された前記第２ゲートパターン下部に形成されることを特徴とする請求項１に記載の薄膜トランジスタ。
  7. 前記ＬＤＤ領域の幅は、前記第１ゲートパターンの側壁に形成された前記第２ゲートパターンの幅以下であることを特徴とする請求項１に記載の薄膜トランジスタ。
  8. 前記ＬＤＤ領域は、２μｍ以下の幅を有することを特徴とする請求項１に記載の薄膜トランジスタ。
  9. 前記ＬＤＤ領域は、１μｍ以下の幅を有することを特徴とする請求項８に記載の薄膜トランジスタ。
  10. 絶縁基板上に活性層を形成する工程と、
    前記活性層の上にゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜上に第１ゲートパターンを形成する工程と、
    前記第１ゲートパターンをマスクとして、前記活性層に不純物を低濃度ドーピングする工程と、
    前記第１ゲートパターンの側壁に第２ゲートパターンを形成して前記第１ゲートパターン及び第２ゲートパターンからなるゲート電極を形成する工程と、
    前記ゲート電極をマスクとし、前記活性層に不純物を高濃度ドーピングしてソース／ドレイン領域を形成する工程と、を含み、
    前記ソース／ドレイン領域はＬＤＤ領域を備え、
    前記ＬＤＤ領域は、前記絶縁基板の法線方向に向けて、前記ゲート電極と重なることを特徴とする薄膜トランジスタの製造方法。
  11. 前記ゲート電極を形成する工程は、
    前記第１ゲートパターンを備える絶縁基板全面に導電性物質膜を形成する工程と、
    前記導電性物質膜をエッチングして前記第１ゲートパターンの側壁に第２ゲートパターンを形成する工程と、
    を含むことを特徴とする請求項１０に記載の薄膜トランジスタの製造方法。
  12. 前記第２ゲートパターンは、２μｍ以下の幅を有することを特徴とする請求項１０に記載の薄膜トランジスタの製造方法。
  13. 前記第２ゲートパターンは、１μｍ以下の幅を有することを特徴とする請求項１２に記載の薄膜トランジスタの製造方法。
  14. 前記ＬＤＤ領域は、前記絶縁基板の法線方向に向けて、前記第１ゲートパターンの側壁に形成された前記第２ゲートパターンの下部に形成されることを特徴とする請求項１０に記載の薄膜トランジスタの製造方法。
  15. 前記ＬＤＤ領域の幅は、前記第１ゲートパターンの側壁に形成された前記第２ゲートパターンの幅以下であることを特徴とする請求項１０に記載の薄膜トランジスタの製造方法。
  16. 前記ＬＤＤ領域は、２μｍ以下の幅を有することを特徴とする請求項１０に記載の薄膜トランジスタの製造方法。
  17. 前記ＬＤＤ領域は、１μｍ以下の幅を有することを特徴とする請求項１６に記載の薄膜トランジスタの製造方法。
  18. 絶縁基板上に活性層を形成する工程と、
    前記活性層の上にゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜上に第１ゲートパターンを形成する工程と、
    前記第１ゲートパターンの側壁に、テーパ面を有する第２ゲートパターンを形成し、前記第１ゲートパターン及び第２ゲートパターンからなるゲート電極を形成する工程と、
    前記ゲート電極をマスクとし、前記活性層に所定の不純物をドーピングしてソース／ドレイン領域を形成する工程と、を含み、
    前記ソース／ドレイン領域はＬＤＤ領域を備え、
    前記ＬＤＤ領域は、前記絶縁基板の法線方向に向けて、前記ゲート電極と重なることを特徴とする薄膜トランジスタの製造方法。
  19. 前記ゲート電極を形成する工程は、
    前記第１ゲートパターンを備える絶縁基板全面に、導電性物質膜を形成する工程と、
    前記導電性物質膜を異方性エッチングして前記第１ゲートパターンの側壁にテーパを有する第２ゲートパターンを形成する工程と、
    を含むことを特徴とする請求項１８に記載の薄膜トランジスタの製造方法。
  20. 前記テーパを有する第２ゲートパターンは、２μｍ以下の幅を有することを特徴とする請求項１９に記載の薄膜トランジスタの製造方法。
  21. 前記テーパを有する第２ゲートパターンは、１μｍ以下の幅を有することを特徴とする請求項２０に記載の薄膜トランジスタの製造方法。
  22. 前記ＬＤＤ領域は、前記所定の不純物ドーピングの時に、テーパを有する第２ゲートパターンによって形成されることを特徴とする請求項１８に記載の薄膜トランジスタの製造方法。
  23. 前記ＬＤＤ領域の幅は、前記第１ゲートパターンの側壁に形成された前記第２ゲートパターンの幅以下であることを特徴とする請求項１８に記載の薄膜トランジスタの製造方法。
  24. 前記ＬＤＤ領域は、２μｍ以下の幅を有することを特徴とする請求項１８に記載の薄膜トランジスタの製造方法。
  25. 前記ＬＤＤ領域は、１μｍ以下の幅を有することを特徴とする請求項２４に記載の薄膜トランジスタの製造方法。
  26. 請求項１〜請求項２５のうちのいずれか１項に記載の薄膜トランジスタまたは薄膜トランジスタの製造方法を使用することを特徴とする薄膜トランジスタを用いた平板表示装置。
  27. 前記平板表示装置は、液晶表示装置または有機電界発光表示装置であることを特徴とする請求項２６に記載の平板表示装置。
JP2004266255A 2003-11-25 2004-09-14 薄膜トランジスタ、この製造方法及びこれを用いた平板表示装置 Pending JP2005159304A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030084242A KR100635048B1 (ko) 2003-11-25 2003-11-25 박막 트랜지스터, 이의 제조 방법 및 이를 사용하는 평판표시 장치

Publications (1)

Publication Number Publication Date
JP2005159304A true JP2005159304A (ja) 2005-06-16

Family

ID=34588064

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004266255A Pending JP2005159304A (ja) 2003-11-25 2004-09-14 薄膜トランジスタ、この製造方法及びこれを用いた平板表示装置

Country Status (4)

Country Link
US (1) US20050110090A1 (ja)
JP (1) JP2005159304A (ja)
KR (1) KR100635048B1 (ja)
CN (1) CN1622339A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8178877B2 (en) 2010-02-18 2012-05-15 Snu R & Db Foundation Thin film transistor and method for fabricating thin film transistor

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105742294B (zh) * 2016-03-23 2019-01-15 深圳市华星光电技术有限公司 Tft基板的制作方法及制得的tft基板
WO2019009872A1 (en) * 2017-07-01 2019-01-10 Intel Corporation SELF-ALIGNED THIN-FILTER TRANSISTOR WITH UPPER CONTACT AND REAR GRID
CN107195689B (zh) * 2017-07-21 2021-01-22 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、oled显示面板
CN110190085B (zh) * 2019-06-05 2021-03-23 京东方科技集团股份有限公司 发光二极管驱动背板及其制备方法、显示装置
KR20230073403A (ko) * 2021-11-18 2023-05-26 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0490535B1 (en) * 1990-12-07 1996-08-21 AT&T Corp. Transistor with inverse silicide T-gate structure
US6617644B1 (en) * 1998-11-09 2003-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
CN1296643A (zh) * 1999-03-10 2001-05-23 松下电器产业株式会社 薄膜晶体管、液晶面板和它们的制造方法
US6534826B2 (en) * 1999-04-30 2003-03-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US6882012B2 (en) * 2000-02-28 2005-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and a method of manufacturing the same
US6781646B2 (en) * 2000-07-28 2004-08-24 Hitachi, Ltd. Liquid crystal display device having gate electrode with two conducting layers, one used for self-aligned formation of the TFT semiconductor regions
US7223643B2 (en) * 2000-08-11 2007-05-29 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
TW480732B (en) * 2001-04-10 2002-03-21 Ind Tech Res Inst Polysilicon thin film transistor having gate-overlapped lightly doped drain
JP4869509B2 (ja) * 2001-07-17 2012-02-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6773944B2 (en) * 2001-11-07 2004-08-10 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6963083B2 (en) * 2003-06-30 2005-11-08 Lg.Philips Lcd Co., Ltd. Liquid crystal display device having polycrystalline TFT and fabricating method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8178877B2 (en) 2010-02-18 2012-05-15 Snu R & Db Foundation Thin film transistor and method for fabricating thin film transistor

Also Published As

Publication number Publication date
CN1622339A (zh) 2005-06-01
KR100635048B1 (ko) 2006-10-17
US20050110090A1 (en) 2005-05-26
KR20050050491A (ko) 2005-05-31

Similar Documents

Publication Publication Date Title
EP0923134B1 (en) Active matrix circuit board and method of manufacturing it
JP3398453B2 (ja) 薄膜トランジスタの製造方法
JP2002252231A (ja) 液晶表示装置用薄膜トランジスタ形成方法
JP2002313810A (ja) 表示装置およびその製造方法
JP3296975B2 (ja) 薄膜トランジスタ及びその製造方法
KR100686337B1 (ko) 박막 트랜지스터, 이의 제조 방법 및 이를 사용하는 평판표시장치
KR100257070B1 (ko) 박막트랜지스터 및 이의 제조방법
KR100307457B1 (ko) 박막 트랜지스터의 제조 방법
JPH0837313A (ja) アクティブマトリクス液晶ディスプレイおよびその製法
JP2005159304A (ja) 薄膜トランジスタ、この製造方法及びこれを用いた平板表示装置
JP3453776B2 (ja) アクティブマトリクス基板の製造方法
KR100686338B1 (ko) 박막 트랜지스터, 이의 제조 방법 및 이를 사용하는 평판표시 장치
KR101903671B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR100292044B1 (ko) 액정표시장치제조방법
JP3398665B2 (ja) 薄膜トランジスタの製造方法
JPH0613397A (ja) 薄膜バイポーラトランジスタおよびそれを用いた薄膜半導体 装置
JPH10200121A (ja) 薄膜トランジスタ基板の製造方法
JPH07131027A (ja) 薄膜半導体装置の製造方法
KR100493378B1 (ko) 다결정 실리콘 박막트랜지스터의 제조 방법
JP3862692B2 (ja) 低濃度ドレインを有する半導体装置の製造方法
KR100722106B1 (ko) 박막 트랜지스터 및 그 제조방법
KR100534581B1 (ko) 골드 구조를 갖는 박막 트랜지스터를 제조하는 방법
JP2006128411A (ja) 薄膜トランジスタ基板及びその製造方法
JP2006128413A (ja) 薄膜トランジスタ基板及びその製造方法
KR100510732B1 (ko) 다결정 실리콘 박막트랜지스터의 제조 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060808

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20061108

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20061113

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070205

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070605