JP2002252231A - 液晶表示装置用薄膜トランジスタ形成方法 - Google Patents
液晶表示装置用薄膜トランジスタ形成方法Info
- Publication number
- JP2002252231A JP2002252231A JP2001384463A JP2001384463A JP2002252231A JP 2002252231 A JP2002252231 A JP 2002252231A JP 2001384463 A JP2001384463 A JP 2001384463A JP 2001384463 A JP2001384463 A JP 2001384463A JP 2002252231 A JP2002252231 A JP 2002252231A
- Authority
- JP
- Japan
- Prior art keywords
- film
- gate
- forming
- pattern
- upper gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 88
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 9
- 239000010409 thin film Substances 0.000 title description 12
- 238000005530 etching Methods 0.000 claims abstract description 47
- 238000005468 ion implantation Methods 0.000 claims abstract description 40
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 239000011521 glass Substances 0.000 claims abstract description 23
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 11
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 11
- 239000010703 silicon Substances 0.000 claims abstract description 11
- 238000000059 patterning Methods 0.000 claims abstract description 6
- 229920002120 photoresistant polymer Polymers 0.000 claims description 52
- 150000002500 ions Chemical class 0.000 claims description 15
- 230000008569 process Effects 0.000 abstract description 43
- 239000010408 film Substances 0.000 description 97
- 239000010410 layer Substances 0.000 description 23
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 19
- 238000010586 diagram Methods 0.000 description 17
- 239000012535 impurity Substances 0.000 description 17
- 229920005591 polysilicon Polymers 0.000 description 17
- 229910052751 metal Inorganic materials 0.000 description 11
- 239000002184 metal Substances 0.000 description 11
- 229910021417 amorphous silicon Inorganic materials 0.000 description 10
- 230000004888 barrier function Effects 0.000 description 10
- 238000005224 laser annealing Methods 0.000 description 9
- 239000000463 material Substances 0.000 description 8
- 238000011161 development Methods 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000004913 activation Effects 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 4
- 230000003213 activating effect Effects 0.000 description 3
- 239000000969 carrier Substances 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- LXFUCSMCVAEMCD-UHFFFAOYSA-N acetic acid;nitric acid;phosphoric acid Chemical compound CC(O)=O.O[N+]([O-])=O.OP(O)(O)=O LXFUCSMCVAEMCD-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
- H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【課題】 オフ電流を抑制可能なＬＤＤ用ＴＦＴ形成方
法を提供する。 【解決手段】 本方法は，ガラス基板に形成されたシリ
コン層をパターニングしてアクティブ領域を形成し，そ
の上側にゲート絶縁膜を形成し，ゲート絶縁膜上に下部
ゲート膜及び上部ゲート膜を順次形成し，下部ゲート膜
から成る下部ゲートパターンが上部ゲート膜から成る上
部ゲートパターンより狭くなるようにアンダーカットエ
ッチングを施して上下部ゲートパターンを形成し，上部
ゲートパターンをイオン注入マスクとして高濃度イオン
注入し，上部ゲートパターンを除去する段階から成る。
かかる構成により，オフセット領域やＬＤＤ領域を，補
助膜的に機能する上部ゲート膜を利用した二重ゲート膜
工程と等方性エッチングの特質であるアンダーカットの
形状を利用して簡便に形成できる。
法を提供する。 【解決手段】 本方法は，ガラス基板に形成されたシリ
コン層をパターニングしてアクティブ領域を形成し，そ
の上側にゲート絶縁膜を形成し，ゲート絶縁膜上に下部
ゲート膜及び上部ゲート膜を順次形成し，下部ゲート膜
から成る下部ゲートパターンが上部ゲート膜から成る上
部ゲートパターンより狭くなるようにアンダーカットエ
ッチングを施して上下部ゲートパターンを形成し，上部
ゲートパターンをイオン注入マスクとして高濃度イオン
注入し，上部ゲートパターンを除去する段階から成る。
かかる構成により，オフセット領域やＬＤＤ領域を，補
助膜的に機能する上部ゲート膜を利用した二重ゲート膜
工程と等方性エッチングの特質であるアンダーカットの
形状を利用して簡便に形成できる。
Description
【０００１】
【発明の属する技術分野】本発明は，液晶表示装置（Ｌ
ＣＤ：Ｌｉｑｕｉｄ Ｃｒｉｓｔａｌ Ｄｉｓｐｌａｙ）
のためのＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔ
ｏｒ）を形成する方法に係り，より詳しくはトップゲー
ト（ＴＯＰ ＧＡＴＥ）方式の多結晶シリコン型ＴＦＴ
を形成しながらオフセットあるいはＬＤＤ（Ｌｉｇｈｔ
ｌｙＤｏｐｅｄ Ｄｒａｉｎ）構造を形成する方法に関
する。
ＣＤ：Ｌｉｑｕｉｄ Ｃｒｉｓｔａｌ Ｄｉｓｐｌａｙ）
のためのＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔ
ｏｒ）を形成する方法に係り，より詳しくはトップゲー
ト（ＴＯＰ ＧＡＴＥ）方式の多結晶シリコン型ＴＦＴ
を形成しながらオフセットあるいはＬＤＤ（Ｌｉｇｈｔ
ｌｙＤｏｐｅｄ Ｄｒａｉｎ）構造を形成する方法に関
する。
【０００２】
【従来の技術】近年，表示装置に関連して最も活発に発
展している分野はＬＣＤ分野であり，特にアクティブマ
トリックスタイプのＴＦＴ ＬＣＤ分野の発展は著し
い。
展している分野はＬＣＤ分野であり，特にアクティブマ
トリックスタイプのＴＦＴ ＬＣＤ分野の発展は著し
い。
【０００３】ＬＣＤは，概略的に言えば，二枚の基板間
に液晶を注入し，基板の内側に形成された二つの電極に
電圧を印加して，間に存在する液晶の配列を調節するこ
とによって，基板に付着される偏光板との関係で光を透
過させたり遮断させる原理を利用したものである。
に液晶を注入し，基板の内側に形成された二つの電極に
電圧を印加して，間に存在する液晶の配列を調節するこ
とによって，基板に付着される偏光板との関係で光を透
過させたり遮断させる原理を利用したものである。
【０００４】このような基本原理下で表示装置としての
機能と活用範囲を拡大するために，位相差板，反射板，
バックライト，カラーフィルタなどの要素を導入して，
偏光板，背向膜とラビング（ｒｕｂｂｉｎｇ）技法，電
極の構成，ガラス基板等要素の変更と改善を模索する様
々な試みが続いている。
機能と活用範囲を拡大するために，位相差板，反射板，
バックライト，カラーフィルタなどの要素を導入して，
偏光板，背向膜とラビング（ｒｕｂｂｉｎｇ）技法，電
極の構成，ガラス基板等要素の変更と改善を模索する様
々な試みが続いている。
【０００５】ＴＦＴ ＬＣＤは，表示装置の画面を形成
する個々画素の電極を非線形素子であるトランジスタを
利用して制御する構成を有しており，トランジスタは半
導体薄膜を利用してガラス基板上に形成される。そして
ＴＦＴ ＬＣＤは，用いられる半導体薄膜の特性によっ
てアモルファスシリコンタイプとポリシリコンタイプに
大別することができる。
する個々画素の電極を非線形素子であるトランジスタを
利用して制御する構成を有しており，トランジスタは半
導体薄膜を利用してガラス基板上に形成される。そして
ＴＦＴ ＬＣＤは，用いられる半導体薄膜の特性によっ
てアモルファスシリコンタイプとポリシリコンタイプに
大別することができる。
【０００６】アモルファスシリコンの場合，低い温度で
ＣＶＤを利用して形成することができるので，ガラス基
板を利用するＬＣＤの特性上有利な点がある。しかし，
アモルファスシリコンの場合には，キャリアの移動度が
低いため，速い動作特性を要する駆動回路のトランジス
タ素子を形成する用途としては適合せず，アモルファス
シリコンは，ガラス基板上の画素電極内に形成されるス
イッチング用トランジスタ素子の用途に主に使われる。
そのため，ＬＣＤの駆動のためのＩＣは別途に製作し
て，ＬＣＤパネル周辺部に付着して使用しなければなら
ず，したがって，駆動モジュールのための付加的な工程
が必要であり，ＬＣＤ製作コストが上昇してしまう。
ＣＶＤを利用して形成することができるので，ガラス基
板を利用するＬＣＤの特性上有利な点がある。しかし，
アモルファスシリコンの場合には，キャリアの移動度が
低いため，速い動作特性を要する駆動回路のトランジス
タ素子を形成する用途としては適合せず，アモルファス
シリコンは，ガラス基板上の画素電極内に形成されるス
イッチング用トランジスタ素子の用途に主に使われる。
そのため，ＬＣＤの駆動のためのＩＣは別途に製作し
て，ＬＣＤパネル周辺部に付着して使用しなければなら
ず，したがって，駆動モジュールのための付加的な工程
が必要であり，ＬＣＤ製作コストが上昇してしまう。
【０００７】一方，ポリシリコンはアモルファスシリコ
ンに比べてキャリアの移動度が遥かに大きいため，駆動
回路用ＩＣを製作するためにも用いることができる。そ
れゆえ，ポリシリコンをＬＣＤのＴＦＴ形成のための半
導体薄膜に用いる場合には，一連の工程を通して同一ガ
ラス基板に画素電極のためのＴＦＴ素子と駆動回路用Ｔ
ＦＴ素子を一緒に形成することができる。これはＬＣＤ
製作におけるモジュール工程のコストを節減する効果を
もたらすと同時にＬＣＤの消費電力を低めることができ
る利点もある。
ンに比べてキャリアの移動度が遥かに大きいため，駆動
回路用ＩＣを製作するためにも用いることができる。そ
れゆえ，ポリシリコンをＬＣＤのＴＦＴ形成のための半
導体薄膜に用いる場合には，一連の工程を通して同一ガ
ラス基板に画素電極のためのＴＦＴ素子と駆動回路用Ｔ
ＦＴ素子を一緒に形成することができる。これはＬＣＤ
製作におけるモジュール工程のコストを節減する効果を
もたらすと同時にＬＣＤの消費電力を低めることができ
る利点もある。
【０００８】しかし，ポリシリコンを用いようとする場
合，ガラス基板にポリシリコン薄膜を形成するために
は，まずアモルファスシリコン薄膜を低温ＣＶＤ工程を
通して形成し，ここにレーザ光線を照射する等の結晶化
のための付加工程が必要であり，キャリア移動度が高い
ほど形成されたトランジスタでゲート電圧がオフされる
瞬間漏洩電流（ｏｆｆ Ｃｕｒｒｅｎｔ）が過度に流れ
るため，画素部で十分な電界を維持できないという問題
がある。以下漏洩電流（ｏｆｆ Ｃｕｒｒｅｎｔ）の問
題を図面を参照しながらさらに説明する。
合，ガラス基板にポリシリコン薄膜を形成するために
は，まずアモルファスシリコン薄膜を低温ＣＶＤ工程を
通して形成し，ここにレーザ光線を照射する等の結晶化
のための付加工程が必要であり，キャリア移動度が高い
ほど形成されたトランジスタでゲート電圧がオフされる
瞬間漏洩電流（ｏｆｆ Ｃｕｒｒｅｎｔ）が過度に流れ
るため，画素部で十分な電界を維持できないという問題
がある。以下漏洩電流（ｏｆｆ Ｃｕｒｒｅｎｔ）の問
題を図面を参照しながらさらに説明する。
【０００９】図３２は従来の薄膜トランジスタの構成を
示す断面図である。基板１０上にバッファ層である絶縁
膜１００が形成されており，その上にシリコンのような
半導体膜からなるアクティブ領域２００（２１１，２１
２，２１３）が形成されており，その上をゲート絶縁膜
３００が被覆している。ゲート絶縁膜３００上にはアク
ティブ領域２００のほぼ中間部分にゲート電極４１０が
形成されている。アクティブ領域２００内で左右部分に
はゲート電極４１０をマスクとしてイオン注入された結
果ソース及びドレーン領域２１１，２１３が形成されて
いる。
示す断面図である。基板１０上にバッファ層である絶縁
膜１００が形成されており，その上にシリコンのような
半導体膜からなるアクティブ領域２００（２１１，２１
２，２１３）が形成されており，その上をゲート絶縁膜
３００が被覆している。ゲート絶縁膜３００上にはアク
ティブ領域２００のほぼ中間部分にゲート電極４１０が
形成されている。アクティブ領域２００内で左右部分に
はゲート電極４１０をマスクとしてイオン注入された結
果ソース及びドレーン領域２１１，２１３が形成されて
いる。
【００１０】このような構成でゲート電極４１０にスレ
ショルド電圧（ｔｈｒｅｓｈｏｌｄｖｏｌｔａｇｅ）以
上の電圧が印加されると，薄膜トランジスタがオン状態
になって，ドレーン領域２１３に印加された画像信号に
より，電流がソース領域２１１とドレーン領域２１３間
に形成されたチャンネル２１２を通過してソース領域２
１１に流れるようになる。この電流はソース領域２１１
と連結された画素電極に画像信号を印加するようにな
る。ゲート電極４１０にオフ電圧（ｏｆｆ ｖｏｌｔａ
ｇｅ）が印加されると，トランジスタはオフ状態になる
が，この際ポリシリコンで，特にＮチャンネルトランジ
スタの場合には，キャリアである電子の移動度が大きい
ため多量の電流が瞬間的に流れるようになる。したがっ
て，次のオン（ｏｎ）電圧が印加される時まで画素電極
で維持されなければならない電界が十分に維持できなく
なり，必要な画素状態を維持できないという問題を引き
起こす。
ショルド電圧（ｔｈｒｅｓｈｏｌｄｖｏｌｔａｇｅ）以
上の電圧が印加されると，薄膜トランジスタがオン状態
になって，ドレーン領域２１３に印加された画像信号に
より，電流がソース領域２１１とドレーン領域２１３間
に形成されたチャンネル２１２を通過してソース領域２
１１に流れるようになる。この電流はソース領域２１１
と連結された画素電極に画像信号を印加するようにな
る。ゲート電極４１０にオフ電圧（ｏｆｆ ｖｏｌｔａ
ｇｅ）が印加されると，トランジスタはオフ状態になる
が，この際ポリシリコンで，特にＮチャンネルトランジ
スタの場合には，キャリアである電子の移動度が大きい
ため多量の電流が瞬間的に流れるようになる。したがっ
て，次のオン（ｏｎ）電圧が印加される時まで画素電極
で維持されなければならない電界が十分に維持できなく
なり，必要な画素状態を維持できないという問題を引き
起こす。
【００１１】このようなオフ電流（ｏｆｆ ｃｕｒｒｅ
ｎｔ）発生を抑制する方法としては，薄膜トランジスタ
のソース及びドレーン領域とチャンネルとの接合部に，
不純物濃度が低くなるようにイオン注入したＬＤＤ領域
または不純物イオン注入がされていないオフセット領域
を形成し，オフ電流に対するバリヤ（ｂａｒｒｉｅｒ）
として作用させる方法を一般的に用いている。
ｎｔ）発生を抑制する方法としては，薄膜トランジスタ
のソース及びドレーン領域とチャンネルとの接合部に，
不純物濃度が低くなるようにイオン注入したＬＤＤ領域
または不純物イオン注入がされていないオフセット領域
を形成し，オフ電流に対するバリヤ（ｂａｒｒｉｅｒ）
として作用させる方法を一般的に用いている。
【００１２】以上で述べた点を考慮すると，ＬＣＤパネ
ルを製作する過程において，画素部と駆動回路を同一ガ
ラス基板に形成することを前提として，ポリシリコンタ
イプのＴＦＴを形成する時に問題になることは，「如何
にＮチャンネルＴＦＴでバリヤ領域を形成するか？」，
「如何にＰ型やＮ型不純物（ｄｏｐａｎｔ）をイオン注
入をする時に他の領域，すなわちＮ型やＰ型不純物がド
ーピングされる領域を遮るか？」，また「どのようにす
ると工程数，すなわちマスク作業の数を減じることがで
きるか？」等である。
ルを製作する過程において，画素部と駆動回路を同一ガ
ラス基板に形成することを前提として，ポリシリコンタ
イプのＴＦＴを形成する時に問題になることは，「如何
にＮチャンネルＴＦＴでバリヤ領域を形成するか？」，
「如何にＰ型やＮ型不純物（ｄｏｐａｎｔ）をイオン注
入をする時に他の領域，すなわちＮ型やＰ型不純物がド
ーピングされる領域を遮るか？」，また「どのようにす
ると工程数，すなわちマスク作業の数を減じることがで
きるか？」等である。
【００１３】その中で電流バリヤ領域を形成する問題を
検討すると，従来のオフセットやＬＤＤのような電流バ
リヤ領域を形成する方法には，イオン注入マスクとして
別途のフォトレジストパターンを形成して用いる方法，
ゲート電極側壁にスペーサを形成してこのスペーサをイ
オン注入マスクとして用いる方法，ゲートメタルを一部
酸化させて酸化された部分を利用する方法などがある。
検討すると，従来のオフセットやＬＤＤのような電流バ
リヤ領域を形成する方法には，イオン注入マスクとして
別途のフォトレジストパターンを形成して用いる方法，
ゲート電極側壁にスペーサを形成してこのスペーサをイ
オン注入マスクとして用いる方法，ゲートメタルを一部
酸化させて酸化された部分を利用する方法などがある。
【００１４】しかし，別途のフォトレジストパターンを
形成する方法は，フォトレジストパターンの位置を正確
に形成することが難しく，別途パターン形成のための工
程が追加されなければならない。さらにイオン注入エネ
ルギーによる熱が生じるため，高エネルギーで多量のイ
オン注入を行うという条件ではフォトレジストの使用が
制限されるという問題点がある。
形成する方法は，フォトレジストパターンの位置を正確
に形成することが難しく，別途パターン形成のための工
程が追加されなければならない。さらにイオン注入エネ
ルギーによる熱が生じるため，高エネルギーで多量のイ
オン注入を行うという条件ではフォトレジストの使用が
制限されるという問題点がある。
【００１５】スペーサを形成する方法の場合，スペーサ
を形成する別途のＣＶＤ膜を形成する工程とエッチバッ
ク工程が必要であり，エッチバックのための異方性ドラ
イエッチングでは，エッチングの選択性が低く素子の部
分的損傷が生じる場合がある。
を形成する別途のＣＶＤ膜を形成する工程とエッチバッ
ク工程が必要であり，エッチバックのための異方性ドラ
イエッチングでは，エッチングの選択性が低く素子の部
分的損傷が生じる場合がある。
【００１６】また，ゲートメタルを酸化させる方法は，
ゲートラインと他の層との電気的接触部分で酸化膜の形
成を防止しなければならないので１段階以上のマスク工
程すなわち，露光，現像，エッチングのような一連の通
常的工程が追加され，陽極酸化のための別途の工程が追
加されなければならない。
ゲートラインと他の層との電気的接触部分で酸化膜の形
成を防止しなければならないので１段階以上のマスク工
程すなわち，露光，現像，エッチングのような一連の通
常的工程が追加され，陽極酸化のための別途の工程が追
加されなければならない。
【００１７】
【発明が解決しようとする課題】本発明は，従来の方法
が有する上記問題点に鑑みてなされたものであり，液晶
表示装置の製作において，最小限の工程数で正確な位置
にオフ電流の抑制のためのＬＤＤあるいはオフセット構
造を有するポリシリコンタイプのＴＦＴを形成するため
の，新規かつ改良された方法を提供することを目的とし
ている。
が有する上記問題点に鑑みてなされたものであり，液晶
表示装置の製作において，最小限の工程数で正確な位置
にオフ電流の抑制のためのＬＤＤあるいはオフセット構
造を有するポリシリコンタイプのＴＦＴを形成するため
の，新規かつ改良された方法を提供することを目的とし
ている。
【００１８】
【課題を解決するための手段】請求項１に記載の液晶表
示装置用ＴＦＴ形成方法は，ガラス基板にシリコン層を
形成する段階と；前記シリコン層をパターニングしてア
クティブ領域を形成する段階と；前記アクティブ領域の
上側にゲート絶縁膜を形成する段階と；前記ゲート絶縁
膜上に下部ゲート膜及び上部ゲート膜を順次形成する段
階と；前記上部ゲート膜上にフォトレジストを塗布し，
フォトレジストパターンを形成する段階と；前記下部及
び上部ゲート膜がエッチングの選択比が大きいメタルの
組み合わせから成る場合には，前記フォトレジストパタ
ーンをマスクとして，上部ゲート膜に対する選択性を有
する第１エッチャントを用いて前記上部ゲート膜から成
る上部ゲートパターンを形成する段階と；前記下部ゲー
ト膜に対する選択性を有する第２エッチャントを用いて
前記上部ゲートパターンをエッチングマスクとして利用
し，前記下部ゲート膜からなる下部ゲートパターンが，
前記上部ゲートパターンに比べ幅が狭くなるようにアン
ダーカットエッチングして上下部ゲートパターンを形成
する段階と；前記上部ゲートパターンをイオン注入マス
クとして高濃度イオンをイオン注入する段階と；前記上
部ゲートパターンを除去する段階とを有することを特徴
とする。
示装置用ＴＦＴ形成方法は，ガラス基板にシリコン層を
形成する段階と；前記シリコン層をパターニングしてア
クティブ領域を形成する段階と；前記アクティブ領域の
上側にゲート絶縁膜を形成する段階と；前記ゲート絶縁
膜上に下部ゲート膜及び上部ゲート膜を順次形成する段
階と；前記上部ゲート膜上にフォトレジストを塗布し，
フォトレジストパターンを形成する段階と；前記下部及
び上部ゲート膜がエッチングの選択比が大きいメタルの
組み合わせから成る場合には，前記フォトレジストパタ
ーンをマスクとして，上部ゲート膜に対する選択性を有
する第１エッチャントを用いて前記上部ゲート膜から成
る上部ゲートパターンを形成する段階と；前記下部ゲー
ト膜に対する選択性を有する第２エッチャントを用いて
前記上部ゲートパターンをエッチングマスクとして利用
し，前記下部ゲート膜からなる下部ゲートパターンが，
前記上部ゲートパターンに比べ幅が狭くなるようにアン
ダーカットエッチングして上下部ゲートパターンを形成
する段階と；前記上部ゲートパターンをイオン注入マス
クとして高濃度イオンをイオン注入する段階と；前記上
部ゲートパターンを除去する段階とを有することを特徴
とする。
【００１９】請求項２に記載の液晶表示装置用ＴＦＴ形
成方法は，ガラス基板にシリコン層を形成する段階と；
前記シリコン層をパターニングしてアクティブ領域を形
成する段階と；前記アクティブ領域の上側にゲート絶縁
膜を形成する段階と；前記ゲート絶縁膜上に下部ゲート
膜及び上部ゲート膜を順次形成する段階と；前記上部ゲ
ート膜上にフォトレジストを塗布し，フォトレジストパ
ターンを形成する段階と；前記下部ゲート膜が前記上部
ゲート膜に比べてイオン化傾向がより大きい場合には，
前記下部ゲート膜及び上部ゲート膜に対して，すべてエ
ッチング性を示すエッチング液を用いて電気移動力の発
生現象により，前記下部ゲート膜からなる下部ゲートパ
ターンが，前記上部ゲート膜からなる上部ゲートパター
ンに比べ幅が狭くなるようにアンダーカットエッチング
して上下部ゲートパターンを形成する段階と；前記上部
ゲートパターンをイオン注入マスクとして高濃度イオン
をイオン注入する段階と；前記上部ゲートパターンを除
去する段階とを有することを特徴とする
成方法は，ガラス基板にシリコン層を形成する段階と；
前記シリコン層をパターニングしてアクティブ領域を形
成する段階と；前記アクティブ領域の上側にゲート絶縁
膜を形成する段階と；前記ゲート絶縁膜上に下部ゲート
膜及び上部ゲート膜を順次形成する段階と；前記上部ゲ
ート膜上にフォトレジストを塗布し，フォトレジストパ
ターンを形成する段階と；前記下部ゲート膜が前記上部
ゲート膜に比べてイオン化傾向がより大きい場合には，
前記下部ゲート膜及び上部ゲート膜に対して，すべてエ
ッチング性を示すエッチング液を用いて電気移動力の発
生現象により，前記下部ゲート膜からなる下部ゲートパ
ターンが，前記上部ゲート膜からなる上部ゲートパター
ンに比べ幅が狭くなるようにアンダーカットエッチング
して上下部ゲートパターンを形成する段階と；前記上部
ゲートパターンをイオン注入マスクとして高濃度イオン
をイオン注入する段階と；前記上部ゲートパターンを除
去する段階とを有することを特徴とする
【００２０】このような過程を経てポリシリコンからな
るアクティブ領域にはイオン注入過程でソース及びドレ
ーン領域が形成され，上部ゲートパターンと下部ゲート
パターンの幅のゆがみ（ｓｋｅｗ）によりオフセット領
域が形成され，オフ電流に対するバリヤを形成するよう
になる。但し，オフセット領域があまりにも長くなると
駆動電流自体が減少する現像が現れる場合があることを
考慮しなければならない。
るアクティブ領域にはイオン注入過程でソース及びドレ
ーン領域が形成され，上部ゲートパターンと下部ゲート
パターンの幅のゆがみ（ｓｋｅｗ）によりオフセット領
域が形成され，オフ電流に対するバリヤを形成するよう
になる。但し，オフセット領域があまりにも長くなると
駆動電流自体が減少する現像が現れる場合があることを
考慮しなければならない。
【００２１】本発明において，上部ゲートパターンを除
去した後に低濃度イオン注入を実施する場合には，上部
ゲートパターンによっては保護されるが下部ゲートパタ
ーンによっては保護されないゆがみ（ｓｋｅｗ）領域
に，低濃度でのみイオン注入が行われ，ＬＤＤ構造を形
成することもできる。この構造はオフセット構造のよう
にオフ電流に対するバリヤの役割をしながら同時にオフ
セット構造で問題になることがある駆動電流の減少を防
ぐ効果がある。
去した後に低濃度イオン注入を実施する場合には，上部
ゲートパターンによっては保護されるが下部ゲートパタ
ーンによっては保護されないゆがみ（ｓｋｅｗ）領域
に，低濃度でのみイオン注入が行われ，ＬＤＤ構造を形
成することもできる。この構造はオフセット構造のよう
にオフ電流に対するバリヤの役割をしながら同時にオフ
セット構造で問題になることがある駆動電流の減少を防
ぐ効果がある。
【００２２】本発明において，他の種で２段階にわたり
ゲート膜を形成してゲート膜の材質の差を利用してアン
ダーカットを形成する方法には，二つのゲート膜に対す
る選択比が大きく，選択性が異なる２種のエッチャント
を利用して上部ゲート膜と下部ゲート膜を各々エッチン
グする方法と，電気化学的な原理を利用して同一エッチ
ャントで連続して二つのゲート膜をエッチングする方法
が挙げられる。ＬＣＤ工程では概してウエット式等方性
エッチングが行われるが，特に第２エッチャントは等方
性エッチングにより適正なアンダーカット構造を形成で
きるように調節が容易なものを選択することが重要であ
る。この際，アンダーカットの程度はエッチング時オー
バーエッチング量によって決定される。
ゲート膜を形成してゲート膜の材質の差を利用してアン
ダーカットを形成する方法には，二つのゲート膜に対す
る選択比が大きく，選択性が異なる２種のエッチャント
を利用して上部ゲート膜と下部ゲート膜を各々エッチン
グする方法と，電気化学的な原理を利用して同一エッチ
ャントで連続して二つのゲート膜をエッチングする方法
が挙げられる。ＬＣＤ工程では概してウエット式等方性
エッチングが行われるが，特に第２エッチャントは等方
性エッチングにより適正なアンダーカット構造を形成で
きるように調節が容易なものを選択することが重要であ
る。この際，アンダーカットの程度はエッチング時オー
バーエッチング量によって決定される。
【００２３】
【発明の実施の形態】以下，添付図面を参照しながら本
発明の第１構成及び第２構成の望ましい実施形態を通し
て本発明をより詳細に説明する。添付図面の中で，図１
〜図８は本願発明を直接的に説明するものである。され
た
発明の第１構成及び第２構成の望ましい実施形態を通し
て本発明をより詳細に説明する。添付図面の中で，図１
〜図８は本願発明を直接的に説明するものである。され
た
【００２４】まず，第１構成に対する第１実施形態とし
てポリシリコンタイプＴＦＴでオフ電流バリヤ領域が含
まれたトランジスタを形成する方法を調べる。
てポリシリコンタイプＴＦＴでオフ電流バリヤ領域が含
まれたトランジスタを形成する方法を調べる。
【００２５】まず，透明なガラス基板１０にシリコン酸
化物のような物質を３０００Å程度の厚さで形成して絶
縁膜バッファ層１００を形成し（図１参照），アモルフ
ァスシリコン膜２００を５００Åないし８００Å厚さで
蒸着する（図２参照）。
化物のような物質を３０００Å程度の厚さで形成して絶
縁膜バッファ層１００を形成し（図１参照），アモルフ
ァスシリコン膜２００を５００Åないし８００Å厚さで
蒸着する（図２参照）。
【００２６】次いで，レーザアニーリングでアモルファ
スシリコン膜２００を多結晶化し，パターニングしてア
クティブ領域２１０を形成する（図３参照）。その上に
シリコン酸化膜などの絶縁膜を１０００Å程度の厚さで
蒸着してゲート絶縁膜３００を形成した次に（図４参
照），ゲート電極を形成するための下部及び上部ゲート
膜４００，４０を各々２０００Åないし３０００Å程度
の厚さで蒸着する。この金属膜は一般的に相互に大きい
選択比を有するＡｌ／Ｃｒ，Ｃｒ／ＡｌまたはＣｒ／Ｉ
ＴＯの二重膜で形成することも可能であり，アルミニウ
ムエッチング液またはＩＴＯエッチング液に対して選択
比がほぼないＡｌ／Ｍｏ，Ｍｏ／ＡｌまたはＭｏ／ＩＴ
Ｏの二重膜で形成することもできる（図５参照）。
スシリコン膜２００を多結晶化し，パターニングしてア
クティブ領域２１０を形成する（図３参照）。その上に
シリコン酸化膜などの絶縁膜を１０００Å程度の厚さで
蒸着してゲート絶縁膜３００を形成した次に（図４参
照），ゲート電極を形成するための下部及び上部ゲート
膜４００，４０を各々２０００Åないし３０００Å程度
の厚さで蒸着する。この金属膜は一般的に相互に大きい
選択比を有するＡｌ／Ｃｒ，Ｃｒ／ＡｌまたはＣｒ／Ｉ
ＴＯの二重膜で形成することも可能であり，アルミニウ
ムエッチング液またはＩＴＯエッチング液に対して選択
比がほぼないＡｌ／Ｍｏ，Ｍｏ／ＡｌまたはＭｏ／ＩＴ
Ｏの二重膜で形成することもできる（図５参照）。
【００２７】下部及び上部ゲート膜４００，４０上にフ
ォトレジストを塗布してゲート電極形成のためのフォト
レジストパターン５２０を形成した次に，フォトレジス
トパターン５２０をマスクとして下部及び上部ゲート膜
４００，４０をウェットエッチングして上部ゲートパタ
ーンが下部ゲートパターンより外側の方向に突き出た二
重構造のゲート電極４１０，４１を形成する。
ォトレジストを塗布してゲート電極形成のためのフォト
レジストパターン５２０を形成した次に，フォトレジス
トパターン５２０をマスクとして下部及び上部ゲート膜
４００，４０をウェットエッチングして上部ゲートパタ
ーンが下部ゲートパターンより外側の方向に突き出た二
重構造のゲート電極４１０，４１を形成する。
【００２８】ここで，第一に，下部及び上部ゲート膜が
選択比が大きいメタルの組み合わせから成る場合には，
ゲート膜上に形成されたフォトレジストパターン５２０
をエッチングマスクとして上部ゲート膜に対する選択性
を有する第１エッチャントを用いてまず上部ゲートパタ
ーン４１を形成する。そして上部ゲート膜に対してはエ
ッチング力がなかったり少なくて下部ゲート膜に対して
大きい選択性を有する第２エッチャントを用いて上部ゲ
ートパターンを一種のエッチングマスクとして利用しな
がら下部ゲートパターン４１０を形成する。
選択比が大きいメタルの組み合わせから成る場合には，
ゲート膜上に形成されたフォトレジストパターン５２０
をエッチングマスクとして上部ゲート膜に対する選択性
を有する第１エッチャントを用いてまず上部ゲートパタ
ーン４１を形成する。そして上部ゲート膜に対してはエ
ッチング力がなかったり少なくて下部ゲート膜に対して
大きい選択性を有する第２エッチャントを用いて上部ゲ
ートパターンを一種のエッチングマスクとして利用しな
がら下部ゲートパターン４１０を形成する。
【００２９】第二に，例えば燐酸−硝酸−酢酸の混合液
であるアルミニウムエッチング液に対して選択比が大き
くないＭｏ／Ａｌ金属の組み合わせで二重膜を形成した
場合，スプレー方式または浸漬（ｄｉｐ）方式を利用し
て，二種類のゲート物質に対して，すべてエッチング性
を示すこのエッチング液を用いてエッチングを進める。
この場合，フォトレジストパターンをエッチングマスク
として，Ｍｏから成る上部ゲート膜のパターンがほぼ形
成された状態で，Ａｌから成る下部ゲート膜が露出する
と，下部ゲート膜に対するエッチングが主に行なわれ
る。すなわち，下部ゲート膜が，イオン化傾向が大きい
Ａｌであり，Ｍｏから成る上層膜が接触した状態でエッ
チング液が作用とすると，化学電池と同様の電気移動力
（ｅｌｅｃｔｒｏ ｍｏｔｉｖｅ ｆｏｒｃｅ）が発生
し，Ａｌがエッチング液に溶解し，Ｍｏはほとんどエッ
チングされない状態となる。したがって，Ｍｏから成る
上部ゲート膜の下方にＡｌから成る下部ゲート膜がアン
ダーカット状態にエッチングされる。アンダーカットの
程度はオーバーエッチング量，エッチング溶液の組成，
エッチングモードの程度によって調節できる。（図６参
照）。
であるアルミニウムエッチング液に対して選択比が大き
くないＭｏ／Ａｌ金属の組み合わせで二重膜を形成した
場合，スプレー方式または浸漬（ｄｉｐ）方式を利用し
て，二種類のゲート物質に対して，すべてエッチング性
を示すこのエッチング液を用いてエッチングを進める。
この場合，フォトレジストパターンをエッチングマスク
として，Ｍｏから成る上部ゲート膜のパターンがほぼ形
成された状態で，Ａｌから成る下部ゲート膜が露出する
と，下部ゲート膜に対するエッチングが主に行なわれ
る。すなわち，下部ゲート膜が，イオン化傾向が大きい
Ａｌであり，Ｍｏから成る上層膜が接触した状態でエッ
チング液が作用とすると，化学電池と同様の電気移動力
（ｅｌｅｃｔｒｏ ｍｏｔｉｖｅ ｆｏｒｃｅ）が発生
し，Ａｌがエッチング液に溶解し，Ｍｏはほとんどエッ
チングされない状態となる。したがって，Ｍｏから成る
上部ゲート膜の下方にＡｌから成る下部ゲート膜がアン
ダーカット状態にエッチングされる。アンダーカットの
程度はオーバーエッチング量，エッチング溶液の組成，
エッチングモードの程度によって調節できる。（図６参
照）。
【００３０】次に，フォトレジストパターン５２０を除
去した後，全面に不純物イオン注入をする。この際，上
部ゲート電極がイオン注入時マスクの役割をするのでア
クティブ領域中央上部ゲートパターン４１と対応する領
域の外側の方向に位置したアクティブ領域がドーピング
される。このドーピングされた領域がソース及びドレー
ン領域２１１，２１３の間に位置し，下部ゲートパター
ン４１０と重畳されずに同時にドーピングもされない領
域がオフセット領域２１４になる（図７参照）。
去した後，全面に不純物イオン注入をする。この際，上
部ゲート電極がイオン注入時マスクの役割をするのでア
クティブ領域中央上部ゲートパターン４１と対応する領
域の外側の方向に位置したアクティブ領域がドーピング
される。このドーピングされた領域がソース及びドレー
ン領域２１１，２１３の間に位置し，下部ゲートパター
ン４１０と重畳されずに同時にドーピングもされない領
域がオフセット領域２１４になる（図７参照）。
【００３１】必要に応じて，上部ゲートパターン４１を
エッチングで除去し，下部ゲートパターン４１０をマス
クとして低濃度でイオン注入すると，ソース及びドレー
ン領域の内側にＬＤＤ領域２１５を形成することができ
る（図８参照）。
エッチングで除去し，下部ゲートパターン４１０をマス
クとして低濃度でイオン注入すると，ソース及びドレー
ン領域の内側にＬＤＤ領域２１５を形成することができ
る（図８参照）。
【００３２】以後は一般的なＴＦＴ形成方法によって絶
縁膜，コンタクト，保護膜，画素電極などを形成してＴ
ＦＴ電極構造が完成する。
縁膜，コンタクト，保護膜，画素電極などを形成してＴ
ＦＴ電極構造が完成する。
【００３３】次に，本発明の第２実施形態にかかる，ガ
ラス基板に画素部のＮチャンネルと駆動回路部のＮチャ
ンネル及びＰチャンネルのポリシリコンタイプＴＦＴを
同時に形成する方法について説明する。図９ないし図１
８は，第２の実施形態にかかるＴＦＴ形成方法を工程順
序に従って示した断面図である。
ラス基板に画素部のＮチャンネルと駆動回路部のＮチャ
ンネル及びＰチャンネルのポリシリコンタイプＴＦＴを
同時に形成する方法について説明する。図９ないし図１
８は，第２の実施形態にかかるＴＦＴ形成方法を工程順
序に従って示した断面図である。
【００３４】まず，ガラス基板１０上にシリコン酸化膜
などの物質を蒸着してバッファ層１００を形成し，その
上にピクセル部のＮチャンネルＴＦＴになる部分と駆動
回路部のＮチャンネルＴＦＴ及びＰチャンネルＴＦＴに
なる部分にポリシリコンアクティブ領域２００（２１
０，２２０，２３０）を形成する。このアクティブ領域
２００はバッファ層１００上にアモルファスシリコン層
を低温ＣＶＤで形成した後に，レーザアニーリングによ
り多結晶化し，さらにマスク技法を利用してパターニン
グすることにより形成することができる。
などの物質を蒸着してバッファ層１００を形成し，その
上にピクセル部のＮチャンネルＴＦＴになる部分と駆動
回路部のＮチャンネルＴＦＴ及びＰチャンネルＴＦＴに
なる部分にポリシリコンアクティブ領域２００（２１
０，２２０，２３０）を形成する。このアクティブ領域
２００はバッファ層１００上にアモルファスシリコン層
を低温ＣＶＤで形成した後に，レーザアニーリングによ
り多結晶化し，さらにマスク技法を利用してパターニン
グすることにより形成することができる。
【００３５】次に，シリコン酸化膜などの材料でゲート
絶縁膜３００を形成して（図９参照）再びその上に下部
及び上部ゲート膜４００，４０を順次に積層する（図１
０参照）。この際，下部ゲート膜４００を形成する金属
膜は上部ゲート膜４０を形成する金属膜に比べて用いら
れるエッチャントに対するエッチング比が大きい物質を
用いる。
絶縁膜３００を形成して（図９参照）再びその上に下部
及び上部ゲート膜４００，４０を順次に積層する（図１
０参照）。この際，下部ゲート膜４００を形成する金属
膜は上部ゲート膜４０を形成する金属膜に比べて用いら
れるエッチャントに対するエッチング比が大きい物質を
用いる。
【００３６】そして上部ゲート４０膜上にフォトレジス
トを塗布してマスク技法を利用して，ＰチャンネルＴＦ
Ｔになる部分ではフォトレジストパターン５００を全体
的に残し，ＮチャンネルＴＦＴになる部分ではゲート部
分にのみフォトレジストパターン５２０，５３０を残
し，エッチングマスクとして用いてエッチングを進める
ことによって，上部ゲート膜層にＮチャンネル領域の上
部ゲートパターン４１，４２を形成する（図１１）。こ
の際，フォトレジストもゲート膜層上に存在して上部ゲ
ートパターン４１，４２はフォトレジストパターン５２
０，５３０下にアンダーカット部を形成する。
トを塗布してマスク技法を利用して，ＰチャンネルＴＦ
Ｔになる部分ではフォトレジストパターン５００を全体
的に残し，ＮチャンネルＴＦＴになる部分ではゲート部
分にのみフォトレジストパターン５２０，５３０を残
し，エッチングマスクとして用いてエッチングを進める
ことによって，上部ゲート膜層にＮチャンネル領域の上
部ゲートパターン４１，４２を形成する（図１１）。こ
の際，フォトレジストもゲート膜層上に存在して上部ゲ
ートパターン４１，４２はフォトレジストパターン５２
０，５３０下にアンダーカット部を形成する。
【００３７】エッチングを続けると下部ゲート膜層もエ
ッチングが行なわれるが，下部ゲート膜４００を構成す
る物質がエッチャントに対する選択比が大きいため，下
部ゲートパターン４１０，４２０は上部ゲートパターン
４１，４２の下にアンダーカット部を有しより狭い幅で
形成される。この過程で電気化学的な作用により上部ゲ
ートパターン対下部ゲートパターンのエッチング率を高
めることができ，場合によっては選択性が異なる２種の
エッチング物質を利用することにより，上部ゲート膜と
下部ゲート膜を順次エッチングすることができる。
ッチングが行なわれるが，下部ゲート膜４００を構成す
る物質がエッチャントに対する選択比が大きいため，下
部ゲートパターン４１０，４２０は上部ゲートパターン
４１，４２の下にアンダーカット部を有しより狭い幅で
形成される。この過程で電気化学的な作用により上部ゲ
ートパターン対下部ゲートパターンのエッチング率を高
めることができ，場合によっては選択性が異なる２種の
エッチング物質を利用することにより，上部ゲート膜と
下部ゲート膜を順次エッチングすることができる。
【００３８】実質的にトランジスタのゲートになる部分
は下部ゲートパターン４１０，４２０であり，上部ゲー
トパターン４１，４２は後続工程でＮチャンネルトラン
ジスタのソース領域とドレーン領域を形成するためのイ
オン注入工程で，マスクの役割をし，特に下部ゲートパ
ターンより横に突き出たゆがみ（ｓｋｅｗ）の長さは最
終的に形成されるオフセットあるいはＬＤＤ領域の幅と
なる。
は下部ゲートパターン４１０，４２０であり，上部ゲー
トパターン４１，４２は後続工程でＮチャンネルトラン
ジスタのソース領域とドレーン領域を形成するためのイ
オン注入工程で，マスクの役割をし，特に下部ゲートパ
ターンより横に突き出たゆがみ（ｓｋｅｗ）の長さは最
終的に形成されるオフセットあるいはＬＤＤ領域の幅と
なる。
【００３９】ＮチャンネルＴＦＴ部分のゲートを形成す
るエッチングが完了した後に，上部ゲート層上に残存す
るフォトレジスト５００及びフォトレジストパターン５
２０，５３０をすべて除去して，ガラス基板全面にＮ型
不純物のイオン注入を実施する。この際，上部ゲートパ
ターン４１，４２及びＰチャンネル部分の上部ゲート膜
４０がイオン注入マスクとして機能する。したがって，
ＰチャンネルＴＦＴ部分のための別途のイオン注入マス
クは必要がない。イオン注入が行なわれたＮチャンネル
ＴＦＴのポリシリコン層アクティブ領域２１０，２２０
は，ソース領域及びドレーン領域２１１；２２１，２１
３；２２３とチャンネル領域２１２，２２２を形成する
ようになる（図１２）。
るエッチングが完了した後に，上部ゲート層上に残存す
るフォトレジスト５００及びフォトレジストパターン５
２０，５３０をすべて除去して，ガラス基板全面にＮ型
不純物のイオン注入を実施する。この際，上部ゲートパ
ターン４１，４２及びＰチャンネル部分の上部ゲート膜
４０がイオン注入マスクとして機能する。したがって，
ＰチャンネルＴＦＴ部分のための別途のイオン注入マス
クは必要がない。イオン注入が行なわれたＮチャンネル
ＴＦＴのポリシリコン層アクティブ領域２１０，２２０
は，ソース領域及びドレーン領域２１１；２２１，２１
３；２２３とチャンネル領域２１２，２２２を形成する
ようになる（図１２）。
【００４０】次に，ガラス基板全体において上部ゲート
膜４０，上部ゲートパターン４１，４２を除去して，Ｎ
型不純物を低い濃度でイオン注入する。この際，下部ゲ
ートパターン４１０，４２０がイオン注入マスクとして
機能するので，ＮチャンネルＴＦＴが形成される領域で
上部ゲートパターンのゆがみ（ｓｋｅｗ）に該当するア
クティブ領域はＬＤＤ領域２１５，２２５を形成するよ
うになる。（図１３参照）。このＬＤＤ領域は，完成さ
れるトランジスタにおいて，オフ電流を減少させながら
も駆動電流が過度に減少することを防ぐように機能す
る。低濃度のイオン注入工程が省略される場合には，Ｌ
ＤＤ領域でないオフセット領域が形成される。Ｐ型ＴＦ
Ｔが形成される部分は，全体が下部ゲート膜４００で包
まれているので，イオン注入は行われない。
膜４０，上部ゲートパターン４１，４２を除去して，Ｎ
型不純物を低い濃度でイオン注入する。この際，下部ゲ
ートパターン４１０，４２０がイオン注入マスクとして
機能するので，ＮチャンネルＴＦＴが形成される領域で
上部ゲートパターンのゆがみ（ｓｋｅｗ）に該当するア
クティブ領域はＬＤＤ領域２１５，２２５を形成するよ
うになる。（図１３参照）。このＬＤＤ領域は，完成さ
れるトランジスタにおいて，オフ電流を減少させながら
も駆動電流が過度に減少することを防ぐように機能す
る。低濃度のイオン注入工程が省略される場合には，Ｌ
ＤＤ領域でないオフセット領域が形成される。Ｐ型ＴＦ
Ｔが形成される部分は，全体が下部ゲート膜４００で包
まれているので，イオン注入は行われない。
【００４１】そしてＰチャンネルＴＦＴを形成するため
に再びフォトレジストを塗布し，マスク工程を通して，
Ｎチャンネルトランジスタ領域には全体にフォトレジス
ト６００を残し，Ｐチャンネルトランジスタ領域にはゲ
ートに該当する部分にフォトレジストパターン６１０を
残す（図１４）。
に再びフォトレジストを塗布し，マスク工程を通して，
Ｎチャンネルトランジスタ領域には全体にフォトレジス
ト６００を残し，Ｐチャンネルトランジスタ領域にはゲ
ートに該当する部分にフォトレジストパターン６１０を
残す（図１４）。
【００４２】フォトレジスト６００とフォトレジストパ
ターン６１０をエッチングマスクとしてエッチングを実
施すると，Ｐチャンネルトランジスタ部分の下部ゲート
膜にゲートパターン４３０が形成される。エッチング過
程でフォトレジストパターン６１０下にアンダーカット
部が形成されるので，このパターンはフォトレジストパ
ターンより幅が縮まった状態で形成される。
ターン６１０をエッチングマスクとしてエッチングを実
施すると，Ｐチャンネルトランジスタ部分の下部ゲート
膜にゲートパターン４３０が形成される。エッチング過
程でフォトレジストパターン６１０下にアンダーカット
部が形成されるので，このパターンはフォトレジストパ
ターンより幅が縮まった状態で形成される。
【００４３】Ｐチャンネルトランジスタでは，無理やり
にＬＤＤやオフセット領域を形成しなくても問題がない
ので，アッシングやベーキングでフォトレジストパター
ンを一部除去したりして縮少パターン６２０を形成し，
さらに下部ゲートパターン４３０をイオン注入マスクと
してＰ型イオン注入を実施することによってＰチャンネ
ルトランジスタのソース領域及びドレーン領域２３１，
２３３とチャンネル領域２３２を形成する。この際，Ｎ
チャンネルトランジスタ領域ではフォトレジストがイオ
ン注入マスクの役割をする。
にＬＤＤやオフセット領域を形成しなくても問題がない
ので，アッシングやベーキングでフォトレジストパター
ンを一部除去したりして縮少パターン６２０を形成し，
さらに下部ゲートパターン４３０をイオン注入マスクと
してＰ型イオン注入を実施することによってＰチャンネ
ルトランジスタのソース領域及びドレーン領域２３１，
２３３とチャンネル領域２３２を形成する。この際，Ｎ
チャンネルトランジスタ領域ではフォトレジストがイオ
ン注入マスクの役割をする。
【００４４】そしてＮチャンネルトランジスタ領域とＰ
チャンネルゲート上部の残余フォトレジストを除去し，
層間絶縁膜を形成し，ソースドレーン電極を形成し，保
護膜及び画素電極を形成して，ＴＦＴを含む下部電極構
造を完成する。
チャンネルゲート上部の残余フォトレジストを除去し，
層間絶縁膜を形成し，ソースドレーン電極を形成し，保
護膜及び画素電極を形成して，ＴＦＴを含む下部電極構
造を完成する。
【００４５】もし駆動回路部のＮチャンネルで電流バリ
ヤ領域，すなわちＬＤＤやオフセット構造が必要でない
場合には，Ｐ型不純物のイオン注入を終えた時点で再び
金属膜７００やフォトレジスト膜を積層し，マスク技法
で駆動回路部のＮチャンネルトランジスタ領域のみを露
出させて，高濃度Ｎ型イオン注入をもう一度さらに実施
する（図１６，図１７参照）。この際はＬＤＤあるいは
オフセット領域のマスクがないので，この領域にも高濃
度のＮ型不純物イオン注入が行なわれて，単純構造のソ
ース／チャンネル／ドレーン２２１，２２２，２２３を
構成するようになる（図１８参照）。
ヤ領域，すなわちＬＤＤやオフセット構造が必要でない
場合には，Ｐ型不純物のイオン注入を終えた時点で再び
金属膜７００やフォトレジスト膜を積層し，マスク技法
で駆動回路部のＮチャンネルトランジスタ領域のみを露
出させて，高濃度Ｎ型イオン注入をもう一度さらに実施
する（図１６，図１７参照）。この際はＬＤＤあるいは
オフセット領域のマスクがないので，この領域にも高濃
度のＮ型不純物イオン注入が行なわれて，単純構造のソ
ース／チャンネル／ドレーン２２１，２２２，２２３を
構成するようになる（図１８参照）。
【００４６】一方，本実施の形態において層間絶縁膜を
形成する前に，イオン注入が行なわれたアクティブ領域
に，レーザアニーリングを実施して領域を活性化させる
過程を一般的に実施する。この際，ゲートパターンとす
ぐ隣接したアクティブ領域では，ゲートパターンによる
散乱現像でイオン注入された領域の活性化が生じない問
題がある。オフセットの場合には，隣接したアクティブ
領域にイオン注入がよくできないために大きな問題にな
らないが，ＬＤＤ構造の場合には領域活性化が生じない
場合，その機能を実現することに問題がある場合があ
る。
形成する前に，イオン注入が行なわれたアクティブ領域
に，レーザアニーリングを実施して領域を活性化させる
過程を一般的に実施する。この際，ゲートパターンとす
ぐ隣接したアクティブ領域では，ゲートパターンによる
散乱現像でイオン注入された領域の活性化が生じない問
題がある。オフセットの場合には，隣接したアクティブ
領域にイオン注入がよくできないために大きな問題にな
らないが，ＬＤＤ構造の場合には領域活性化が生じない
場合，その機能を実現することに問題がある場合があ
る。
【００４７】図１９はゲートパターンによる散乱により
ゲート隣接部ＬＤＤ領域に活性化が生じない現像を示し
ている。ソース領域及びドレーン領域２１１，２１３と
ＬＤＤ領域２１５にレーザを照射する時，ゲートパター
ン４１０の角部でレーザの散乱が起きてゲート下部と隣
接した領域，すなわちチャンネルと隣接したＬＤＤ領域
では境界面２１から一定幅（Ｌ）ほど活性化あるいは結
晶化が生じなくなる。このような現像はトランジスタの
特性低下をもたらすことがあるので問題になる。
ゲート隣接部ＬＤＤ領域に活性化が生じない現像を示し
ている。ソース領域及びドレーン領域２１１，２１３と
ＬＤＤ領域２１５にレーザを照射する時，ゲートパター
ン４１０の角部でレーザの散乱が起きてゲート下部と隣
接した領域，すなわちチャンネルと隣接したＬＤＤ領域
では境界面２１から一定幅（Ｌ）ほど活性化あるいは結
晶化が生じなくなる。このような現像はトランジスタの
特性低下をもたらすことがあるので問題になる。
【００４８】このような問題を解決するために，以上の
実施形態を行う段階に付加してソース，ドレーン，ゲー
ト及びＬＤＤ領域を形成した状態で，ゲートパターン４
１０，４２０，４３０上にフォトレジストや金属膜で幅
が縮まったパターン７１０，７２０，７３０を形成し
（図２０参照），このパターンをエッチングマスクとし
てゲートパターンの側壁をさらにエッチングして除去し
てレーザアニーリングを実施することにより（図２１参
照），ゲートパターン側壁に隣接した部分にレーザアニ
ーリングがよく行われない場合にも，ＬＤＤ部分におけ
るイオン注入された不純物の活性化はできるようにする
方法を用いることができる。
実施形態を行う段階に付加してソース，ドレーン，ゲー
ト及びＬＤＤ領域を形成した状態で，ゲートパターン４
１０，４２０，４３０上にフォトレジストや金属膜で幅
が縮まったパターン７１０，７２０，７３０を形成し
（図２０参照），このパターンをエッチングマスクとし
てゲートパターンの側壁をさらにエッチングして除去し
てレーザアニーリングを実施することにより（図２１参
照），ゲートパターン側壁に隣接した部分にレーザアニ
ーリングがよく行われない場合にも，ＬＤＤ部分におけ
るイオン注入された不純物の活性化はできるようにする
方法を用いることができる。
【００４９】図２２ないし図２６は，本発明の他の実施
形態にかかる構成よる工程順序を示す断面図である。こ
の構成はオフ電流バリヤ領域の形成とレーザアニーリン
グを考慮して，アンダーカットの形態を有する二重のゲ
ートパターン状態で，低濃度イオン注入をまず実施して
ゲートパターンより幅が広い新しいフォトレジストパタ
ーンを形成するが，ゲートパターンを包むように形成し
てこれをイオン注入マスクとして利用して高濃度イオン
注入する方法を利用したことである。
形態にかかる構成よる工程順序を示す断面図である。こ
の構成はオフ電流バリヤ領域の形成とレーザアニーリン
グを考慮して，アンダーカットの形態を有する二重のゲ
ートパターン状態で，低濃度イオン注入をまず実施して
ゲートパターンより幅が広い新しいフォトレジストパタ
ーンを形成するが，ゲートパターンを包むように形成し
てこれをイオン注入マスクとして利用して高濃度イオン
注入する方法を利用したことである。
【００５０】図１および図２に示されたような方法で，
ガラス基板上にバッファ層とポリシリコンアクティブ領
域，下部及び上部ゲート膜を形成した後に，図２２に示
すように，フォトレジストを蒸着して露光，現像してＴ
ＦＴ領域のアクティブ領域に各々ゲートパターンを形成
するためのフォトレジストパターン５２０，５３０，５
４０を形成する。そしてフォトレジストパターンをエッ
チングマスクとして上下部ゲート膜にゲートパターン４
１；４２；４３，４１０；４２０；４３０を形成する。
この際，下部ゲートパターンは上部に置かれたメタルマ
スクパターンより幅が狭く形成されるアンダーカット部
が形成される。
ガラス基板上にバッファ層とポリシリコンアクティブ領
域，下部及び上部ゲート膜を形成した後に，図２２に示
すように，フォトレジストを蒸着して露光，現像してＴ
ＦＴ領域のアクティブ領域に各々ゲートパターンを形成
するためのフォトレジストパターン５２０，５３０，５
４０を形成する。そしてフォトレジストパターンをエッ
チングマスクとして上下部ゲート膜にゲートパターン４
１；４２；４３，４１０；４２０；４３０を形成する。
この際，下部ゲートパターンは上部に置かれたメタルマ
スクパターンより幅が狭く形成されるアンダーカット部
が形成される。
【００５１】次に，図２３のようにＮ型不純物を低濃度
でイオン注入する。この際，上部ゲートパターンがイオ
ン注入マスクの役割をして，アンダーカットによるゆが
み（ｓｋｅｗ）が形成された部分に対応してアクティブ
領域を含むマスク下部地域２１２，２２２，２３２には
イオン注入が行われず，そのマスクを外れた地域には低
濃度イオン注入領域２１１，２１３，２２１，２２３，
２３１，２３３が形成される。
でイオン注入する。この際，上部ゲートパターンがイオ
ン注入マスクの役割をして，アンダーカットによるゆが
み（ｓｋｅｗ）が形成された部分に対応してアクティブ
領域を含むマスク下部地域２１２，２２２，２３２には
イオン注入が行われず，そのマスクを外れた地域には低
濃度イオン注入領域２１１，２１３，２２１，２２３，
２３１，２３３が形成される。
【００５２】そしてフォトレジストパターンを除去した
後に，図２４のように新しいフォトレジストを塗布し露
光して，駆動回路部のＰ型ＴＦＴ上部と画素部のＮ型Ｔ
ＦＴのゲート電極４１，４１０を覆うフォトレジストパ
ターン６００が残るようにする。この際，画素部内のゲ
ート電極４１，４１０上部に置かれるフォトレジストパ
ターン６００は，その縁部がアクティブ領域２００のチ
ャンネル領域２１２のへりに対して一定幅外側の方向に
位置するように形成すべきであるが，これはフォトレジ
ストパターン６００をＬＤＤ領域２１５を形成するため
のマスクとして用いるためである。
後に，図２４のように新しいフォトレジストを塗布し露
光して，駆動回路部のＰ型ＴＦＴ上部と画素部のＮ型Ｔ
ＦＴのゲート電極４１，４１０を覆うフォトレジストパ
ターン６００が残るようにする。この際，画素部内のゲ
ート電極４１，４１０上部に置かれるフォトレジストパ
ターン６００は，その縁部がアクティブ領域２００のチ
ャンネル領域２１２のへりに対して一定幅外側の方向に
位置するように形成すべきであるが，これはフォトレジ
ストパターン６００をＬＤＤ領域２１５を形成するため
のマスクとして用いるためである。
【００５３】フォトレジストパターン６００をマスクと
してＮ型不純物を高濃度イオン注入して，チャンネル領
域２１２，２２２の外側の方向に薄くドーピングされて
いる部分を高濃度イオン注入領域としてソース及びドレ
ーン領域２１１；２２１，２１３；２２３を形成する。
この際，画素部のＮ型ＴＦＴの場合には，フォトレジス
トパターンの縁部がチャンネル領域２１２のへりから一
定幅外側に位置するようにゲートパターン４１，４１０
を覆っているので，チャンネル領域２１２とソース及び
ドレーン領域２１１，２１３間に薄くドーピングされた
ＬＤＤ領域２１５が存在するようになる。
してＮ型不純物を高濃度イオン注入して，チャンネル領
域２１２，２２２の外側の方向に薄くドーピングされて
いる部分を高濃度イオン注入領域としてソース及びドレ
ーン領域２１１；２２１，２１３；２２３を形成する。
この際，画素部のＮ型ＴＦＴの場合には，フォトレジス
トパターンの縁部がチャンネル領域２１２のへりから一
定幅外側に位置するようにゲートパターン４１，４１０
を覆っているので，チャンネル領域２１２とソース及び
ドレーン領域２１１，２１３間に薄くドーピングされた
ＬＤＤ領域２１５が存在するようになる。
【００５４】次いで，フォトレジストパターンを除去し
た後，新しいフォトレジストパターン７００を，図２５
のように形成する。この際は，上記と反対に駆動回路部
のＰ型ＴＦＴ部分のみが露出するようにフォトレジスト
パターンが形成される。そしてホウ素のようなＰ型不純
物イオン注入を実施してアクティブ領域２３０にソース
及びドレーン領域２３１，２３３を形成する。したがっ
て，その間はイオン注入が行われないチャンネル領域２
３２になる。
た後，新しいフォトレジストパターン７００を，図２５
のように形成する。この際は，上記と反対に駆動回路部
のＰ型ＴＦＴ部分のみが露出するようにフォトレジスト
パターンが形成される。そしてホウ素のようなＰ型不純
物イオン注入を実施してアクティブ領域２３０にソース
及びドレーン領域２３１，２３３を形成する。したがっ
て，その間はイオン注入が行われないチャンネル領域２
３２になる。
【００５５】そして図２６に示されたようにフォトレジ
ストパターンを除去した後に，上部ゲートパターン４
１，４２，４３を除去してレーザアニーリングを実施
し，アクティブ領域に注入された不純物イオンを活性化
させる。次に通常通り，層間絶縁膜，ソース及びドレー
ン電極，保護膜及び画素電極などを形成してＬＣＤの下
部基板の電極構造を完成させる。
ストパターンを除去した後に，上部ゲートパターン４
１，４２，４３を除去してレーザアニーリングを実施
し，アクティブ領域に注入された不純物イオンを活性化
させる。次に通常通り，層間絶縁膜，ソース及びドレー
ン電極，保護膜及び画素電極などを形成してＬＣＤの下
部基板の電極構造を完成させる。
【００５６】図２７ないし図３１は，本発明の第２の実
施形態にかかる構成の工程順序図である。
施形態にかかる構成の工程順序図である。
【００５７】まず，図２７のようにガラス基板１０に多
結晶シリコンでアクティブ領域２１０，２３０を形成し
てゲート絶縁膜を形成する。このパターンを形成するた
めにはガラス基板に低温ＣＶＤ工程を通してアモルファ
スシリコン膜を形成してレーザアニーリングを通してポ
リシリコン化した後，マスク技法を利用してＴＦＴのア
クティブ領域をパターニングすればよい。シリコン膜を
形成する前にガラス基板にまずバッファ層を絶縁材質で
形成することもできる。
結晶シリコンでアクティブ領域２１０，２３０を形成し
てゲート絶縁膜を形成する。このパターンを形成するた
めにはガラス基板に低温ＣＶＤ工程を通してアモルファ
スシリコン膜を形成してレーザアニーリングを通してポ
リシリコン化した後，マスク技法を利用してＴＦＴのア
クティブ領域をパターニングすればよい。シリコン膜を
形成する前にガラス基板にまずバッファ層を絶縁材質で
形成することもできる。
【００５８】次に，図２８のように下部ゲート膜を形成
してマスク技法を利用して，ゲート膜をＮチャンネルＴ
ＦＴ領域上部とＰチャンネルＴＦＴ領域のゲート位置に
のみ残して下部ゲートパターン４００，４３０を形成
し，さらにＰ型不純物を基板全域にドーピングする。こ
の過程でＰチャンネルＴＦＴが形成されＮチャンネルＴ
ＦＴ領域は下部ゲート膜がイオン注入マスクの役割をす
るので別途のイオン注入マスクを形成するための工程段
階を省くことができる。
してマスク技法を利用して，ゲート膜をＮチャンネルＴ
ＦＴ領域上部とＰチャンネルＴＦＴ領域のゲート位置に
のみ残して下部ゲートパターン４００，４３０を形成
し，さらにＰ型不純物を基板全域にドーピングする。こ
の過程でＰチャンネルＴＦＴが形成されＮチャンネルＴ
ＦＴ領域は下部ゲート膜がイオン注入マスクの役割をす
るので別途のイオン注入マスクを形成するための工程段
階を省くことができる。
【００５９】そして図２９のようにガラス基板全面に上
部ゲート膜を形成し，マスク技法を利用してＰチャンネ
ルＴＦＴ領域上部とＮチャンネルＴＦＴ領域のゲート部
にのみ膜を残して，上部ゲートパターン４０，４１を作
る。その結果，ＰチャンネルＴＦＴ領域上部は，下部ゲ
ートパターン４３０を上部ゲートパターン４０が覆う状
態となり，ＮチャンネルＴＦＴ領域は，領域全体を広く
覆う下部ゲートパターン４００上のゲート部分に上部ゲ
ートパターン４１が形成される。
部ゲート膜を形成し，マスク技法を利用してＰチャンネ
ルＴＦＴ領域上部とＮチャンネルＴＦＴ領域のゲート部
にのみ膜を残して，上部ゲートパターン４０，４１を作
る。その結果，ＰチャンネルＴＦＴ領域上部は，下部ゲ
ートパターン４３０を上部ゲートパターン４０が覆う状
態となり，ＮチャンネルＴＦＴ領域は，領域全体を広く
覆う下部ゲートパターン４００上のゲート部分に上部ゲ
ートパターン４１が形成される。
【００６０】図３０は次の段階で，上部ゲートパターン
４１をエッチングマスクとして下部ゲートパターン４０
０をエッチングしてゲート４１０を形成し，続いてＮ型
不純物でイオン注入を実施する様子を示している。
４１をエッチングマスクとして下部ゲートパターン４０
０をエッチングしてゲート４１０を形成し，続いてＮ型
不純物でイオン注入を実施する様子を示している。
【００６１】結果的にこの過程でＮチャンネルＴＦＴに
おけるソース領域２１３，ドレーン領域２１１，チャン
ネル領域２１２及びゲート４１０が構成される。ゲート
下部であるチャンネル領域とイオン注入が行なわれたソ
ース及びドレーン領域との間には，イオン注入が行われ
ずオフセット領域２１４を構成する。
おけるソース領域２１３，ドレーン領域２１１，チャン
ネル領域２１２及びゲート４１０が構成される。ゲート
下部であるチャンネル領域とイオン注入が行なわれたソ
ース及びドレーン領域との間には，イオン注入が行われ
ずオフセット領域２１４を構成する。
【００６２】この際，ＰチャンネルＴＦＴ領域では，上
部ゲート膜に包まれた下部ゲートパターンはエッチング
過程で保護されて維持され，アクティブ領域ではＰ型不
純物がイオン注入された状態でＮ型イオン注入から保護
される。そしてＮチャンネルＴＦＴ部分ではエッチング
段階で等方性エッチングが行なわれ，上部ゲートパター
ンの下も一定幅にわたり下部ゲート膜がエッチングさ
れ，アンダーカット現像を示しながら下部ゲートパター
ンが形成される。エッチングは等方性で行なわれ，膜質
が均一であれば，下部ゲートパターンが上部ゲートパタ
ーン周辺部からアンダーカットされる幅はほぼ一定であ
るから，オフセット領域形成のための別途の露光工程が
不要となり，露光時のミスアライメントといった工程上
の困難さが軽減される。
部ゲート膜に包まれた下部ゲートパターンはエッチング
過程で保護されて維持され，アクティブ領域ではＰ型不
純物がイオン注入された状態でＮ型イオン注入から保護
される。そしてＮチャンネルＴＦＴ部分ではエッチング
段階で等方性エッチングが行なわれ，上部ゲートパター
ンの下も一定幅にわたり下部ゲート膜がエッチングさ
れ，アンダーカット現像を示しながら下部ゲートパター
ンが形成される。エッチングは等方性で行なわれ，膜質
が均一であれば，下部ゲートパターンが上部ゲートパタ
ーン周辺部からアンダーカットされる幅はほぼ一定であ
るから，オフセット領域形成のための別途の露光工程が
不要となり，露光時のミスアライメントといった工程上
の困難さが軽減される。
【００６３】図３１は，次の段階で上部ゲートパターン
を全部除去して必要に応じて低濃度でＮ型不純物をイオ
ン注入することを示している。図３０におけるオフセッ
ト領域２１４は低濃度イオン注入によってＬＤＤ領域２
１５になる。
を全部除去して必要に応じて低濃度でＮ型不純物をイオ
ン注入することを示している。図３０におけるオフセッ
ト領域２１４は低濃度イオン注入によってＬＤＤ領域２
１５になる。
【００６４】本実施の形態によれば，注入イオンの活性
化のためのレーザアニーリングや，不要部分におけるＮ
チャンネルＴＦＴのＬＤＤ領域やオフセット領域の除去
方法については，特に言及していないが，これらについ
てはすでに説明した実施形態と同様の方法により実施す
ることが可能である。
化のためのレーザアニーリングや，不要部分におけるＮ
チャンネルＴＦＴのＬＤＤ領域やオフセット領域の除去
方法については，特に言及していないが，これらについ
てはすでに説明した実施形態と同様の方法により実施す
ることが可能である。
【００６５】以上，添付図面を参照しながら，本発明に
かかる液晶表示装置用薄膜トランジスタ形成方法の好適
な実施形態について説明したが，本発明はかかる例に限
定されない。当業者であれば特許請求の範囲に記載され
た技術的思想の範疇内において各種の変更例または修正
例に想到することは明らかであり，それらについても当
然に本発明の技術的範囲に属するものと了解される。
かかる液晶表示装置用薄膜トランジスタ形成方法の好適
な実施形態について説明したが，本発明はかかる例に限
定されない。当業者であれば特許請求の範囲に記載され
た技術的思想の範疇内において各種の変更例または修正
例に想到することは明らかであり，それらについても当
然に本発明の技術的範囲に属するものと了解される。
【００６６】
【発明の効果】本発明によるとガラス基板に画素部と駆
動回路部を同時に形成するためにポリシリコンタイプの
ＴＦＴを形成する場合に，ＮチャンネルＴＦＴの形成時
にポリシリコンにおけるキャリアの移動度が大きいため
に生じるオフ電流問題を解決できるように，電流バリヤ
領域であるオフセット領域やＬＤＤ領域を，補助膜役割
をする上部ゲート膜を利用した二重ゲート膜工程と等方
性エッチングの特質であるアンダーカットの形状を利用
して簡便に形成することができるようにする。
動回路部を同時に形成するためにポリシリコンタイプの
ＴＦＴを形成する場合に，ＮチャンネルＴＦＴの形成時
にポリシリコンにおけるキャリアの移動度が大きいため
に生じるオフ電流問題を解決できるように，電流バリヤ
領域であるオフセット領域やＬＤＤ領域を，補助膜役割
をする上部ゲート膜を利用した二重ゲート膜工程と等方
性エッチングの特質であるアンダーカットの形状を利用
して簡便に形成することができるようにする。
【００６７】特に本発明の第２構成によると別途のイオ
ン注入マスクが必要としないために工程段階を省くこと
ができ，イオン注入マスクを形成するための工程で生じ
る付随的な問題を予防できる。
ン注入マスクが必要としないために工程段階を省くこと
ができ，イオン注入マスクを形成するための工程で生じ
る付随的な問題を予防できる。
【図１】本発明の第１構成にかかる実施の一形態を示す
工程順序図である。
工程順序図である。
【図２】本発明の第１構成にかかる実施の一形態を示す
工程順序図である。
工程順序図である。
【図３】本発明の第１構成にかかる実施の一形態を示す
工程順序図である。
工程順序図である。
【図４】本発明の第１構成にかかる実施の一形態を示す
工程順序図である。
工程順序図である。
【図５】本発明の第１構成にかかる実施の一形態を示す
工程順序図である。
工程順序図である。
【図６】本発明の第１構成にかかる実施の一形態を示す
工程順序図である。
工程順序図である。
【図７】本発明の第１構成にかかる実施の一形態を示す
工程順序図である。
工程順序図である。
【図８】本発明の第１構成にかかる実施の一形態を示す
工程順序図である。
工程順序図である。
【図９】本発明の第１構成にかかる実施の別形態による
ＴＦＴ形成方法を工程順序で示す図面である。
ＴＦＴ形成方法を工程順序で示す図面である。
【図１０】本発明の第１構成にかかる実施の別形態によ
るＴＦＴ形成方法を工程順序で示す図面である。
るＴＦＴ形成方法を工程順序で示す図面である。
【図１１】本発明の第１構成にかかる実施の別形態によ
るＴＦＴ形成方法を工程順序で示す図面である。
るＴＦＴ形成方法を工程順序で示す図面である。
【図１２】本発明の第１構成にかかる実施の別形態によ
るＴＦＴ形成方法を工程順序で示す図面である。
るＴＦＴ形成方法を工程順序で示す図面である。
【図１３】本発明の第１構成にかかる実施の別形態によ
るＴＦＴ形成方法を工程順序で示す図面である。
るＴＦＴ形成方法を工程順序で示す図面である。
【図１４】本発明の第１構成にかかる実施の別形態によ
るＴＦＴ形成方法を工程順序で示す図面である。
るＴＦＴ形成方法を工程順序で示す図面である。
【図１５】本発明の第１構成にかかる実施の別形態によ
るＴＦＴ形成方法を工程順序で示す図面である。
るＴＦＴ形成方法を工程順序で示す図面である。
【図１６】本発明の第１構成にかかる実施の別形態によ
るＴＦＴ形成方法を工程順序で示す図面である。
るＴＦＴ形成方法を工程順序で示す図面である。
【図１７】本発明の第１構成にかかる実施の別形態によ
るＴＦＴ形成方法を工程順序で示す図面である。
るＴＦＴ形成方法を工程順序で示す図面である。
【図１８】本発明の第１構成にかかる実施の別形態によ
るＴＦＴ形成方法を工程順序で示す図面である。
るＴＦＴ形成方法を工程順序で示す図面である。
【図１９】ゲートパターンによる散乱で，ゲート隣接部
のＬＤＤ領域に活性化が生じない現像を示す説明図であ
る。
のＬＤＤ領域に活性化が生じない現像を示す説明図であ
る。
【図２０】図１６に示す問題を解決するための付加工程
の一例を示す説明図である。
の一例を示す説明図である。
【図２１】図１６に示す問題を解決するための付加工程
の一例を示す説明図である。
の一例を示す説明図である。
【図２２】本発明の他の構成にかかる実施の一形態によ
る工程順序を示す断面図である。
る工程順序を示す断面図である。
【図２３】本発明の他の構成にかかる実施の一形態によ
る工程順序を示す断面図である。
る工程順序を示す断面図である。
【図２４】本発明の他の構成にかかる実施の一形態によ
る工程順序を示す断面図である。
る工程順序を示す断面図である。
【図２５】本発明の他の構成にかかる実施の一形態によ
る工程順序を示す断面図である。
る工程順序を示す断面図である。
【図２６】本発明の他の構成にかかる実施の一形態によ
る工程順序を示す断面図である。
る工程順序を示す断面図である。
【図２７】本発明の第２構成にかかる実施の一形態を示
す工程順序図である。
す工程順序図である。
【図２８】本発明の第２構成にかかる実施の一形態を示
す工程順序図である。
す工程順序図である。
【図２９】本発明の第２構成にかかる実施の一形態を示
す工程順序図である。
す工程順序図である。
【図３０】本発明の第２構成にかかる実施の一形態を示
す工程順序図である。
す工程順序図である。
【図３１】本発明の第２構成にかかる実施の一形態を示
す工程順序図である。
す工程順序図である。
【図３２】従来の薄膜トランジスタの構成を示す断面図
である。
である。
１０ 基板 ４１ 上部ゲートパターン ２１１，２３３ ドレーン領域 ２１２，２３２ チャンネル領域 ２１３，２３１ ソース領域 ２１４ オフセット領域 ３００ ゲート絶縁膜 ４１０ ゲート ４３０ 下部ゲートパターン
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 29/78 ６１７Ｍ (72)発明者 尹 燦宙 大韓民国ソウル市冠岳区奉天６洞100−556 (72)発明者 ▲鄭▼ 柄厚 大韓民国京畿道安養市東安区虎渓洞（番地 なし） 木蓮マウル宇成アパート501−708 (72)発明者 ▲黄▼ 長元 大韓民国京畿道城南市盆唐区數内洞29 陽 地マウル漢陽アパート603−908 Ｆターム(参考） 2H092 GA59 JA25 JA33 JA34 JA35 JA40 KA04 KA05 KA12 KA18 MA15 MA17 MA27 MA30 NA22 NA27 5F048 AC04 BA16 BB09 BB12 BC06 BE08 5F052 AA02 DA02 DB01 DB04 JA01 5F110 AA16 BB02 BB04 CC02 DD02 DD13 EE03 EE04 EE07 EE14 EE22 EE43 EE50 FF02 FF27 FF29 GG02 GG13 GG25 GG42 GG44 HJ01 HJ13 HJ23 HM14 HM15 NN02 PP03 QQ02 QQ05 QQ11
Claims (2)
- 【請求項１】 ガラス基板にシリコン層を形成する段階
と；前記シリコン層をパターニングしてアクティブ領域
を形成する段階と；前記アクティブ領域の上側にゲート
絶縁膜を形成する段階と；前記ゲート絶縁膜上に下部ゲ
ート膜及び上部ゲート膜を順次形成する段階と；前記上
部ゲート膜上にフォトレジストを塗布し，フォトレジス
トパターンを形成する段階と；前記下部及び上部ゲート
膜がエッチングの選択比が大きいメタルの組み合わせか
ら成る場合には，前記フォトレジストパターンをマスク
として，上部ゲート膜に対する選択性を有する第１エッ
チャントを用いて前記上部ゲート膜から成る上部ゲート
パターンを形成する段階と；前記下部ゲート膜に対する
選択性を有する第２エッチャントを用いて前記上部ゲー
トパターンをエッチングマスクとして利用し，前記下部
ゲート膜からなる下部ゲートパターンが，前記上部ゲー
トパターンに比べ幅が狭くなるようにアンダーカットエ
ッチングして上下部ゲートパターンを形成する段階と；
前記上部ゲートパターンをイオン注入マスクとして高濃
度イオンをイオン注入する段階と；前記上部ゲートパタ
ーンを除去する段階とを有することを特徴とする，液晶
表示装置用ＴＦＴ形成方法。 - 【請求項２】 ガラス基板にシリコン層を形成する段階
と；前記シリコン層をパターニングしてアクティブ領域
を形成する段階と；前記アクティブ領域の上側にゲート
絶縁膜を形成する段階と；前記ゲート絶縁膜上に下部ゲ
ート膜及び上部ゲート膜を順次形成する段階と；前記上
部ゲート膜上にフォトレジストを塗布し，フォトレジス
トパターンを形成する段階と；前記下部ゲート膜が前記
上部ゲート膜に比べてイオン化傾向がより大きい場合に
は，前記下部ゲート膜及び上部ゲート膜に対して，すべ
てエッチング性を示すエッチング液を用いて電気移動力
の発生現象により，前記下部ゲート膜からなる下部ゲー
トパターンが，前記上部ゲート膜からなる上部ゲートパ
ターンに比べ幅が狭くなるようにアンダーカットエッチ
ングして上下部ゲートパターンを形成する段階と；前記
上部ゲートパターンをイオン注入マスクとして高濃度イ
オンをイオン注入する段階と；前記上部ゲートパターン
を除去する段階とを有することを特徴とする，液晶表示
装置用ＴＦＴ形成方法。
Applications Claiming Priority (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980019760A KR100543436B1 (ko) | 1998-05-29 | 1998-05-29 | 액정 표시 장치의 제조 방법 |
| KR1019980048365A KR100330165B1 (ko) | 1998-11-12 | 1998-11-12 | 박막 트랜지스터 액정 표시 장치의 제조 방법 |
| KR1998P53796 | 1998-12-08 | ||
| KR1998P48365 | 1998-12-08 | ||
| KR1998P19760 | 1998-12-08 | ||
| KR1019980053796A KR100645035B1 (ko) | 1998-12-08 | 1998-12-08 | 액정표시장치용 박막트랜지스터의 제조방법 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15184099A Division JP3377184B2 (ja) | 1998-05-29 | 1999-05-31 | 液晶表示装置用薄膜トランジスタ形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002252231A true JP2002252231A (ja) | 2002-09-06 |
| JP3564455B2 JP3564455B2 (ja) | 2004-09-08 |
Family
ID=27349745
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15184099A Expired - Fee Related JP3377184B2 (ja) | 1998-05-29 | 1999-05-31 | 液晶表示装置用薄膜トランジスタ形成方法 |
| JP2001384463A Expired - Fee Related JP3564455B2 (ja) | 1998-05-29 | 2001-12-18 | 液晶表示装置用薄膜トランジスタ形成方法 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15184099A Expired - Fee Related JP3377184B2 (ja) | 1998-05-29 | 1999-05-31 | 液晶表示装置用薄膜トランジスタ形成方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US6225150B1 (ja) |
| JP (2) | JP3377184B2 (ja) |
| CN (1) | CN1157772C (ja) |
| TW (1) | TW418539B (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7256457B2 (en) | 2003-09-30 | 2007-08-14 | Sharp Kabushiki Kaisha | Thin-film transistor device, utilizing different types of thin film transistors |
| KR100838551B1 (ko) | 2005-11-22 | 2008-06-19 | 세이코 엡슨 가부시키가이샤 | 전기광학장치, 그 제조방법, 및 전자기기 |
| JP2008227292A (ja) * | 2007-03-14 | 2008-09-25 | Sumitomo Electric Ind Ltd | イオン注入マスク、イオン注入方法および半導体装置の製造方法 |
Families Citing this family (44)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4076648B2 (ja) * | 1998-12-18 | 2008-04-16 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP4074018B2 (ja) * | 1998-12-22 | 2008-04-09 | 東芝松下ディスプレイテクノロジー株式会社 | 薄膜のパターニング方法 |
| JP4008133B2 (ja) * | 1998-12-25 | 2007-11-14 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP4202502B2 (ja) | 1998-12-28 | 2008-12-24 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US8158980B2 (en) | 2001-04-19 | 2012-04-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having a pixel matrix circuit that includes a pixel TFT and a storage capacitor |
| US6506635B1 (en) | 1999-02-12 | 2003-01-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and method of forming the same |
| TW480554B (en) * | 1999-07-22 | 2002-03-21 | Semiconductor Energy Lab | Semiconductor device and manufacturing method thereof |
| JP5020428B2 (ja) * | 1999-08-30 | 2012-09-05 | 三星電子株式会社 | トップゲート形ポリシリコン薄膜トランジスター製造方法 |
| JP2001168343A (ja) * | 1999-12-13 | 2001-06-22 | Mitsubishi Electric Corp | 半導体装置、液晶表示装置、半導体装置の製造方法、液晶表示装置の製造方法 |
| TW495854B (en) | 2000-03-06 | 2002-07-21 | Semiconductor Energy Lab | Semiconductor device and manufacturing method thereof |
| TW513753B (en) | 2000-03-27 | 2002-12-11 | Semiconductor Energy Lab | Semiconductor display device and manufacturing method thereof |
| TW565939B (en) * | 2000-04-07 | 2003-12-11 | Koninkl Philips Electronics Nv | Electronic device manufacture |
| US7525165B2 (en) | 2000-04-17 | 2009-04-28 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and manufacturing method thereof |
| KR100778835B1 (ko) * | 2000-12-28 | 2007-11-22 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 제조방법 |
| KR100776505B1 (ko) * | 2000-12-30 | 2007-11-16 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 화소전극 제조 방법 |
| KR100543061B1 (ko) * | 2001-06-01 | 2006-01-20 | 엘지.필립스 엘시디 주식회사 | 구동회로부 일체형 액정표시장치용 어레이 기판의 제조방법 |
| KR100438523B1 (ko) * | 2001-10-08 | 2004-07-03 | 엘지.필립스 엘시디 주식회사 | 박막트랜지스터 및 그 제조방법 |
| JP4021194B2 (ja) | 2001-12-28 | 2007-12-12 | シャープ株式会社 | 薄膜トランジスタ装置の製造方法 |
| TWI273637B (en) | 2002-05-17 | 2007-02-11 | Semiconductor Energy Lab | Manufacturing method of semiconductor device |
| JP4638115B2 (ja) * | 2002-07-05 | 2011-02-23 | シャープ株式会社 | 薄膜トランジスタ装置の製造方法 |
| KR100685953B1 (ko) * | 2002-08-20 | 2007-02-23 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 배선의 형성방법 |
| TWI301669B (en) * | 2002-09-12 | 2008-10-01 | Au Optronics Corp | Method of forming lightly doped drains |
| TWI222227B (en) * | 2003-05-15 | 2004-10-11 | Au Optronics Corp | Method for forming LDD of semiconductor devices |
| US7064021B2 (en) * | 2003-07-02 | 2006-06-20 | Au Optronics Corp. | Method for fomring a self-aligned LTPS TFT |
| US20060207967A1 (en) * | 2003-07-03 | 2006-09-21 | Bocko Peter L | Porous processing carrier for flexible substrates |
| US20050001201A1 (en) * | 2003-07-03 | 2005-01-06 | Bocko Peter L. | Glass product for use in ultra-thin glass display applications |
| JP4683833B2 (ja) * | 2003-10-31 | 2011-05-18 | 株式会社半導体エネルギー研究所 | 機能回路及びその設計方法 |
| KR101026808B1 (ko) | 2004-04-30 | 2011-04-04 | 삼성전자주식회사 | 박막 트랜지스터 표시판의 제조 방법 |
| US20060024870A1 (en) * | 2004-07-27 | 2006-02-02 | Wen-Chun Wang | Manufacturing method for low temperature polycrystalline silicon cell |
| KR101086487B1 (ko) * | 2004-12-24 | 2011-11-25 | 엘지디스플레이 주식회사 | 폴리 박막 트랜지스터 기판 및 그 제조 방법 |
| DE102006060734B4 (de) * | 2006-06-30 | 2014-03-06 | Lg Display Co., Ltd. | Flüssigkristalldisplay und Verfahren zu dessen Herstellung |
| US7888742B2 (en) * | 2007-01-10 | 2011-02-15 | International Business Machines Corporation | Self-aligned metal-semiconductor alloy and metallization for sub-lithographic source and drain contacts |
| KR20080078164A (ko) * | 2007-02-22 | 2008-08-27 | 삼성전자주식회사 | 액정 표시 장치의 제조 방법 |
| TW200913269A (en) * | 2007-09-03 | 2009-03-16 | Chunghwa Picture Tubes Ltd | Thin film transistor and manufacturing method thereof |
| KR101338994B1 (ko) | 2007-12-31 | 2013-12-09 | 엘지디스플레이 주식회사 | 박막트랜지스터 및 그 제조방법 |
| US8541296B2 (en) * | 2011-09-01 | 2013-09-24 | The Institute of Microelectronics Chinese Academy of Science | Method of manufacturing dummy gates in gate last process |
| KR101856221B1 (ko) * | 2011-09-20 | 2018-05-09 | 엘지디스플레이 주식회사 | 박막 트랜지스터의 제조 방법 및 유기발광 표시장치의 제조 방법 |
| JP6020079B2 (ja) * | 2012-11-19 | 2016-11-02 | ソニー株式会社 | 表示装置およびその製造方法、ならびに電子機器 |
| CN103681776B (zh) * | 2013-12-24 | 2017-11-07 | 京东方科技集团股份有限公司 | 低温多晶硅薄膜及其制备方法、薄膜晶体管和显示装置 |
| JP2016171104A (ja) * | 2015-03-11 | 2016-09-23 | 株式会社ジャパンディスプレイ | 半導体装置の製造方法 |
| KR102442615B1 (ko) | 2015-07-09 | 2022-09-14 | 삼성디스플레이 주식회사 | 박막트랜지스터 기판의 제조방법 |
| JP6851166B2 (ja) * | 2015-10-12 | 2021-03-31 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| CN108807422B (zh) * | 2018-06-12 | 2020-08-04 | 武汉华星光电技术有限公司 | 阵列基板制作方法及阵列基板、显示面板 |
| CN109920856B (zh) * | 2019-02-27 | 2021-03-19 | 合肥鑫晟光电科技有限公司 | 薄膜晶体管及其制造方法、阵列基板和显示装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5197369A (en) * | 1975-02-21 | 1976-08-26 | Handotaisoshino denkyokuno seizohoho | |
| JPH0293081A (ja) * | 1988-09-28 | 1990-04-03 | Hitachi Ltd | 多層膜のエッチング法 |
| JPH06104241A (ja) * | 1992-09-18 | 1994-04-15 | Fujitsu Ltd | アルミニウム電極のパターニング方法 |
| JPH07307549A (ja) * | 1994-05-11 | 1995-11-21 | Toshiba Corp | 薄膜配線パターンの形成方法および薄膜配線基板の製造方法 |
| JPH07321329A (ja) * | 1994-05-27 | 1995-12-08 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタの製造方法および液晶表示装置 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02226727A (ja) * | 1989-02-28 | 1990-09-10 | Oki Electric Ind Co Ltd | Ｌｄｄ型ｍｏｓ半導体装置の製造方法 |
| JP3163822B2 (ja) * | 1993-02-23 | 2001-05-08 | セイコーエプソン株式会社 | トランジスタ及びその製造方法 |
| JP3474604B2 (ja) * | 1993-05-25 | 2003-12-08 | 三菱電機株式会社 | 薄膜トランジスタおよびその製法 |
| JPH07176745A (ja) * | 1993-12-17 | 1995-07-14 | Semiconductor Energy Lab Co Ltd | 半導体素子 |
| JP3377853B2 (ja) * | 1994-03-23 | 2003-02-17 | ティーディーケイ株式会社 | 薄膜トランジスタの作製方法 |
| JP3253808B2 (ja) * | 1994-07-07 | 2002-02-04 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
| JPH08116065A (ja) * | 1994-10-12 | 1996-05-07 | Sony Corp | 薄膜半導体装置 |
| JPH08254680A (ja) * | 1995-03-17 | 1996-10-01 | Toshiba Corp | 半導体装置およびその製造方法 |
-
1999
- 1999-05-17 TW TW088108139A patent/TW418539B/zh not_active IP Right Cessation
- 1999-05-28 CN CNB991094646A patent/CN1157772C/zh not_active Expired - Fee Related
- 1999-05-31 JP JP15184099A patent/JP3377184B2/ja not_active Expired - Fee Related
- 1999-06-01 US US09/323,030 patent/US6225150B1/en not_active Expired - Lifetime
-
2001
- 2001-02-27 US US09/793,541 patent/US6403406B2/en not_active Expired - Lifetime
- 2001-12-18 JP JP2001384463A patent/JP3564455B2/ja not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5197369A (en) * | 1975-02-21 | 1976-08-26 | Handotaisoshino denkyokuno seizohoho | |
| JPH0293081A (ja) * | 1988-09-28 | 1990-04-03 | Hitachi Ltd | 多層膜のエッチング法 |
| JPH06104241A (ja) * | 1992-09-18 | 1994-04-15 | Fujitsu Ltd | アルミニウム電極のパターニング方法 |
| JPH07307549A (ja) * | 1994-05-11 | 1995-11-21 | Toshiba Corp | 薄膜配線パターンの形成方法および薄膜配線基板の製造方法 |
| JPH07321329A (ja) * | 1994-05-27 | 1995-12-08 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタの製造方法および液晶表示装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7256457B2 (en) | 2003-09-30 | 2007-08-14 | Sharp Kabushiki Kaisha | Thin-film transistor device, utilizing different types of thin film transistors |
| KR100838551B1 (ko) | 2005-11-22 | 2008-06-19 | 세이코 엡슨 가부시키가이샤 | 전기광학장치, 그 제조방법, 및 전자기기 |
| JP2008227292A (ja) * | 2007-03-14 | 2008-09-25 | Sumitomo Electric Ind Ltd | イオン注入マスク、イオン注入方法および半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6403406B2 (en) | 2002-06-11 |
| TW418539B (en) | 2001-01-11 |
| US6225150B1 (en) | 2001-05-01 |
| US20010008781A1 (en) | 2001-07-19 |
| JP3377184B2 (ja) | 2003-02-17 |
| CN1241025A (zh) | 2000-01-12 |
| CN1157772C (zh) | 2004-07-14 |
| JP3564455B2 (ja) | 2004-09-08 |
| JP2000031496A (ja) | 2000-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3564455B2 (ja) | 液晶表示装置用薄膜トランジスタ形成方法 | |
| JP3398453B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR100355713B1 (ko) | 탑 게이트 방식 티에프티 엘시디 및 제조방법 | |
| US6403409B1 (en) | Method for fabricating top gate type polycrystalline silicon thin film transistor | |
| US5913113A (en) | Method for fabricating a thin film transistor of a liquid crystal display device | |
| US6909117B2 (en) | Semiconductor display device and manufacturing method thereof | |
| US20010019127A1 (en) | Etching method, thin film transistor matrix substrate, and its manufacture | |
| JPH08264790A (ja) | 薄膜電解効果トランジスタ及び液晶表示装置 | |
| KR100697263B1 (ko) | 탑 게이트형 폴리실리콘 박막트랜지스터 제조방법 | |
| KR100697262B1 (ko) | 탑 게이트형 폴리실리콘 박막트랜지스터 기판의 제조방법 | |
| KR100330165B1 (ko) | 박막 트랜지스터 액정 표시 장치의 제조 방법 | |
| JP3599827B2 (ja) | アクティブマトリクス液晶ディスプレイの製法 | |
| KR20050001937A (ko) | 액정표시패널 및 그 제조 방법 | |
| KR20010055071A (ko) | 박막 트랜지스터의 제조 방법 | |
| JP2005159306A (ja) | 薄膜トランジスタ、この製造方法及びこれを用いた平板表示装置 | |
| US20040051101A1 (en) | Thin film transistor device, method of manufacturing the same, and thin film transistor substrate and display having the same | |
| JP2003075870A (ja) | 平面表示装置およびその製造方法 | |
| JP2011035430A (ja) | 半導体装置の作製方法 | |
| JP2005159304A (ja) | 薄膜トランジスタ、この製造方法及びこれを用いた平板表示装置 | |
| JP3398665B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP4859266B2 (ja) | 薄膜トランジスタとその製造方法および液晶表示装置 | |
| JP3259769B2 (ja) | 薄膜集積素子 | |
| JP2003131590A (ja) | 平面表示装置およびその製造方法 | |
| JP3375716B2 (ja) | 薄膜トランジスタの作製方法 | |
| KR20050100781A (ko) | 표시장치용 어레이 패널 및 이의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20031202 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040301 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040409 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040511 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040607 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080611 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090611 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100611 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110611 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110611 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120611 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130611 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130611 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130611 Year of fee payment: 9 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |