JP4859266B2

JP4859266B2 - 薄膜トランジスタとその製造方法および液晶表示装置

Info

Publication number: JP4859266B2
Application number: JP70799A
Authority: JP
Inventors: 基成蔡
Original assignee: エルジーディスプレイカンパニーリミテッド
Priority date: 1999-01-05
Filing date: 1999-01-05
Publication date: 2012-01-25
Anticipated expiration: 2019-01-05
Also published as: JP2000200910A

Description

【０００１】
【発明の属する技術分野】
本発明は、薄膜トランジスタとその製造方法、および本発明の薄膜トランジスタを備えた液晶表示装置に関し、特にトップゲート型薄膜トランジスタの構造に関するものである。
【０００２】
【従来の技術】
図４は、従来のトップゲート型薄膜トランジスタ（Thin Film Transistor, 以下、ＴＦＴと記すこともある）の一構造例を示すものである。この図に示す従来のＴＦＴは、例えばガラス等の基板４１上にアモルファスシリコンからなる半導体層４２が形成され、その中央部上にゲート絶縁膜４３が形成され、ゲート絶縁膜４３上にゲート電極４４が形成されている。半導体層４２に高濃度ｎ型不純物が導入されたｎ⁺半導体層からなるソース領域４５およびドレイン領域４６が形成され、これらソース領域４５、ドレイン領域４６に挟まれた領域がチャネル部４７となっている。また、これらソース領域４５、ドレイン領域４６をなすｎ⁺半導体層は、ゲート絶縁膜４３端部の下方にまで侵入した形で形成されている。
【０００３】
また、ソース領域４５およびドレイン領域４６上にはシリサイド膜４８が形成されている。そして、ゲート電極４４および半導体層４２を覆うように絶縁膜４９が形成され、この絶縁膜４９を貫通してソース領域４５上およびドレイン領域４６上のシリサイド膜４８に達するコンタクトホール５０、５１がそれぞれ形成され、各コンタクトホール５０、５１部分でソース領域４５およびドレイン領域４６と電気的に接続されるソース電極５２およびドレイン電極５３がそれぞれ形成されている。
【０００４】
この構造例のＴＦＴにおいては、ソース電極５２およびドレイン電極５３に接続されたシリサイド膜４８中を電子が流れるが、シリサイド膜４８とチャネル部４７との間にｎ⁺半導体層が存在するため、このｎ⁺半導体層が正孔のブロッキング領域として有効に作用し、電子と正孔が結合することなく電子の流れが円滑になる。その結果、ＴＦＴがオフ時のリーク電流（オフ電流：Ｉoffともいう）を低減することができ、信頼性の高いＴＦＴが得られる、という効果を得ることができる。
【０００５】
【発明が解決しようとする課題】
ところで、近年、液晶表示装置の基板等に用いられるＴＦＴにおいて、上記の半導体層として多結晶シリコンが多用されるようになってきた。多結晶シリコンはアモルファスシリコンに比べてキャリアの移動度が大きく、アモルファスシリコンの移動度が０．３〜１cm²/V・sec 程度であるのに対して、多結晶シリコンの移動度は１０〜１００cm²/V・sec 程度である。したがって、いわゆる多結晶シリコンＴＦＴは、アモルファスシリコンＴＦＴに比べてキャリアの移動度が大きいことから駆動能力が大きく、高速動作が可能になるという利点を有している。
【０００６】
しかしながら、多結晶シリコンＴＦＴは移動度が大きい反面、オフ電流が大きくなるという欠点を有しており、この多結晶シリコンＴＦＴを液晶表示装置に用いた場合、オフ電流が大きいと画素に蓄積した信号電荷が充分に保持できない、という問題が生じる。そこで、オフ電流を小さくするための種々の対策が講じられており、その一つにＬＤＤ（Lightly Doped Drain）構造の採用が挙げられる。ＬＤＤ構造とは、ソース領域、ドレイン領域を低濃度の不純物半導体層で構成したものであり、チャネル部との間の濃度勾配を小さくすることでこの領域の電界を緩和し、オフ電流を小さくするものである。
【０００７】
上記構造例の従来のＴＦＴはＬＤＤ構造を採用したものではないが、オフ電流の低減を目的として、ｎ⁺半導体層をゲート絶縁膜端部の下方にまで侵入する形に形成する構造としている。このようなｎ⁺半導体層を形成するためには、図５に示すように、半導体層４２上にゲート絶縁膜４３、ゲート電極４４を形成した後、これらゲート電極４４およびゲート絶縁膜４３をマスクとしてＰ⁺、Ａｓ⁺等のｎ型不純物をイオン注入するが、この際、イオンビームＩの角度θを基板表面の法線に対して例えば１０ないし３０°程度に傾けた斜めイオン注入を行う。これにより、イオンがゲート絶縁膜４３の下方にまで侵入し、ゲート絶縁膜４３端部の下方に延在するｎ⁺半導体層が形成される。
【０００８】
ところが、イオン注入時にイオンが注入される層の表面で結晶欠陥等のダメージが生じることは、イオン注入法を用いる限り避けられない問題である。上記ＬＤＤを形成する場合、斜めイオン注入を行っているので、半導体層の上面、ゲート電極の上面等、基板表面に平行な面のみならず、ゲート絶縁膜の側壁面にも結晶欠陥等のダメージが生じ、結晶構造が乱れたダメージ層５４（図５に示す）が形成される。すると、このダメージ層がゲート−ソース間またはゲート−ドレイン間のリーク電流のパスとなり、オフ電流の増大の原因となっていた。
【０００９】
本発明は、上記の課題を解決するためになされたものであって、駆動能力や動作速度に優れた多結晶シリコンＴＦＴにおいて、従来に比べてオフ電流を低減でき、信頼性の高い薄膜トランジスタおよびその製造方法を提供し、さらにはこのような薄膜トランジスタを備え、信頼性、応答速度に優れた液晶表示装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】
上記の目的を達成するために、本発明の薄膜トランジスタは、基板上に多結晶シリコンからなる半導体層が設けられ、該半導体層中に低濃度の不純物を導入してなるソース領域およびドレイン領域が該半導体層の両端部側に形成され、前記ソース領域と前記ドレイン領域との間のチャネル部上であって前記ソース領域と前記ドレイン領域とに跨ってゲート絶縁膜が設けられ、該ゲート絶縁膜上にゲート電極が設けられ、前記ソース領域および前記ドレイン領域にそれぞれ接続されたソース電極およびドレイン電極が設けられ、前記ソース領域および前記ドレイン領域の外上面にそれぞれシリサイド膜が設けられ、前記ソース領域と前記ゲート電極との間または前記ドレイン領域と前記ゲート電極との間のリーク電流経路を遮断する絶縁膜が前記ゲート絶縁膜上であって前記ゲート電極の両端に設けられたことを特徴とするものである。
【００１１】
本発明の薄膜トランジスタにおいては、半導体層に形成されるソース領域、ドレイン領域に低濃度の不純物を導入した半導体層、いわゆるＬＤＤ構造のソース・ドレインを採用した。例えばＮチャネルトランジスタの場合、高濃度の不純物半導体層をｎ⁺半導体層と表記するとすれば、低濃度の不純物半導体層はｎ^-半導体層と表記することができる。なお、本発明では、ｎ⁺半導体層の濃度は１０¹⁶atm/cm³を越える濃度、ｎ^-半導体層の濃度は１０¹⁶atm/cm³以下の濃度と定義する。よって、ＬＤＤ構造の採用によりオフ電流を低減することができる。
【００１２】
ところが、ｎ^-半導体層がゲート絶縁膜端部の下方にまで侵入するように形成するために斜めイオン注入技術を用いると、上述したように、ゲート絶縁膜の側壁にダメージ層が形成され、リーク電流経路が形成されてしまう。そこで、本発明の薄膜トランジスタでは、ゲート絶縁膜上のゲート電極の両端にリーク電流経路を遮断する絶縁膜を設けた。すなわち、ゲート電極のソース領域側、ドレイン領域側の両端に絶縁膜を設け、ゲート絶縁膜側壁に生じるダメージ層とゲート電極とが直接繋がらないようにした。これにより、ゲート−ソース間またはゲート−ドレイン間のリーク電流経路が絶縁膜で遮断されるので、斜めイオン注入技術の使用によりゲート絶縁膜側壁にダメージ層が形成されても、ＴＦＴのオフ電流の増大を防止することができる。
【００１３】
また、オフ電流の低減を目的としてｎ^-半導体層を用いると、不純物濃度の低下によりソース領域およびドレイン領域の抵抗が大きくなるという不具合が生じる。しかしながら、本発明の場合、ソース領域およびドレイン領域の上面にそれぞれ低抵抗のシリサイド膜が設けられているため、抵抗の増大を防止することができ、ＴＦＴの高速動作が可能になる。
【００１４】
上記のリーク電流遮断絶縁膜としては、ゲート電極の周囲にゲート電極材料とは別に新たに形成した絶縁膜を用いてもよいが、ゲート電極材料を陽極酸化してなる酸化膜を用いてもよい。特に後者の場合、ゲート電極を陽極酸化可能な金属材料で形成しておけば、ＣＶＤ法等を用いることなく、陽極酸化法により絶縁膜を容易に形成することができる。
【００１５】
本発明の薄膜トランジスタの製造方法は、基板上に多結晶シリコンからなる半導体層を形成し、該半導体層上にゲート絶縁膜、ゲート電極用の陽極酸化可能な金属膜を順次成膜してこれらをパターニングし、パターニング後の前記ゲート絶縁膜と前記金属膜とからなる積層体をマスクとして前記半導体層中に不純物を斜めイオン注入することにより前記半導体層中に前記ゲート絶縁膜の下方にまで侵入したソース領域およびドレイン領域を形成し、前記金属膜を陽極酸化することにより該金属膜表面に酸化膜を形成するとともに該酸化膜の内側に残った金属膜部分をゲート電極とし、ついで、前記ソース領域および前記ドレイン領域の表面にソース電極、ドレイン電極およびシリサイド膜形成用の金属膜を形成し、アニール後パターニングして前記ソース領域に接続されたソース電極および前記ドレイン領域に接続されたドレイン電極を形成するとともにソース領域およびドレイン領域上にシリサイド膜を形成することを特徴とするものである。
【００１６】
本発明の薄膜トランジスタの製造方法を用いることにより、上記特徴点を有する本発明の薄膜トランジスタを製造することができる。なお、この製造方法は、陽極酸化法によりリーク電流遮断絶縁膜を形成する方法であり、陽極酸化条件によってリーク電流遮断絶縁膜の膜厚を制御することができる。通常のＴＦＴの製造プロセスにおいて、リン（Ｐ⁺）、ヒ素（Ａｓ⁺）等のｎ型不純物をイオン注入する際に生じるダメージ層の深さは０．５μｍ以内であるから、絶縁膜の膜厚を０．５μｍかそれ以上とすれば、リーク電流を遮断する機能を果たすことができる。
【００１７】
なお、各膜の材料としては、半導体層に多結晶シリコン、ゲート絶縁膜にシリコン窒化膜（ＳｉＮ_x）等の絶縁膜、ゲート電極にアルミニウム（Ａｌ）、タンタル（Ｔａ）等の陽極酸化可能な金属、シリサイド膜形成用の金属膜にタングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）等を用いることができる。
【００１８】
本発明の液晶表示装置は、対向配置した一対の基板の間に液晶を挟持する液晶表示装置において、基板対の一方の基板が上記本発明の薄膜トランジスタを有することを特徴とするものである。本発明によれば、オフ電流が小さく、駆動能力や動作速度に優れた多結晶シリコンＴＦＴ基板の使用により、信頼性、応答速度に優れた液晶表示装置を提供することができる。
【００１９】
【発明の実施の形態】
以下、本発明の一実施の形態を図１ないし図３を参照して説明する。
図１および図２は、本実施の形態のトップゲート型多結晶シリコンＴＦＴを有するＴＦＴアレイ基板を製造する手順を示す工程断面図である。図３は、本実施の形態のＴＦＴアレイ基板を一方の基板とした液晶表示装置の構成を示す断面図である。
【００２０】
本実施の形態のＴＦＴアレイ基板１は、図２（Ｃ）に示すように、例えばガラス等の透明基板２上に多結晶シリコンからなる半導体層３が形成され、その中央部上にＳｉＮ_x等からなるゲート絶縁膜４が形成され、ゲート絶縁膜４上にＡｌ、Ｔａ等の金属からなるゲート電極５が形成されている。なお、ゲート電極５は図示しないゲート配線と一体形成されている。ゲート電極５の上面および側面は、ゲート電極材料の酸化物であるＡｌ₂Ｏ₃、Ｔａ₂Ｏ₅等からなる膜厚０．５μｍ程度の絶縁膜６（リーク電流遮断絶縁膜）で覆われている。半導体層３には１０¹⁶atm/cm³以下の低濃度でＰ⁺、Ａｓ⁺等のｎ型不純物が導入されたｎ^-半導体層からなるソース領域７およびドレイン領域８が形成され、これらソース領域７、ドレイン領域８に挟まれた領域がチャネル部９となっている。また、これらソース領域７、ドレイン領域８をなすｎ^-半導体層は、ゲート絶縁膜４端部の下方にまで侵入する形で形成されている。
【００２１】
また、ソース領域７およびドレイン領域８表面にはタングステンシリサイド、モリブデンシリサイド等のシリサイド膜１０がそれぞれ形成されており、これらシリサイド膜１０上に直接接するように一体化されたソース配線１１とソース電極１２、およびドレイン電極１３がそれぞれ形成されている。これらソース配線１１、ソース電極１２およびドレイン電極１３はシリサイド形成金属であるタングステン、モリブデン等から形成されている。そして、全面を覆うようにパッシベーション膜１４が形成され、このパッシベーション膜１４を貫通してドレイン電極１３に達するコンタクトホール１５が形成され、このコンタクトホール１５を通じてドレイン電極１３と接続されたＩＴＯ（Indium Tin Oxide, インジウム錫酸化物）からなる画素電極１６が形成されている。
【００２２】
また、図示を省略するが、ゲート配線端部のゲート端子部およびソース配線端部のソース端子部において、上記コンタクトホール１５と同様、ゲート配線およびソース配線を覆うパッシベーション膜１４が開口し、ＩＴＯからなるパッドがゲート配線およびソース配線に接続してそれぞれ設けられている。
【００２３】
以下、上記構成のＴＦＴアレイ基板１の製造方法を図１および図２を用いて説明する。
まず、図１（Ａ）に示すように、ガラス等の透明基板２上にＣＶＤ等を用いて多結晶シリコン膜を成膜し、この多結晶シリコン膜をフォトリソグラフィー、エッチングによりパターニングしてアイランド状の半導体層３を形成する。
【００２４】
次に、図１（Ｂ）に示すように、ゲート絶縁膜用のＳｉＮ_x膜１７、ゲート電極用の陽極酸化可能な金属であるＡｌまたはＴａ膜１８を順次成膜する。
【００２５】
次に、図１（Ｃ）に示すように、上記のＡｌまたはＴａ膜１８およびＳｉＮ_x膜１７をフォトリソグラフィー、フォトレジスト１９をマスクとしたエッチングにより一括してパターニングし、ＡｌまたはＴａ膜１８からゲート電極５を形成し、ＳｉＮ_x膜１７からゲート絶縁膜４を形成する。
【００２６】
次に、図１（Ｄ）に示すように、フォトレジスト１９を除去した後、ゲート電極５とゲート絶縁膜４とをマスクとしてＰ⁺、Ａｓ⁺等のｎ型不純物をイオン注入することにより、半導体層３の両端にソース領域７およびドレイン領域８を形成する。この際、注入後のｎ^-半導体層の不純物濃度が１０¹⁶atm/cm³以下となるようにドーズ量を設定し、イオンビームＩの入射角度θを基板表面の法線に対してθ＝１０〜３０°程度傾けた斜めイオン注入を行う。これにより、ゲート絶縁膜４端部下方にまで侵入した低濃度のｎ^-半導体層を形成し、これをソース領域７およびドレイン領域８とする。
【００２７】
次に、図２（Ａ）に示すように、ゲート電極５の陽極酸化を行い、ゲート電極５の上面と側面にＡｌまたはＴａの酸化膜からなる絶縁膜６を形成する。すなわち、この絶縁膜６はゲート電極５の陽極酸化によって形成するため、この工程前の時点でのゲート電極５表面から内側に向かって酸化膜が成長し、絶縁膜６の側面はゲート絶縁膜４の側面と面一状態となる。言い換えると、絶縁膜６を形成することでゲート電極５本体（実際にゲート電極５として残る部分）の寸法が小さくなる。なお、ここでの陽極酸化条件は、１５℃の２％シュウ酸溶液を用い、膜厚０．５μｍ程度の酸化膜を形成する。
【００２８】
次に、スパッタ等により全面にタングステン膜またはモリブデン膜を成膜した後、熱処理を行うことにより、タングステンまたはモリブデンとソース領域７およびドレイン領域８のシリコンとを相互拡散させ、図２（Ｂ）に示すように、シリサイド膜１０を形成する。このシリサイド化反応により、ソース領域７およびドレイン領域８表面上にシリサイド膜１０が形成される。次に、タングステン膜またはモリブデン膜をフォトリソグラフィー、エッチングによりパターニングし、ソース配線１１、ソース電極１２およびドレイン電極１３を形成する。
【００２９】
次に、図２（Ｃ）に示すように、全面にパッシベーション膜１４を成膜した後、このパッシベーション膜１４をフォトリソグラフィー、エッチングによりパターニングし、パッシベーション膜１４を貫通してドレイン電極１３に達するコンタクトホール１５を形成する。この際、図示しないゲート配線端部のゲート端子部およびソース配線端部のソース端子部においてもパッシベーション膜１４を開口する。
【００３０】
次いで、全面にＩＴＯ膜を成膜した後、このＩＴＯ膜をフォトリソグラフィー、エッチングによりパターニングし、コンタクトホール１５の部分でドレイン電極１３と接続される画素電極１６を形成する。この際同時に、ゲート端子部およびソース端子部において、パッドを形成する。以上の工程により、本実施の形態のＴＦＴアレイ基板が完成する。
【００３１】
本実施の形態のＴＦＴアレイ基板１では、ソース領域７、ドレイン領域８を低濃度のｎ^-半導体層、いわゆるＬＤＤで形成したことによりオフ電流を低減することができる。さらに、製造プロセス中の斜めイオン注入工程において、ゲート絶縁膜４の側壁に深さが０．５μｍ以内のダメージ層が形成されても、ゲート電極５の表面に膜厚０．５μｍの陽極酸化膜からなる絶縁膜６を設けたため、ゲート絶縁膜４側壁のダメージ層とゲート電極５とが直接繋がることがなく、リーク電流の経路が遮断される。この構造により、ゲート−ソース間またはゲート−ドレイン間のリーク電流が従来に比べて低減されるため、ＴＦＴのオフ電流の増大を防止することができ、信頼性の高いＴＦＴを得ることができる。
【００３２】
また、ｎ^-半導体層を用いたことによりソース領域７およびドレイン領域８の抵抗が増大するが、ソース領域７およびドレイン領域８の上面にそれぞれ低抵抗のシリサイド膜１０が設けられているために抵抗の増大が防止され、高い駆動能力、高速動作という多結晶シリコンＴＦＴの持つ利点を生かすことができる。
【００３３】
さらに、本発明のＴＦＴにおいて、ゲート電極５表面の絶縁膜６がリーク電流遮断の機能を果たすためには、絶縁膜６の厚さがダメージ層の深さ分を占める必要がある。すなわち、ゲート電極５とゲート絶縁膜４を一括してパターニングする製造プロセスでは、元々のゲート電極５の側壁とゲート絶縁膜４の側壁が面一状態となるため、リーク電流遮断用の絶縁膜６はゲート電極５の表面から内側に向けて成長させる必要がある。その点、本実施の形態では、ゲート電極５表面の絶縁膜６の形成に陽極酸化法を用いているので、膜厚さえ制御すれば、リーク電流遮断用の絶縁膜を容易に形成することができる。
【００３４】
次に、上記実施の形態のＴＦＴアレイ基板を用いたＴＦＴ型液晶表示装置の一例を説明する。
本実施の形態の液晶表示装置は、図３に示すように、一対の基板１、２２が対向して配置され、これら透明基板のうち、一方の基板１が上記ＴＦＴアレイ基板、他方の基板２２が対向基板となっている。ＴＦＴアレイ基板１の対向面側に画素電極１６が設けられるとともに、対向基板２２の対向面側に共通電極２３が設けられている。さらに、これら画素電極１６、共通電極２３の各々の上に配向膜２４、２５が設けられ、これら配向膜２４、２５間に液晶層２６が配設された構成となっている。そして、基板１、２２の外側にそれぞれ第１、第２の偏光板２７、２８が設けられ、第１の偏光板２７の外側にはバックライト２９が取り付けられている。
【００３５】
本実施の形態のＴＦＴ型液晶表示装置によれば、ＴＦＴのオフ電流が小さく、駆動能力や動作速度に優れた多結晶シリコンＴＦＴ基板の使用により、信頼性、応答速度に優れた液晶表示装置を提供することができる。
【００３６】
なお、本発明の技術範囲は上記実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。例えば上記実施の形態では、リーク電流遮断用絶縁膜の形成に陽極酸化法を用いたことにより合理的な製造プロセスとなったが、絶縁膜の形成法はこれに限ることなく、リーク電流を遮断する位置にさえ絶縁膜を形成できれば通常のＣＶＤ法等を用いてもかまわない。その他、上記実施の形態の各膜の材料、膜厚、処理条件等の具体的な記載については、適宜変更が可能である。
【００３７】
【発明の効果】
以上、詳細に説明したように、本発明によれば、ゲート−ソース間またはゲート−ドレイン間のリーク電流が従来に比べて低減されるため、オフ電流が小さく信頼性の高いＴＦＴを得ることができる。また、ソース領域およびドレイン領域上のシリサイド膜により抵抗の増大が防止され、高い駆動能力、高速動作という多結晶シリコンＴＦＴの持つ利点を生かすことができる。そして、本発明のＴＦＴの使用により、信頼性、応答速度に優れた液晶表示装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態であるＴＦＴアレイ基板の製造方法を説明するための工程断面図である。
【図２】同、工程断面図の続きである。
【図３】上記ＴＦＴアレイ基板を用いた液晶表示装置の構成を示す断面図である。
【図４】従来のトップゲート型ＴＦＴの一構造例を示す断面図である。
【図５】従来の問題点を説明するための図である。
【符号の説明】
１ＴＦＴアレイ基板
２透明基板
３半導体層
４ゲート絶縁膜
５ゲート電極
６絶縁膜（リーク電流遮断絶縁膜）
７ソース領域
８ドレイン領域
９チャネル部
１０シリサイド膜
１１ソース配線
１２ソース電極
１３ドレイン電極

Claims

基板上に多結晶シリコンからなる半導体層が設けられ、
該半導体層中に不純物を導入してなるソース領域およびドレイン領域が該半導体層の両端部側に形成され、
前記ソース領域と前記ドレイン領域との間のチャネル部上であって前記ソース領域と前記ドレイン領域とに跨ってゲート絶縁膜が設けられ、
該ゲート絶縁膜上にゲート電極が設けられ、
前記ソース領域および前記ドレイン領域に接続されたソース電極およびドレイン電極が設けられ、
前記ソース領域および前記ドレイン領域の外上面にそれぞれシリサイド膜が設けられ、
前記ソース領域と前記ゲート電極との間および前記ドレイン領域と前記ゲート電極との間のリーク電流経路を遮断するリーク電流遮断絶縁膜が前記ゲート絶縁膜上であって前記ゲート電極の両端に設けられ、
前記ゲート絶縁膜は、前記不純物注入の時斜めイオンビームによって前記ゲート絶縁膜の側壁から両端に形成された損傷層を含み、
前記ゲート電極と前記ゲート絶縁膜の損傷層との連結を防止するために、前記ゲート電極両端に形成された前記リーク電流遮断絶縁膜の厚さは、前記ゲート絶縁膜の側壁から損傷層の厚さより大きく、
前記リーク電流遮断絶縁膜が、前記ゲート電極材料が陽極酸化されてなる酸化膜であり、前記ゲート絶縁膜の損傷層の深さが０．５μｍ以内で、前記リーク電流遮断絶縁膜の厚さが０．５μｍ以上であることを特徴とする薄膜トランジスタ。
基板上に多結晶シリコンからなる半導体層を形成し、
該半導体層上にゲート絶縁膜、ゲート電極用の陽極酸化可能な金属膜を順次成膜して、前記ゲート絶縁膜および前記ゲート電極とを一括してパターニングし、
パターニング後の前記ゲート絶縁膜と前記金属膜とからなる積層体をマスクとして前記半導体層中に不純物を斜めイオン注入することにより前記半導体層中に前記ゲート絶縁膜の下方にまで侵入したソース領域およびドレイン領域を形成し、
前記金属膜を陽極酸化することにより該金属膜表面に酸化膜を形成するとともに該酸化膜の内側に残った金属膜部分をゲート電極とし、ついで、
前記ソース領域および前記ドレイン領域の表面にソース電極、ドレイン電極およびシリサイド膜形成用の金属膜を形成し、アニール後パターニングして前記ソース領域に接続されたソース電極および前記ドレイン領域に接続されたドレイン電極を形成するとともにソース領域およびドレイン領域上にシリサイド膜を形成し、
前記酸化膜は、前記ソース領域と前記ゲート電極との間または前記ドレイン領域と前記ゲート電極との間のリーク電流経路を遮断するリーク電流遮断絶縁膜であり、
前記ゲート絶縁膜は前記不純物注入の時前記斜めイオンビームによって前記ゲート絶縁膜の側壁から両端に形成された損傷層を含み、
前記ゲート電極と前記ゲート絶縁膜の損傷層との連結を防止するために、前記ゲート電極の両端に形成された前記リーク電流遮断絶縁膜の厚さは、前記ゲート絶縁膜の側壁から損傷層の厚さより大きくて、
前記ゲート絶縁膜の損傷層の深さが０．５μｍ以内で、前記リーク電流遮断絶縁膜の厚さが０．５μｍ以上であることを特徴とする薄膜トランジスタの製造方法。
対向配置した一対の基板の間に液晶を挟持する液晶表示装置において、前記基板対の一方の基板が請求項１記載の薄膜トランジスタを有することを特徴とする液晶表示装置。