TW418539B - A method for forming TFT in liquid crystal display - Google Patents

A method for forming TFT in liquid crystal display Download PDF

Info

Publication number
TW418539B
TW418539B TW088108139A TW88108139A TW418539B TW 418539 B TW418539 B TW 418539B TW 088108139 A TW088108139 A TW 088108139A TW 88108139 A TW88108139 A TW 88108139A TW 418539 B TW418539 B TW 418539B
Authority
TW
Taiwan
Prior art keywords
forming
gate
thin film
pattern
film transistor
Prior art date
Application number
TW088108139A
Other languages
English (en)
Inventor
Joo-Hyung Lee
Mun-Pyo Hong
Chang-Won Hwang
Byung-Hoo Jung
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1019980019760A external-priority patent/KR100543436B1/ko
Priority claimed from KR1019980048365A external-priority patent/KR100330165B1/ko
Priority claimed from KR1019980053796A external-priority patent/KR100645035B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Application granted granted Critical
Publication of TW418539B publication Critical patent/TW418539B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Recrystallisation Techniques (AREA)

Description

4 185 39 A7 B7 五、發明說明（ 發明背景 • — —-II— — — — — — — — — J I (請先閱讀免面之注意事項气/寫本頁) 本發明大體上有關一種製造於LCD (液晶顯示器）中製造 TFT (薄膜電晶體）之方法，其係爲包括偏移區或ldd (輕 度摻雜之汲極）結構之多晶矽薄膜電晶體。由兩片基板所 黏合之液晶之分佈可藉著施加電壓於位在基板内表面之電 極上而控制。此外，光之透射及攔截可藉著分佈之液晶與 偏光板之間的關係而控制。液晶顯示器係爲採用液晶之此 等特性的顯示系統。新穎元件如延遲膜、反射板' 及遽色 器已應用於液晶顯示器，以改善作爲顯示裝置之功能性及 應用性，此外，現存元件如偏光板、校準層、摩擦技術、 電極组成、及玻璃基板之修飾亦可應用於液晶顯示器，以 達到相同之目的。 線 經濟部智慧財產局員工消費合作社印製 像元電路--液晶顯示器之顯示單元__係藉著由位於玻璃 基板上之半導體薄膜所製造之電晶體而控制。薄膜電晶體 液0EJ顯示器根據半導體薄膜之特性而分成兩類，即非晶秒 Si薄膜電晶體及多晶碎型薄膜電晶體。非晶砂型薄膜電晶 體具有低溫成形之優點，但具有載流子遷移率之缺點。非 晶矽型薄膜電晶體通常係使用於像元電路之切換電晶體。 此意指驅動器電路’需較高之載流子遷移率，應使用個別 多步報方法製造’故導致成本增高。多晶妙具有驅動器電 路所需之載流子遷移率’故若不存在高溫之問題，則可同 時使用於驅動器電路及像元電路，而降低能量消耗及成 衣多晶石夕可藉著多晶石夕之雷射退火而輕易形成，但具有 因高遷移率所致之斷開電流的缺點。 本紙張尺度適用中g國家標準（CNS)A4規格（210 X 297公釐）
418539 五、發明說明（2 ) 圖1係顯示先前技藝薄膜電晶體之垂直剖面。作爲緩衝 層之隔離層（100 )覆蓋於基板（10)上。形成有效區（) 之半導體膜狀矽覆蓋隔離層，而閘極隔離層（3〇〇)覆蓋有 效區域。位於有效區域中心之閘極（410)覆蓋閘極隔離 層。使用閘極作爲植入罩幕而於有效區域中形成源極及没 極（211及213)。當電晶體連通時’電流自汲極流至源 極，施加顯示信號於與源極連接之像元電路，但當電晶體 斷開時’因爲載流子高遷移率而產生斷開電流，導致無法 保持顯示信號。通常使用LDD (輕度摻雜之没極）或未經 摻雜之偏移區以作爲介於通道及源極（或汲極）之間的障壁 結構，以抑制斷開電流。 在考慮具有位於相同玻璃基板上之驅動器電路及像元電 路之多晶矽型薄膜電晶體之形成之下，應明白地界定以下 技術問題： 1. 於負型通道薄膜電晶體中形成障壁結構。 2· 正型，負型植入之罩蓋方法。 3 · 使方法步驟最少之方法》 就形成障壁結構而言，可使用以下方法：1 )使用光阻劑 圆型以作爲離子植入罩幕，2)使用環繞閘極之間隔物以 作爲離子植入罩幕，3 )於邊緣氧化閘極金屬，以形成偏 移區。使用光阻劑圖型作爲離子植入罩幕軍幕具有難以校 準、成本效率低、而於離子植入期間產生熱弱化之缺點。 問隔物形成需要CVD (化學蒸汽沉積）層之額外沉積及蝕 回’該笨置可於各向異性乾式蝕刻及額外氧化期間被部分 -5- ' 本饮成K < :¾ 4中國國家標準（CNS)A4規格（210 X 297公釐） I, !1裝 i_lrfrl_ 訂 il—J------線 (後先閱讀背，面之注意事項乓寫本頁) 經濟部智慧纣產局員工消費合作社印製 五、發明說明（3 ) 員壞.氧化方法需要罩幕，因爲應防止位於障壁結構上層 之區域以外的部分氧化。 發明總結 本發月之g}的係提供一種於多晶梦型薄膜電晶體中形成 LDD或偏移區之改良方法。 本發明另一目的係提供一種於多晶矽型薄膜電晶體中形 成LDD或偏移區而具有最少程序步驟之改良方法。 本發明前述及其他目的及優點於第一態樣中係藉著LDD 或偏移區結構防止斷開電流並減少光罩幕步驟之數目而達 成。根據该態樣，提供一種上層具有矽層之玻璃基板。有 政區域係藉著於矽層上製作圖型而形成，之後於有效區域 j形成閘極絕緣層β形成上層及下層閘極層，以覆蓋閘極 絕緣層，之後使用上層閘極圖型作爲蝕刻罩幕以形成向下 側蝕之閘極圖型。使用上層閘極圖型作爲植入罩幕以植入 源極及汲極區，之後去除上層閘極圖型。 經濟部智慧財產局員工消f合作社印製 偏移區係於有效區中藉著介於上層閘極及下層閘極圖型 間之歪斜的尺寸而於植入期間形成，偏移尺寸通常因電阻 係數增高而受限。LDD係於取除上層閘極層之後，藉著低 刎f植入而形成。此LDD可作爲對抗斷開電流之障壁結 構，亦具有防止偏移區之高電阻係數問題之優點。下層閘 極之側蝕可藉著使用溼式蝕刻劑而形成，該蝕刻劑對於下 層閘極材料具有高度選擇性，而蝕刻步驟可被分成兩個步 骒，以針對各閘極材料提供較精確之歪斜控制。蝕刻劑速 度應輕易地控制以於下層閘極層中形成適當之歪斜側蝕。 -6-
本㈣叼Ψ關家標準（CNS)A4規格（210 X A7 4 185 39 五、發明說明（ 本發明前述及其他目的及優點係於第二態樣中藉著Ldd 結構達成’該結構防止斷開電流，而係充分活化之經摻雜 區域。根據該態樣，係於玻璃基板上形成已製作圖型之多 得矽有效區域。以下步驟…於該有效區域上形成絕緣層、 於該絕緣層上形成下層及上層閘極層 '於有效區域之中心 形成該上層及經侧姓之下層閘極圖型__皆與本發明第一態 樣相同。但於離子植入步驟中’進行使用該上層閘極圖型 作爲植入罩幕之低密度離子植入。之後形成較該上層閘極 圖型寬之光阻劑圖型，使用位於源極及汲極上之該光阻劑 圖型作爲植入罩幕而植入咼密度離子。取除該光阻劑圖型 及該上層閘極圖型之後，經離子植入之區域藉雷射退火而 活化。 本發明前述及其他目的及優點係於第三態樣中藉著於相 同玻璃基板上形成多晶5夕型負型通道及正型通道薄膜電晶 趙而達成。根據邊態樣’提供於上層具有碎層之玻璃基 板。有效區域係藉著於矽層上製作圖型而形成，閘極絕緣 層復蓋有效區域，形成下層閘極層以覆蓋閘極絕緣層，間 層製作圖型，留下負型通道薄膜電晶體區域及正型通道 問疮區域，之後使用下層閘極圖型作爲植入罩幕而植入正 型雜質。沉積上層閘極層’使用光罩幕蝕刻，留下正型通 道薄膜電晶體及負型通道閘極區域，之後於負型通道^膜 電晶體區域中使用上層閘極層作爲蝕刻罩幕而蚀刻下層間 砬場，之後植入負型雜質。於離子化植入之後去除上層& 極闽型。 I I-I- — —-—I — I I I I I ----' I I I I ^----* I I I r {請先助讀背*面之注意事項""寫本頁) 短濟部智慧財產局員工消費合作社印製 A7 418539 ______________B7 — 五、發明說明（5 ) 若加入低能量負型植入步骤，則於具體實例中形成 LDD，供閘極層使用之蝕刻劑應對下層閘極材料具有高度 選擇性。根據第二具體實例，負型通道電晶體之偏移結構 係藉自動校準法而形成，故具有感光步驟減少而易使圖型 校準之優點’此外不需額外之植入罩幕。在植入期間不添 加步驟而不損壞光阻劑之情況下所得之正型通道及負型通 道保護係爲一重點’第二具體實例提供一種在不添加步驟 及不損壞光阻劑之情況下對抗離子植入之保護。 圖式簡單説明 圖1係表示先前技藝薄膜電晶體之垂直剖面。 圖2 a至圖2 h係説明本發明第一態樣之第一具體實例的 方法程序。 圖3 a至圖3 j係説明本發明第一態樣之第二具體實例方 法程序。 圖4係説明閘極圖型周圍因雷射散射所致之非活化。 圖5 a至5 b係説明其他解決散射問題之方法。 围6 a至6 e係説明本發明第二態樣具體實例之方法程 序， 圖7 a至7 e係說明本發明第三態樣之具體實例的方法程 序」 詳述（具體實例） 詳細説明數個本發明具體實例，先形成多晶矽型薄膜電 品體，其具有如本發明第一態樣之第一具體實例所説明之 倘移區域。圖2剖面圖所示，於透明玻璃基板（1 〇 )上形成 -8 - 本纸狀t利中關家χ 297公餐） ' — IJIIillllllt ----- - -- « — — ΙΓΙ1Ι — rlf-先閱讀"·面之注意事項' ϊ寫本頁} 經濟即智慧时產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 ' 418 5 3 9 A7 _____ B7 五、發明說明（6〉 (圖2a) Si〇2之隔離緩衝層（100)，之後非晶矽5〇〇·8〇〇埃 (200 )覆於隔離緩衝層上（圖2 b )。非晶秒係爲多結晶，製 作圖型以形成有效區域（210)(圖2c)。沉積1 〇〇〇埃之si〇2 薄膜以形成閘極絕緣層（300)(圖2d)，之後個別沉積2000_ 3000埃之上層及下層閘極層（4〇〇，40)。 閘極層可藉著高選擇性材料如Al/Cr，Cr/Al及Cr/ITO或 對於A1蝕刻劑及氧化銦錫蝕刻劑具有低選擇性之低選擇 性材料形成（圖2 e)。 供滢式蚀刻上層及下層閘極層（40〇，4 0 )使用之光阻劑 圖型（520 )係於閘極層上形成，形成具有上層閘極及經側 轴之下層閘極圖型之閘極（41〇，41)。上層閘極圖型 係藉著先使用光阻劑作爲蝕刻罩幕而以對於上層閘極層具 有高蝕刻比之蝕刻劑蝕刻，之後藉另一種對於下層間極層 具有高蝕刻比而對於上層閘極層具有低蝕刻比之蝕刻劑， I赴用上層開極圖型作爲蚀刻罩幕（若兩閘極層皆具有高選 擇性比例）而形成。若使用對於供兩閘極層使用之A丨触刻 劑嶙酸、硝酸及乙酸溶液具有極低之選擇性之材料，則兩 問fe層之蝕刻可藉著於喷灑及浸潰方法中使用對兩閘極材 料皆具有蝕刻特性之蝕刻劑進行兩閘極層之蝕刻。下層間 应層係於上層閘極蝕刻幾乎抛光後開始蝕刻，之後主要蚀 刻下層閘極層’藉各向同性蝕刻形成侧蝕。侧蝕尺寸可藉 著超触刻時間、蝕刻劑組成及蝕刻類型（圖2 f)而控制。 該本發明於取除光阻劑圖型（52〇 )之後以離子植入持 續，植入位於上層閘極圖型（4 1 )外側之有效區域，因爲 -9- 本纸張K t阀國家標準（CNS)A4規格（21〇 χ 297公发） ： -I. ----裝·-------訂----------線 ί^-先閱讀览面之注4^項/--^寫本頁)
A18539 五、發明說明（ 使用上層閘極圖型作爲植入罩幕。偏移區域（214)係爲未 經植入之有效區域，未覆以下層閘極圖型（41〇 )(圖2 g)。 若需要’則可於偏移區中藉著低能量植入使用下層閘極圖 型（410)作爲植入罩幕（圖2h)而形成ldd (215) » 下文係描述於像元電路中形成負型通道電晶體及於驅動 器電路中形成正型通道電晶體之第一態樣的詳細第二具體 實例。 圖3 a至3 j剖面圖係例示薄膜電晶體形成方法之程序β 藉著於玻璃基板（10)上沉積Si〇2而形成第一緩衝層，之 備形成多晶矽有效區域（2丨〇，22〇，230 )，其係爲像元電 路之負型通道薄膜電晶體、驅動器電路之負型通道薄膜電 晶體及正型通道薄膜電晶體。此有效區域（2〇〇 )係藉著沉 積低溫CVD非晶矽而於緩衝層（丨〇〇 )上形成，之後藉著雷 射退火多結晶化，並使用光罩幕步驟製作圖型。 該方法繼續形成由Si02所製造之閘極絕緣層（3〇〇)(圖 3 a ) ’之後沉積上層及下層閘極（4〇〇，4 〇 )(圖3 b )。應使 ⑴對於供上層閘極（4 0 )蝕刻使用之蝕刻劑具有高選擇比 之忖料以作爲下層閘極材料（4〇〇 )。使用位於負型通道薄 晚電晶體之正型通道薄膜電晶體區（5〗〇 )及閘極區（52〇， 53〇 )上之光阻劑罩幕作爲蝕刻罩幕，以藉蝕刻形成負型通 道上層閘極圖型（41，42)。 因爲下層閘極材料對於蝕刻劑具有高選擇性，故於上層 閘極圖型之下形成下層閘極圖型（41 〇，4 2 0 )，具有側 独，較上層閘極（4 1，4 2 )狹窄。實際上，閘極材料係作 -10- 本紙佐汶令國國家標準（CNS)A4規格（210 X 297公釐） ------------裝--- (請先閱讀背面之注意事項「 Y寫本頁) . -線. 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印w衣 a7 B7 五、發明說明（8 ) 爲電晶體閘極，而上層閘極材料係於源極-汲極植入步骤 中作爲植入罩幕。LDD或偏移區之尺寸係與介於上層閘極 及下層閘極圖型之間的歪斜相符。偏移區中之該歪斜係介 於0.2-0.8微米範圍内，於LDD情況下係0.5-1.5微米範圍。 實際尺寸係視施加電壓、其他元件之尺寸及電晶體特性而 決定。 位於上層閘極層上之光阻劑（500 )及光阻劑圖型（520， 530)係於負型通道薄膜電晶體閘極蝕刻步驟之〇去除，之 後於玻璃基板之整體表面上植入負型雜質離子，上層閘極 圖型（41，42)及正型通道上層閘極層作爲罩幕層，而不 需額外供正型通道薄膜電晶體使用之罩幕。於離子植入之 後於負型通道薄膜電晶體有效區域中形成源極及汲極 (211 ; 221 ; 213 ; 223 )及通道（212，222 )(圖 3d)。 該方法持續移除上層閘極層（4 0 )及上層閘極圖型（4 1 , 4 2 )’之後植入低能量N ·型雜質。於介於上層閘極圖型及 下層閘極圖型間之歪斜區中形成LDD (215，225 )，因爲 下層閘極圖型（410，420)作爲供LDD植入使用之罩層α LDD可改善斷開電流問題及偏移區之高電阻係數問題β若 杏略LDD離子植入步驟，則代之形成偏移區。正型薄膜電 品體區域於LDD離子植入期間係由下層閘極層（4〇〇 )保 護。光阻劑係位於負型通道電晶體（600 )上，及供以形成 正型通道薄膜電晶體之正型通道電晶體（6〗〇)之閘極區上 (圖3 f)。正型通道閘極圖型（430)係使用光阻劑（6〇〇， 6 1 〇 )作4蝕刻罩幕而進行蝕刻，於光阻劑圖型（6丨〇 )下形 -11 - 本紙張尺度適Ώ中因國家標準（CNS)A4規格（21〇 χ 297公釐） ---!Ί!— — !_ 裝------訂 i!·! l·--線 ^請先閱讀^面之注意事項' ‘Ϊ寫本頁) A7 五 418539 、發明說明（9 成側蝕。使用下層閘極圖型作爲罩幕藉正型離子植入形成 正型通道電晶體之源極、汲極（231，233 )及通道（232 )， 負型通道電晶體區於此植入步骤期間係覆以光阻劑。去除 位於負型通道電晶體及正型通道電晶體之閘極區之光阻劑 之後，進行隔離層之沉積 '源極及汲極之形成、鈍化層及 像元電極形成。 若不需要障壁結構如LDD及偏移區，則簡單源極、閘極 及没極（212 ’ 222，232)可藉著於負型通道電晶體上植入 高能量植入物而形成β於此負型高能量植入期間，正型通 道應覆以金屬層（700 )或光阻劑。 植入離子之擴散及受損有效區之退火可於沉積隔離層之 前先藉著雷射退火而得到。多晶矽電阻係數可藉著此種雷 射退火活化步驟降低，但接近閘極圖型之有效區域不因散 射而活化，故產生高電阻係數，而LDD中之高電阻係數可 噑致電晶體故障。圖4顯示此種因LDD區域中之閘極圖型 所致之散射影響。於源極、汲極（211，213 )及LDD ( 21 5 ) 退欠期間’雷射於圖型邊緣（41 〇 )散射，故接近閘極圖型 之有效區域（接近通道之LDD區域）未由L尺寸活化，而此 可能導致電晶體故障。此問題可藉著其他程序步驟而解 決，包括較閘極圖型（410，420，430 )小之罩幕圖型 (710，720，730)，蝕刻閘極圖型，雷射退火LDD區域 (圖5 b )，之後該LDD區域可藉著雷射退火而活化，因爲 LDD區域不接近散射區域。 闯6 a -圖6 e係爲本發明第二態樣之具體實例的垂直剖面 -12- 卜紙依之度過明中國國豕標準（CNS)A4規格（21〇 X 297公爱 IJ.1IJ — — — — — · · I — (請先閲讀诔面之注意事項一f 寫本頁) 一5J· 線- 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印5衣 4185 39 a? B7 五、發明說明（1〇 ) 圖序列。於薄膜電晶體有效區域（圖6a)中形成光阻劑圖 型（520，530，540 )以形成閘極圖型（圖2 a，b)，之後使 用光阻劑圖型作爲蝕刻罩幕而形成閘極圏型（41 ; 42 ; 4 3 ; 410 ; 420 ; 430)。下層閘極圖型較上層閘極圖型狹 窄，具有側蝕》 該方法持續進行負型雜質之低能量植入（圖6b)。未被上 層閘極圖型罩蓋之有效區域（211，213，221，223， 231，233)被植入，而位於上層閘極圖型下方之有效區域 (212，222，232 )則未被植入。移除光阻劑之後，於驅動 器電路之正型薄膜電晶體上及負型薄膜電晶體之閘極 (4 1，410 )上噴灑及展佈光阻劑而形成新的光阻劑圖型 (600 )。於像元電路中位於閘極（4 1，410 )上之閘極光阻 劑圖型應較有效區域（200)中之通道區域（212)寬幅，以形 成1^0(215)區域a源極及没極（211 ; 221 ; 213 ; 223 )係 使用p r圖型（600 )作爲植入罩幕而藉負型雜質之高能量植 八形成。於像元電路之負型薄膜電晶體中位於通道（212 ) 及源極（或汲極）（211，213)之間形成LDD區域，因爲較寬 之光阻劑圖型保護位於LDD區域（215)上之離子植入物β 去除光阻劑圖型（600 )之後形成新的光阻劑圖型（7〇〇 )(圖 6d)。形成pr圖型以曝露驅動器電路中之正型薄膜電晶 體=藉著植入正型雜質而於有效區域（ 23 0 )中形成源極及 汲極（231，233 )’於去除光阻劑之後，蝕刻上層閘極圖 型（J1，42，43)。有效區中植入離子係藉後續之雷射退 火法化 '一般方法如沉積絕緣層、形成源極及汲極、鈍化 -13- 本紙ί:' 乂度:¾呷中a园家標準（CNS)A4規格（210 X 297公爱） --------------- -裝-------一訂·------.1·線 (請先間讀東面之注意事項\ +,;寫本頁) 經濟部智慧射產局員工消費合作社印製 ^18 5 3 9 A7 ___B7___ 五、發明說明（11 ) 及像元電極而完成該方法。 圖7 a -圖7 e係顯示示垂直剖面圖序列，其係爲第三態樣 之實例。首先於玻璃基板（10)上形成有效區域（210，230) 及閘極絕緣層。有效區域係藉著使以CVD方法沉積於玻璃 基板上之非晶進行雷射退火結晶，之後使有效圖型進行感 光及蝕刻方法而形成。亦可於玻璃基板上形成緩衝層，以 作爲絕緣層’於負型通道薄膜電晶體區域上及位於正型通 道薄膜電晶體中之閘極區域上形成下層閘極圖型（4〇〇， 430)，使用下層閘極圖型（400，430)作爲植入罩幕而植 入正型雜質。於正型通道薄膜電晶體上及位於負型通道薄 膜電晶體中之閘極區域上藉著蚀刻上層閘極層（圖7 c)而 形成上層閘極圖型（4 0，41)。結果，下層閘極圖型（43〇) 被位於正型通道薄膜電晶體區域中之上層閘極層（4 〇)所 重疊，於下層閘極圖型（400 )上形成上層閘極圖型（41)， 泣蓋整體負型通道薄膜電晶體區域。 該方法持續使用上層閘極作爲蝕刻罩幕而蝕刻下層閘極 剖型以形成閘極。負型植入之結果，形成源極（2丨3 )、汲 佐（211)通道（212)及閘極（410)。位於通道及源極、没極 义間的偏移區域（214 )未被植入。正型通道薄膜電晶體中 復有上層閘極圖型之下層閘極圖型係經保護而防止蝕刻， 而未植入負型雜質。 惻蝕下層閘極圖型係使用上層閘極圖型作爲蝕刻罩幕而 措各向同性蝕刻形成。此步驟係爲自動校準步驟，不會有 供捽移區使用之額外感光步驟及未校準之問題。可於去除 I----裝--------訂··--------線 (請先閱讀笫面之注意事項* ;寫本頁) -14 -
'4^85 39 A7 ___B7 五、發明說明（12) 上層閘極圖型之後進行低能量負型植入，之後圖7d)中之
偏移區（214)變成LDD區域（215)(圖7d) D 根據本發明，可使用雙閘極層方法及各向同性側蝕特性 而輕易地於多晶矽型薄膜電晶體中形成障壁結構如偏移區 及LDD區域，而可於將程序步驟減至最少之情況下在相同 基板上形成像元電路及驅動器電路。尤其是第二具體實例 中’不需額外之植入罩幕’故可減少程序步驟，並避免可 能於其他植入步驟中所出現之問題。 !_丨丨丨_!丨丨--- f請先閱讀背·面之注意事項*.ί寫本頁) ------- 訂----.---——線 經濟部智慧財產局員工消費合作社印製 S囤家標準（CNS)A4規格（210 X 297公釐）

Claims (1)

  1. 川539 六、申請專利範圍 1. 一種於液晶顯示器中形成薄膜電晶體之方法，其包括以 下步驟： 於玻璃基板上形成矽層； 藉著圖型化該矽層而形成一有效區域； 形成一閘極絕緣層於該有效區域上； 形成覆蓋該閘極絕緣層之上層及下層； 使用上層閘極圖型作爲蝕刻罩幕，而於該上層及下層 閘極層中形成之具有下部切口之上層及下層閘極圖型； 使用上層閘極囷型作爲植入罩幕而進行植入；及 去除上層閘極圖型。 2. 如申請專利範圍第1項之於液晶顯示器中形成薄膜電晶 體之方法，其另外包括： 於去除該上層閘極圖型之後，藉負型雜質之低能量植 入而形成LDD區域。 1如申請專利範圍第2項之於液晶顯示器中形成薄膜電晶 體之方法，其中形成上層及下層閘極圖型係包括使用對 於該下層閘極材料具有高度選擇性之蚀刻劑以連續性地 蝕刻該上層及下層閘極層。 I如申請專利範固第2項之於液晶顯示器中形成薄膜電晶 體之方法，其另外包括： 於負型通道薄膜電晶體及正型通道薄膜電晶體中之閘 極區上形成光阻劑圖型，以作爲蝕刻罩幕： 於该負型通道薄膜電晶體區域及正型通道薄膜電晶_ 屮（該閘極區域上形成光阻劑圖型，以於去除該上層閘 -16- <噇丨5丐山0 0家標準（C\:S)A4規格（；?]0 X 297公釐） lfl,f! — ！lll·裝 - ------訂---------線 <請先閱讀背面之注咅？事項再c本頁) . _________.〆 A8 B8 C8 D8 4 185 39 六、申請專利範圍 極圖型之後，作爲供該下層閘極圖型蚀刻及正型離子植 入使用之罩幕。 5. 如申請專利範圍第4項之於液晶顯示器中形成薄膜電晶 體之方法，其另外包括： 於孩正型離子植入之後，部分去除光阻劑圖型，使之 較該下層閘極圖型狹窄。 6. 如申請專利範圍第4項之於液晶顯示器中形成薄膜電晶 體之方法，其另外包括： 形成光阻劑圖型’較該下層閘極圖型狹窄而覆蓋該下 層閘極圖型； 使用該光阻劑圖型而蝕刻該下層閘極圖型；以及 藉雷射退火活化經離子植入之該有效區域。 7. —種於液晶顯示器中形成薄膜電晶體之方法，其包括以 下步驟： 於玻璃基板上圖型化多晶矽有效區域產生圖型； 於該有效區域形成絕緣層； 於該絕緣層上形成下層及上層閘極層； 於有效區域中心形成該上層及下部切口過之下層閘極 圖型： 使用該上層閘極圖型作爲植入罩幕而進行離子植入； 形成光阻劑圖型，較該上層閘極圖型寬； 使用位於源極及汲極上之該光阻劑圖型作爲植入罩幕 而進行離子植入； 去除該光阻劑圖型及該上層閘極圖型；及 -17- 冬以張义ΐ 呵*闯國家標準（CNS)A4規格（210 χ 297公爱） ---Μ ^--^------ I -裝--------訂-----^---1_線 (請先閱讀背面之注意事項再、：'4本頁) A8 B8 C8 D8 8. 185 39 申請專利範圍 藉雷射退火而活化經離子植入之區域。 一種於液晶顯示器中之一玻璃基板上形成多晶矽正刑通 道及通道薄膜電晶體之方法，其包括步驟： 土、 形成矽層； 藉著圖型化該矽層而形成有效區域； 於該有效層上形成閘極絕緣| ; 於該閘極絕緣層上形成下層閘極層； 藉光罩幕及蝕刻方法而於負型通道薄膜電晶體區域及 正型通道薄膜電晶體之閘極區域上形成下層閘極圖型； 使用該下層閘極圖型作爲植入罩幕而植入正型離子； 藉光罩幕及蝕刻方法而於正型通道薄膜電晶體區域及 負型通道薄膜電晶體之閘極區域上形成上層閘極圖型； 使用該上層閘極圖型作爲蝕刻罩幕而蝕刻該下層閘極 圖型； 植入負型雜質；及 去除上層閘極圖型a 9.如申請專利範圍第8項之於液晶顯示器中之一玻璃基板 上形成多晶矽正型通道及通道薄膜電晶體之方法，其另 外包括： 於去除該上層閘極圖型之後進行低能量植入負型雜質。 ία如申請專利範圍第8項之於液晶顯示器中之一玻璃基板 上形成多晶矽正型通道及通道薄膜電晶體之方法，其 中閘極層之蝕刻劑係對於該下層閘極材料具有高度選擇 :生= -18- 關家辟(CNS)A4^7^x297 公坌.)- 裝！ —11 訂-------— * 線 (請先閱讀背面之注意事項再本頁) 〆_____ 經-部^慧財產局貿工消泞合作社印製 /Π85 39 § 六、申請專利範圍 11.如申請專利範圍第8或9項之於液晶顯示器中之一玻璃 基板上形成多晶矽正型通道及通道薄膜電晶體之方法， 其另外包括： 活化該有效區域中之離子植入區域。 I n I n n n n 一-^· ί It 1 B1 tt ^ t (請先閱讀背面之注意事項再 'C本頁) 經濟部智姓时產局8工消赀合作社印製 9
TW088108139A 1998-05-29 1999-05-17 A method for forming TFT in liquid crystal display TW418539B (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1019980019760A KR100543436B1 (ko) 1998-05-29 1998-05-29 액정 표시 장치의 제조 방법
KR1019980048365A KR100330165B1 (ko) 1998-11-12 1998-11-12 박막 트랜지스터 액정 표시 장치의 제조 방법
KR1019980053796A KR100645035B1 (ko) 1998-12-08 1998-12-08 액정표시장치용 박막트랜지스터의 제조방법

Publications (1)

Publication Number Publication Date
TW418539B true TW418539B (en) 2001-01-11

Family

ID=27349745

Family Applications (1)

Application Number Title Priority Date Filing Date
TW088108139A TW418539B (en) 1998-05-29 1999-05-17 A method for forming TFT in liquid crystal display

Country Status (4)

Country Link
US (2) US6225150B1 (zh)
JP (2) JP3377184B2 (zh)
CN (1) CN1157772C (zh)
TW (1) TW418539B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI607428B (zh) * 2012-11-19 2017-12-01 新力股份有限公司 顯示單元及其製造方法及電子裝置

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4076648B2 (ja) * 1998-12-18 2008-04-16 株式会社半導体エネルギー研究所 半導体装置
JP4074018B2 (ja) * 1998-12-22 2008-04-09 東芝松下ディスプレイテクノロジー株式会社 薄膜のパターニング方法
JP4008133B2 (ja) * 1998-12-25 2007-11-14 株式会社半導体エネルギー研究所 半導体装置
US8158980B2 (en) 2001-04-19 2012-04-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a pixel matrix circuit that includes a pixel TFT and a storage capacitor
JP4202502B2 (ja) 1998-12-28 2008-12-24 株式会社半導体エネルギー研究所 半導体装置
US6506635B1 (en) 1999-02-12 2003-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and method of forming the same
TW480554B (en) * 1999-07-22 2002-03-21 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP5020428B2 (ja) * 1999-08-30 2012-09-05 三星電子株式会社 トップゲート形ポリシリコン薄膜トランジスター製造方法
JP2001168343A (ja) * 1999-12-13 2001-06-22 Mitsubishi Electric Corp 半導体装置、液晶表示装置、半導体装置の製造方法、液晶表示装置の製造方法
TW495854B (en) 2000-03-06 2002-07-21 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
TW513753B (en) 2000-03-27 2002-12-11 Semiconductor Energy Lab Semiconductor display device and manufacturing method thereof
TW565939B (en) * 2000-04-07 2003-12-11 Koninkl Philips Electronics Nv Electronic device manufacture
US7525165B2 (en) * 2000-04-17 2009-04-28 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and manufacturing method thereof
KR100778835B1 (ko) * 2000-12-28 2007-11-22 엘지.필립스 엘시디 주식회사 액정표시장치의 제조방법
KR100776505B1 (ko) * 2000-12-30 2007-11-16 엘지.필립스 엘시디 주식회사 액정표시장치의 화소전극 제조 방법
KR100543061B1 (ko) * 2001-06-01 2006-01-20 엘지.필립스 엘시디 주식회사 구동회로부 일체형 액정표시장치용 어레이 기판의 제조방법
KR100438523B1 (ko) * 2001-10-08 2004-07-03 엘지.필립스 엘시디 주식회사 박막트랜지스터 및 그 제조방법
JP4021194B2 (ja) * 2001-12-28 2007-12-12 シャープ株式会社 薄膜トランジスタ装置の製造方法
TWI273637B (en) 2002-05-17 2007-02-11 Semiconductor Energy Lab Manufacturing method of semiconductor device
JP4638115B2 (ja) * 2002-07-05 2011-02-23 シャープ株式会社 薄膜トランジスタ装置の製造方法
KR100685953B1 (ko) * 2002-08-20 2007-02-23 엘지.필립스 엘시디 주식회사 액정표시장치용 배선의 형성방법
TWI301669B (en) * 2002-09-12 2008-10-01 Au Optronics Corp Method of forming lightly doped drains
TWI222227B (en) * 2003-05-15 2004-10-11 Au Optronics Corp Method for forming LDD of semiconductor devices
US7064021B2 (en) * 2003-07-02 2006-06-20 Au Optronics Corp. Method for fomring a self-aligned LTPS TFT
US20060207967A1 (en) * 2003-07-03 2006-09-21 Bocko Peter L Porous processing carrier for flexible substrates
US20050001201A1 (en) * 2003-07-03 2005-01-06 Bocko Peter L. Glass product for use in ultra-thin glass display applications
JP4537029B2 (ja) * 2003-09-30 2010-09-01 シャープ株式会社 薄膜トランジスタ装置及びその製造方法、並びにそれを備えた薄膜トランジスタ基板及び表示装置
JP4683833B2 (ja) * 2003-10-31 2011-05-18 株式会社半導体エネルギー研究所 機能回路及びその設計方法
KR101026808B1 (ko) 2004-04-30 2011-04-04 삼성전자주식회사 박막 트랜지스터 표시판의 제조 방법
US20060024870A1 (en) * 2004-07-27 2006-02-02 Wen-Chun Wang Manufacturing method for low temperature polycrystalline silicon cell
KR101086487B1 (ko) * 2004-12-24 2011-11-25 엘지디스플레이 주식회사 폴리 박막 트랜지스터 기판 및 그 제조 방법
JP4876548B2 (ja) 2005-11-22 2012-02-15 セイコーエプソン株式会社 電気光学装置の製造方法
DE102006060734B4 (de) * 2006-06-30 2014-03-06 Lg Display Co., Ltd. Flüssigkristalldisplay und Verfahren zu dessen Herstellung
US7888742B2 (en) * 2007-01-10 2011-02-15 International Business Machines Corporation Self-aligned metal-semiconductor alloy and metallization for sub-lithographic source and drain contacts
KR20080078164A (ko) * 2007-02-22 2008-08-27 삼성전자주식회사 액정 표시 장치의 제조 방법
JP5168959B2 (ja) * 2007-03-14 2013-03-27 住友電気工業株式会社 イオン注入マスク、イオン注入方法および半導体装置の製造方法
TW200913269A (en) * 2007-09-03 2009-03-16 Chunghwa Picture Tubes Ltd Thin film transistor and manufacturing method thereof
KR101338994B1 (ko) 2007-12-31 2013-12-09 엘지디스플레이 주식회사 박막트랜지스터 및 그 제조방법
US8541296B2 (en) * 2011-09-01 2013-09-24 The Institute of Microelectronics Chinese Academy of Science Method of manufacturing dummy gates in gate last process
KR101856221B1 (ko) * 2011-09-20 2018-05-09 엘지디스플레이 주식회사 박막 트랜지스터의 제조 방법 및 유기발광 표시장치의 제조 방법
CN103681776B (zh) * 2013-12-24 2017-11-07 京东方科技集团股份有限公司 低温多晶硅薄膜及其制备方法、薄膜晶体管和显示装置
JP2016171104A (ja) * 2015-03-11 2016-09-23 株式会社ジャパンディスプレイ 半導体装置の製造方法
KR102442615B1 (ko) 2015-07-09 2022-09-14 삼성디스플레이 주식회사 박막트랜지스터 기판의 제조방법
JP6851166B2 (ja) * 2015-10-12 2021-03-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN108807422B (zh) * 2018-06-12 2020-08-04 武汉华星光电技术有限公司 阵列基板制作方法及阵列基板、显示面板
CN109920856B (zh) * 2019-02-27 2021-03-19 合肥鑫晟光电科技有限公司 薄膜晶体管及其制造方法、阵列基板和显示装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5197369A (en) * 1975-02-21 1976-08-26 Handotaisoshino denkyokuno seizohoho
JPH0293081A (ja) * 1988-09-28 1990-04-03 Hitachi Ltd 多層膜のエッチング法
JPH02226727A (ja) * 1989-02-28 1990-09-10 Oki Electric Ind Co Ltd Ｌｄｄ型ｍｏｓ半導体装置の製造方法
JPH06104241A (ja) * 1992-09-18 1994-04-15 Fujitsu Ltd アルミニウム電極のパターニング方法
JP3163822B2 (ja) * 1993-02-23 2001-05-08 セイコーエプソン株式会社 トランジスタ及びその製造方法
JP3474604B2 (ja) * 1993-05-25 2003-12-08 三菱電機株式会社 薄膜トランジスタおよびその製法
JPH07176745A (ja) * 1993-12-17 1995-07-14 Semiconductor Energy Lab Co Ltd 半導体素子
JP3377853B2 (ja) * 1994-03-23 2003-02-17 ティーディーケイ株式会社 薄膜トランジスタの作製方法
JPH07307549A (ja) * 1994-05-11 1995-11-21 Toshiba Corp 薄膜配線パターンの形成方法および薄膜配線基板の製造方法
JPH07321329A (ja) * 1994-05-27 1995-12-08 Matsushita Electric Ind Co Ltd 薄膜トランジスタの製造方法および液晶表示装置
JP3253808B2 (ja) * 1994-07-07 2002-02-04 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JPH08116065A (ja) * 1994-10-12 1996-05-07 Sony Corp 薄膜半導体装置
JPH08254680A (ja) * 1995-03-17 1996-10-01 Toshiba Corp 半導体装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI607428B (zh) * 2012-11-19 2017-12-01 新力股份有限公司 顯示單元及其製造方法及電子裝置

Also Published As

Publication number Publication date
CN1157772C (zh) 2004-07-14
JP3377184B2 (ja) 2003-02-17
JP3564455B2 (ja) 2004-09-08
JP2002252231A (ja) 2002-09-06
US6225150B1 (en) 2001-05-01
US6403406B2 (en) 2002-06-11
CN1241025A (zh) 2000-01-12
US20010008781A1 (en) 2001-07-19
JP2000031496A (ja) 2000-01-28

Similar Documents

Publication Publication Date Title
TW418539B (en) A method for forming TFT in liquid crystal display
KR940007451B1 (ko) 박막트랜지스터 제조방법
US7507612B2 (en) Flat panel display and fabrication method thereof
US5913113A (en) Method for fabricating a thin film transistor of a liquid crystal display device
US8158982B2 (en) Polysilicon thin film transistor device with gate electrode thinner than gate line
TW473633B (en) Process of producing thin film transistor
WO2018214732A1 (zh) 阵列基板及其制备方法、显示装置
JPH0766427A (ja) 薄膜トランジスタの製造方法
JP2949404B2 (ja) 薄膜トランジスタ及びその製造方法
US6562667B1 (en) TFT for LCD device and fabrication method thereof
JP3122177B2 (ja) 薄膜トランジスタとその製造方法
TW480733B (en) Self-aligned lightly doped drain polysilicon thin film transistor
TW594103B (en) Bottom gate type thin film transistor (TFT) and the preparing method therefor
US20060246637A1 (en) Sidewall gate thin-film transistor
KR100552296B1 (ko) 다결정규소박막트랜지스터기판의제조방법
JPH08125190A (ja) 薄膜トランジスタおよびその製造方法
JP2010182716A (ja) 薄膜トランジスタ、その製造方法および表示装置
TW400653B (en) Thin film transistor, LCD having thin film transistors, and method for making TFT array board
JP3210196B2 (ja) 薄膜トランジスタとその製造方法
TW475266B (en) Semiconductor device and method of manufacturing the same
JP3398665B2 (ja) 薄膜トランジスタの製造方法
JP3312490B2 (ja) 薄膜トランジスタの製造方法
JPH06244199A (ja) 薄膜トランジスタ及びその製造方法
JP2694912B2 (ja) アクティブマトリクス基板の製造方法
JPH09139508A (ja) 薄膜トランジスタの製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees