KR100838551B1 - 전기광학장치, 그 제조방법, 및 전자기기 - Google Patents

전기광학장치, 그 제조방법, 및 전자기기 Download PDF

Info

Publication number
KR100838551B1
KR100838551B1 KR1020060110355A KR20060110355A KR100838551B1 KR 100838551 B1 KR100838551 B1 KR 100838551B1 KR 1020060110355 A KR1020060110355 A KR 1020060110355A KR 20060110355 A KR20060110355 A KR 20060110355A KR 100838551 B1 KR100838551 B1 KR 100838551B1
Authority
KR
South Korea
Prior art keywords
gate electrode
region
forming
low concentration
film
Prior art date
Application number
KR1020060110355A
Other languages
English (en)
Other versions
KR20070054099A (ko
Inventor
다츠야 이시이
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20070054099A publication Critical patent/KR20070054099A/ko
Application granted granted Critical
Publication of KR100838551B1 publication Critical patent/KR100838551B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L29/78627—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile with a significant overlap between the lightly doped drain and the gate electrode, e.g. GOLDD

Abstract

(과제) LDD 구조를 갖는 트랜지스터의 광리크 전류를 저감한다.
(해결수단) 제 2 게이트 전극 (3a2) 은, 금속 실리사이드 등의 도전 재료를 사용하여 평면적으로 보아 저농도 소스영역 (1b) 및 저농도 드레인영역 (1c) 을 덮도록 제 1 게이트 전극 (3a1) 상에 형성되어 있다. 따라서, TFT (30) 의 게이트 전극은, 제 1 게이트 전극 (3a1) 및 제 2 게이트 전극 (3a2) 을 포함하는 다층 구조를 갖고 있다. 제 2 게이트 전극 (3a2) 은, 백라이트 등의 광원으로부터 조사된 입사광이 저농도 소스영역 (1b) 및 저농도 드레인영역 (1c) 에 조사되지 않도록 차광한다. 이것에 의해, 저농도 소스영역 (1b) 및 저농도 드레인영역 (1c) 에 흐르는 광리크 전류가 저감된다.
Figure R1020060110355
TFT 게이트 전극, 광 리크 전류

Description

전기광학장치, 그 제조방법, 및 전자기기{ELECTRO-OPTICAL DEVICE, METHOD OF MANUFACTURING ELECTRO-OPTICAL DEVICE, AND ELECTRONIC APPARATUS}
도 1 은 제 1 실시형태에 관련되는 전기광학장치의 평면도.
도 2 는 도 1 의 H-H' 단면도.
도 3 은 제 1 실시형태에 관련되는 전기광학장치의 화소에 있어서의 각종 소자, 배선 등의 등가회로도.
도 4 는 TFT 어레이기판이 서로 인접하는 복수의 화소군의 평면도.
도 5 는 도 4 의 A-A' 단면도.
도 6 은 제 1 실시형태에 관련되는 전기광학장치의 변형예가 구비하는 TFT 의 단면도.
도 7 은 변형예에 있어서의 도 4 에 대응하는 평면도.
도 8 은 제 1 실시형태에 관련되는 전기광학장치의 제조방법을 나타내는 공정 단면도 (그 첫번째).
도 9 는 제 1 실시형태에 관련되는 전기광학장치의 제조방법을 나타내는 공정 단면도 (그 두번째).
도 10 은 제 1 실시형태에 관련되는 전기광학장치의 제조방법을 나타내는 공정 단면도 (그 세번째).
도 11 은 제 1 실시형태에 관련되는 전기광학장치의 제조방법을 나타내는 공정 단면도 (그 네번째).
도 12 는 제 1 실시형태에 관련되는 전기광학장치의 제조방법 중 TFT 형성공정을 상세히 나타낸 공정 단면도.
도 13 은 제 2 실시형태에 관련되는 전기광학장치의 제조방법 중 TFT 형성공정을 상세히 나타낸 공정 단면도.
도 14 는 제 3 실시형태에 관련되는 전기광학장치의 제조방법 중 TFT 형성공정을 상세히 나타낸 공정 단면도.
도 15 는 제 3 실시형태에 관련되는 전기광학장치의 제조방법의 변형예를 도시한 공정 단면도.
도 16 은 제 3 실시형태에 관련되는 전기광학장치의 제조방법의 변형예를 도시한 공정 단면도.
도 17 은 액정장치를 적용한 전자기기의 일례인 프로젝터의 구성을 나타내는 평면도.
도 18 은 액정장치를 적용한 전자기기의 일례인 PC 의 구성을 나타내는 사시도.
도 19 는 액정장치를 적용한 전자기기의 일례인 휴대전화의 구성을 나타내는 사시도.
*도면의 주요부분에 대한 부호의 설명*
1…액정장치 1a…반도체층
10…TFT 어레이기판 3a…주사선
3a1…제 1 게이트 전극 3a2…제 2 게이트 전극
6a…데이터선
본 발명은, 예를 들어 LDD (Lightly Doped Drain) 구조를 갖는 구동용 트랜지스터가 화소부에 형성된 액정장치 등의 전기광학장치, 및 그 제조방법, 그리고 그와 같은 전기광학장치를 구비한 전자기기의 기술분야에 관한 것이다.
이 종류의 전기광학장치에서는, 화소부에서의 액정의 반전제어를 행할 때의 온전류의 저하를 억제하고, 또한 오프전류를 저감할 목적으로, LDD 구조를 갖는 박막 트랜지스터가 화소부마다 형성되는 경우가 많다. 이러한 LDD 구조는, 예를 들어 게이트 전극을 마스크로서 겸용함으로써 반도체층 중에 서로 다른 불순물 농도를 갖는 영역이 형성된다.
또한, 특허문헌 1 은, 서로 같은 폭을 갖는 복수의 층을 갖는 게이트 전극을 구비한 SRAM (Static Random Access Memory) 등의 반도체장치에 관한 기술을 개시하고 있다.
[특허문헌 1] 일본 공개특허공보 2002-368125 호
이 종류의 전기광학장치의 일례인 액정장치에서는, 백라이트 등의 광원으로 부터 출사된 광이, 화상표시영역이 되는 화소영역에 조사된다. 이러한 광은, 지향성이 높고, 또한 광강도가 강하다. 따라서, 이러한 광이 LDD 구조를 갖는 트랜지스터가 갖는 반도체에 조사된 경우, 광리크 전류가 발생하게 되어, 플리커 등의 화상표시상의 문제가 발생하게 될 우려가 크다. 특히, 반도체층 중 불순물이 다른 영역에 비하여 상대적으로 낮은 밀도로 도핑된 저농도 영역에서는, 광리크 전류가 발생하기 쉬워, 차광막 등의 차광수단을 형성하는 것만으로는 저농도 영역을 충분히 차광하기가 곤란하다.
여기서, 게이트 전극에 의해 차광하는 방법도 고려되지만, LDD 구조를 제조할 때의 제조 프로세스의 제약, 및 게이트 전극의 전극구조의 제약에 의해, 충분히 차광하는 것은 곤란하다. 예를 들어, LDD 구조를 구비한 트랜지스터에 특허문헌 1 에 개시된 게이트 전극의 전극구조를 응용한 경우, 게이트 전극을 구성하는 복수의 층이 서로 같은 폭을 갖고 있기 때문에, 평면적으로 보아 게이트 전극과 겹치지 않는 저농도 영역을 차광하는 것은 LDD 구조의 설계 및 제조 프로세스상 해결이 곤란한 문제점이 된다.
따라서, 본 발명은 상기 문제점 등을 감안하여 이루어진 것으로, 예를 들어, 광리크 전류를 저감함으로써, LDD 구조를 갖는 트랜지스터의 전기 특성을 살려 고품위로 화상을 표시할 수 있는 전기광학장치, 및 그 제조방법, 그리고 그와 같은 전기광학장치를 구비하여 이루어지는 전자기기를 제공하는 것을 과제로 한다.
본 발명의 제 1 발명에 관련되는 전기광학장치는 상기 과제를 해결하기 위해 서, 기판 상에, 서로 교차하는 복수의 데이터선 및 복수의 주사선과, 상기 복수의 데이터선 및 상기 복수의 주사선의 교차에 대응하여 형성된 복수의 화소전극과, 상기 화소전극에 전기적으로 접속되어 있고, LDD 구조를 갖는 트랜지스터를 구비하고, 상기 트랜지스터는, 불순물 농도가 서로 다른 고농도 영역 및 저농도 영역을 포함하는 불순물 영역이 채널 영역의 주위에 형성된 반도체층과, 평면적으로 보아 상기 저농도 영역에 겹치지 않도록 상기 채널 영역 상에 형성된 제 1 게이트 전극과, 그 제 1 게이트 전극에 전기적으로 접속되어 있고, 평면적으로 보아 상기 저농도 영역을 덮도록 상기 제 1 게이트 전극 상에 형성된 제 2 게이트 전극을 구비한다.
본 발명의 1 발명에 관련되는 전기광학장치에 의하면, 복수의 화소전극은 복수의 데이터선 및 복수의 주사선의 교차에 따라, 예를 들어 화상표시영역인 화소영역에 매트릭스상으로 형성되어 있다. LDD 구조를 갖는 트랜지스터는, 예를 들어 액정을 구동하기 위한 구동용 트랜지스터로서 복수의 화소전극의 각각을 포함하는 화소부마다 형성되어 있다. 트랜지스터는, 예를 들어 주사선을 통하여 공급되는 주사신호에 따라 온오프가 전환되고, 화소전극에 화상신호를 공급하기 위한 신호경로를 제공한다.
본 발명의 1 발명에 관련되는 전기광학장치에서는, 트랜지스터가 갖는 반도체층은, 예를 들어 채널 영역의 양측에 서로 불순물 농도가 다른 저농도 영역 및 고농도 영역이 미러 대칭으로 형성된 LDD 구조를 갖고 있고, 트랜지스터의 비동작시에 저농도 영역에 흐르는 오프전류가 저감되고, 또한 트랜지스터의 동작시에 흐 르는 온전류의 저하가 억제되고 있다.
제 1 게이트 전극은, 평면적으로 보아 상기 저농도 영역에 겹치지 않도록 상기 채널 영역 상에 형성되어 있다. 보다 구체적으로는, 예를 들어 반도체층 상에 형성된 유전체층을 통하여 반도체층의 채널 영역 상에 형성되어 있다. 여기서, 제 1 게이트 전극은, 저농도 영역에 겹치지 않도록 형성되어 있기 때문에, 고농도 영역 및 제 1 게이트 전극간의 오프셋이 충분히 확보되어 있다.
제 2 게이트 전극은, 평면적으로 보아 상기 저농도 영역을 덮도록 상기 제 1 게이트 전극 상에 형성되어 있다. 따라서, 트랜지스터의 게이트 전극은, 제 1 게이트 전극 및 제 2 게이트 전극을 포함하는 다층 구조를 갖고 있고, 예를 들어 폴리규소막으로 구성되는 제 1 게이트 전극에 금속 실리사이드로 구성되는 제 2 게이트 전극이 형성되어 있다. 이러한 제 2 게이트 전극은, 예를 들어 액정장치 등의 전기광학장치에 있어서의 광원으로부터 조사된 광이 저농도 영역에 조사되지 않도록 차광하여, 저농도 영역에 흐르는 광리크 전류를 저감할 수 있다. 아울러, 제 2 게이트 전극은, 제 1 게이트 전극을 통하여 반도체층 상에 형성되어 있기 때문에, 저농도 영역에 보다 가까운 위치에서 효과적으로 저농도 영역을 차광할 수 있다.
따라서, 본 발명의 제 1 발명에 관련되는 전기광학장치에 의하면, 광리크 전류가 저감된 LDD 구조를 구비한 트랜지스터의 전기 특성을 살려, 플리커 등의 화상표시를 행할 때에 발생하는 문제를 저감할 수 있어, 고품위로 화상을 표시할 수 있다.
본 발명의 제 1 발명에 관련되는 전기광학장치의 한 양태에서는, 상기 트랜지스터의 채널길이 방향에서, 상기 제 1 게이트 전극의 종단은, 평면적으로 보아 상기 저농도 영역 및 상기 채널 영역의 경계에 일치하고 있어도 된다.
이 양태에 의하면, 제 1 게이트 전극 및 저농도 영역이 겹쳐 있지 않기 때문, 예를 들어 저농도 영역 및 제 1 게이트 전극간에 생기는 기생용량을 저감할 수 있어, 전기광학장치의 표시 성능의 향상 및 트랜지스터의 고속 동작이 가능해진다.
본 발명의 제 1 발명에 관련되는 전기광학장치의 다른 양태에서는, 상기 트랜지스터의 채널길이 방향에서, 상기 제 2 게이트 전극의 종단은, 평면적으로 보아 상기 저농도 영역 및 상기 고농도 영역의 경계에 일치하고 있어도 된다.
이 양태에 의하면, 제 2 게이트 전극 및 고농도 영역이 겹쳐 있지 않기 때문, 예를 들어 고농도 영역 및 제 2 게이트 전극간에 생기는 기생용량을 저감할 수 있어, 전기광학장치의 표시 성능의 향상 및 트랜지스터의 고속 동작이 가능해진다.
본 발명의 제 1 발명에 관련되는 전기광학장치의 다른 양태에서는, 상기 제 2 게이트 전극은, 상기 제 1 게이트 전극 상에 형성된 절연막의 개구부에 상기 제 1 게이트 전극이 노출되는 영역 및 상기 저농도 영역에 걸쳐 연재되어 있어도 된다.
이 양태에 의하면, 절연막에 형성된 개구부를 통하여 제 1 게이트 전극 및 상기 제 2 게이트 전극이 전기적으로 접속된 게이트 전극을 형성할 수 있다.
이러한 제 2 게이트 전극은, 예를 들어 절연막의 개구부에 상기 제 1 게이트 전극이 노출되는 영역 및 상기 저농도 영역에 걸쳐 형성된 후, 평면적으로 보아 고 농도 영역에 겹치는 부분이 에칭 등으로 제거됨으로써 형성된다.
본 발명의 제 1 발명에 관련되는 전기광학장치의 다른 양태에서는, 상기 제 2 게이트 전극은, 상기 채널 영역 상에서 상기 제 1 게이트 전극에 전기적으로 접속되어 있어도 된다.
이 양태에 의하면, 예를 들어 절연막 중 채널 영역에 겹치는 부분을 습식 에칭에 의해 제거함으로써 형성된 개구부에 제 2 게이트 전극을 형성함으로써, 개구부에 노출되는 제 1 게이트 전극 및 제 2 게이트 전극을 전기적으로 접속할 수 있다.
본 발명의 제 1 발명에 관련되는 전기광학장치의 다른 양태에서는, 상기 제 2 게이트 전극은, 상기 제 1 게이트 전극 중 상기 채널 영역의 외측 영역으로 연장되는 부분에 전기적으로 접속되어 있어도 된다.
이 양태에 의하면, 예를 들어, 제 1 게이트 전극 및 제 2 게이트 전극을 전기적으로 접속하기 위한 개구부를 절연막에 형성할 때의 에칭공정에 의해 제 1 게이트 전극이 지나치게 제거되는 것을 저감할 수 있고, 또한 확실히 제 1 게이트 전극 및 제 2 게이트 전극을 전기적으로 접속하는 것이 가능하다.
본 발명의 제 1 발명에 관련되는 전기광학장치의 다른 양태에서는, 상기 제 2 게이트 전극 상에 상기 트랜지스터를 덮도록 형성된 차광막을 구비하고 있어도 된다.
이 양태에 의하면, 차광막보다 저농도 영역에 가까운 위치에 형성된 제 2 게이트 전극에 추가하여, 제 2 게이트 전극 상에 트랜지스터를 덮도록 형성된 차광막 에 의해, 제 2 게이트 전극만으로 차광하는 경우에 비하여 효과적으로 차광할 수 있다.
본 발명의 제 2 발명에 관련되는 전기광학장치의 제조방법은 상기 과제를 해결하기 위해서, 기판 상에서 서로 교차하는 복수의 데이터선 및 복수의 주사선을 형성하는 배선 형성공정과, 상기 기판 상에 형성된 반도체층의 소정 영역에 레지스트막을 형성하는 레지스트막 형성공정과, 상기 레지스트막을 마스크로 하여 상기 반도체층에 불순물을 도핑함으로써, 상기 소정 영역의 주위에 불순물 영역을 형성하는 제 1 도핑공정과, 상기 레지스트막을 제거한 후, 상기 소정의 영역, 및 상기 불순물 영역 중 상기 트랜지스터의 채널길이 방향에서의 상기 소정의 영역에 인접하는 영역을 덮도록, 제 1 게이트 전극이 되는 도전막 및 제 2 게이트 전극을 형성하는 도전막 형성공정과, 상기 불순물 영역 중 상기 인접하는 영역의 외측 영역에 상기 제 2 게이트 전극을 마스크로 하여 상기 불순물을 도핑함으로써, 상기 불순물의 농도가 서로 다른 고농도 영역 및 저농도 영역을 상기 반도체층에 형성하는 제 2 도핑공정과, 상기 도전막의 측면으로부터 상기 도전막을 선택적으로 제거함으로써, 상기 저농도 영역에 겹치지 않는 제 1 게이트 전극을 형성하는 전극 형성공정과, 상기 복수의 데이터선 및 상기 복수의 주사선의 교차에 대응하여 형성된 화소전극을 형성하는 화소전극 형성공정을 구비한다.
본 발명의 제 2 발명에 관련되는 전기광학장치의 제조방법에 의하면, 제 1 도핑공정에 의해서, 반도체층 중 소정 영역의 주위의 영역에 불순물 영역을 형성할 수 있다. 여기서, 「소정 영역」 은, 반도체층 중 최종적으로 트랜지스터의 채 널 영역이 되는 영역을 의미한다.
도전막 형성공정에서는, 제 1 게이트 전극이 되는 도전막 및 제 2 게이트 전극을 순차 형성한다. 도전막 및 제 2 게이트 전극은, 상기 소정의 영역, 및 상기 불순물 영역 중 상기 트랜지스터의 채널길이 방향에서의 상기 소정의 영역에 인접하는 영역을 덮도록, 예를 들어 같은 사이즈로 형성된다. 여기서, 「인접하는 영역」 이란, 반도체층 중 후술하는 제 2 도핑공정을 거침으로써 저농도 영역이 되는 영역이다.
제 2 도핑공정에서는, 예를 들어 불순물 영역 중 최종적으로 저농도 영역이 되는 영역의 외측 영역, 즉 반도체층 중 최종적으로 고농도 영역이 되는 영역에 불순물을 도핑한다. 이 때, 제 2 게이트 전극은, 인접하는 영역에 불순물이 다시 도핑되지 않도록 마스크로서 기능한다.
전극 형성공정에서는, 예를 들어 등방성 플라즈마처리 등의 건식 에칭에 의해서 도전막의 측면으로부터 도전막을 선택적으로 제거함으로써, 저농도 영역에 겹치지 않는 제 1 게이트 전극을 형성한다. 여기서, 「선택적으로」 란, 제 2 게이트 전극을 제거하지 않고, 도전막만을 그 옆으로부터 부분적으로 제거하는 것을 의미한다. 따라서, 전극 형성공정에 의하면, 제 1 게이트 전극이 저농도 영역에 겹치지 않도록, 또한 평면적으로 보아 저농도 영역에 겹치도록 제 2 게이트 전극을 형성하는 것이 가능하고, 반도체층 중에 채널 영역, 저농도 영역 및 고농도 영역이 형성된 LDD 구조의 형성, 및 제 2 게이트 전극에 의해 저농도 영역을 차광하는 차광구조를 트랜지스터에 형성할 수 있다. 아울러, 제 1 게이트 전극이 저농도 영역에 겹쳐 있지 않기 때문에, 제 1 게이트 전극 및 저농도 영역 사이에서 생기는 기생용량도 저감할 수 있다.
따라서, 본 발명의 제 2 발명에 관련되는 전기광학장치의 제조방법에 의하면, 광리크 전류가 흐르기 쉬운 저농도 영역을 차광할 수 있는 LDD 구조를 구비한 트랜지스터를 형성할 수 있고, LDD 구조에 의한 전기 특성을 살려 고품위로 화상을 표시할 수 있는 전기광학장치를 제조하는 것이 가능하다.
본 발명의 제 3 발명에 관련되는 전기광학장치의 제조방법은 상기 과제를 해결하기 위해서, 기판 상에서 서로 교차하는 복수의 데이터선 및 복수의 주사선을 형성하는 배선 형성공정과, 상기 기판 상에 형성된 반도체층의 소정 영역에 제 1 게이트 전극이 되는 도전막 및 상기 도전막 상에 제 2 게이트 전극을 형성하는 도전막 형성공정과, 상기 제 2 게이트 전극을 마스크로 하여 상기 반도체층에 불순물을 도핑함으로써, 상기 소정 영역의 주위에 불순물 영역을 형성하는 제 1 도핑공정과, 상기 도전막의 측면으로부터 상기 도전막을 선택적으로 제거함으로써, 제 1 게이트 전극을 형성하는 전극 형성공정과, 상기 트랜지스터의 채널길이 방향에서, 상기 불순물 영역 중 상기 소정의 영역에 인접하는 영역의 적어도 일부를 덮도록, 사이드월을 형성하는 사이드월 형성공정과, 상기 불순물 영역 중 상기 적어도 일부의 외측 영역에 상기 제 2 게이트 전극 및 상기 사이드월을 마스크로 하여 상기 불순물을 도핑함으로써, 상기 불순물의 농도가 서로 다른 고농도 영역 및 저농도 영역을 상기 반도체층에 형성하는 제 2 도핑공정과, 상기 반도체층을 열처리함으로써, 상기 고농도 영역 및 상기 저농도 영역을 확대하는 확산공정과, 상기 복수의 데이 터선 및 상기 복수의 주사선의 교차에 대응하여 형성된 복수의 화소전극을 형성하는 화소전극 형성공정을 구비한다.
본 발명의 제 3 발명에 관련되는 전기광학장치의 제조방법에 의하면, 도전막 형성공정 및 제 1 도핑공정을 거쳐, 소정 영역의 주위에 불순물 영역을 형성한다.
전극 형성공정에서는, 예를 들어 등방성 플라즈마법 등의 에칭법을 사용하여 도전막의 측면으로부터 도전막을 제거하여, 소정 영역에 제 1 게이트 전극을 형성한다.
사이드월 형성공정에서는, 반도체층이 연장되는 방향에서, 불순물 영역 중 소정 영역에 인접하는 영역의 적어도 일부를 덮도록 사이드월을 형성한다. 사이드월은, 형성할 저농도 영역의 폭에 맞는 폭을 갖도록 형성하면 된다.
제 2 도핑공정에서, 반도체층의 불순물 영역에 고농도 영역 및 저농도 영역을 형성한다. 여기서, 적어도 일부의 외측 영역, 즉 최종적으로 고농도 영역이 되는 영역에 불순물을 도핑한다. 이 때, 사이드월은, 적어도 일부에 불순물이 다시 도핑되지 않도록 마스크로서 기능한다.
확산공정에서는, 반도체층을 열처리함으로써 반도체층 중에 불순물을 확산시킴으로써, 고농도 영역 및 저농도 영역을 확대한다. 이로 인해, 반도체층 중에 트랜지스터의 설계에 따른 사이즈를 갖는 고농도 영역 및 저농도 영역이 형성된다. 또한, 불순물이 반도체층을 확산하는 확산속도는, 열처리조건에 따라 다르다. 열처리조건은, 불순물이 제 1 게이트 전극의 하측에 확산되지 않도록, 즉, 반도체층 중 제 1 게이트 전극의 하측 영역이 채널 영역이 되도록 설정된다. 이로써, LDD 구조를 갖는 트랜지스터를 형성할 수 있다.
아울러, 본 발명의 제 3 발명에 관련되는 전기광학장치의 제조방법에 의하면, 사이드월 및 제 2 게이트 전극에 의해, 저농도 영역을 차광할 수 있기 때문에, 광리크 전류를 저감할 수 있다.
따라서, 본 발명의 제 3 발명에 관련되는 전기광학장치의 제조방법에 의하면, 광리크 전류가 흐르기 쉬운 저농도 영역을 차광할 수 있는, LDD 구조를 구비한 트랜지스터를 형성할 수 있고, LDD 구조에 의한 전기 특성을 살려 고품위로 화상을 표시할 수 있는 전기광학장치를 제조하는 것이 가능하다.
본 발명의 제 4 발명에 관련되는 전기광학장치의 제조방법은 상기 과제를 해결하기 위해서, 기판 상에서 서로 교차하는 복수의 데이터선 및 복수의 주사선을 형성하는 배선 형성공정과, 상기 기판 상에 형성된 반도체층의 소정 영역을 덮도록 제 1 게이트 전극을 형성하는 제 1 전극 형성공정과, 상기 제 1 게이트 전극을 마스크로 하여 상기 반도체층에 불순물을 도핑함으로써, 상기 소정 영역의 주위에 불순물 영역을 형성하는 제 1 도핑공정과, 상기 불순물 영역 중 상기 트랜지스터의 채널길이 방향에서의 상기 소정의 영역에 인접하는 영역의 적어도 일부, 및 상기 소정의 영역을 덮도록, 제 1 게이트 전극 상에 제 2 게이트 전극을 형성하는 제 2 전극 형성공정과, 상기 불순물 영역 중 상기 트랜지스터의 채널길이 방향에서의 상기 적어도 일부의 외측 영역에, 상기 제 2 게이트 전극을 마스크로 하여 상기 불순물을 도핑함으로써, 상기 반도체층에 상기 불순물의 농도가 서로 다른 고농도 영역 및 저농도 영역을 형성하는 제 2 도핑공정과, 상기 복수의 데이터선 및 상기 복수 의 주사선의 교차에 대응하여 형성된 복수의 화소전극을 형성하는 화소전극 형성공정을 구비한다.
본 발명의 제 4 발명에 관련되는 전기광학장치의 제조방법에 의하면, 제 1 전극 형성공정에서, 예를 들어 폴리규소 등의 도전 재료를 사용하여, 기판 상에 형성된 반도체층의 소정 영역을 덮도록 제 1 게이트 전극을 형성한다.
제 1 도핑공정에서는, 예를 들어 제 1 게이트 전극의 상측으로부터 반도체층에 불순물을 도핑함으로써, 소정 영역의 주위에 불순물 영역을 형성한다. 즉, 제 1 도핑공정에서는, 제 1 게이트 전극이 소정 영역에 불순물이 도핑되지 않도록 마스크로서 기능한다.
제 2 전극 형성공정에서는, 상기 불순물 영역 중 상기 트랜지스터의 채널길이 방향에서의 상기 소정의 영역에 인접하는 영역의 적어도 일부, 및 상기 소정의 영역을 덮도록, 예를 들어, 금속 실리사이드를 사용하여 제 1 게이트 전극 상에 제 2 게이트 전극을 형성한다. 여기서, 「인접하는 영역」 은, 최종적으로 저농도 영역이 되는 영역이기 때문에, 인접하는 영역을 덮는 제 2 게이트 전극에 의해 인접하는 영역에 조사되는 광을 차광할 수 있다.
제 2 도핑공정에서는, 인접하는 영역의 외측 영역에 제 2 게이트 전극을 마스크로 하여 불순물을 도핑함으로써, 불순물의 농도가 서로 다른 고농도 영역 및 저농도 영역을 반도체층에 형성한다. 즉, 제 2 게이트 전극은, 소정 영역에 인접하는 영역을 덮고 있기 때문에, 인접하는 영역에는 다시 불순물이 도핑되지 않는다. 따라서, 최종적으로 트랜지스터의 채널 영역이 되는 소정 영역의 주위에 불순물의 농도가 서로 다른 저농도 영역 및 고농도 영역을 형성할 수 있다. 아울러, 제 2 도핑공정에서의 불순물을 도핑할 때의 이온 임플란테이션 각도를 예를 들어 ±5° 정도로 함으로써, 제 2 게이트 전극의 폭에 따라 자기 정합적, 이른바 셀프 얼라인먼트로 고농도 영역을 형성할 수 있다.
이와 같이, 본 발명의 제 4 발명에 관련되는 전기광학장치의 제조방법에 의하면, 광리크 전류가 흐르기 쉬운 저농도 영역에 광이 조사되지 않도록 제 2 게이트 전극에 의해 차광할 수 있음과 함께, 셀프 얼라인먼트로 고농도 영역을 형성할 수 있고, LDD 구조를 갖는 트랜지스터를 간편한 제조 프로세스로, 또한 고성능으로 형성할 수 있다.
본 발명의 제 4 발명에 관련되는 전기광학장치의 한 양태에서는, 상기 제 2 전극 형성공정에 앞서서, 상기 불순물 영역 및 상기 제 1 게이트 전극을 덮도록 절연막을 형성한 후, 상기 제 1 게이트 전극이 노출될 때까지 상기 절연막을 연마함으로써, 상기 연마된 절연막의 연마면 및 그 연마면으로부터 노출되는 상기 제 1 게이트 전극의 노출면을 면일치시키는 연마공정을 구비하고 있어도 된다.
이 양태에 의하면, CMP 법 (Chemical Mechanical Polishing) 등의 연마법을 사용하여 연마된 절연막의 연마면 및 이 연마면으로부터 노출되는 제 1 게이트 전극의 노출면에 걸친 면일치되는 면에 제 2 게이트 전극을 형성할 수 있다. 따라서, 예를 들어, 제 2 전극 형성공정에서, 결함이 적은 양호한 막질을 갖는 금속 실리사이드 등으로 구성된 제 2 게이트 전극을 형성할 수 있다.
본 발명의 제 4 발명에 관련되는 전기광학장치의 다른 양태에서는, 상기 제 2 전극 형성공정에서, 상기 제 1 게이트 전극 중 평면적으로 보아 상기 트랜지스터의 채널길이 방향에 교차하는 방향을 따라 상기 소정의 영역의 외측 영역으로 연장되는 부분에 상기 제 2 게이트 전극을 전기적으로 접속해도 된다.
이 양태에 의하면, 예를 들어 절연막에 컨택트홀을 형성할 때에, 제 1 게이트 전극에 가해지는 손상을 저감할 수 있고, 제 1 게이트 전극의 막질을 양호하게 유지하면서, 제 1 게이트 전극 및 제 2 게이트 전극을 전기적으로 접속할 수 있다.
본 발명의 제 4 발명에 관련되는 전기광학장치의 다른 양태에서는, 상기 제 2 전극 형성공정에 앞서서, 상기 불순물 영역 및 상기 제 1 게이트 전극을 덮도록 절연막을 형성한 후, 상기 절연막의 일부를 제거함으로써 상기 제 1 게이트 전극의 표면의 적어도 일부가 노출되는 개구부를 형성하는 개구부 형성공정을 구비하고, 상기 제 2 전극 형성공정에서, 상기 표면의 적어도 일부에서 상기 제 1 게이트 전극에 전기적으로 접속되도록 상기 제 2 게이트 전극을 형성해도 된다.
이 양태에 의하면, 개구부로부터 노출되는 제 1 게이트 전극과, 제 2 게이트 전극을 전기적으로 접속할 수 있기 때문에, 예를 들어 CMP 법 등의 연마법을 사용하여 제 1 게이트 전극을 덮는 절연막을 제거할 필요가 없다. 이것에 의해, 예를 들어, 제 1 게이트 전극이 나노미터 오더의 매우 얇은 막두께를 갖는 경우에는, CMP 법 등의 연마에 의해서 제 1 게이트 전극이 손상을 받는 것을 효과적으로 저감할 수 있다.
이 양태에서는, 상기 개구부 형성공정에서, 상기 절연막 중 상기 제 1 게이트 전극 상에 돌출한 돌부를 부분적으로 제거해도 된다.
이 양태에 의하면, 예를 들어 돌부의 표면을 매끄러운 곡면으로 할 수 있고, 절연막 및 이 절연막 상에 형성되는 제 2 게이트 전극의 커버릿지성을 향상시킬 수 있다.
본 발명에 관련되는 전자기기는 상기 과제를 해결하기 위해서, 상기 서술한 본 발명의 전기광학장치를 구비하고 있다.
본 발명에 관련되는 전자기기에 의하면, 상기 서술한 본 발명에 관련되는 전기광학장치를 구비하여 이루어지므로, 고품위의 표시가 가능한, 투사형 표시장치, 휴대전화, 전자수첩, 워드프로세서, 뷰파인더형 또는 모니터 직시형 비디오 테이프 레코더, 워크스테이션, 텔레비전 전화, POS 단말, 터치패널 등의 각종 전자기기를 실현할 수 있다. 또한, 본 발명에 관련되는 전자기기로서, 예를 들어 전자페이퍼 등의 전기영동장치 등도 실현하는 것이 가능하다.
본 발명의 이러한 작용 및 다른 이득은 다음에 설명하는 실시형태로부터 명확해진다.
발명을 실시하기 위한 최선의 형태
이하, 도면을 참조하면서 본 발명의 제 1 발명에 관련되는 전기광학장치, 본 발명의 제 2, 제 3 및 제 4 발명에 관련되는 전기광학장치의 제조방법, 및 전자기기의 각 실시형태를 설명한다. 이하의 실시형태는, 본 발명의 전기광학장치를 액정장치에 적용한 것이다.
(제 1 실시형태)
먼저, 도 1 내지 도 12 를 참조하면서, 본 발명의 제 1 발명에 관련되는 전 기광학장치 및 본 발명의 제 2 발명에 관련되는 전기광학장치의 제조방법의 각 실시형태를 설명한다.
<1-1: 전기광학장치의 전체 구성>
도 1 및 도 2 를 참조하면서, 본 실시형태의 전기광학장치를 설명한다. 도 1 은, TFT 어레이기판을 그 위에 형성된 각 구성요소와 함께 대향기판의 측에서 본 전기광학장치의 평면도이고, 도 2 는, 도 1 의 H-H' 단면도이다. 본 실시형태에서는, 전기광학장치의 일례로서, 구동회로 내장형 TFT 액티브 매트릭스 구동방식의 액정장치를 예로 든다.
도 1 및 도 2 에 있어서, 액정장치 (1) 에서는, TFT 어레이기판 (10) 과 대향기판 (20) 이 대향 배치되어 있다. TFT 어레이기판 (10) 과 대향기판 (20) 사이에 액정층 (50) 이 봉입되어 있고, TFT 어레이기판 (10) 과 대향기판 (20) 은, 복수의 화소부가 형성되는 화소영역인 화상표시영역 (10a) 의 주위에 위치하는 시일 영역에 형성된 시일재 (52) 에 의해 서로 접착되어 있다.
시일재 (52) 는, 양 기판을 부착하기 위한, 예를 들어 자외선 경화 수지, 열경화 수지 등으로 이루어지고, 제조 프로세스에 있어서 TFT 어레이기판 (10) 상에 도포된 후, 자외선조사, 가열 등에 의해 경화된 것이다. 시일재 (52) 중에는, TFT 어레이기판 (10) 과 대향기판 (20) 의 간격 (기판간 갭) 을 소정치로 하기 위한 유리 섬유 또는 유리 비드 등의 갭재가 살포되어 있다. 즉, 본 실시형태의 전기광학장치는, 프로젝터의 라이트 밸브용으로서 소형으로 확대표시를 하는 데에 적합하다.
시일재 (52) 가 배치된 시일 영역의 내측에 병행하여, 화상표시영역 (10a) 의 액자영역을 규정하는 차광성 액자차광막 (53) 이, 대향기판 (20) 측에 형성되어 있다. 단, 이러한 액자차광막 (53) 의 일부 또는 전부는, TFT 어레이기판 (10) 측에 내장차광막으로서 형성되어도 된다. 또한, 화상표시영역 (10a) 의 주변에 위치된 주변영역이 존재한다. 즉, 본 실시형태에 있어서는 특히, TFT 어레이기판 (10) 의 중심에서 보아, 이 액자차광막 (53) 으로부터 바깥측이 주변영역으로서 규정되어 있다.
주변영역 중, 시일재 (52) 가 배치된 시일 영역의 외측에 위치하는 영역에는, 데이터선 구동회로 (101) 및 외부회로 접속단자 (102) 가 TFT 어레이기판 (10) 의 일변을 따라 형성되어 있다. 주사선 구동회로 (104) 는, 이 일변에 인접하는 2 변을 따라, 또한, 액자차광막 (53) 에 덮여지도록 하여 형성되어 있다. 또한, 이와 같이 화상표시영역 (10a) 의 양측에 형성된 두개의 주사선 구동회로 (104) 사이를 잇기 위해서, TFT 어레이기판 (10) 의 남은 일변을 따라, 또한, 액자차광막 (53) 에 덮여지도록 하여 복수의 배선 (105) 이 형성되어 있다.
대향기판 (20) 의 4 개의 코너부에는, 양 기판 사이의 상하 도통단자로서 기능하는 상하 도통재 (106) 가 배치되어 있다. 한편, TFT 어레이기판 (10) 에는 이들 코너부에 대향하는 영역에서 상하 도통단자가 형성되어 있다. 이들에 의해, TFT 어레이기판 (10) 과 대향기판 (20) 사이에서 전기적인 도통을 취할 수 있다.
도 2 에 있어서, TFT 어레이기판 (10) 상에는, 화소스위칭용 TFT 나 주사선, 데이터선 등의 배선이 형성된 후의 화소전극 (9a) 상에, 배향막이 형성되어 있다. 한편, 대향기판 (20) 상에는, 대향전극 (21) 외, 격자상 또는 스트라이프상의 차광막 (23), 나아가서는 최상층 부분에 배향막이 형성되어 있다. 액정층 (50) 은, 예를 들어 일종 또는 수종류의 네마틱액정을 혼합한 액정으로 이루어지고, 이들 한 쌍의 배향막 사이에서 소정의 배향상태를 취한다.
또한, 도 1 및 도 2 에 나타낸 TFT 어레이기판 (10) 상에는, 이들 데이터선 구동회로 (101), 주사선 구동회로 (104) 등의 구동회로에 추가하여, 화상신호선 상의 화상신호를 샘플링하여 데이터선에 공급하는 샘플링회로, 복수의 데이터선에 소정 전압 레벨의 프리차지신호를 화상신호에 선행하여 각각 공급하는 프리차지회로, 제조 도중이나 출하시의 해당 전기광학장치의 품질, 결함 등을 검사하기 위한 검사회로 등을 형성해도 된다.
<1-2: 화소부에서의 구성>
다음으로, 도 3 내지 도 5 를 참조하면서, 액정장치 (1) 의 화소부의 구성을 상세히 설명한다. 도 3 은, 액정장치 (1) 의 화상표시영역을 구성하는 매트릭스상으로 형성된 복수의 화소에 있어서의 각종 소자, 배선 등의 등가회로이고, 도 4 는, 데이터선, 주사선, 화소전극 등이 형성된 TFT 어레이기판이 서로 인접하는 복수의 화소군의 평면도이다. 도 5 는, 도 4 의 A-A' 단면도이다. 또한, 도 5 에 있어서는, 각 층·각 부재를 도면상에서 인식가능한 정도의 크기로 하기 위해서, 그 각 층·각 부재마다 축척을 다르게 하고 있다.
도 3 에 있어서, 액정장치 (1) 의 화상표시영역을 구성하는 매트릭스상으로 형성된 복수의 화소의 각각에는, 화소전극 (9a) 과, 본 발명의 「트랜지스터」 의 일례인 TFT (30) 가 형성되어 있다. TFT (30) 는, 화소전극 (9a) 에 전기적으로 접속되어 있고, 액정장치 (1) 의 동작시에 화소전극 (9a) 을 스위칭제어한다. 화상신호가 공급되는 데이터선 (6a) 은, TFT (30) 의 소스에 전기적으로 접속되어 있다. 데이터선 (6a) 에 기록하는 화상신호 (S1,S2,…,Sn) 는, 이 순서로 선순차로 공급해도 되고, 서로 인접하는 복수의 데이터선 (6a) 끼리에 대하여, 그룹마다 공급하도록 해도 된다.
TFT (30) 의 게이트에 주사선 (3a) 이 전기적으로 접속되어 있고, 액정장치 (1) 는, 소정의 타이밍으로, 주사선 (3a) 에 펄스적으로 주사신호 (G1,G2,…,Gm) 를, 이 순서로 선순차로 인가하도록 구성되어 있다. 화소전극 (9a) 은, TFT (30) 의 드레인에 전기적으로 접속되어 있고, 스위칭소자인 TFT (30) 를 일정 기간만 그 스위치를 닫음으로써, 데이터선 (6a) 으로부터 공급되는 화상신호 (S1,S2,…,Sn) 가 소정의 타이밍으로 기록된다. 화소전극 (9a) 을 통하여 전기광학물질의 일례로서의 액정에 기록된 소정 레벨의 화상신호 (S1,S2,…,Sn) 는, 대향기판에 형성된 대향전극과의 사이에서 일정 기간 유지된다. 액정은, 인가되는 전압 레벨에 의해 분자집합의 배향이나 질서가 변화함으로써, 광을 변조시켜, 계조 표시를 가능하게 한다. 노멀리 화이트 모드이면, 각 화소의 단위로 인가된 전압에 따라 입사광에 대한 투과율이 감소하고, 노멀리 블랙 모드이면, 각 화소의 단위로 인가된 전압에 따라 입사광에 대한 투과율이 증가되어, 전체적으로 전기광학장치로부터는 화상신호에 따른 콘트라스트를 갖는 광이 출사된다.
여기서 유지된 화상신호가 리크되는 것을 막기 위해서, 화소전극 (9a) 과 대향전극 사이에 형성되는 액정용량과 병렬로 축적용량 (70) 이 부가되어 있다.
다음으로, 도 4 및 도 5 를 참조하여, 화소부의 구체적인 구성을 설명한다. 도 4 에 있어서, 액정장치 (1) 의 TFT 어레이기판 (10) 상에는, X 방향 및 Y 방향에 대하여 매트릭스상으로 복수의 투명한 화소전극 (9a) (점선부 (9a') 에 의해 윤곽이 나타내어져 있음) 이 형성되고 있고, 화소전극 (9a) 의 종횡의 경계를 각각 따라 데이터선 (6a) 및 주사선 (3a) 이 형성되어 있다.
반도체층 (1a) 중 도 4 중 오른쪽 상측의 사선영역으로 나타낸 채널 영역 (1a') 에 대향하도록 주사선 (3a) 이 배치되어 있다. 이와 같이, 주사선 (3a) 과 데이터선 (6a) 이 교차하는 개소의 각각에는 화소스위칭용 TFT (30) 가 형성되어 있다. 또한, 본 실시형태에서는, 주사선 (3a) 은, 제 1 층간절연막 (41) 을 관통하는 컨택트홀 (88) 을 통하여 제 2 게이트 전극 (3a2) 에 전기적으로 접속되어 있다.
제 2 게이트 전극 (3a2) 은, 평면적으로 보아 채널 영역 (1a) 으로부터 도면 중 Y 방향을 따라 폭넓게 형성되어 있고, 도 4 에 있어서 도시하고 있지 않은, 반도체층 (1a) 에 형성된 본 발명의 「저농도 영역」 의 각각 일례인 저농도 소스영역 (1b) 및 저농도 드레인영역 (1c) 을 덮고 있다.
데이터선 (6a) 은, 그 상면이 평탄화된 제 2 층간절연막 (42) 을 하지로 서 형성되어 있고, 컨택트홀 (81) 을 통하여 TFT (30) 의 고농도 소스영역에 접속되어 있다. 데이터선 (6a) 및 컨택트홀 (81) 내부는, 예를 들어, Al-Si-Cu, Al-Cu 등의 Al (알루미늄) 함유 재료, 또는 Al 단체, 혹은 Al 층과 TiN 층 등과의 다층막으로 이루어진다. 데이터선 (6a) 은, TFT (30) 를 차광하는 기능을 갖고 있다.
축적용량 (70) 은, TFT (30) 의 본 발명의 「고농도 영역」 의 일례인 고농도 드레인영역 (1e) 및 화소전극 (9a) 에 접속된 화소전위측 용량전극으로서의 하부 용량전극 (71) 과, 고정전위측 용량전극으로서의 상부 용량전극 (300) 의 일부가, 유전체막 (75) 을 통하여 대향 배치됨으로써 형성되어 있다.
도 4 및 도 5 에 나타내는 바와 같이, 상부 용량전극 (300) 은, 본 발명의 「차광막」 의 일례이고, 예를 들어 금속 또는 합금을 포함하는 상측 차광막 (내장 차광막) 으로서 TFT (30) 의 상측에 형성되어 있다. 상부 용량전극 (300) 은, 고정전위측 용량전극으로서도 기능한다. 상부 용량전극 (300) 은, 예를 들어, Ti (티탄), Cr (크롬), W (텅스텐), Ta (탄탈), Mo (몰리브덴), Pd (팔라듐) 등의 고융점 금속 중 적어도 하나를 함유하는, 금속 단체, 합금, 금속 실리사이드, 폴리실리사이드, 이들을 적층한 것 등으로 이루어진다. 상부 용량전극 (300) 은, Al (알루미늄), Ag (은) 등의 다른 금속을 함유해도 된다. 상부 용량전극 (300) 은, 예를 들어 도전성 폴리규소막 등으로 이루어지는 제 1 막과 고융점 금속을 함유하는 금속 실리사이드막 등으로 이루어지는 제 2 막이 적층된 다층 구조를 갖고 있어도 된다.
하부 용량전극 (71) 은, 예를 들어 도전성 폴리규소막으로 이루어져 화소전위측 용량전극으로서 기능한다. 하부 용량전극 (71) 은, 화소전위측 용량전극으로서의 기능 외, 상측 차광막으로서의 상부 용량전극 (300) 과 TFT (30) 사이에 배치되는, 광흡수층 또는 상측 차광막의 다른 예로서의 기능을 가지며, 또한, 화소전극 (9a) 과 TFT (30) 의 고농도 드레인영역 (1e) 을 중계 접속하는 기능을 가진다. 단, 하부 용량전극 (71) 도, 상부 용량전극 (300) 과 마찬가지로, 금속 또는 합금을 함유하는 단일층막 또는 다층막으로 구성되어 있어도 된다.
용량전극으로서의 하부 용량전극 (71) 과 상부 용량전극 (300) 사이에 배치되는 유전체막 (75) 은, 예를 들어 HTO (High Temperature Oxide) 막, LTO (Low Temperature Oxide) 막 등의 산화규소막, 또는 질화규소막 등으로 구성된다.
상부 용량전극 (300) 은, 화소전극 (9a) 이 배치된 화상표시영역 (10a) 으로부터 그 주위로 연장 설치되고, 정전위원과 전기적으로 접속되어 고정전위로 된다.
TFT (30) 의 하측에 하지 절연막 (12) 을 통하여 격자상으로 형성된 하측 차광막 (11a) 은, TFT 어레이기판 (10) 측으로부터 장치내에 입사되는 복귀광으로부터 TFT (30) 의 채널 영역 (1a') 및 그 주변을 차광한다. 하측 차광막 (11a) 은, 상부 용량전극 (300) 과 마찬가지로, 예를 들어, Ti, Cr, W, Ta, Mo, Pd 등의 고융점 금속 중 적어도 하나를 함유하는, 금속 단체, 합금, 금속 실리사이드, 폴리실리사이드, 이들을 적층한 것 등으로 이루어진다.
하지 절연층 (12) 은, 하측 차광막 (11a) 으로부터 TFT (30) 를 층간 절연하는 기능 외, TFT 어레이기판 (10) 의 전체면에 형성됨으로써, TFT 어레이기판 (10) 표면의 연마시의 거칠기나, 세정 후에 남는 더러움 등으로 화소스위칭용 TFT (30) 의 특성 열화를 방지하는 기능을 갖는다. 화소전극 (9a) 은, 하부 용량전극 (71) 을 중계함으로써, 컨택트홀 (83 및 85) 을 통하여 반도체층 (1a) 중 고농도 드레인영역 (1e) 에 전기적으로 접속되어 있다.
도 4 및 도 5 에 나타내는 바와 같이, 액정장치 (1) 는, 투명한 TFT 어레이기판 (10) 과, 이에 대향 배치되는 투명한 대향기판 (20) 을 구비하고 있다. TFT 어레이기판 (10) 은, 예를 들어 석영기판, 유리기판, 규소기판으로 이루어지고, 대향기판 (20) 은, 예를 들어 유리기판이나 석영기판으로 이루어진다.
TFT 어레이기판 (10) 에는, 화소전극 (9a) 이 형성되어 있고, 그 상측에는, 러빙처리 등의 소정의 배향처리가 실시된 배향막 (16) 이 형성되어 있다. 예를 들어, 화소전극 (9a) 은 ITO (Indium Tin Oxide) 막 등의 투명 도전성막으로 이루어지고, 배향막 (16) 은 폴리이미드막 등의 유기막으로 이루어진다.
대향기판 (20) 에는, 그 전체면에 걸쳐 대향전극 (21) 이 형성되어 있고, 그 하측에는, 러빙처리 등의 소정의 배향처리가 실시된 배향막 (22) 이 형성되어 있다. 대향전극 (21) 은 예를 들어, ITO 막 등의 투명 도전성막으로 이루어진다. 배향막 (22) 은, 폴리이미드막 등의 유기막으로 이루어진다.
대향기판 (20) 에는, 격자상 또는 스트라이프상의 차광막을 형성하도록 해도 된다. 이러한 구성을 채용함으로써, 상부 용량전극 (300) 으로서 형성된 상측 차광막과 함께, TFT 어레이기판 (10) 측으로부터의 입사광의 채널 영역 (1a') 내지 그 주변으로의 침입을 저지하는 것을 보다 확실히 저지할 수 있다.
이와 같이 구성되어, 화소전극 (9a) 과 대향전극 (21) 이 대면하도록 배치된 TFT 어레이기판 (10) 과 대향기판 (20) 사이에는, 액정층 (50) 이 형성된다. 액정층 (50) 은, 화소전극 (9a) 으로부터의 전계가 인가되어 있지 않은 상태에서 배향막 (16 및 22) 에 의해 소정의 배향상태를 취한다.
도 5 에 있어서, 화소스위칭용 TFT (30) 는, LDD (Lightly Doped Drain) 구조를 갖고 있고, 제 1 게이트 전극 (3a1), 제 2 게이트 전극 (3a2), 주사선 (3a) 으로부터의 전계에 의해 채널이 형성되는 반도체층 (1a) 의 채널 영역 (1a'), 주사선 (3a) 과 반도체층 (1a) 을 절연하는 게이트 절연막을 포함하는 절연막 (2), 저농도 소스영역 (1b) 및 저농도 드레인영역 (1c), 고농도 소스영역 (1d) 및 고농도 드레인영역 (1e) 을 구비하고 있다. 저농도 소스영역 (1b) 및 저농도 드레인영역 (1c) 의 각각은, 본 발명의 「저농도 영역」 의 일례이고, 고농도 소스영역 (1d) 및 고농도 드레인영역 (1e) 의 각각은, 본 발명의 「고농도 영역」 의 일례이다. 저농도 소스영역 (1b), 저농도 드레인영역 (1c), 고농도 소스영역 (1d) 및 고농도 드레인영역 (1e) 은, 반도체층 (1a) 의 불순물 영역을 구성하고 있고, 채널 영역 (1a') 의 양측에 미러 대칭으로 형성되어 있다.
제 1 게이트 전극 (3a1) 은, 폴리규소막 등의 도전막에 의해 형성되어 있고, 저농도 소스영역 (1b) 및 저농도 드레인영역 (1c) 에 겹치지 않도록 절연막 (2) 을 통하여 채널 영역 (1a) 상에 형성되어 있다. 따라서, TFT (30) 에서는, 고농도 소스영역 (1d) 및 고농도 드레인영역 (1e) 과 제 1 게이트 전극 (3a1) 과의 오프셋이 충분히 확보되어 있다.
제 1 게이트 전극 (3a1) 의 가장자리는, 평면적으로 보아 저농도 소스영역 (1b) 및 저농도 드레인영역 (1c) 과 채널 영역 (1a) 과의 경계에 겹쳐 있고, 저농도 소스영역 (1b) 및 저농도 드레인영역 (1c) 과, 제 1 게이트 전극 (3a1) 사이에 생기는 기생용량이 저감되고 있다. 이로써, TFT (30) 트랜지스터의 고속 동작이 가능해져, 액정장치 (1) 의 표시 성능이 높아지고 있다.
제 2 게이트 전극 (3a2) 은, 금속 실리사이드 등의 도전 재료를 사용하고 평면적으로 보아 저농도 소스영역 (1b) 및 저농도 드레인영역 (1c) 을 덮도록 제 1 게이트 전극 (3a1) 상에 형성되어 있다. 즉, TFT (30) 의 게이트 전극은, 제 1 게이트 전극 (3a1) 및 제 2 게이트 전극 (3a2) 을 포함하는 다층 구조를 갖고 있다. 제 2 게이트 전극 (3a2) 은, 백라이트 등의 광원으로부터 조사된 입사광이 저농도 소스영역 (1b) 및 저농도 드레인영역 (1c) 에 조사되지 않도록 차광한다. 이로써, 저농도 소스영역 (1b) 및 저농도 드레인영역 (1c) 에 흐르는 광리크 전류가 저감된다. 아울러, 제 2 게이트 전극 (3a2) 은, 제 1 게이트 전극 (3a1) 를 통하여 반도체층 (1a) 상에 형성되어 있기 때문에, TFT (30) 의 상층측에 차광막을 배치하는 경우에 비하여 보다 가까운 위치에서 효과적으로 저농도 소스영역 (1b) 및 저농도 드레인영역 (1c) 을 차광할 수 있다.
제 2 게이트 전극 (3a2) 의 종단은, 평면적으로 보아 저농도 소스영역 (1b) 및 저농도 드레인영역 (1c) 과, 고농도 소스영역 (1d) 및 고농도 드레인영역 (1e) 과 일치하고 있다. 따라서, 고농도 소스영역 (1d) 및 고농도 드레인영역 (1e) 과, 제 2 게이트 전극 (3a2) 사이에 생기는 기생용량이 저감되고 있다. 이로써, TFT (30) 의 고속 동작이 가능해져, 액정장치 (1) 의 표시 성능이 높아지고 있다.
아울러, 액정장치 (1) 에서는, 제 2 게이트 전극 (3a2) 상에 TFT (30) 를 덮 도록 형성된 상부 용량전극 (300) 에 의해, 제 2 게이트 전극 (3a2) 만으로 차광하는 경우에 비하여 효과적으로 저농도 소스영역 (1b) 및 저농도 드레인영역 (1c) 을 차광할 수 있다.
이와 같이, 액정장치 (1) 에 의하면, 광리크 전류가 저감된 TFT (30) 를 사용하여, 플리커 등의 화상표시를 행할 때에 발생하는 문제를 저감할 수 있어, 고품위로 화상을 표시할 수 있다. 아울러, TFT (30) 는, LDD 구조를 갖고 있기 때문에, TFT (30) 의 비동작시에 저농도 소스영역 (1b) 및 저농도 드레인영역 (1c) 에 흐르는 오프전류가 저감되고, 또한 TFT (30) 의 동작시에 흐르는 온전류의 저하가 억제되고 있다. 따라서, 액정장치 (1) 에 의하면, LDD 구조의 이점 및 광리크 전류가 거의 흐르지 않는 것을 이용하여 고품위로 화상을 표시할 수 있다.
주사선 (3a) 상에는, 고농도 소스영역 (1d) 으로 통하는 컨택트홀 (81) 및 고농도 드레인영역 (1e) 으로 통하는 컨택트홀 (83) 이 각각 개공된 제 1 층간절연막 (41) 이 형성되어 있다.
제 1 층간절연막 (41) 상에는 하부 용량전극 (71) 및 상부 용량전극 (300) 이 형성되어 있고, 이들 위에는, 컨택트홀 (81 및 85) 이 각각 개공된 제 2 층간절연막 (42) 이 형성되어 있다.
본 실시형태에 있어서의 제 2 층간절연막 (42) 은, 예를 들어 BPSG 막으로 이루어지고, 가열에 의한 유동화 상태를 거침으로써 상면이 평탄화되어 있다. 즉, 그 성막시의 상면에는, 하층측의 축적용량 (70) 이나 TFT (30), 주사선 (3a), 나아가서는 하지 차광막 (11a) 의 존재에 의해 단차가 생기는데, 일단 유동화됨으 로써, 상면은 단차에 의한 요철이 균일해진 상태로 되어 있다.
제 2 층간절연막 (42) 의 상면은 완전한 평탄면이 아니라, 주사선 (3a) 등에 기인하는 단차부 (17a) 가 남아 있다. 단차부 (17a) 는, 횡전계 방지용으로서 의도적으로 남겨지고, 배향막 (16) 상에까지 전파되어, 화소끼리의 경계에 해당되는 차광영역에 소정 높이의 단차부 (17) 가 되어 나타남으로써, 구동시에 발생하는 화소 사이의 횡전계를 저감하도록 기능한다.
또한, 데이터선 (6a) 위로부터 제 2 층간절연막 (42) 의 전체면을 덮도록, 컨택트홀 (85) 이 형성된 제 3 층간절연막 (43) 이, 예를 들어 BPSG 막에 의해 형성되어 있다. 화소전극 (9a) 및 배향막 (16) 은, 제 3 층간절연막 (43) 의 상면에 형성되어 있다.
(변형예)
다음으로, 도 6 및 도 7 을 참조하면서, 본 실시형태의 전기광학장치의 변형예를 설명한다. 본 예의 전기광학장치는, TFT (30) 의 구조가 상기 서술한 전기광학장치와 다르기 때문에, TFT (30e) 의 구조를 중심으로 설명한다. 도 6 은, 본 예의 전기광학장치가 구비하는 TFT (30e) 의 구조를 나타내는 단면도이고, 도 12 는, 본 예의 전기광학장치에 있어서의 도 4 에 대응하는 평면도이다.
도 6 에 나타내는 바와 같이, 본 예의 전기광학장치가 구비하는 TFT (30e) 는, 제 2 게이트 전극 (3a2) 이, 채널 영역 (1a') 상에서 전기적으로 접속되어 있지 않고, 도 7 에 나타내는 바와 같이 제 1 게이트 전극 (3a1) 중 채널 영역 (1a') 의 외측 영역으로 연장되는 부분에 전기적으로 접속되어 있다. 보다 구체적으 로는, 채널 영역 (1a') 을 피하는 영역에서, 제 1 층간절연막 (41) 에 형성된 컨택트홀 (98) 을 통하여 제 1 게이트 전극 (3a1) 및 제 2 게이트 전극 (3a2) 이 전기적으로 접속되어 있다. 제 2 게이트 전극 (3a2) 은, 컨택트홀 (99) 을 통하여 주사선 (3a) 에 전기적으로 접속되어 있다. 이러한 TFT (30) 에 의해, 광리크 전류가 저감되어, 전기광학장치는 고품위로 화상을 표시할 수 있다. 아울러, 제 1 게이트 전극 및 제 2 게이트 전극을 전기적으로 접속하기 위한 개구부를 절연막에 형성할 때의 에칭공정에 의해 제 1 게이트 전극이 지나치게 제거되는 것을 저감하는 것도 가능하고, 또한 확실하게 제 1 게이트 전극 및 제 2 게이트 전극을 전기적으로 접속할 수 있다.
<1-3: 전기광학장치의 제조방법>
다음으로, 도 8 내지 도 12 를 참조하면서, 본 발명의 제 2 발명에 관련되는 전기광학장치의 제조방법의 실시형태를 설명한다. 도 8 내지 도 11 은, 본 실시형태의 전기광학장치의 제조 프로세스의 각 공정을 순서대로 나타내는 공정 단면도이다. 도 12 는, TFT (30) 를 형성하는 제조 프로세스를 상세하게 나타낸 공정 단면도이다. 본 실시형태의 전기광학장치의 제조방법에 의하면, 상기 서술한 액정장치 (1) 를 제조할 수 있다. 또한, 이하에서는, 대향기판 (20) 상에 형성되는 배향막 (22) 이나 대향전극 (21) 등의 제조공정에 관해서는 생략한다.
도 8(a) 에 있어서, 예를 들어 규소기판, 석영기판, 유리기판 등의 기판 (10) 을 준비한다. 여기서, 바람직하게는 N2 (질소) 등의 불활성 가스분위기 하, 약 850∼1300℃, 보다 바람직하게는 1000℃ 의 고온에서 열처리하고, 후에 실시되는 고온프로세스에 있어서 기판 (10) 에 생기는 변형이 적어지도록 전처리해 둔다.
이어서, 이와 같이 처리된 기판 (10) 의 전체면에, 예를 들어, Ti, Cr, W, Ta, Mo 및 Pd 등의 금속이나 금속 실리사이드 등의 금속 합금막을, 스퍼터링법 등에 의해, 100∼500㎚ 정도의 막두께, 바람직하게는 약 200㎚ 의 막두께의 차광층을 형성한 후, 예를 들어 포토리소그래피법 및 에칭처리에 의해, 도 4 에 나타낸 바와 같은 패턴의 하측 차광막 (11a) 을 형성한다.
이어서, 하측 차광막 (11a) 상에, 예를 들어, 상압 또는 감압 CVD 법 등에 의해 TEOS (테트라·에틸·오르토·실리케이트) 가스, TEB (테트라·에틸·보트레이트) 가스, TMOP (테트라·메틸·옥시·포스레이트) 가스 등을 사용하여, NSG (Non Silicate Glass) 나, 인 (P) 또는 붕소 (B) 가 도핑되어 이루어지는, PSG, BSG, BPSG 등의 실리케이트 유리막, 질화규소막, 산화규소막 등으로 이루어지는 하지 절연층 (12) 을 형성한다.
계속해서, 하지 절연층 (12) 상에, 감압 CVD 등에 의해 어몰퍼스 규소막을 형성하여 열처리를 실시함으로써, 폴리규소막을 고상 성장시킨다. 또는, 어몰퍼스 규소막을 거치지 않고, 감압 CVD 법 등에 의해 폴리규소막을 직접 형성한다. 이어서, 이 폴리규소막에 대하여, 예를 들어 포토리소그래피법 및 에칭처리를 실시함으로써, 소정 패턴을 갖는 반도체층 (1a) 을 형성한다. 또는, 열산화하는 것 등에 의해, 게이트 절연막이 되는 절연막 (2) 을 형성한다. 이 결과, 반도체층 (1a) 의 두께는, 약 30∼150㎚ 의 두께, 바람직하게는 약 35∼50㎚ 의 두께가 되고, 절연막 (2) 의 두께는, 약 20∼150㎚ 의 두께, 바람직하게는 약 30∼100㎚ 의 두께가 된다.
이어서, 반도체층 (1a) 에 단계적으로 불순물 이온을 도핑함으로써, 저농도 소스영역 (1b) 및 저농도 드레인영역 (1c), 고농도 소스영역 (1d) 및 고농도 드레인영역 (1e) 을 포함하는 LDD 구조를 구비한 화소스위칭용 TFT (30) 의 반도체층 (1a) 을 형성한다. 이것에 의해, TFT (30) 가 형성된다. 또한, TFT (30) 를 형성하는 공정에 관해서는, 후에 상세하게 설명한다.
다음으로, 도 8(b) 에 있어서, 예를 들어 하지 절연층 (12) 과 동일하게 하여, 제 1 층간절연막 (41) 을 형성한다. 얻어진 제 1 층간절연막 (41) 의 상면에는, 도시한 바와 같이, 그 아래의 TFT (30) 의 형상에 따른 요철이 생겨 있다.
이어서 도 8(c) 에 있어서, 축적용량 (70) 을 형성한다. 먼저, 예를 들어 건식 에칭법 또는 습식 에칭법 또는 이들의 조합에 의해, 제 1 층간절연막 (41) 에 컨택트홀 (83) 을 개공한다. 이어서, 예를 들어, 감압 CVD 법 등에 의해 폴리규소막을 퇴적하고, 또한 인 (P) 을 열확산하고, 이 폴리규소막을 도전화하여 하부 용량전극 (71) 을 형성한다. 또한, 예를 들어, 감압 CVD 법, 플라즈마 CVD 법 등에 의해 고온 산화규소막 (HTO 막) 이나 질화규소막으로 이루어지는 유전체막 (75) 을 막두께 50㎚ 정도의 비교적 얇은 두께로 퇴적한 후, Ti, Cr, W, Ta, Mo 및 Pd 등의 금속이나 금속 실리사이드 등의 금속 합금막을, 스퍼터링에 의해 상부 용량전극 (300) 을 형성한다. 이렇게 해서, 축적용량 (70) 을 형성한다.
이어서 도 9(a) 에 있어서, 예를 들어 상압 CVD 법을 사용하여, 제 2 층간절연층막 (42) 의 전구막을 BPSG 막 (421) 으로서 성막한다. 전구막 (421) 은, 예를 들어 BPSG 막 (421) 에 있어서의 P (인) 및 B (비소) 의 농도 (중량%) 의 비 P:B=5:4 가 되도록 형성된다. 전구막 (421) 은, 막두께가 예를 들어 800㎚ 가 되도록 형성된다.
이어서 도 9(b) 에 있어서, 전구막 (421) 을 가열에 의해 유동화시켜, 평탄화처리를 실시한다. 구체적으로는, 예를 들어 850℃ 정도에서 30∼40 분간, 기판 (10) 을 가열하여, 전구막 (421) 를 용융시키는, 즉, 리플로우시킨다. 그 결과, 전구막 (421) 표면에서의 단차가 완화된다.
또한, 전술한 바와 같은 리플로우처리에 있어서, 전구막 (421) 표면이 변질됨으로써, 그 표면에는 경화층 (42aa) 이, 예를 들어 50∼100㎚ 의 막두께 (d) 로 형성된다.
다음으로, 도 10(a) 에 있어서, 경화층 (42aa) 상에 데이터선 (6a) 을 형성하기 위한 도전막 (6aa) 을 형성한다.
계속해서, 경화층 (42aa) 이 형성된 전구막 (421) 및 제 1 층간절연막 (41) 에 대한 반응성 이온 에칭, 반응성 이온 빔 에칭 등의 건식 에칭법에 의해, 컨택트홀 (81) 을 개공한다. 또한, 컨택트홀 (81) 은, 건식 에칭법 대신에 또는 추가하여 습식 에칭법에 의해 형성해도 된다. 이와 같이 습식 에칭법을 사용하는 경우에는, 컨택트홀 (81) 의 측벽에서의, 전구막 (421) 과 경화층 (42aa) 의 계면에 위치하는 일부를 건식 에칭법에 의해 형성하여, 그 일부를 예를 들어 레지스트 등의 보호막으로 덮고, 습식 에칭법에 의해 컨택트홀 (81) 을 개공하면 된다. 습식 에칭법만으로 컨택트홀 (81) 을 형성하는 경우에는, 컨택트홀 (81) 의 측벽에서의, 전구막 (421) 과 경화층 (42aa) 의 계면에 위치하는 일부를 예를 들어 레지스트 등의 보호막으로 덮고, 그 일부가 에쳔트에 노출되지 않도록 보호하면 된다.
그 후, 전구막 (421) 의 경화층 (42aa) 상의 거의 전체면에, 예를 들어, 스퍼터링법 등에 의해 Al 내지 Al 합금 등의 Al 을 함유한 배선 재료를 퇴적하여, 도전막 (6aa) 을 형성한다.
다음으로, 도 10(b) 에 있어서, 도전층 (6aa) 에 대하여, 소정 패턴의 레지스트를 통하여 에칭처리를 하고, 도전층 (6aa) 을 패터닝하여 데이터선 (6a) 을 형성한다. 이 때, 패터닝이 종료되어 데이터선 (6a) 이 형성된 시점에서, 도전층 (6aa) 의 패터닝에 의해 제거된 부분으로부터, 전구막 (421) 의 표면이 부분적으로 노출된다. 부분적으로 노출된 전구막 (421) 의 표면에 대하여, 계속하여 에칭처리를 실시하고, 그 표면을 예를 들어 두께 (d1)=50∼100㎚ 정도, 오버에칭함으로써, 경화층 (42aa) 을 제거하는 것이 가능해진다. 이것에 의해 하부 층간절연층 (42) 이 형성되어, 데이터선 (6a) 의 하지로서 경화층 (42aa) 이 잔존한다.
다음으로, 도 11 에 있어서, 제 3 층간절연막 (43), 및 화소전극 (9a), 배향막 (16) 을 형성한다. 제 3 층간절연막 (43) 은, 예를 들어 상압 또는 감압 CVD 법에 의해, BPSG 막으로서 형성된다. 또는, 제 3 층간절연막 (43) 은, 예를 들어 상압 또는 감압 CVD 법에 의해, PSG 나 BSG 등의 실리케이트 유리막, 질화규소막이나 산화규소막 등으로서 형성된다. 하층에 Al 을 함유하는 데이터선 (6a) 이 존재하기 때문에, 제 3 층간절연막 (43) 은, 예를 들어 400℃ 이하의 비교적 저온에서 형성할 필요가 있다. 또한, 제 3 층간절연막 (43) 은, 후술하는 제 2 에칭처리에서의 습식 에칭법에서 사용되는 에쳔트에 대한 에칭레이트가, 제 2 층간절연막 (42) 과 동등하거나, 그것보다 커지도록 형성되는 것이 바람직하다.
컨택트홀 (85) 을 개공한 후, 예를 들어, 스퍼터처리 등에 의해 ITO 막을 형성하고, 추가로 포토리소그래피법 및 에칭을 실시함으로써 화소전극 (9a) 을 형성한다.
그 후, 이 위에 폴리이미드계 배향막의 도포액을 도포하고, 또한 소정의 프리틸트각을 갖도록 소정 방향에 러빙처리 등의 배향처리를 실시함으로써, 배향막 (16) 이 형성된다. 이것에 의해, 도 5 에 나타낸 화소부의 구조를 갖는 액정장치 (1) 가 형성된다.
<1-4: TFT 의 제조방법>
다음으로, 도 12 를 참조하면서, TFT (30) 의 제조 프로세스를 상세하게 설명한다.
도 12(a) 에 나타내는 바와 같이, 반도체층 (1a) 의 채널 영역 (1a') 이 되는 영역에 레지스트막 (90) 을 형성한 후, 레지스트막 (90) 의 상측으로부터 반도체층 (1a) 에 불순물 이온을 도핑하여, 반도체층 (1a) 중에 불순물 영역 (230) 을 형성한다.
다음으로, 도 12(b) 에 나타내는 바와 같이, 레지스트막 (90) 을 제거한 후, 불순물 영역 (230) 중 채널 영역 (1a') 의 가장자리를 따라 연장되는 연재 영역 (230b 및 230c), 및 채널 영역 (1a') 을 덮도록, 제 1 게이트 전극 (3a1) 이 되는 도전막 (3a1') 및 제 2 게이트 전극 (3a2) 을 순차 형성한다. 도전막 (3a1') 및 제 2 게이트 전극 (3a2) 은 소정의 형상으로 에칭되어 있고, 예를 들어 같은 사이즈로 형성되어 있다. 도전막 (3a1') 은, 예를 들어 폴리규소막이고, 제 2 게이트 전극 (3a2) 은, 금속 실리사이드로 형성되어 있다. 또한, 연재 영역 (230b 및 230c) 은, 최종적으로 저농도 소스영역 (1b) 및 저농도 드레인영역 (1c) 이 되는 영역이다.
다음으로, 도 12(c) 에 나타내는 바와 같이, 불순물 영역 (230) 중 채널 영역 (1a') 에 인접하는 영역 (230b 및 230c) 의 외측 영역, 즉 최종적으로 고농도 소스영역 (1d) 및 고농도 드레인영역 (1e) 이 되는 영역에 불순물 이온을 도핑한다. 이 때, 제 2 게이트 전극 (3a2) 은, 영역 (230b 및 230c) 에 불순물 이온이 도핑되지 않도록 마스크로서 기능하고, 반도체층 (1a) 중에 고농도 소스영역 (1d) 및 고농도 드레인영역 (1e), 및 저농도 소스영역 (1b) 및 저농도 드레인영역 (1c) 이 형성된다. 여기서, 불순물 이온의 주입 각도, 즉 이온 임플란테이션 각도는, ±5°정도이기 때문에, 셀프 얼라인먼트로 고농도 소스영역 (1d) 및 고농도 드레인영역 (1e) 이 형성된다.
다음으로, 도 12(d) 에 나타내는 바와 같이, 예를 들어 등방성 플라즈마처리 등의 건식 에칭에 의해서 도전막 (3a1') 의 옆으로부터 도전막 (3a1') 을 선택적으로 제거함으로써, 저농도 소스영역 (1b) 및 저농도 드레인영역 (1c) 에 겹치지 않는 제 1 게이트 전극 (3a1) 을 형성한다. 이것에 의해, TFT (30) 가 형성된다. 따라서, 본 실시형태의 전기광학장치의 제조방법에 의하면, 반도체층 (1a) 중에 채널 영역 (1a), 저농도 소스영역 (1b) 및 저농도 드레인영역 (1c), 고농도 소스영역 (1d) 및 고농도 드레인영역 (1e) 이 형성된 LDD 구조의 형성, 및 제 2 게이트 전극 (3a2) 에 의해서 저농도 소스영역 (1b) 및 저농도 드레인영역 (1c) 을 차광하는 차광구조를 TFT (30) 에 형성할 수 있다. 아울러, 제 1 게이트 전극 (3a1) 이 저농도 소스영역 (1b) 및 저농도 드레인영역 (1c) 에 겹쳐 있지 않기 때문, 제 1 게이트 전극 (3a1) 과, 저농도 소스영역 (1b) 및 저농도 드레인영역 (1c) 사이에서 생기는 기생용량도 저감할 수 있다.
이와 같이, 본 실시형태에 관련되는 전기광학장치의 제조방법에 의하면, 광리크 전류가 흐르기 쉬운 저농도 소스영역 (1b) 및 저농도 드레인영역 (1c) 을 차광할 수 있는 LDD 구조를 구비한 TFT (30) 를 형성할 수 있고, LDD 구조에 의한 전기 특성을 살려 고품위로 화상을 표시할 수 있는 액정장치 (1) 를 제조하는 것이 가능하다.
(제 2 실시형태)
다음으로, 도 13 을 참조하면서, 본 발명의 제 3 발명에 관련되는 전기광학장치의 제조방법의 실시형태를 설명한다. 또한, 이하에서는, TFT (30) 의 제조 프로세스를 중심으로 설명한다. 아울러, 이하에서는, 제 1 실시형태에서 설명한 전기광학장치 및 그 제조방법과 공통하는 부분에 공통의 참조부호를 부여하여, 상세한 설명을 생략한다.
도 13(a) 에 있어서, TFT 어레이기판 (10) 상에 형성된 반도체층 (1a) 의 채 널 영역 (1a') 및 불순물 영역 (230) 이 형성된 상태에서, 불순물 영역 (230) 을 형성할 때에 마스크로서 기능한 제 2 게이트 전극 (3a2) 및 도전막 중 도전막을 그 옆으로부터 선택적으로 제거함으로써 제 1 게이트 전극 (3a1) 이 형성되어 있다.
이어서, 도 13(b) 에 나타내는 바와 같이, 불순물 영역 (230) 중 채널 영역 (1a') 에 인접하는 영역 (230b 및 230c) 을 덮도록, 사이드월 (91) 을 형성한다. 사이드월 (91) 은, 형성해야 할 저농도 소스영역 (1b) 및 저농도 드레인영역 (1c) 의 폭에 따른 사이즈를 갖고 있으면 된다.
도 13(c) 에 나타내는 바와 같이, 불순물 영역 (230) 중 영역 (230b 및 230c) 의 외측 영역에 제 2 게이트 전극 (3a2) 및 사이드월 (91) 의 상측으로부터 불순물 이온을 도핑함으로써, 반도체층 (1a) 중에 고농도 소스영역 (1d) 및 고농도 드레인영역 (1e), 및 저농도 소스영역 (1b) 및 저농도 드레인영역 (1c) 이 형성된다.
다음으로, 도 13(d) 에 나타내는 바와 같이, 반도체층 (1a) 을 열처리함으로써 반도체층 (1a) 중에 불순물 이온을 확산시킴에 따라, 고농도 소스영역 (1d) 및 고농도 드레인영역 (1e), 및 저농도 소스영역 (1b) 및 저농도 드레인영역 (1c) 을 확대한다. 이것에 의해, 반도체층 (1a) 중에 TFT (30a) 의 설계에 따른 사이즈를 갖는 고농도 소스영역 (1d) 및 고농도 드레인영역 (1e), 및 저농도 소스영역 (1b) 및 저농도 드레인영역 (1c) 을 형성할 수 있다. 또한, 불순물 이온이 반도체층 (1a) 를 확산하는 확산속도는, 열처리조건에 따라 다르다. 열처리조건은, 불순물 이온이 제 1 게이트 전극 (3a1) 의 하측, 즉 실질적인 채널 영역으로서 기능하는 영역으로 확산되지 않도록, 즉 반도체층 (1a) 중 제 1 게이트 전극 (3a1) 의 하측 영역이 채널 영역이 되도록 설정된다.
이와 같이 본 실시형태에 관련되는 전기광학장치의 제조방법에 의하면, 사이드월 (91) 및 제 2 게이트 전극 (3a1) 에 의해, 저농도 소스영역 (1b) 및 저농도 드레인영역 (1c) 을 차광할 수 있어, 광리크 전류를 저감하는 것이 가능하다. 따라서, 본 실시형태에 관련되는 전기광학장치의 제조방법에 의하면, 제 1 실시형태에 관련되는 전기광학장치의 제조방법과 마찬가지로, 광리크 전류가 흐르기 쉬운 저농도 소스영역 (1b) 및 저농도 드레인영역 (1c) 을 차광할 수 있는 LDD 구조를 구비한 TFT (30a) 를 형성할 수 있고, LDD 구조에 의한 전기 특성을 살려 고품위로 화상을 표시할 수 있는 전기광학장치를 제조하는 것이 가능하다.
(제 3 실시형태)
다음으로, 도 14 내지 도 16 을 참조하면서, 본 발명의 제 4 발명에 관련되는 전기광학장치의 제조방법의 실시형태를 설명한다.
도 14(a) 에 있어서, 폴리규소 등의 도전 재료를 사용하여, TFT 어레이기판 (10) 상에 형성된 반도체층 (1a) 중의 채널 영역 (1a') 을 덮도록 절연막 (2a) 을 통하여 제 1 게이트 전극 (3a1) 을 형성하고, 제 1 게이트 전극 (3a1) 을 마스크로 하여 반도체층 (1a) 에 불순물 이온을 도핑한다. 이것에 의해, 채널 영역 (1a') 의 주위에 불순물 영역 (230) 을 형성한다.
다음으로, 도 14(b) 에 나타내는 바와 같이, 불순물 영역 (230) 및 제 1 게이트 전극 (3a1) 을 덮도록 SiO2 등의 절연 재료로 이루어지는 절연막 (41a) 을 형 성한 후, 제 1 게이트 전극 (3a1) 이 노출될 때까지 절연막 (41a) 을 연마함으로써, 절연막 (41a) 의 연마면 및 이 연마면으로부터 노출되는 제 1 게이트 전극 (3a1) 의 노출면을 면일치시킨다. 이 때, 예를 들어 CMP 법을 사용함으로써, 절연막 (41a) 의 연마면 및 이 연마면으로부터 노출되는 제 1 게이트 전극 (3a1) 의 노출면을 면일치시키는 것이 가능하다.
다음으로, 도 14(c) 에 나타내는 바와 같이, 불순물 영역 (230) 중 채널 영역 (1a') 에 인접하는 영역 (230b 및 230c) 을 덮도록, 예를 들어, 금속 실리사이드를 사용하여 제 1 게이트 전극 (3a1) 상에 제 2 게이트 전극 (3a2) 을 형성한다. 여기서, 절연막 (41a) 의 연마면 및 이 연마면으로부터 노출되는 제 1 게이트 전극 (3a1) 의 노출면이 면일치되기 때문에, 결함이 적은 양호한 막질을 갖는 금속 실리사이드로 구성된 제 2 게이트 전극 (3a2) 을 형성할 수 있다.
다음으로, 도 14(d) 에 나타내는 바와 같이, 불순물 영역 (230) 중 영역 (230b 및 230c) 의 외측 영역에 제 2 게이트 전극 (3a2) 의 상측으로부터 불순물 이온을 도핑함으로써, 반도체층 (1a) 중에 고농도 소스영역 (1d) 및 고농도 드레인영역 (1e), 및 저농도 소스영역 (1b) 및 저농도 드레인영역 (1c) 을 형성한다. 이 때, 이온 임플란테이션 각도를 예를 들어 ±5°정도로 함으로써, 셀프 얼라인먼트로 고농도 소스영역 (1d) 및 고농도 드레인영역 (1e) 을 형성할 수 있다.
이와 같이, 본 실시형태에 관련되는 전기광학장치의 제조방법에 의하면, 제 1 및 제 2 실시형태에 관련되는 전기광학장치의 제조방법과 마찬가지로, 광리크 전류를 저감할 수 있고, LDD 구조를 갖는 TFT 를 구비한 전기광학장치를 간편한 제조 프로세스로, 또한 고성능으로 형성할 수 있다.
(변형예 1)
다음으로, 도 15 를 참조하면서, 본 실시형태에 관련되는 전기광학장치의 제조방법의 변형예의 일례를 설명한다.
도 15(a) 에 있어서, 폴리규소 등의 도전 재료를 사용하여, TFT 어레이기판 (10) 상에 형성된 반도체층 (1a) 중의 채널 영역 (1a') 을 덮도록 절연막 (2a) 을 통하여 제 1 게이트 전극 (3a1) 을 형성하고, 제 1 게이트 전극 (3a1) 를 마스크로 하여 반도체층 (1a) 에 불순물 이온을 도핑한다. 이것에 의해, 채널 영역 (1a') 의 주위에 불순물 영역 (230) 을 형성한다.
다음으로, 도 15(b) 에 있어서, 불순물 영역 (230) 및 제 1 게이트 전극 (3a1) 을 덮도록 절연막 (41b) 을 형성하고, 절연막 (41b) 중 채널 영역 (1a') 상으로 연장되는 부분을 에칭법을 사용하여 제거한다. 이것에 의해, 절연막 (41b) 에 개구부 (92) 가 형성되고, 이 개구부 (92) 로부터 제 1 게이트 전극 (3a1) 의 표면이 노출된다.
다음으로, 도 15(c) 에 있어서, 개구부 (92) 로부터 노출되는 제 1 게이트 전극 (3a1) 상에 제 2 게이트 전극 (3a2) 을 형성하고, 이들 전극을 서로 전기적으로 접속한다. 이것에 의해, 예를 들어 CMP 법 등의 연마법을 사용하여 제 1 게이트 전극을 덮는 절연막을 제거할 필요가 없으며, 예를 들어, 제 1 게이트 전극이 나노미터 오더의 매우 얇은 막두께를 갖는 경우에는, 연마에 의해서 제 1 게이트 전극 (3a1) 이 손상을 받는 것을 효과적으로 저감할 수 있다.
또한, 제 2 게이트 전극 (3a2) 은, 최종적으로 저농도 소스영역 및 저농도 드레인영역이 되는 영역에 겹치도록, 또한 최종적으로 고농도 소스영역 및 고농도 드레인영역이 되는 영역에 겹치지 않도록 소정의 형상으로 에칭되어 있다.
본 예의 전기광학장치가 구비하는 TFT (30c) 는, 도 6 및 도 7 에서 설명한 경우와 마찬가지로, 채널 영역 (1a') 상을 피한 영역에서 제 2 게이트 전극 (3a2) 및 주사선 (3a) 이 전기적으로 접속되어 있어도 된다. 이와 같이 하면, 예를 들어 절연막에 컨택트홀을 형성할 때에, 제 1 게이트 전극 (3a1) 에 손상이 생기는 것을 저감할 수 있고, 제 1 게이트 전극의 막질을 양호하게 유지하면서, 제 1 게이트 전극 (3a1) 및 주사선 (3a) 을 전기적으로 접속할 수 있다.
(변형예 2)
다음으로, 도 16 을 참조하면서, 본 실시형태에 관련되는 전기광학장치의 제조방법의 변형예의 다른 예를 설명한다. 본 예의 전기광학장치의 제조방법은, 개구부 (92) 의 가장자리를 부분적으로 제거하는 점에서 본 실시형태의 변형예 1 과 다르다.
도 16(a) 에 있어서, 절연막 (41b) 중 제 1 게이트 전극 (3a1) 의 가장자리 상에 돌출된 돌부 (93) 를 건식 에칭법 또는 습식 에칭법을 사용하여 제거함으로써, 곡면을 갖는 측벽부로 규정된 개구부 (92a) 를 형성한다.
다음으로, 도 16(b) 에 있어서, 돌부 (93) 의 매끄러운 표면을 따라, 제 2 게이트 전극 (3a2) 을 형성하고, 제 2 게이트 전극 (3a2) 을 마스크로 하여 불순물 이온을 도핑함으로써, TFT (30f) 를 형성한다. 본 예에서는, 절연막 (41b) 및 이 절연막 상에 형성되는 제 2 게이트 전극 (3a2) 의 커버릿지성을 향상시킬 수 있는 점에서, 상기 서술한 본 실시형태에 관련되는 전기광학장치의 제조방법에 비하여 유리하다.
(전자기기)
다음으로, 상기 서술한 액정장치를 각종 전자기기에 적용되는 경우에 관해서 설명한다.
우선, 이 액정장치를 라이트 밸브로서 사용한 프로젝터에 관해서 설명한다. 도 17 은, 프로젝터의 구성예를 도시하는 평면도이다. 도 17 에 나타나는 바와 같이, 프로젝터 (1100) 내부에는, 할로겐 램프 등의 백색 광원으로 이루어지는 램프유닛 (1102) 이 형성되어 있다. 이 램프유닛 (1102) 으로부터 사출된 투사광은, 라이트 가이드 (1104) 내에 배치된 4 장의 미러 (1106) 및 2 장의 다이크로익 미러 (1108) 에 의해 RGB 의 3 원색으로 분리되어, 각 원색에 대응하는 라이트 밸브로서의 액정패널 (1110R, 1110B 및 1110G) 에 입사된다.
액정패널 (1110R, 1110B 및 1110G) 의 구성은, 상기 서술한 액정장치와 동등하고, 외부 회로 (도시생략) 로부터 외부 접속용 단자 (102) 에 공급되는 R, G, B 의 원색 신호로 각각 구동되는 것이다. 그리고, 이들 액정패널에 의해서 변조된 광은, 다이크로익 프리즘 (1112) 에 3 방향으로부터 입사된다. 이 다이크로익 프리즘 (1112) 에 있어서는, R 및 B 의 광이 90 도로 굴절하는 한편, G 의 광이 직진한다. 따라서, 각 색의 화상이 합성되는 결과, 투사 렌즈 (1114) 를 통하여 스크린 등에 컬러 화상이 투사되게 된다.
여기서, 각 액정패널 (1110R, 1110B 및 1110G) 에 의한 표시 이미지에 관해 착목하면, 액정패널 (1110G) 에 의한 표시 이미지는, 액정패널 (1110R, 1110B) 에 의한 표시 이미지에 대하여 좌우 반전하는 것이 필요해진다.
또한, 액정패널 (1110R, 1110B 및 1110G) 에는, 다이크로익 미러 (1108) 에 따라, R, G, B 의 각 원색에 대응하는 광이 입사되기 때문에, 컬러 필터를 형성할 필요는 없다.
다음으로, 액정장치를, 모바일형 PC 에 적용한 예에 관해서 설명한다. 도 18 은, 이 PC 의 구성을 나타내는 사시도이다. 도 18 에 있어서, 컴퓨터 (1200) 는, 키보드 (1202) 를 구비한 본체부 (1204) 와, 액정표시유닛 (1206) 으로 구성되어 있다. 이 액정표시유닛 (1206) 은, 앞에 서술한 액정장치 (1005) 의 배면에 백라이트를 부가함으로써 구성되어 있다.
또한, 이 액정장치를, 휴대전화에 적용한 예에 관해서 설명한다. 도 19 는, 이 휴대전화의 구성을 나타내는 사시도이다. 도 19 에 있어서, 휴대전화 (1300) 는, 복수의 조작버튼 (1302) 과 함께, 반사형 액정장치 (1005) 를 구비하는 것이다. 이 반사형 액정장치 (1005) 에 있어서는, 필요에 따라 그 전면에 프론트 라이트가 형성된다.
또한, 도 17 내지 도 19 를 참조하여 설명한 전자기기 외에도, 액정 텔레비전이나, 뷰파인더형, 모니터 직시형 비디오 테이프 레코더, 카내비게이션장치, 페이저, 전자수첩, 전자계산기, 워드프로세서, 워크스테이션, 텔레비전 전화, POS 단말, 터치패널을 구비한 장치 등을 들 수 있다. 그리고, 이들의 각종 전자기기 에 적용 가능한 것은 말할 필요도 없다.
본 발명은, 상기 서술한 실시형태에 한정되는 것은 아니며, 청구범위 및 명세서 전체로부터 판독되는 발명의 요지 또는 사상에 반하지 않는 범위에서 적절한 변경이 가능하며, 그와 같은 변경을 따르는 전기광학장치 및 그 제조방법, 및 이것을 구비한 전자기기도 역시 본 발명의 기술적 범위에 포함되는 것이다.
광리크 전류가 저감된 LDD 구조를 구비한 트랜지스터의 전기 특성을 살려, 플리커 등의 화상표시를 행할 때에 발생하는 문제를 저감할 수 있어, 고품위로 화상을 표시할 수 있다.

Claims (15)

  1. 기판 상에,
    서로 교차하는 복수의 데이터선 및 복수의 주사선,
    상기 복수의 데이터선 및 상기 복수의 주사선의 교차에 대응하여 형성된 복수의 화소전극, 및
    상기 화소전극에 전기적으로 접속되어 있고, LDD 구조를 갖는 트랜지스터를 구비하고,
    상기 트랜지스터는,
    불순물 농도가 서로 다른 고농도 영역 및 저농도 영역을 포함하는 불순물 영역이 채널 영역의 주위에 형성된 반도체층과,
    평면적으로 보아 상기 저농도 영역에 겹치지 않도록 상기 채널 영역 상에 형성된 제 1 게이트 전극과,
    상기 제 1 게이트 전극에 전기적으로 접속되어 있고, 평면적으로 보아 상기 저농도 영역을 덮도록 상기 제 1 게이트 전극 상에 형성된 제 2 게이트 전극을 구비하며,
    상기 제 2 게이트 전극 상에 상기 트랜지스터를 덮도록 형성된 차광막을 구비한 것을 특징으로 하는 전기광학장치.
  2. 제 1 항에 있어서,
    상기 트랜지스터의 채널길이 방향에서, 상기 제 1 게이트 전극의 종단은, 평면적으로 보아 상기 저농도 영역 및 상기 채널 영역의 경계에 일치하고 있는 것을 특징으로 하는 전기광학장치.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 트랜지스터의 채널길이 방향에서, 상기 제 2 게이트 전극의 종단은, 평면적으로 보아 상기 저농도 영역 및 상기 고농도 영역의 경계에 일치하고 있는 것을 특징으로 하는 전기광학장치.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 제 2 게이트 전극은, 상기 제 1 게이트 전극 상에 형성된 절연막의 개구부에 상기 제 1 게이트 전극이 노출되는 영역 및 상기 저농도 영역에 걸쳐 연재되어 있는 것을 특징으로 하는 전기광학장치.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 제 2 게이트 전극은, 상기 채널 영역 상에서 상기 제 1 게이트 전극에 전기적으로 접속되어 있는 것을 특징으로 하는 전기광학장치.
  6. 제 1 항 또는 제 2 항에 있어서,
    상기 제 2 게이트 전극은, 상기 제 1 게이트 전극 중 상기 채널 영역의 외측 영역으로 연장되는 부분에 전기적으로 접속되어 있는 것을 특징으로 하는 전기광학장치.
  7. 삭제
  8. 기판 상에서 서로 교차하는 복수의 데이터선 및 복수의 주사선을 형성하는 배선 형성공정,
    상기 기판 상에 형성된 반도체층의 소정 영역에 레지스트막을 형성하는 레지스트막 형성공정,
    상기 레지스트막을 마스크로 하여 상기 반도체층에 불순물을 도핑함으로써, 상기 소정 영역의 주위에 불순물 영역을 형성하는 제 1 도핑공정,
    상기 레지스트막을 제거한 후, 상기 소정 영역, 및 상기 불순물 영역 중 상기 트랜지스터의 채널길이 방향에서의 상기 소정 영역에 인접한 영역을 덮도록, 제 1 게이트 전극이 되는 도전막 및 제 2 게이트 전극을 형성하는 도전막 형성공정,
    상기 불순물 영역 중 상기 인접하는 영역의 외측 영역에 상기 제 2 게이트 전극을 마스크로 하여 상기 불순물을 도핑함으로써, 상기 불순물의 농도가 서로 다른 고농도 영역 및 저농도 영역을 상기 반도체층에 형성하는 제 2 도핑공정,
    상기 도전막의 측면으로부터 상기 도전막을 선택적으로 제거함으로써, 상기 저농도 영역에 겹치지 않는 제 1 게이트 전극을 형성하는 전극 형성공정, 및
    상기 복수의 데이터선 및 상기 복수의 주사선의 교차에 대응하여 형성된 화 소전극을 형성하는 화소전극 형성공정을 포함하는 것을 특징으로 하는 전기광학장치의 제조방법.
  9. 기판 상에서 서로 교차하는 복수의 데이터선 및 복수의 주사선을 형성하는 배선 형성공정,
    상기 기판 상에 형성된 반도체층의 소정 영역에 제 1 게이트 전극이 되는 도전막 및 상기 도전막 상에 제 2 게이트 전극을 형성하는 도전막 형성공정,
    상기 제 2 게이트 전극을 마스크로 하여 상기 반도체층에 불순물을 도핑함으로써, 상기 소정 영역의 주위에 불순물 영역을 형성하는 제 1 도핑공정,
    상기 도전막의 측면으로부터 상기 도전막을 선택적으로 제거함으로써, 제 1 게이트 전극을 형성하는 전극 형성공정,
    상기 트랜지스터의 채널길이 방향에서, 상기 불순물 영역 중 상기 소정 영역에 인접하는 영역의 적어도 일부를 덮도록, 사이드월을 형성하는 사이드월 형성공정,
    상기 불순물 영역 중 상기 적어도 일부의 외측 영역에 상기 제 2 게이트 전극 및 상기 사이드월을 마스크로 하여 상기 불순물을 도핑함으로써, 상기 불순물의 농도가 서로 다른 고농도 영역 및 저농도 영역을 상기 반도체층에 형성하는 제 2 도핑공정,
    상기 반도체층을 열처리함으로써, 상기 고농도 영역 및 상기 저농도 영역을 확대하는 확산공정, 및
    상기 복수의 데이터선 및 상기 복수의 주사선의 교차에 대응하여 형성된 복수의 화소전극을 형성하는 화소전극 형성공정을 포함하는 것을 특징으로 하는 전기광학장치의 제조방법.
  10. 기판 상에서 서로 교차하는 복수의 데이터선 및 복수의 주사선을 형성하는 배선 형성공정,
    상기 기판 상에 형성된 반도체층의 소정 영역을 덮도록 제 1 게이트 전극을 형성하는 제 1 전극 형성공정,
    상기 제 1 게이트 전극을 마스크로 하여 상기 반도체층에 불순물을 도핑함으로써, 상기 소정 영역의 주위에 불순물 영역을 형성하는 제 1 도핑공정,
    상기 불순물 영역 중 상기 트랜지스터의 채널길이 방향에서의 상기 소정 영역에 인접하는 영역의 적어도 일부, 및 상기 소정 영역을 덮도록, 제 1 게이트 전극 상에 제 2 게이트 전극을 형성하는 제 2 전극 형성공정,
    상기 불순물 영역 중 상기 트랜지스터의 채널길이 방향에서의 상기 적어도 일부의 외측 영역에, 상기 제 2 게이트 전극을 마스크로 하여 상기 불순물을 도핑함으로써, 상기 반도체층에 상기 불순물의 농도가 서로 다른 고농도 영역 및 저농도 영역을 형성하는 제 2 도핑공정, 및
    상기 복수의 데이터선 및 상기 복수의 주사선의 교차에 대응하여 형성된 복수의 화소전극을 형성하는 화소전극 형성공정을 포함하는 것을 특징으로 하는 전기광학장치의 제조방법.
  11. 제 10 항에 있어서,
    상기 제 2 전극 형성공정에 앞서, 상기 불순물 영역 및 상기 제 1 게이트 전극을 덮도록 절연막을 형성한 후, 상기 제 1 게이트 전극이 노출될 때까지 상기 절연막을 연마함으로써, 상기 연마된 절연막의 연마면 및 상기 연마면으로부터 노출되는 상기 제 1 게이트 전극의 노출면을 면일치시키는 연마공정을 더 포함하는 것을 특징으로 하는 전기광학장치의 제조방법.
  12. 제 10 항에 있어서,
    상기 제 2 전극 형성공정에서, 상기 제 1 게이트 전극 중 평면적으로 보아 상기 트랜지스터의 채널길이 방향에 교차하는 방향을 따라 상기 소정 영역의 외측 영역으로 연장되는 부분에 상기 제 2 게이트 전극을 전기적으로 접속하는 것을 특징으로 하는 전기광학장치의 제조방법.
  13. 제 10 항에 있어서,
    상기 제 2 전극 형성공정에 앞서, 상기 불순물 영역 및 상기 제 1 게이트 전극을 덮도록 절연막을 형성한 후, 상기 절연막의 일부를 제거함으로써 상기 제 1 게이트 전극의 표면의 적어도 일부가 노출되는 개구부를 형성하는 개구부 형성공정을 더 포함하고,
    상기 제 2 전극 형성공정에서, 상기 표면의 적어도 일부에서 상기 제 1 게이 트 전극에 전기적으로 접속되도록 상기 제 2 게이트 전극을 형성하는 것을 특징으로 하는 전기광학장치의 제조방법.
  14. 제 13 항에 있어서,
    상기 개구부 형성공정에서, 상기 절연막 중 상기 제 1 게이트 전극 상에 돌출한 돌부를 부분적으로 제거하는 것을 특징으로 하는 전기광학장치의 제조방법.
  15. 제 1 항 또는 제 2 항에 기재된 전기광학장치를 구비하여 이루어지는 것을 특징으로 하는 전자기기.
KR1020060110355A 2005-11-22 2006-11-09 전기광학장치, 그 제조방법, 및 전자기기 KR100838551B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005337003A JP4876548B2 (ja) 2005-11-22 2005-11-22 電気光学装置の製造方法
JPJP-P-2005-00337003 2005-11-22

Publications (2)

Publication Number Publication Date
KR20070054099A KR20070054099A (ko) 2007-05-28
KR100838551B1 true KR100838551B1 (ko) 2008-06-19

Family

ID=38093596

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060110355A KR100838551B1 (ko) 2005-11-22 2006-11-09 전기광학장치, 그 제조방법, 및 전자기기

Country Status (5)

Country Link
US (1) US7682856B2 (ko)
JP (1) JP4876548B2 (ko)
KR (1) KR100838551B1 (ko)
CN (1) CN100547472C (ko)
TW (1) TWI338334B (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4755855B2 (ja) * 2005-06-13 2011-08-24 株式会社東芝 半導体ウェーハの検査方法
TWI336927B (en) * 2007-04-27 2011-02-01 Nanya Technology Corp Method for forming semiconductor device with single sided buried strap
JP5157319B2 (ja) * 2007-08-28 2013-03-06 セイコーエプソン株式会社 電気光学装置及び電子機器
JP5003366B2 (ja) 2007-09-10 2012-08-15 セイコーエプソン株式会社 電気光学装置及びその製造方法、並びに電子機器
US20090085039A1 (en) * 2007-09-28 2009-04-02 Tpo Displays Corp. Image display system and fabrication method thereof
JP2009122250A (ja) * 2007-11-13 2009-06-04 Seiko Epson Corp 電気光学装置及び電子機器
JP5481790B2 (ja) * 2008-02-29 2014-04-23 セイコーエプソン株式会社 電気光学装置
WO2010064343A1 (ja) * 2008-12-05 2010-06-10 シャープ株式会社 半導体装置及びその製造方法
WO2011048838A1 (ja) * 2009-10-20 2011-04-28 シャープ株式会社 アクティブマトリクス基板及び有機ｅｌ表示装置
JP5663904B2 (ja) 2010-03-08 2015-02-04 セイコーエプソン株式会社 電気光学装置及びその製造方法、並びに電子機器
KR102173707B1 (ko) * 2013-05-31 2020-11-04 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 유기 발광 표시 장치
CN105161496A (zh) 2015-07-30 2015-12-16 京东方科技集团股份有限公司 一种薄膜晶体管阵列基板及其制造方法、显示装置
KR20180017280A (ko) 2016-08-08 2018-02-21 삼성디스플레이 주식회사 유기 발광 표시 장치
CN106847835B (zh) * 2017-04-01 2019-12-27 厦门天马微电子有限公司 一种显示面板、显示面板的制备方法、以及显示装置
KR20200105565A (ko) * 2019-02-28 2020-09-08 삼성디스플레이 주식회사 표시 장치
CN110534532B (zh) * 2019-09-04 2022-03-04 友达光电（昆山）有限公司 显示面板及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10233511A (ja) * 1997-02-21 1998-09-02 Toshiba Corp 薄膜トランジスタ装置及び薄膜トランジスタ装置の製造方法並びに液晶表示装置
JP2000216399A (ja) 1998-11-17 2000-08-04 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2002252231A (ja) 1998-05-29 2002-09-06 Samsung Electronics Co Ltd 液晶表示装置用薄膜トランジスタ形成方法
KR100360873B1 (ko) 1995-07-07 2003-03-03 엘지전자 주식회사 박막트랜지스터제조방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3173135B2 (ja) * 1992-06-24 2001-06-04 セイコーエプソン株式会社 薄膜半導体装置及びその製造方法
US6657229B1 (en) * 1996-05-28 2003-12-02 United Microelectronics Corporation Semiconductor device having multiple transistors sharing a common gate
JP4126156B2 (ja) * 1998-01-30 2008-07-30 株式会社日立製作所 液晶表示装置
US6420758B1 (en) 1998-11-17 2002-07-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an impurity region overlapping a gate electrode
US7112844B2 (en) * 2001-04-19 2006-09-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2002368125A (ja) 2001-06-11 2002-12-20 Sony Corp 半導体装置の製造方法
US6952023B2 (en) * 2001-07-17 2005-10-04 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP4439766B2 (ja) * 2001-08-02 2010-03-24 シャープ株式会社 薄膜トランジスタ装置及びその製造方法
JP2005057242A (ja) * 2003-07-18 2005-03-03 Seiko Epson Corp 薄膜トランジスタ、アクティブマトリクス基板、表示装置、及び電子機器
SG115733A1 (en) * 2004-03-12 2005-10-28 Semiconductor Energy Lab Thin film transistor, semiconductor device, and method for manufacturing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100360873B1 (ko) 1995-07-07 2003-03-03 엘지전자 주식회사 박막트랜지스터제조방법
JPH10233511A (ja) * 1997-02-21 1998-09-02 Toshiba Corp 薄膜トランジスタ装置及び薄膜トランジスタ装置の製造方法並びに液晶表示装置
JP2002252231A (ja) 1998-05-29 2002-09-06 Samsung Electronics Co Ltd 液晶表示装置用薄膜トランジスタ形成方法
JP2000216399A (ja) 1998-11-17 2000-08-04 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法

Also Published As

Publication number Publication date
TW200729352A (en) 2007-08-01
US20070117239A1 (en) 2007-05-24
CN100547472C (zh) 2009-10-07
US7682856B2 (en) 2010-03-23
TWI338334B (en) 2011-03-01
JP2007142320A (ja) 2007-06-07
JP4876548B2 (ja) 2012-02-15
CN1971387A (zh) 2007-05-30
KR20070054099A (ko) 2007-05-28

Similar Documents

Publication Publication Date Title
KR100838551B1 (ko) 전기광학장치, 그 제조방법, 및 전자기기
KR100481590B1 (ko) 전기 광학 장치, 투사형 표시 장치 및 전기 광학 장치의제조 방법
KR100386050B1 (ko) 전기 광학 장치 및 그 제조 방법 및 전자 기기
US7554120B2 (en) Circuit board for electro-optical device, electro-optical device, and electronic apparatus
KR100697998B1 (ko) 반도체 장치 및 그 제조 방법, 전기 광학 장치 및 그 제조 방법, 그리고 전자기기
US20080149937A1 (en) Connection structure, electro-optical device, and method for production of electro-optical device
KR20020075286A (ko) 전기 광학 기판 장치 및 그 제조 방법, 전기 광학 장치,전자 기기 및 기판 장치의 제조 방법
JP3736513B2 (ja) 電気光学装置及びその製造方法並びに電子機器
KR20060132460A (ko) 전기광학장치, 그 제조 방법, 및 전자 기기
JP2002156652A (ja) 電気光学装置及びその製造方法
JP4655943B2 (ja) 電気光学装置及びその製造方法、並びに導電層の接続構造
JP2007079257A (ja) 電気光学装置及びその製造方法、電子機器並びにコンデンサー
KR20080076737A (ko) 전기 광학 장치용 기판 및 그 제조 방법, 그리고 전기 광학장치 및 전자 기기
JP3791338B2 (ja) 電気光学装置及びその製造方法並びに投射型表示装置
US8253909B2 (en) Electro-optical device substrate, electro-optical device, and electronic apparatus
KR20070069054A (ko) 전기 광학 장치, 그 제조 방법, 및 전자기기
JP2006085137A (ja) 電気光学装置及び電子機器
JP3674274B2 (ja) 液晶パネル、液晶パネル用ｔｆｔアレイ基板及び電子機器
JP2010008635A (ja) 電気光学装置用基板の製造方法、電気光学装置用基板、電気光学装置及び電子機器
JP4462128B2 (ja) 電気光学装置及びその製造方法並びに電子機器
JP2008216940A (ja) 電気光学装置の製造方法
JP4284950B2 (ja) 電気光学装置及びその製造方法並びに電子機器
JP2011221119A (ja) 電気光学装置及び電子機器、並びに電気光学装置の製造方法
JP4591573B2 (ja) 電気光学装置用基板及び電気光学装置、並びに電子機器
JP2006245260A (ja) 半導体装置の製造方法、電気光学装置の製造方法、半導体装置、及び電気光学装置、並びに電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130520

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee