JP4755855B2 - 半導体ウェーハの検査方法 - Google Patents

半導体ウェーハの検査方法 Download PDF

Info

Publication number
JP4755855B2
JP4755855B2 JP2005172642A JP2005172642A JP4755855B2 JP 4755855 B2 JP4755855 B2 JP 4755855B2 JP 2005172642 A JP2005172642 A JP 2005172642A JP 2005172642 A JP2005172642 A JP 2005172642A JP 4755855 B2 JP4755855 B2 JP 4755855B2
Authority
JP
Japan
Prior art keywords
semiconductor wafer
mask material
protected area
crystal
crystal defects
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005172642A
Other languages
English (en)
Other versions
JP2006351624A (ja
Inventor
沢 勝二郎 丹
屋 憲 彦 土
元 淳 二 菅
久 幸 広 牛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2005172642A priority Critical patent/JP4755855B2/ja
Priority to US11/444,301 priority patent/US7531462B2/en
Publication of JP2006351624A publication Critical patent/JP2006351624A/ja
Application granted granted Critical
Publication of JP4755855B2 publication Critical patent/JP4755855B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84Systems specially adapted for particular applications
    • G01N21/88Investigating the presence of flaws or contamination
    • G01N21/95Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501Semiconductor wafers

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

本発明は、デバイスパターンが形成された半導体ウェーハの処理方法および検査方法に関し、特に、例えば、半導体ウェーハに発生した結晶欠陥を光学式、または電子ビーム式欠陥検査装置により検査する方法に関する。
半導体装置の製造時において、デバイス製造プロセスで発生する熱応力や膜応力が、半導体装置の特性を劣化させ、リーク不良・耐圧不良等の原因となる転位を発生させる。
この転位を検出する方法として、従来、半導体素子が形成されたウェーハの全面を全剥処理後、選択エッチング処理を行ない、結晶欠陥を現出させてから光学式、または電子ビーム式欠陥検査装置の画像認識により検査する方法がある。
上記検査方法の場合、全剥離処理や選択エッチング工程に起因する結晶欠陥(転位)ではないピットや残渣が発生する。上記欠陥検査装置より結晶欠陥を測定する際、このピットや残渣は、結晶欠陥との区別ができないことから結晶欠陥と認識され、ノイズとなる。
ここで、このノイズ成分を低減する従来技術として、素子構造の剥離後、半導体ウェーハを光学式欠陥検査装置で画像認識により定量測定し、さらに、選択エッチング後、当該半導体ウェーハについて再度定量測定し、ノイズ成分を相殺するようにこの2つの測定結果の差分を算出して、この差分を選択エッチングにより表出した結晶欠陥数とするものがある(例えば、特許文献1参照。)。
しかし、上記従来技術では、例えば、半導体ウェーハの選択エッチング後、再度の定量測定前に、選択エッチングのライト(Wright)液に含まれていたCrを除去するためにSPM処理が実施され、その後希HFによる洗浄、SPM処理、水洗、およびスピンドライヤによる乾燥が順次実施される。これらの選択エッチング後の処理により、始めの定量測定前に半導体ウェーハ表面上に存在したパーティクルや残渣が除去された場合、これらの差分により相殺されるべきパーティクル、残渣(ノイズ成分)が再度の定量測定で測定されないこととなる。
すなわち、これらの定量測定された測定値の差分を算出した演算結果は、依然としてパーティクル、残渣を結晶欠陥と認識して測定したノイズ成分を誤差として含むことととなり、選択エッチングにより表出した結晶欠陥数との乖離を生じるという問題があった。
特開2004−179638号公報(第9−11頁、第5図)
本発明は、上記課題を解決するものであり、例えば、半導体素子構造の全剥離処理工程に起因するピットや残渣等のノイズの測定値に対する影響を低減し、半導体ウェーハの結晶欠陥をより正確に測定・評価することが可能な半導体装置を提供することを目的とする。
本発明の一態様に係る半導体ウェーハの検査方法は、半導体ウェーハの素子構造膜を薬液により剥離して前記半導体ウェーハの結晶表面を露出し、前記半導体ウェーハの結晶表面を保護するためのマスク材により前記半導体ウェーハの結晶表面の一部である保護領域を被覆し、前記結晶表面をマスク材により被覆した後、前記半導体ウェーハのうち前記マスク材により被覆されていない半導体ウェーハの結晶表面である非保護領域の結晶欠陥を表出させるように、前記半導体ウェーハを選択エッチングし、前記選択エッチングの後、前記マスク材を除去し、前記保護領域および前記非保護領域を、光学式欠陥検査装置またはビーム式欠陥検査装置によりそれぞれ定量測定し、この測定結果に基づいて、前記半導体ウェーハの結晶欠陥数を算出することを特徴とする。
本発明の一態様に係る半導体ウェーハの検査方法によれば、半導体素子構造の全剥離処理工程に起因するピットや残渣等のノイズの測定値に対する影響を低減し、選択エッチングにより表出した結晶欠陥数をより正確に得ることができる。
以下、図面を参照しながら本発明に係る実施例について、より詳細に説明する。以下の実施例では、基板を構成する半導体結晶の結晶欠陥の代表として、一種の原子配列の線欠陥である「転位」を取り挙げて説明する。しかしながら、他の結晶欠陥(積層欠陥(OSF:Oxidation−induced Stacking Faultなど)、空洞欠陥(void defectなど)も同様に評価可能であり、本明細書における評価は、これら他の結晶欠陥の評価をも含む。「転位」は、選択エッチングにより約0.1μmから約10μmの長径を持つエッチピットとして顕在化できるものである。
本実施例では、まず、同一半導体ウェーハ内の選択エッチングを行った非保護領域と、選択エッチング以外は非保護領域と同様の処理を行った保護領域とを、ウェーハ毎に、画像認識で結晶欠陥を定量評価可能な欠陥検査装置により、それぞれ定量測定する。そして、非保護領域の測定値には、選択エッチングにより表出された結晶欠陥の数および半導体素子構造の全剥離処理等に起因するピットや残渣を結晶欠陥として認識した数が含まれるとともに、保護領域の測定値には、半導体素子構造の全剥離等に起因するピットや残渣を結晶欠陥として認識した数が含まれるとの推察に基づき、これらの非保護領域の測定値と保護領域の測定値との差分により、半導体素子構造の全剥離等に起因するピットや残渣によるノイズ成分を相殺する。これにより、製造プロセス条件等に起因する半導体ウェーハの結晶欠陥数をより正確に得るものである。
以下、本発明の実施例1に係る半導体ウェーハの検査方法を図に従って説明する。図1は、本発明の実施例1に係る半導体ウェーハの検査方法を示すフロー図である。
先ず、評価対象となる半導体ウェーハの素子構造膜を薬液により剥離して半導体ウェーハの結晶表面を露出させる(ステップS1)。半導体ウェーハを濃HF溶液((49%HF:H2O=1:2(界面活性剤NCW1%))に15分浸漬した後、水洗する。次に、SPM(Sulfuric−hydrogen Peroxide Mixture)溶液(HSO:H=5:2)で10分間処理し水洗する。
さらに、ステップS1の後、半導体ウェーハを希釈HF溶液(40%HF)で30分間処理して残膜(例えば、ゲート電極の残渣)を剥離させ、水洗し、スピンドライヤで乾燥させる(ステップS2)。
以上のステップS1、S2により、半導体素子の構造膜の剥離が完了する。
次に、半導体ウェーハの結晶表面を保護するためのマスク材により半導体ウェーハの結晶表面の一部である保護領域を被覆する(ステップS3)。ここで、マスク材には、例えば、4フッ化エチレンテープ、ポリイミドテープ、レジスト、ワックス等が用いられる。
なお、エッチングに対する耐性が要求される場合は、4フッ化エチレンテープを用いるとよい。また、例えば、本実施例のように選択エッチングの処理時間が5秒と短く設定されている場合は、微細なパターンが形成可能なレジストをマスク材として用いることもできる。
ここで、図2ないし図4は、本発明の実施例1に係る半導体ウェーハの検査方法によりマスク材を被覆した半導体ウェーハの一例を示す平面図である。図2ないし図4に示すように、ウェーハ面内のばらつき等を考慮し、半導体ウェーハ1の結晶表面のうち、チップとなる領域2毎に複数の保護領域3を設定し、これらの保護領域3を複数のマスク材で保護するようにしてもよい。このように半導体ウェーハ1の表面は、保護領域3、非保護領域4に区分される。
次に、ステップ3で結晶表面をマスク材により被覆した後、半導体ウェーハのうちマスク材により被覆されていない半導体ウェーハの結晶表面である非保護領域の結晶欠陥を表出させるように、半導体ウェーハを選択エッチングする(ステップS4)。
この選択エッチングは、ライト(Wright)液(例えば、HF(60ml):HNO3 (30ml):Cu(NO3)(2g):5molCrO3 (30ml):CH3 COOH(60ml):H2 O(60ml)の割合)に、各半導体ウェーハを1〜5秒間浸漬処理するものである。この処理の後、各半導体ウェーハを水に30秒漬けて選択エッチングを停止させる。
次に、ステップS4の後、各半導体ウェーハを水洗し、各半導体ウェーハからそれぞれマスク材である4フッ化エチレンテープ、ポリイミドテープ、レジストを除去する(ステップS5)。これらのマスク材については、シンナー等の有機溶剤で除去することができる。また、4フッ化エチレンテープ、ポリイミドテープについては、例えば、ピンセット等で剥がしてもよい。また、レジストについては、アッシング処理、SPM処理によっても除去が可能である。
ステップS5でマスク材を除去した後、半導体ウェーハを洗浄処理する(ステップS6)。この洗浄処理は、例えば、SPM(H2 SO4 :H22 =2:5)溶液で10分間処理して、半導体ウェーハに残留した微量のCrを除去した後、さらにオゾン水を含むAPM(NH4 OH/H22 /H2 O)またはHPM(Hydrogen chloride−hydrogen Peroxide Mixture)(HCl/(H22 )/H2 O)溶液で10分間処理し、さらに水洗処理するものである。この洗浄処理の後、各半導体ウェーハをスピンドライヤで乾燥する。
以上の処理により、半導体ウェーハの結晶欠陥を検査するための前処理が完了する。
次に、半導体ウェーハのそれぞれの保護領域および非保護領域を、ウェーハ毎に画像認識により評価可能な光学式欠陥検査装置またはビーム式欠陥検査装置によりそれぞれ定量測定する(ステップS7)。ここで、上記欠陥検査装置による画像認識による評価は、例えば、評価対象となる領域(パターン)と基準となる領域(パターン)を比較し相違点等を認識することにより結晶欠陥を検出するものである。
次に、この測定結果に基づいて、半導体ウェーハの結晶欠陥数を算出する(ステップS8)。すなわち、保護領域の測定値と測定された非保護領域の測定値との差分により、両者の測定値からノイズ(結晶欠陥でないエッチピットや構造膜の残渣)を取り除いて半導体ウェーハの結晶欠陥数を算出するものである。なお、保護領域に隣接した非保護領域について測定し、これらの保護領域と非保護領域との差分を算出することにより、算出した結晶欠陥数の半導体ウェーハの面内ばらつきの影響を低減することができる。
以上のステップにより、本実施例に係る半導体ウェーハの検査方法の実施が完了する。
ここで、実際に半導体素子構造膜が形成された半導体ウェーハについて、図1に示したフローに従って結晶欠陥を測定し、さらにこれらのウェーハについてチップを切り出して、それぞれSEM(Scanning Electron Microscope(走査形電子顕微鏡))で検出し結晶欠陥を直接測定し、これらの測定値の比較を行った結果について述べる。
先ず、評価サンプルとして、以下に示す条件の8インチの半導体素子構造膜が形成された半導体ウェーハA、B、Cの3枚を用意し、本実施例に係る半導体ウェーハの検査方法により各ウェーハA、B、Cについてそれぞれ処理し、結晶欠陥の定量測定を行った。
ウェーハAについては、図2に示すようにチップ1個を保護領域とし、この保護領域をマスク材として選択した4フッ化エチレンテープを貼付けて保護領域であるチップを被覆した。また、ウェーハBについては、図3に示すようにチップ3個を保護領域とし、この保護領域をマスク材として選択したポリイミドテープを貼付けて保護領域であるチップを被覆した。また、ウェーハCについては、図4に示すようにウェーハの半分のチップ22個を保護領域とし、この保護領域をマスク材として選択した半導体用レジストをコーティングして保護した。
半導体素子領域の結晶欠陥の定量測定は、各半導体ウェーハA、Bについては、光学式欠陥検査装置によりを実施した。また、半導体ウェーハCについては、電子ビーム式欠陥検査装置により半導体素子領域の結晶欠陥の定量測定を実施した。なお、この画像認識による結晶欠陥の定量測定は、光学式欠陥検査装置または電子ビーム式欠陥検査装置いずれにより実施してもよい。
以上の条件で定量測定した結果、半導体ウェーハAについては、非保護領域の定量測定値(a)は、28500個/cmであり、保護領域の定量測定値(b)は、26200個/cmであった。したがって、非保護領域の定量測定値aと保護領域の定量測定値(b)との差分で求められるウェーハAの結晶欠陥数(a−b)は、2300個/cmとして得られた。
同様に、半導体ウェーハBについては、非保護領域の定量測定値(a)は、64700個/cmであり、保護領域の定量測定値(b)は、59500個/cmであった。したがって、ウェーハBの結晶欠陥数(a−b)は、5200個/cmとして得られた。
同様に、半導体ウェーハBについては、非保護領域の定量測定値(a)は、88300個/cmであり、保護領域の定量測定値(b)は、87200個/cmであった。したがって、ウェーハCの結晶欠陥数(a−b)は、1100個/cmとして得られた。
ここで、保護領域の定量測定値(b)は、既述のように選択エッチングが行われていないので、半導体構造膜の全剥離等に起因するピットや半導体構造膜の残渣が結晶欠陥として認識され、光学式または電子ビーム式欠陥検査装置により測定されたものと考えられる。
次に、本実施例に係る半導体ウェーハの検査方法により得られた半導体ウェーハA、B、Cの結晶欠陥密度の信頼性をSEMの測定結果と比較することにより検証した。比較対象サンプルとして、マスク材で保護した保護領域のチップを各半導体ウェーハA、B、Cから切り取り出し、既述の条件と同様の選択エッチングを施して、SEMにより目的とする半導体素子の結晶欠陥である転位のみを測定した。これらのサンプルについて測定結果、半導体ウェーハAの結晶欠陥数は、2200個/cmであった。また、半導体ウェーハBの結晶欠陥数は、4750個/cmであった。半導体ウェーハCの結晶欠陥数は、1550個/cmであった。
このように、上述の本発明の方法により得た結晶欠陥の密度と、ウェーハから切取ったチップの転位のSEM写真観察により計測して得た密度とは、ほぼ一致しており、本実施例に係る半導体ウェーハの検査方法よっても、ノイズの影響が十分低減された値が得られていることが分かる。
以上のように、本実施例に係る半導体ウェーハの検査方法によれば、半導体素子構造の全剥離処理工程に起因するピットや残渣等のノイズの測定値に対する影響を低減するので、半導体ウェーハの結晶欠陥をより正確に測定・評価できる。これにより半導体素子の電気特性と結晶欠陥との関連等を明確化でき、さらには半導体素子製造プロセスの改善や歩留りの向上に寄与することができる。
また、欠陥検査装置の画像認識により、半導体素子構造が形成された半導体ウェーハ全面で結晶欠陥を定量評価ができるので、検査時間の短縮化を図ることができる。
実施例1では、半導体素子構造の全剥離処理工程に起因するピットや残渣等のノイズとなる要因を排除して、製造プロセス条件等に起因する結晶欠陥を測定する検査方法について述べた。本実施例では、特に、半導体素子構造の全剥離処理工程に起因するピットや残渣等のノイズを測定するための検査方法について述べる。
以下、本発明の実施例2に係る半導体ウェーハの検査方法を図面に従って説明する。図5は、本発明の実施例2に係る半導体ウェーハの検査方法を示すフロー図である。
図5に示すように、本実施例に係る半導体ウェーハの検査方法は、実施例1と同様に濃HF、SPM処理(ステップS1)を実施した後、半導体ウェーハの表面の一部である第1の保護領域をマスク材で被覆する工程(ステップS9)を備えている。なお、ここでは、例えば、後の希HF処理等を考慮し、比較的エッチングに対する耐性が高い4フッ化エチレンテープがマスク材として選択される。
このステップS9の後、実施例1と同様に希HF処理および水洗乾燥処理(ステップS2)を実施して半導体ウェーハの素子構造膜の剥離を完了させて半導体ウェーハの結晶表面を露出させる。
次に、半導体ウェーハの表面のうち第1の保護領域以外の第2の保護領域をマスク材で被覆する(ステップS10)。ここで、本発明の実施例2に係る半導体ウェーハの検査方法によりマスク材を被覆した半導体ウェーハの一例を図6に示す。図6に示すように、半導体ウェーハ1の表面は、マスク材で被覆する第1の保護領域5、第2の保護領域6、および非保護領域4に区分されている。
次に、半導体ウェーハを選択エッチングし(ステップS4)、マスク材を除去し(ステップS5)、洗浄処理(ステップS6)した後、第1の保護領域、第2の保護領域およびマスク材で保護されていない非保護領域を、光学式欠陥検査装置またはビーム式欠陥検査装置によりそれぞれ定量測定する(ステップS11)。
次に、以上の測定結果に基づいて、半導体ウェーハの結晶欠陥数を算出する(ステップS12)。実施例1と同様に、第2の保護領域の定量測定値と非保護領域の定量測定値との差分を演算することにより、所望の製造プロセス等に起因する半導体ウェーハの結晶欠陥数を得ることができる。
ここで、既述のように第1の保護領域は希HF処理および水洗乾燥処理(ステップS2)が施されていない。したがって、第1の保護領域を測定した定量測定値は、濃HF、SPM処理(ステップS1)に起因するピットに加え、素子構造膜の残渣(例えば、ゲート電極の残渣)がノイズとして含まれていると推察される。
また、第2の保護領域は希HF処理および水洗乾燥処理(ステップS2)が施されている。したがって、第2の保護領域を測定した定量測定値は、濃HF、SPM処理(ステップS1)に起因するピットのみがノイズとして含まれていると推察される。
したがって、これらの測定値の差分を算出することにより、ノイズとなる素子構造膜の残渣(例えば、ゲート電極の残渣)の測定値を抽出することができると考えられる。そして、この算出された値に基づいて、対象となる希HF処理および水洗乾燥処理(ステップS2)の工程の条件を管理することができると考えられる。
このように、半導体ウェーハの素子構造膜が複数の工程(本実施例では、ステップS1、2)に分けて剥離される場合に、これらの工程の間にさらに半導体ウェーハの表面の一部である第1の保護領域をマスク材で被覆する。そして、このマスク材による被覆の後選択エッチングまでの間の処理に起因する定量測定値のノイズ成分を抽出する。この抽出された値に基づいて、希HF処理および水洗乾燥処理、すなわち、半導体素子構造の全剥処理条件の改善(管理)をすることができると考えられる。
以上のように、本実施例に係る半導体ウェーハの検査方法によれば、実施例1と同様に、所望の製造プロセスに起因する半導体ウェーハの結晶欠陥数を得るとともに、半導体ウェーハの素子構造膜を剥離する工程間にさらにマスク材により半導体ウェーハの表面を被覆しこの領域を定量測定するので、選択エッチングまでの間の処理に起因する定量測定値のノイズ成分を抽出して得ることができる。これにより、この抽出された情報に基づいて、半導体素子構造の全剥処理条件の改善(管理)をすることができる。
実施例1では、半導体素子構造の全剥離処理工程に起因するピットや残渣等のノイズとなる要因を排除して、製造プロセス条件等に起因する結晶欠陥を測定する検査方法について述べた。本実施例では、特に、1枚のウェーハを用いて、さらにSEMおよびTEM(Transmission Electron Microscope)等の写真観察による結晶欠陥測定を可能にするための検査方法について述べる。
以下、本発明の実施例3に係る半導体ウェーハの検査方法を図面に従って説明する。図7は、本発明の実施例3に係る半導体ウェーハの検査方法によりマスク材を被覆した半導体ウェーハを示す平面図である。
図7に示すように、本実施例に係る半導体ウェーハの検査方法は、半導体素子構造を剥離するための濃HF、SPM処理(ステップS1)の前に、SEMおよびTEM等の写真観察による結晶欠陥測定をするための半導体ウェーハの表面の一部である第3の保護領域をマスク材で被覆する工程(ステップS13)を備えている。
第3の保護領域のマスク材による保護は、例えば、後の濃HF、SPM処理等を考慮し、比較的エッチングに対する耐性が高い4フッ化エチレンテープがマスク材として選択される。
このステップS13の後、実施例1と同様に濃HF、SPM処理(ステップS1)、希HF処理および水洗乾燥処理(ステップS2)を実施して半導体ウェーハの素子構造膜の剥離を完了させて半導体ウェーハの結晶表面を露出させる。
次に、半導体ウェーハの表面のうち第3の保護領域以外の第4の保護領域をマスク材で被覆する(ステップS14)。ここで、図8は、本発明の実施例3に係る半導体ウェーハの検査方法によりマスク材を被覆した半導体ウェーハの一例を示す平面図である。
図8に示すようにチップ9個を第3の保護領域7とし、この第3の保護領域7をマスク材として選択した4フッ化エチレンテープを貼付けてチップを被覆した。また、第3の保護領域7に隣接するチップ13個を第4の保護領域8とし、この第4の保護領域8をマスク材として選択したポリイミドテープを貼付けてチップを被覆した。したがって、残りのウェーハの半分のチップ22個が非保護領域4となる。
次に、実施例1と同様に、半導体ウェーハを選択エッチング(ステップS4)し、マスク材を除去(ステップS5)し、洗浄処理(ステップS6)した後、第4の保護領域およびマスク材で保護されていない非保護領域を、光学式欠陥検査装置またはビーム式欠陥検査装置によりそれぞれ定量測定する。さらに、この半導体ウェーハの第3の保護領域のチップを劈開して、この素子構造が残存し得るチップについてTEMにより写真観察し直接結晶欠陥の計測を実施するとともに、非保護領域のチップを劈開して、SEMによる写真観察により選択エッチングで表出したエッチピット(結晶欠陥)の計測を実施する(ステップS15)。
次に、以上の測定結果に基づいて、半導体ウェーハの結晶欠陥数を算出する(ステップS16)。実施例1と同様に、第4の保護領域の定量測定値と非保護領域の定量測定値との差分を演算することにより、所望の製造プロセス等に起因する半導体ウェーハの結晶欠陥数を得ることができる。さらに、TEMおよびSEMによる計測結果から半導体ウェーハの結晶欠陥数を得ることができ、上記定量測定により得た結晶欠陥数の信頼性を検証することができる。このように、別途サンプルウェーハを用意することなく、定量測定のためのウェーハを用いてTEM、SEM測定をすることができる。さらに、同一のウェーハについて測定するため、例えば、ロット間、ウェーハ間のばらつきの結晶欠陥測定に対する影響を低減できる。
ここで、実際に半導体素子構造膜が形成された半導体ウェーハについて、図7に示したフローに従って光学式欠陥検査装置、SEM、TEMによりそれぞれ結晶欠陥を測定し、これらの測定値の比較を行った結果について述べる。
先ず、評価サンプルとして、以下に示す条件の8インチの半導体素子構造膜が形成された半導体ウェーハ1枚を用意し、本実施例に係る半導体ウェーハの検査方法によりこのウェーハについて処理し、結晶欠陥の測定を行った。
ウェーハについては、図9に示すようにチップ9個を第3の保護領域7とし、この第3の保護領域7をマスク材として選択した4フッ化エチレンテープを貼付けてチップを被覆した。また、第3の保護領域7に隣接するチップ13個を第4の保護領域8とし、この第4の保護領域8をマスク材として選択したポリイミドテープを貼付けてチップを被覆した。
なお、測定位置としては、ウェーハ左端の第3の保護領域7のチップa、このチップaに隣接する非保護領域4のチップd、ウェーハ中央の第4の保護領域8のチップb、このチップaに隣接する非保護領域4のチップe、ウェーハ右端の第4の保護領域8のチップc、このチップcに隣接する非保護領域4のチップf、を選択した。
また、素子構造が残っているチップaについては、表面に平行なSi薄片試料を作製し平面TEM観察し写真を撮影し、この写真から結晶欠陥数を測定した。また、素子構造を剥離したチップb〜fについては、光学式欠陥検査装置の画像認識による定量測定を選択し測定するとともに、さらに選択エッチング処理も実施されているチップdについてはSEMによる写真観察も実施した。
以上の条件で測定した結果を図10に示す。先ず、光学式欠陥検査装置の定量測定を演算することにより得られた結晶欠陥数(結晶欠陥密度)は、図10に示すように、それぞれのチップについて、5400個/cm〜6200個/cmであった。
ここで、この結晶欠陥数は、チップe、fについては、ノイズ成分を隣接するチップb、cの定量測定値を用いた。すなわち、例えば、非保護領域(チップe)の定量測定値は、26900個/cmであり、保護領域(チップb)の定量測定値は、21500個/cmである。したがって、非保護領域の定量測定値と保護領域の定量測定値との差分で求められる結晶欠陥数は、5400個/cmとなる。このように、隣接する領域(チップ)の定量測定値を比較することにより、結晶欠陥数のウェーハ面内ばらつきの影響を低減することができるようになっている。
なお、チップaについては、全剥離処置していないため欠陥検査装置による定量測定を実施していない。したがって、チップdの定量測定値と比較しノイズ成分を相殺するための定量測定値には、チップbとcの定量測定値の平均値(21000個/cm)を用いた。
また、SEMの写真観察による測定においては、図10に示すように結晶欠陥数は、5900個/cm(チップd)であった。また、TEMによる写真観察による測定においては、図10に示すように結晶欠陥数は、6100個/cm(チップa)であった。
以上のように、上述の本発明の方法により得た結晶欠陥数(結晶欠陥密度)と、ウェーハから切取ったチップによる転位のSEMおよびTEMの写真観察により計測して得た結晶欠陥数とは、ほぼ一致している。このように、例えば、画像認識による欠陥検査装置による測定値の信頼性を検証するために、同一ウェーハのサンプルを用いて、TEMおよびSEMの写真観察により結晶欠陥の測定をすることができるようになっている。
以上のように、本実施例に係る半導体ウェーハの検査方法によれば、実施例1と同様に、所望の製造プロセスに起因する半導体ウェーハの結晶欠陥数を得るとともに、1枚のウェーハを用いて各種の方法(TEMおよびSEMの写真観察)による結晶欠陥測定ができることから、最適な測定法が選択できるばかりでなく測定値の信頼性を向上することができる。そして、検査するために用いるサンプルウェーハの枚数を大幅に減らすことができる。
本発明の一態様である実施例1に係る半導体ウェーハの検査方法を示すフロー図である。 本発明の一態様である実施例1に係る半導体ウェーハの検査方法によりマスク材を被覆した半導体ウェーハを示す平面図である。 本発明の一態様である実施例1に係る半導体ウェーハの検査方法によりマスク材を被覆した半導体ウェーハを示す平面図である。 本発明の一態様である実施例1に係る半導体ウェーハの検査方法によりマスク材を被覆した半導体ウェーハを示す平面図である。 本発明の一態様である実施例2に係る半導体ウェーハの検査方法を示すフロー図である。 本発明の一態様である実施例2に係る半導体ウェーハの検査方法によりマスク材を被覆した半導体ウェーハを示す平面図である。 本発明の一態様である実施例3に係る半導体ウェーハの検査方法を示すフロー図である。 本発明の一態様である実施例3に係る半導体ウェーハの検査方法によりマスク材を被覆した半導体ウェーハを示す平面図である。 本発明の一態様である実施例3に係る半導体ウェーハの検査方法によりマスク材を被覆した半導体ウェーハを示す平面図である。 本発明の一態様である実施例3に係る半導体ウェーハの検査方法により測定した結果を示す図である。
符号の説明
1 半導体ウェーハ
2 チップ領域
3 保護領域
4 非保護領域
5 第1の保護領域
6 第2の保護領域
7 第3の保護領域
8 第4の保護領域

Claims (5)

  1. 半導体ウェーハの素子構造膜を薬液により剥離して前記半導体ウェーハの結晶表面を露出させ、
    前記半導体ウェーハの結晶表面を保護するためのマスク材により前記半導体ウェーハの結晶表面の一部である保護領域を被覆し、
    前記結晶表面を前記マスク材により被覆した後、前記半導体ウェーハのうち前記マスク材により被覆されていない半導体ウェーハの結晶表面である非保護領域の結晶欠陥を表出させるように、前記半導体ウェーハを選択エッチングし、
    前記選択エッチングの後、前記マスク材を除去し、
    前記保護領域および前記非保護領域を、光学式欠陥検査装置またはビーム式欠陥検査装置によりそれぞれ定量測定し、
    この測定結果に基づいて、前記半導体ウェーハの結晶欠陥数を算出することを特徴とする半導体ウェーハの検査方法。
  2. 前記保護領域の測定値と前記非保護領域の測定値との差分により、半導体ウェーハの結晶欠陥数を算出することを特徴とする請求項1に半導体ウェーハの検査方法。
  3. 前記半導体ウェーハの素子構造膜を複数の工程に分けて剥離する場合に、前記複数の工程の間に、前記半導体ウェーハの表面の一部である第1の保護領域をマスク材で被覆し、
    前記半導体ウェーハの素子構造膜を剥離して前記半導体ウェーハの結晶表面を露出した後、前記半導体ウェーハの表面のうち前記第1の保護領域以外の第2の保護領域をマスク材で被覆し、
    前記半導体ウェーハを選択エッチングし、それぞれのマスク材を除去した後、前記第1の保護領域、第2の保護領域および前記非保護領域を、光学式欠陥検査装置またはビーム式欠陥検査装置によりそれぞれ定量測定し、
    この測定結果に基づいて、前記半導体ウェーハの結晶欠陥数を算出することを特徴とする請求項1に記載の半導体ウェーハの検査方法。
  4. 前記半導体ウェーハの素子構造膜を剥離する前に、前記半導体ウェーハの表面の一部である第3の保護領域をマスク材で被覆し、
    前記半導体ウェーハの素子構造膜を剥離して前記半導体ウェーハの結晶表面を露出した後、前記半導体ウェーハの表面のうち前記第3の保護領域以外の第4の保護領域をマスク材で被覆し、
    前記半導体ウェーハを選択エッチングし、それぞれのマスク材を除去した後、前記第4の保護領域および前記非保護領域を光学式欠陥検査装置またはビーム式欠陥検査装置によりそれぞれ定量測定するとともに、前記第3の保護領域を透過型電子顕微鏡により写真観察により測定し、
    この測定結果に基づいて、前記半導体ウェーハの結晶欠陥数を算出することを特徴とする請求項1に記載の半導体ウェーハの検査方法。
  5. 前記マスク材は、4フッ化エチレンテープ、ポリイミドテープ、レジスト、ワックスのうち何れかであることを特徴とする請求項1ないし4の何れかに記載の半導体ウェーハの検査方法。
JP2005172642A 2005-06-13 2005-06-13 半導体ウェーハの検査方法 Expired - Fee Related JP4755855B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005172642A JP4755855B2 (ja) 2005-06-13 2005-06-13 半導体ウェーハの検査方法
US11/444,301 US7531462B2 (en) 2005-06-13 2006-06-01 Method of inspecting semiconductor wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005172642A JP4755855B2 (ja) 2005-06-13 2005-06-13 半導体ウェーハの検査方法

Publications (2)

Publication Number Publication Date
JP2006351624A JP2006351624A (ja) 2006-12-28
JP4755855B2 true JP4755855B2 (ja) 2011-08-24

Family

ID=37524602

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005172642A Expired - Fee Related JP4755855B2 (ja) 2005-06-13 2005-06-13 半導体ウェーハの検査方法

Country Status (2)

Country Link
US (1) US7531462B2 (ja)
JP (1) JP4755855B2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9618897D0 (en) 1996-09-10 1996-10-23 Bio Rad Micromeasurements Ltd Micro defects in silicon wafers
GB0308182D0 (en) * 2003-04-09 2003-05-14 Aoti Operating Co Inc Detection method and apparatus
US20070000434A1 (en) * 2005-06-30 2007-01-04 Accent Optical Technologies, Inc. Apparatuses and methods for detecting defects in semiconductor workpieces
TWI439684B (zh) 2005-07-06 2014-06-01 Nanometrics Inc 具自晶圓或其他工件特定材料層所發射光致發光信號優先偵測之光致發光成像
TWI391645B (zh) * 2005-07-06 2013-04-01 Nanometrics Inc 晶圓或其他工作表面下污染物及缺陷非接觸測量之差分波長光致發光
US20070008526A1 (en) * 2005-07-08 2007-01-11 Andrzej Buczkowski Apparatus and method for non-contact assessment of a constituent in semiconductor workpieces
US20070176119A1 (en) * 2006-01-30 2007-08-02 Accent Optical Technologies, Inc. Apparatuses and methods for analyzing semiconductor workpieces
US20080263074A1 (en) * 2007-04-23 2008-10-23 William Paul Bissett Data conversion system and method
KR100875164B1 (ko) * 2007-06-26 2008-12-22 주식회사 동부하이텍 웨이퍼의 세정 방법
KR100865457B1 (ko) 2007-08-16 2008-10-28 주식회사 동부하이텍 세정공정의 안정성 확인 방법
KR100912342B1 (ko) * 2008-02-14 2009-08-14 주식회사 실트론 반응이온에칭을 이용한 웨이퍼의 결함 검출방법 및 이를위한 웨이퍼 구조
JP4758492B2 (ja) 2009-03-24 2011-08-31 トヨタ自動車株式会社 単結晶の欠陥密度測定方法
JP5720550B2 (ja) * 2011-12-05 2015-05-20 信越半導体株式会社 エピタキシャルウエーハの欠陥評価方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2653566B2 (ja) 1991-03-27 1997-09-17 株式会社東芝 半導体基板評価方法及び装置
JP2000082679A (ja) * 1998-07-08 2000-03-21 Canon Inc 半導体基板とその作製方法
JP2002122980A (ja) * 2000-10-17 2002-04-26 Hitachi Ltd 半導体集積回路装置の製造方法およびフォトマスクの製造方法
JP3760468B2 (ja) * 2002-04-23 2006-03-29 信越半導体株式会社 シリコン基板の評価方法
US7402897B2 (en) * 2002-08-08 2008-07-22 Elm Technology Corporation Vertical system integration
JP4382438B2 (ja) * 2002-11-14 2009-12-16 株式会社東芝 半導体ウェーハの検査方法、半導体装置の開発方法、半導体装置の製造方法、および半導体ウェーハ処理装置
JP4876548B2 (ja) * 2005-11-22 2012-02-15 セイコーエプソン株式会社 電気光学装置の製造方法

Also Published As

Publication number Publication date
JP2006351624A (ja) 2006-12-28
US20060281281A1 (en) 2006-12-14
US7531462B2 (en) 2009-05-12

Similar Documents

Publication Publication Date Title
JP4755855B2 (ja) 半導体ウェーハの検査方法
US6358676B1 (en) Method for reworking photoresist
JP4382438B2 (ja) 半導体ウェーハの検査方法、半導体装置の開発方法、半導体装置の製造方法、および半導体ウェーハ処理装置
US6210846B1 (en) Exposure during rework for enhanced resist removal
KR100785107B1 (ko) 디스컴 유도 결함들을 감소시킴으로써 고품질의 다양한 두께를 갖는 산화물층들을 형성하는 방법
US8852673B2 (en) Defect monitoring for resist layer
JP2751953B2 (ja) ホール内部の汚染分析方法
US20080299682A1 (en) Method for removing poly silicon
US6887793B2 (en) Method for plasma etching a wafer after backside grinding
TWI298117B (en) Method of stabilizing reticle film on reticle
US20050034744A1 (en) Rinse solution and methods for forming and cleaning a semiconductor device
JP4612659B2 (ja) 半導体ウェーハの検査方法、半導体装置の開発方法、および半導体ウェーハ処理装置
US6432618B1 (en) Method for forming high quality multiple thickness oxide layers by reducing descum induced defects
WO2022062483A1 (zh) 用于显微镜的刻蚀凹坑半导体样品的制备方法
US11205575B2 (en) Method for stripping one or more layers from a semiconductor wafer
JP3070543B2 (ja) 半導体装置の製造方法
KR100778860B1 (ko) 반도체 소자의 불량분석 방법
KR100533387B1 (ko) 반도체소자의 역공정 방법
KR100642925B1 (ko) 포토레지스트 잔류물 제거 방법
KR100713343B1 (ko) 소자 분리막 형성 공정에서의 미세 파티클 검출 및 제거방법
KR100559992B1 (ko) 반도체 소자의 본딩 패드 검사를 위한 알루미늄 제거용 화학용액
Fu et al. Effects of wet-cleans and surface treatments on the adhesion of a photoresist to HDP-oxide substrate
JPH03107845A (ja) レジストパターンの検査方法
JP2002164324A (ja) 半導体装置の製造方法
KR20050063320A (ko) 노광용 마스크의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080519

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110422

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110506

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110530

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140603

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140603

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees