JP2004273716A - レジスト剥離性能評価方法、半導体装置の製造方法及び半導体装置 - Google Patents
レジスト剥離性能評価方法、半導体装置の製造方法及び半導体装置 Download PDFInfo
- Publication number
- JP2004273716A JP2004273716A JP2003061676A JP2003061676A JP2004273716A JP 2004273716 A JP2004273716 A JP 2004273716A JP 2003061676 A JP2003061676 A JP 2003061676A JP 2003061676 A JP2003061676 A JP 2003061676A JP 2004273716 A JP2004273716 A JP 2004273716A
- Authority
- JP
- Japan
- Prior art keywords
- film
- resist
- resist film
- base film
- residue
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Cleaning Or Drying Semiconductors (AREA)
Abstract
【課題】安価で簡便に信頼できる結果を得ることのできるレジスト剥離性能評価方法、これを利用した半導体装置の製造方法及び半導体装置を提供する。
【解決手段】半導体基板上に下地膜を形成し(S1)、下地膜上にレジスト膜を形成する(S2)。次に、上記レジスト膜を剥離する(S3)。次に、下地膜を露出表面から任意の厚さ分除去する(S4)。このとき、下地膜上にレジスト膜が残っている部分(残渣部分)は下地膜がエッチングされないようなエッチング処理をする。次に、レジスト膜の残渣の有無を検出する(S5)。レジスト膜が完全に除去された領域は下地膜が一様に任意の厚さ分低くなっている。一方、レジスト膜の残渣部分は下地膜がエッチングされないので、残渣と共に段差が強調された状態となる。これにより、レジスト膜の残渣の有無を検出することが容易になる。
【選択図】 図1
【解決手段】半導体基板上に下地膜を形成し(S1)、下地膜上にレジスト膜を形成する(S2)。次に、上記レジスト膜を剥離する(S3)。次に、下地膜を露出表面から任意の厚さ分除去する(S4)。このとき、下地膜上にレジスト膜が残っている部分(残渣部分)は下地膜がエッチングされないようなエッチング処理をする。次に、レジスト膜の残渣の有無を検出する(S5)。レジスト膜が完全に除去された領域は下地膜が一様に任意の厚さ分低くなっている。一方、レジスト膜の残渣部分は下地膜がエッチングされないので、残渣と共に段差が強調された状態となる。これにより、レジスト膜の残渣の有無を検出することが容易になる。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は、半導体装置製造に係り、特に半導体ウェハに形成されたレジスト膜を剥離する際の性能評価に用いられるレジスト剥離性能評価方法、これを利用した半導体装置の製造方法及び半導体装置に関する。
【0002】
【従来の技術】
LSI製造工程(ウェハ工程)の一つにパターン形成時に使用するレジスト膜、すなわちフォトレジスト膜を剥離する工程がある。レジスト膜の剥離工程には、プラズマ・アッシング、硫酸−過酸化水素水混合液(SPM:sulfuric acid/hydrogen peroxide/water mix)への浸漬、またはその組み合わせが一般的である。SPMにおいては化学薬品を大量消費し、かつ液温を高温に維持するための電力消費量も少なくない。また、アッシングにおいてはウェハ表面に異物が残り易く、別途洗浄工程が必要となる。このため、効率良くレジスト膜を剥離できるような、条件の最適化が重要である。
【0003】
従来、上記レジスト膜の剥離工程における単体の評価は次のように達成される。ベアシリコンのミラーウェハ上に評価対象のレジスト膜を所定厚さで形成する。レジスト膜は通常の工程を想定したパターン形成及びイオン注入が行われる。
これにより、イオン注入によってレジストの変質が再現される。次に、所定の条件のレジスト剥離工程を経て、残渣の確認を行う。残渣の確認は、金顕と呼ばれる目視による明・暗視野にて判定、さらにはパーティクル測定器にて行う。パーティクル測定器は例えばレーザー光の散乱を利用したものである。すなわち、ミラーウェハへ入射させたレーザー光は、レジスト残渣が存在すれば散乱した反射光となる。この反射光の散乱度合いによって残渣の有無を判定する。
【0004】
レジスト膜の剥離評価によって、効率良くレジスト膜を剥離できるような条件、例えばエッチング液の濃度、温度、浸漬時間等の関係を最適化することになる。レジストの剥離液を新しく交換した時などこのようなレジスト膜の剥離評価は不可欠である。
【0005】
【発明が解決しようとする課題】
上記従来のレジスト剥離評価では、より薄い残渣になるほど検出は困難であり、判断を誤る可能性が高い。すなわち、目視によるミラーウェハ上の残渣確認はスキルを要し、かなり程度の悪いものしか容易には確認できない。また、パーティクル測定器は、より薄い残渣になるほど検出感度が低くなり、パーティクルとして計数されない恐れがある。レジスト膜を剥離した領域にイオン注入するような場合、レジスト残渣がマスクとなって十分なイオン注入ができない領域が生じ、問題になる。
【0006】
一方、ウェハ表面に微量に存在するレジスト成分は、ガスクロマトフ分析等により分析可能である。しかしながら、このような分析を行える分析器は高価で、通常の半導体工場内に備えることはあまり現実的ではない。また、分析を別途依頼するとなると、データの解析に数日を要する難点がある。
【0007】
本発明は、上記のような事情を考慮してなされたもので、安価で簡便に信頼できる結果を得ることのできるレジスト剥離性能評価方法、これを利用した半導体装置の製造方法及び半導体装置を提供しようとするものである。
【0008】
【課題を解決するための手段】
本発明に係るレジスト剥離性能評価方法は、半導体基板上に下地膜を形成する工程と、前記下地膜上にレジスト膜を形成する工程と、前記レジスト膜を剥離する第1のエッチング工程と、前記下地膜を一部除去する第2のエッチング工程と、前記レジスト膜の残渣の有無を検出する検査工程と、を具備したことを特徴とする。
【0009】
上記本発明に係るレジスト剥離性能評価方法によれば、レジスト膜を形成する前に下地膜を形成する。下地膜は第2のエッチング工程において露出表面から任意の厚さ分除去する。レジスト膜の残渣がある部分では下地膜が除去されない。
これにより、レジスト膜の残渣部分が強調され、検査工程での残渣検出が容易になる。
【0010】
なお、上記本発明に係るレジスト剥離性能評価方法は、好ましい実施態様として次のような特徴を有する。
前記レジスト膜に不純物イオンを注入することを特徴とする。実際の条件に沿うようにレジスト膜を変質させる工程を設ける。
前記レジスト膜は所定のパターンが形成されることを特徴とする。実際の条件に沿うようにパターニングする工程を設ける。
前記下地膜は熱酸化膜であることを特徴とする。レジスト膜の形成、剥離に対して干渉しない、また、それ自体のエッチングに対しても適当なエッチング液を選べる適当な膜である。
前記第1のエッチング工程はウェットエッチングを含むことを特徴とする。実際のレジスト剥離の条件を含むようにすればよい。
前記第2のエッチング工程はウェットエッチングを含むことを特徴とする。レジストをマスクに選択的に除去できるようにすればよい。
前記検査工程はレジスト膜の残渣による前記下地膜を含む段差を検出することを特徴とする。段差が強調されることにより、残渣検出は容易である。
【0011】
また、本発明に係る半導体装置の製造方法は、上記いずれかに記載のレジスト剥離性能評価方法を利用してレジスト剥離工程に反映させたことを特徴とする。より効率的なレジスト剥離工程達成に寄与する。
また、本発明に係る半導体装置は、上記いずれかに記載のレジスト剥離性能評価方法を利用したレジスト剥離工程を含んで形成されたことを特徴とする。高信頼性の半導体装置の量産に寄与する。
【0012】
【発明の実施の形態】
図1は、本発明の一実施形態に係るレジスト剥離性能評価方法の要部を示す流れ図である。
処理S1において半導体基板上に下地膜を形成する。下地膜はレジスト膜に干渉しない一様に平坦な膜である。この下地膜は特定のエッチング工程により除去可能である所定厚さを有する。
次に、処理S2において、下地膜上にレジスト膜を形成する。レジスト膜は実際の使用環境に合わせたフォトレジスト膜とし、実際の工程に近いリソグラフィ技術によるパターニングやイオン注入等を経るとよい。
次に、処理S3において、上記レジスト膜を剥離する。実際のプロセスに則したプラズマ・アッシングやSPM(硫酸−過酸化水素水混合液)洗浄等を実施することにより剥離する。
次に、処理S4において、下地膜を露出表面から任意の厚さ分除去する。このとき、下地膜上にレジスト膜が残っている部分(残渣部分)は下地膜がエッチングされないようなエッチング処理をする。
次に、処理S5において、レジスト膜の状態を検査する。すなわち、残渣の有無を検出する。レジスト膜が完全に除去された領域は下地膜が一様に任意の厚さ分低くなっている。一方、レジスト膜の残渣部分は下地膜がエッチングされないので、残渣と共に段差が強調された状態となる。これにより、レジスト膜の残渣の有無を検出することが容易になる。
【0013】
図2〜図5は、それぞれ上記図1に示すレジスト剥離性能評価方法のより好ましい実施態様として工程順に示す要部の断面図である。上記図1の各処理に対応する部分は文末に記す。
図2に示すように、半導体基板(ミラーウェハ)10上に下地膜11を形成する。下地膜11は例えば熱酸化膜であり、厚さ100nm以上の一様に平坦な膜で構成する(処理S1)。この下地膜11上にフォトレジスト膜12を塗布し、リソグラフィ技術を経てパターニングする。パターニングは実際の処理に則したパターンや評価用のモニタパターンを含んで構成される。その後、フォトレジスト膜12にはイオン注入処理がなされる。これにより、実際の工程に近い状態の膜質に変質させる(処理S2)。
【0014】
次に、図3に示すように、レジスト膜12を剥離する。実際のプロセスに則したプラズマ・アッシングやSPM(硫酸−過酸化水素水混合液)洗浄等を実施することにより剥離する(処理S3)。ここでは、レジスト剥離工程後、わずかにレジスト膜12の残渣が存在する状態を示す。
【0015】
次に、図4に示すように、熱酸化膜である下地膜11を露出表面から任意の厚さ分除去する。ここでは、ウェットエッチングを含み、エッチング液としてバッファード・フッ酸(BHF:buffered hydrogen fluoride)が用いられる。すなわち、フッ化アンモニウムをHFに混合した薬液エッチングで、下地膜11を露出表面から任意の厚さ分除去する(処理S4)。BHFはレジスト膜12の密着保護に有用でレジスト膜へのアタック緩衝剤として働く。
【0016】
次に、図5に示すように、パーティクル測定器にてレジスト膜12の残渣の有無を検出する(処理S5)。すなわち、所定角度で入射したレーザー光13の散乱度合いによって残渣の有無を判定し、残渣部分を計数する。レジスト膜12が完全に除去された領域は下地膜11が一様に任意の厚さ分低くなっている。一方、レジスト膜12の残渣部分は下地膜11がエッチングされないので、残渣と共に段差が強調された状態となる。これにより、レジスト膜12の残渣の有無を検出することが容易になる。また、目視検査でも、上述の段差が強調されたコントラストによってレジスト残渣部分を容易に検出できる。
【0017】
上記したような実施形態の方法によれば、レジスト膜を形成する前に下地膜を形成しておく。レジスト膜剥離後、下地膜は、選択的エッチング工程において露出表面から任意の厚さ分除去する。レジスト膜の残渣がある部分では下地膜が除去されない。これにより、レジスト膜の残渣部分が強調され、検査工程での残渣検出が容易になる。
【0018】
このような、より適正なレジスト膜の剥離評価によって、レジスト剥離工程に反映させることができる。すなわち、効率良くレジスト膜を剥離できるような条件、例えばエッチング液の濃度、温度、浸漬時間等の関係を最適化することができる。レジストの剥離液を新しく交換した時などこのような適正なレジスト膜の剥離評価はデバイス製造に有用である。エッチング装置はもとより、レジスト塗布装置や露光装置等様々な半導体製造装置に好影響が期待でき、高信頼性の半導体装置の量産に寄与する。この結果、安価で簡便に信頼できる結果を得ることのできるレジスト剥離性能評価方法、これを利用した半導体装置の製造方法及び半導体装置を提供することができる。
【図面の簡単な説明】
【図1】一実施形態に係るレジスト剥離性能評価方法の要部の流れ図。
【図2】図1に対応したより好ましい実施態様を工程順に示す断面図。
【図3】図2に続く断面図。
【図4】図3に続く断面図。
【図5】図4に続く断面図。
【符号の説明】
10…半導体基板、11…下地膜、12…レジスト膜、13…レーザー光、S1〜S5…処理ステップ。
【発明の属する技術分野】
本発明は、半導体装置製造に係り、特に半導体ウェハに形成されたレジスト膜を剥離する際の性能評価に用いられるレジスト剥離性能評価方法、これを利用した半導体装置の製造方法及び半導体装置に関する。
【0002】
【従来の技術】
LSI製造工程(ウェハ工程)の一つにパターン形成時に使用するレジスト膜、すなわちフォトレジスト膜を剥離する工程がある。レジスト膜の剥離工程には、プラズマ・アッシング、硫酸−過酸化水素水混合液(SPM:sulfuric acid/hydrogen peroxide/water mix)への浸漬、またはその組み合わせが一般的である。SPMにおいては化学薬品を大量消費し、かつ液温を高温に維持するための電力消費量も少なくない。また、アッシングにおいてはウェハ表面に異物が残り易く、別途洗浄工程が必要となる。このため、効率良くレジスト膜を剥離できるような、条件の最適化が重要である。
【0003】
従来、上記レジスト膜の剥離工程における単体の評価は次のように達成される。ベアシリコンのミラーウェハ上に評価対象のレジスト膜を所定厚さで形成する。レジスト膜は通常の工程を想定したパターン形成及びイオン注入が行われる。
これにより、イオン注入によってレジストの変質が再現される。次に、所定の条件のレジスト剥離工程を経て、残渣の確認を行う。残渣の確認は、金顕と呼ばれる目視による明・暗視野にて判定、さらにはパーティクル測定器にて行う。パーティクル測定器は例えばレーザー光の散乱を利用したものである。すなわち、ミラーウェハへ入射させたレーザー光は、レジスト残渣が存在すれば散乱した反射光となる。この反射光の散乱度合いによって残渣の有無を判定する。
【0004】
レジスト膜の剥離評価によって、効率良くレジスト膜を剥離できるような条件、例えばエッチング液の濃度、温度、浸漬時間等の関係を最適化することになる。レジストの剥離液を新しく交換した時などこのようなレジスト膜の剥離評価は不可欠である。
【0005】
【発明が解決しようとする課題】
上記従来のレジスト剥離評価では、より薄い残渣になるほど検出は困難であり、判断を誤る可能性が高い。すなわち、目視によるミラーウェハ上の残渣確認はスキルを要し、かなり程度の悪いものしか容易には確認できない。また、パーティクル測定器は、より薄い残渣になるほど検出感度が低くなり、パーティクルとして計数されない恐れがある。レジスト膜を剥離した領域にイオン注入するような場合、レジスト残渣がマスクとなって十分なイオン注入ができない領域が生じ、問題になる。
【0006】
一方、ウェハ表面に微量に存在するレジスト成分は、ガスクロマトフ分析等により分析可能である。しかしながら、このような分析を行える分析器は高価で、通常の半導体工場内に備えることはあまり現実的ではない。また、分析を別途依頼するとなると、データの解析に数日を要する難点がある。
【0007】
本発明は、上記のような事情を考慮してなされたもので、安価で簡便に信頼できる結果を得ることのできるレジスト剥離性能評価方法、これを利用した半導体装置の製造方法及び半導体装置を提供しようとするものである。
【0008】
【課題を解決するための手段】
本発明に係るレジスト剥離性能評価方法は、半導体基板上に下地膜を形成する工程と、前記下地膜上にレジスト膜を形成する工程と、前記レジスト膜を剥離する第1のエッチング工程と、前記下地膜を一部除去する第2のエッチング工程と、前記レジスト膜の残渣の有無を検出する検査工程と、を具備したことを特徴とする。
【0009】
上記本発明に係るレジスト剥離性能評価方法によれば、レジスト膜を形成する前に下地膜を形成する。下地膜は第2のエッチング工程において露出表面から任意の厚さ分除去する。レジスト膜の残渣がある部分では下地膜が除去されない。
これにより、レジスト膜の残渣部分が強調され、検査工程での残渣検出が容易になる。
【0010】
なお、上記本発明に係るレジスト剥離性能評価方法は、好ましい実施態様として次のような特徴を有する。
前記レジスト膜に不純物イオンを注入することを特徴とする。実際の条件に沿うようにレジスト膜を変質させる工程を設ける。
前記レジスト膜は所定のパターンが形成されることを特徴とする。実際の条件に沿うようにパターニングする工程を設ける。
前記下地膜は熱酸化膜であることを特徴とする。レジスト膜の形成、剥離に対して干渉しない、また、それ自体のエッチングに対しても適当なエッチング液を選べる適当な膜である。
前記第1のエッチング工程はウェットエッチングを含むことを特徴とする。実際のレジスト剥離の条件を含むようにすればよい。
前記第2のエッチング工程はウェットエッチングを含むことを特徴とする。レジストをマスクに選択的に除去できるようにすればよい。
前記検査工程はレジスト膜の残渣による前記下地膜を含む段差を検出することを特徴とする。段差が強調されることにより、残渣検出は容易である。
【0011】
また、本発明に係る半導体装置の製造方法は、上記いずれかに記載のレジスト剥離性能評価方法を利用してレジスト剥離工程に反映させたことを特徴とする。より効率的なレジスト剥離工程達成に寄与する。
また、本発明に係る半導体装置は、上記いずれかに記載のレジスト剥離性能評価方法を利用したレジスト剥離工程を含んで形成されたことを特徴とする。高信頼性の半導体装置の量産に寄与する。
【0012】
【発明の実施の形態】
図1は、本発明の一実施形態に係るレジスト剥離性能評価方法の要部を示す流れ図である。
処理S1において半導体基板上に下地膜を形成する。下地膜はレジスト膜に干渉しない一様に平坦な膜である。この下地膜は特定のエッチング工程により除去可能である所定厚さを有する。
次に、処理S2において、下地膜上にレジスト膜を形成する。レジスト膜は実際の使用環境に合わせたフォトレジスト膜とし、実際の工程に近いリソグラフィ技術によるパターニングやイオン注入等を経るとよい。
次に、処理S3において、上記レジスト膜を剥離する。実際のプロセスに則したプラズマ・アッシングやSPM(硫酸−過酸化水素水混合液)洗浄等を実施することにより剥離する。
次に、処理S4において、下地膜を露出表面から任意の厚さ分除去する。このとき、下地膜上にレジスト膜が残っている部分(残渣部分)は下地膜がエッチングされないようなエッチング処理をする。
次に、処理S5において、レジスト膜の状態を検査する。すなわち、残渣の有無を検出する。レジスト膜が完全に除去された領域は下地膜が一様に任意の厚さ分低くなっている。一方、レジスト膜の残渣部分は下地膜がエッチングされないので、残渣と共に段差が強調された状態となる。これにより、レジスト膜の残渣の有無を検出することが容易になる。
【0013】
図2〜図5は、それぞれ上記図1に示すレジスト剥離性能評価方法のより好ましい実施態様として工程順に示す要部の断面図である。上記図1の各処理に対応する部分は文末に記す。
図2に示すように、半導体基板(ミラーウェハ)10上に下地膜11を形成する。下地膜11は例えば熱酸化膜であり、厚さ100nm以上の一様に平坦な膜で構成する(処理S1)。この下地膜11上にフォトレジスト膜12を塗布し、リソグラフィ技術を経てパターニングする。パターニングは実際の処理に則したパターンや評価用のモニタパターンを含んで構成される。その後、フォトレジスト膜12にはイオン注入処理がなされる。これにより、実際の工程に近い状態の膜質に変質させる(処理S2)。
【0014】
次に、図3に示すように、レジスト膜12を剥離する。実際のプロセスに則したプラズマ・アッシングやSPM(硫酸−過酸化水素水混合液)洗浄等を実施することにより剥離する(処理S3)。ここでは、レジスト剥離工程後、わずかにレジスト膜12の残渣が存在する状態を示す。
【0015】
次に、図4に示すように、熱酸化膜である下地膜11を露出表面から任意の厚さ分除去する。ここでは、ウェットエッチングを含み、エッチング液としてバッファード・フッ酸(BHF:buffered hydrogen fluoride)が用いられる。すなわち、フッ化アンモニウムをHFに混合した薬液エッチングで、下地膜11を露出表面から任意の厚さ分除去する(処理S4)。BHFはレジスト膜12の密着保護に有用でレジスト膜へのアタック緩衝剤として働く。
【0016】
次に、図5に示すように、パーティクル測定器にてレジスト膜12の残渣の有無を検出する(処理S5)。すなわち、所定角度で入射したレーザー光13の散乱度合いによって残渣の有無を判定し、残渣部分を計数する。レジスト膜12が完全に除去された領域は下地膜11が一様に任意の厚さ分低くなっている。一方、レジスト膜12の残渣部分は下地膜11がエッチングされないので、残渣と共に段差が強調された状態となる。これにより、レジスト膜12の残渣の有無を検出することが容易になる。また、目視検査でも、上述の段差が強調されたコントラストによってレジスト残渣部分を容易に検出できる。
【0017】
上記したような実施形態の方法によれば、レジスト膜を形成する前に下地膜を形成しておく。レジスト膜剥離後、下地膜は、選択的エッチング工程において露出表面から任意の厚さ分除去する。レジスト膜の残渣がある部分では下地膜が除去されない。これにより、レジスト膜の残渣部分が強調され、検査工程での残渣検出が容易になる。
【0018】
このような、より適正なレジスト膜の剥離評価によって、レジスト剥離工程に反映させることができる。すなわち、効率良くレジスト膜を剥離できるような条件、例えばエッチング液の濃度、温度、浸漬時間等の関係を最適化することができる。レジストの剥離液を新しく交換した時などこのような適正なレジスト膜の剥離評価はデバイス製造に有用である。エッチング装置はもとより、レジスト塗布装置や露光装置等様々な半導体製造装置に好影響が期待でき、高信頼性の半導体装置の量産に寄与する。この結果、安価で簡便に信頼できる結果を得ることのできるレジスト剥離性能評価方法、これを利用した半導体装置の製造方法及び半導体装置を提供することができる。
【図面の簡単な説明】
【図1】一実施形態に係るレジスト剥離性能評価方法の要部の流れ図。
【図2】図1に対応したより好ましい実施態様を工程順に示す断面図。
【図3】図2に続く断面図。
【図4】図3に続く断面図。
【図5】図4に続く断面図。
【符号の説明】
10…半導体基板、11…下地膜、12…レジスト膜、13…レーザー光、S1〜S5…処理ステップ。
Claims (9)
- 半導体基板上に下地膜を形成する工程と、
前記下地膜上にレジスト膜を形成する工程と、
前記レジスト膜を剥離する第1のエッチング工程と、
前記下地膜を露出表面から任意の厚さ分除去する第2のエッチング工程と、
前記レジスト膜の残渣の有無を検出する検査工程と、を具備したことを特徴とするレジスト剥離性能評価方法。 - 前記レジスト膜に不純物イオンを注入することを特徴とする請求項1記載のレジスト剥離性能評価方法。
- 前記レジスト膜は所定のパターンが形成されることを特徴とする請求項1記載のレジスト剥離性能評価方法。
- 前記下地膜は熱酸化膜であることを特徴とする請求項1記載のレジスト剥離性能評価方法。
- 前記第1のエッチング工程はウェットエッチングを含むことを特徴とする請求項1記載のレジスト剥離性能評価方法。
- 前記第2のエッチング工程はウェットエッチングを含むことを特徴とする請求項1記載のレジスト剥離性能評価方法。
- 前記検査工程はレジスト膜の残渣による前記下地膜を含む段差を検出することを特徴とする請求項1記載のレジスト剥離性能評価方法。
- 前記請求項1〜7いずれかに記載のレジスト剥離性能評価方法を利用してレジスト剥離工程に反映させたことを特徴とする半導体装置の製造方法。
- 前記請求項1〜7いずれかに記載のレジスト剥離性能評価方法を利用したレジスト剥離工程を含んで形成されたことを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003061676A JP2004273716A (ja) | 2003-03-07 | 2003-03-07 | レジスト剥離性能評価方法、半導体装置の製造方法及び半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003061676A JP2004273716A (ja) | 2003-03-07 | 2003-03-07 | レジスト剥離性能評価方法、半導体装置の製造方法及び半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004273716A true JP2004273716A (ja) | 2004-09-30 |
Family
ID=33123836
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003061676A Withdrawn JP2004273716A (ja) | 2003-03-07 | 2003-03-07 | レジスト剥離性能評価方法、半導体装置の製造方法及び半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004273716A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015028978A (ja) * | 2013-07-30 | 2015-02-12 | 大日本印刷株式会社 | 異物検出方法、インプリント方法及びインプリントシステム |
CN107342240A (zh) * | 2017-06-08 | 2017-11-10 | 上海华力微电子有限公司 | 一种检测晶圆表面氮化硅残留的方法 |
CN107785282A (zh) * | 2016-08-30 | 2018-03-09 | 无锡华润上华科技有限公司 | 光刻残留物的检测方法、半导体器件制备方法 |
-
2003
- 2003-03-07 JP JP2003061676A patent/JP2004273716A/ja not_active Withdrawn
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015028978A (ja) * | 2013-07-30 | 2015-02-12 | 大日本印刷株式会社 | 異物検出方法、インプリント方法及びインプリントシステム |
CN107785282A (zh) * | 2016-08-30 | 2018-03-09 | 无锡华润上华科技有限公司 | 光刻残留物的检测方法、半导体器件制备方法 |
CN107342240A (zh) * | 2017-06-08 | 2017-11-10 | 上海华力微电子有限公司 | 一种检测晶圆表面氮化硅残留的方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7169440B2 (en) | Method for removing photoresist and etch residues | |
US6849559B2 (en) | Method for removing photoresist and etch residues | |
JP4755855B2 (ja) | 半導体ウェーハの検査方法 | |
US6210846B1 (en) | Exposure during rework for enhanced resist removal | |
JP2000058509A (ja) | 結晶欠陥の評価方法及び結晶欠陥評価装置 | |
JP2004273716A (ja) | レジスト剥離性能評価方法、半導体装置の製造方法及び半導体装置 | |
JP2751953B2 (ja) | ホール内部の汚染分析方法 | |
US20130108775A1 (en) | Defect monitoring for resist layer | |
US6190062B1 (en) | Cleaning chamber built into SEM for plasma or gaseous phase cleaning | |
JP5347309B2 (ja) | Soiウェーハの評価方法およびsoiウェーハの製造方法 | |
JP2001102369A (ja) | レジスト除去方法 | |
JP2017098502A (ja) | エッチング方法 | |
JP2001208531A (ja) | 膜厚分布測定方法 | |
JP4908885B2 (ja) | 半導体装置の特性予測方法及び特性予測装置 | |
TWI236724B (en) | Method of wafer defect monitoring | |
Maege et al. | Defect learning with 193-nm resists | |
KR100912342B1 (ko) | 반응이온에칭을 이용한 웨이퍼의 결함 검출방법 및 이를위한 웨이퍼 구조 | |
Danel et al. | A global evaluation of stripping efficiency by TD-GCMS | |
JP2007258651A (ja) | 荷電粒子線マスク製造用基板及びこの基板を用いた荷電粒子線マスクの製造方法 | |
US20050026054A1 (en) | Method and apparatus for detecting a photolithography processing error, and method and apparatus for monitoring a photolithography process | |
Halder et al. | Evaluation of post ion-implantation resist strip with the background signal of a light scattering tool | |
KR100664857B1 (ko) | 웨이퍼 결함 분석 방법 | |
KR100870341B1 (ko) | 웨이퍼 크리닝 방법 | |
KR100205096B1 (ko) | 반도체 소자의 감광막 제거방법 | |
Bond et al. | Using laser surface scanning and bare wafer review to diagnose photolithography track developer process-induced defect issues |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060509 |