JP2004179638A - 半導体ウェーハの処理方法、半導体ウェーハの検査方法、半導体装置の開発方法、および半導体ウェーハ処理装置 - Google Patents

半導体ウェーハの処理方法、半導体ウェーハの検査方法、半導体装置の開発方法、および半導体ウェーハ処理装置 Download PDF

Info

Publication number
JP2004179638A
JP2004179638A JP2003372019A JP2003372019A JP2004179638A JP 2004179638 A JP2004179638 A JP 2004179638A JP 2003372019 A JP2003372019 A JP 2003372019A JP 2003372019 A JP2003372019 A JP 2003372019A JP 2004179638 A JP2004179638 A JP 2004179638A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
solution
defect
image
crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003372019A
Other languages
English (en)
Other versions
JP4382438B2 (ja
Inventor
Junji Kangen
元 淳 二 菅
Katsujiro Tanzawa
沢 勝二郎 丹
Norihiko Tsuchiya
屋 憲 彦 土
Yukihiro Ushiku
久 幸 広 牛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2003372019A priority Critical patent/JP4382438B2/ja
Priority to US10/706,090 priority patent/US7314766B2/en
Publication of JP2004179638A publication Critical patent/JP2004179638A/ja
Application granted granted Critical
Publication of JP4382438B2 publication Critical patent/JP4382438B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/24Optical enhancement of defects or not directly visible states, e.g. selective electrolytic deposition, bubbles in liquids, light emission, colour change
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Weting (AREA)

Abstract

【課題】 ウェーハ全面での結晶欠陥をデバイス形成後に定量的に評価する。
【解決手段】 デバイスパターンを含むデバイス構造を構成する膜を備え、結晶欠陥を有することがある半導体ウェーハを検査する方法において、上記デバイス構造膜を薬液で除去して半導体ウェーハの結晶表面を露出させる工程と、選択エッチングにより半導体ウェーハの表面層を選択的に除去して上記結晶欠陥を顕在化する工程と、上記結晶欠陥を定量的に評価する工程と、を備える。
【選択図】 図1

Description

本発明は、デバイスパターンが形成された半導体ウェーハの処理方法、検査方法、半導体装置の開発方法、および半導体ウェーハ処理装置に関し、例えば半導体ウェーハに発生した転位などの結晶欠陥の定量的評価およびその前処理に関するものである。
半導体装置の製造時において、デバイス製造プロセスで発生する熱応力や膜応力が、半導体装置の特性を劣化させリーク不良・耐圧不良等を生じさせる転位を発生させる。転位を発生させないプロセスにするために、従来は、図14に示すように、半導体装置を製造したウェーハ(TEG(Test Element Group)ウェーハ)を複数のチップに分割した。サンプルとして選択したチップのデバイス膜構造を薬液により剥離し、結晶欠陥(転位)表出のために選択エッチングを行い、走査型電子顕微鏡(Scanning Electron Microscope、以下、単にSEMという)、光学顕微鏡等でエッチピットを評価して欠陥を定性的に把握し、この評価を基にしてプロセス条件や回路パターンなどを修正していた。
なお、一般に、選択エッチングによれば、転位だけでなく酸化により誘起される積層欠陥(OSF:Oxidation-induced Stacking Fault)、酸素析出物などによるウェーハ内に存在する微小結晶欠陥(BMD:Bulk Micro Defect)など各種の結晶欠陥の観察が可能であるが、以下では主としてプロセスで誘起された転位の評価を例に取り挙げて説明する。
また、半導体ウェーハの状態で結晶欠陥を評価することも知られているが、いずれもデバイスを形成する前の半導体ウェーハの状態を評価するものであった(例えば、特許文献1および2)。
特開平11−54579号公報(図1及び第3頁) 特開平8−191090号公報(第5頁〜第7頁、図1)
しかしながら、上述した、半導体ウェーハを個片化する評価方法では評価時間がかかる上、評価範囲が狭いため半導体ウェーハ面内で転位の発生に偏りがある場合や転位の発生がある程度の密度を下回る場合、見落としが多くなり定量性に欠け、プロセス改善の指針にできないなどの問題があった。デバイス製造プロセスで発生した転位を広範囲に評価する手段としては、他にX線トポグラフ法があるが、最近のデバイスの高集積化によるデザインルール縮小(〜0.1μm)に対し、解像度が数μmと悪いため微小な転位は見逃すことになり、結局使えなくなってきている。また、X線を使うため反射法(Berg-Barrett法)を用いても侵入長が数μmあり、最近のデバイス活性領域1μm以下のもののみを取り出すことは困難であった。
次に、転位などの結晶欠陥の定量的評価を行う際に実施される選択エッチングによる転位のエッチピットの顕微鏡観察とそのデータ解析について述べる。
シリコン単結晶基板を用いた半導体デバイスの製造工程では、デバイスの3次元構造(形状・寸法・膜厚)とプロセス条件次第で結晶欠陥(転位)が発生し、リーク系不良の原因となっている。この転位発生の原因は、製品のパターンやプロセスに依存している。古くはLOCOS酸化時の応力、最近のSTI(Shallow Trench Isolation)でも埋め込み材(SiO)の応力が過大となって発生する事例が報告されている。一方、荷電粒子の一つであるイオンの注入やプラズマ・ダメージによっても転位がしばしば発生する。本明細書における結晶欠陥は、上述した工程に限らず、製品または作製中の半導体ウェーハに導入された転位全般を含むものであるが、ここではトランジスタにおけるLDD(Lightly Doped Drain )工程を中心に説明する。
最近のMOSトランジスタではホットエレクトロンによる劣化防止のためLDD構造が必要となり、例えば図15(a)に示すように、ソース/ドレイン領域を形成する際に、ゲートの側壁材としてシリコン窒化膜(SiN)などを用いたスペーサ(以後、側壁という)201を用いて低濃度不純物領域を高濃度不純物領域に先だって形成している。このため側壁下部の応力が高くなり、この応力を緩和するために転位が発生し、図15(b)に示すようにさらに成長して拡散領域やウエルの接合を貫通するに至っている。
さらに、空乏層中まで至る長い拡張転位(以後、転位と略す)はリーク電流を増加させ素子歩留りを左右している。また、微細デバイスのソース/ドレイン領域を有するシリコン半導体基板において、高ドーズ量でイオンを注入する箇所であるゲート電極・配線のエッジ周辺には、イオン注入でアモルファス化したシリコンが活性化アニール時に再結晶化する過程で転位が頻繁に生じることがある。
転位の代表的な評価法として、TEM(Transmission Electron Microscope)を用いて直接観察を可能にする方法があるが、半導体ウェーハ面内での観察領域は非常に狭く、全体の傾向を見誤る危険があるのが欠点である。これに対し、従来から転位に対して選択性の高い薬液中でのエッチングを行ってできたエッチピット(図15(c)参照)を顕微鏡(光学顕微鏡、SEM)で検出し計数する手法が長く用いられてきた。しかしながら、人間の手作業では1日で観察できる数量は1枚の半導体ウェーハにつきせいぜい面内数チップであり、時間的な限界があった。そこで、光学的・電子顕微鏡などで検出し画像認識の計算機アルゴリズムで欠陥を判定し抽出する自動欠陥評価装置を利用する方法が考えられた。しかしながら、このような自動欠陥評価装置を同種の選択エッチング後のピット観察へ適用しようとすると、以下の問題が生じた。
転位の発生位置については、ゲート電極と素子分離酸化膜(LOCOS、改良LOCOS、STIなど)が交差する点の周辺(交差部)で応力が極度に集中し、最悪の場合はトランジスタなどから成る全セルに転位が発生することもある。高集積デバイスの転位(プロセスで誘起された結晶欠陥)が発生し成長するのは、熱処理中に局所的な高応力が印加されるためである。したがって、これらの転位は周期的に繰り返されるデバイスパターンの同一個所に発生することが一般的である。例えば図16に示すように、着目したチップ内のパターンの評価領域EA201にある転位の評価において、自動評価で隣接パターンや隣接チップにある参照領域RA201との比較により、これらの差異を抽出する画像認識法を用いて評価する場合には、互いに同一箇所に転位を有するパターン同士を比較することになり、この場合は「欠陥なし」と判定されてしまう。このような参照領域と評価領域との対比方式(ダイ・ツー・ダイまたはセル・ツー・セル)を用いる現状の装置では、実際にエッチピットが多発しているにも拘らず、ほとんど同一画像の比較を行うために誤った判断を下す場合があり、転位を漏らさず検出・計数・評価することが困難であった。
本発明は上記事情に鑑みてなされたものであり、その目的は、デバイスが形成されたウェーハの結晶欠陥を定量的に評価する方法、この評価方法を用いた半導体装置の開発方法、並びに、デバイスパターンが形成された半導体ウェーハの処理方法、および半導体ウェーハ処理装置を提供することにある。
なお、本明細書において「欠陥」の用語は広義で使用され、半導体ウェーハ上の異物(微粒子や膜残り)、形状異常部や形態や光の強度・色の異常部を含むものである。
本発明は、以下の手段により上記課題の解決を図る。
即ち、本発明によれば、
少なくとも一種類の酸化性の酸と酸化剤とを含む第1の溶液にて半導体ウェーハを処理する工程と、
HFおよびNHFの少なくともいずれかを含む第2の溶液にて前記半導体ウェーハを処理する工程と、
を備える、半導体ウェーハの処理方法が提供される。
また、本発明によれば、
NHFおよび濃度33%〜49%のHFの少なくともいずれかを含む第1の溶液にて半導体ウェーハを処理する工程と、
アルカリ、酸化性の酸およびHFの少なくとも一つを含む第2の溶液にて前記半導体ウェーハを処理する工程と、
を備える、半導体ウェーハの処理方法が提供される。
また、本発明によれば、
デバイスパターンを含むデバイス構造を構成する膜を備え、結晶欠陥を有することがある半導体ウェーハを検査する方法であって、
前記膜を薬液で除去して前記半導体ウェーハの結晶表面を露出させる工程と、
選択エッチングにより前記半導体ウェーハの表面層を選択的に除去して前記結晶欠陥を顕在化する工程と、
前記結晶欠陥を定量的に評価する工程と、
を備える方法が提供される。
また、本発明によれば、
デバイスパターンを含むデバイス構造を構成する膜を備え、結晶欠陥を有することがある半導体ウェーハの前記膜を薬液で除去して前記半導体ウェーハの結晶表面を露出させる工程と、
選択エッチングにより前記半導体ウェーハの表面層を選択的に除去して前記結晶欠陥を顕在化する工程と、
前記結晶欠陥を定量的に評価する工程と、
前記定量的評価により得られた前記結晶欠陥の情報に基づいて、前記結晶欠陥が少なくなるように、半導体装置の製造プロセスまたは前記デバイスパターンの形状を最適化する工程と、
を備える、半導体装置の開発方法が提供される。
さらに、本発明によれば、
デバイスパターンを含むデバイス構造を構成する膜を備え、結晶欠陥を有することがある半導体ウェーハの前記膜を薬液で除去して前記半導体ウェーハの結晶表面を露出させる第1の装置と、
選択エッチングにより前記半導体ウェーハの表面層を選択的に除去して前記結晶欠陥を顕在化する第2の装置と、
を備える半導体ウェーハ処理装置が提供される。
本発明によれば、ウェーハ全面での結晶欠陥によるエッチピットの定量評価が可能となり、不良発生原因の調査が短縮できる。
また、本発明によれば、ウェーハ全面を選択エッチングした後に光学的検出装置による転位の評価を行う際に、規則的パターンの周期性に起因する見落としを回避してウェーハ全面での欠陥を評価することができる。また、この評価により改善されたプロセスで素子を作製することにより有害な転位を抑制することができる。
また、本発明によれば、デバイスが形成されたウェーハからデバイス構造膜を剥離する処理において、全剥ピット、残渣、パーティクル付着のない全剥処理、および、ウェーハ面内の均一な選択エッチングを実現することができる。
さらに本発明によれば、得られた欠陥の定量値を製造プロセス改善の判断基準として使用することにより、結晶欠陥を低減することができる。
以下、図面を参照しながら本発明の実施の形態のいくつかについて、より詳細に説明する。以下の実施形態では、基板を構成する半導体結晶の結晶欠陥の代表として、一種の原子配列の線欠陥である「転位」を取り挙げて説明する。しかしながら、他の結晶欠陥(積層欠陥(OSFなど)、空洞欠陥(void defectなど)も同様に評価可能であり、本明細書における評価は、これら他の結晶欠陥の評価をも含む。「転位」は、エッチングにより約0.1μmから約10μmの長径を持つエッチピットとして顕在化できるものである。
(1)第1の実施の形態
まず、図1〜図3を参照しながら第1の実施の形態を説明する。
図1は、本発明にかかる半導体ウェーハの検査方法の第1の実施の形態の概略手順を示すフロー図であり、図2は、本発明にかかる半導体ウェーハ処理装置の第1の実施の形態を示す断面図であり、さらに、図3は、本実施形態の検査方法による評価時間の長さを従来の結晶欠陥評価方法との対比で示す特性図である。
デザインルール0.18μmプロセスで作成した複数のメモリ製品の不良解析に適用した場合を説明する。この半導体装置を作るために、デバイスパターンが形成された半導体ウェーハを図1に示す評価フローに従って評価した。メモリ製品が製造された半導体ウェーハからサンプル(TEGウェーハ)を抜き取り、サンプルのデバイス構造を構成する膜(デバイス構造膜)を剥離する。次に、転位などの結晶欠陥表出のための選択エッチングを行ってエッチピットを表出させる。その後、表面不純物を除去する後処理およびパーティクル除去するための洗浄を行って、SEMや光学顕微鏡等を用いた画像認識により評価して欠陥を定量化する。
なお、選択エッチングによれば、一般に、転位だけでなく酸化誘起積層欠陥(OSF)、酸素析出物(BMD)など各種の結晶欠陥の観察が可能であり、本実施形態は、これら各種の結晶欠陥の評価を含むものであるが、ここでは主としてプロセスで誘起された転位の評価を例に挙げて説明する。
画像認識欠陥評価までのサンプル準備は、図2に示す処理装置を使用し、半導体ウェーハ面内全ての領域にエッチピットとして結晶欠陥を出現させた。
まず、サンプルとしてデバイスパターンが形成された半導体ウェーハ(TEGウェーハ)を選択する。そして、選択された半導体ウェーハのデバイス構造膜を剥離する。
デバイス構造膜の剥離は、図2に示すデバイス構造膜剥離工程116で行った。この工程には、テフロン(登録商標)などからなる剥離槽105および石英などからなる剥離槽119がセットされている。これらの剥離槽105,119は、各々の外槽(テフロン(登録商標))107に収容されている。各外槽107は、注液口101および廃液口108を備えている。まず、デバイスパターンが形成された半導体ウェーハW1をウェーハ保持冶具104にセットし、剥離槽105に予め貯めておいた濃HF水溶液(49%HF:H2O=1:2(界面活性剤NCW1%))(剥離液106)に15分浸漬し、純水と置換しながらオーバーフローさせてHFによりリフトオフされた剥離物を取り除いた。その後、剥離槽119において希HF水溶液(49%HF:H2O=1:100、(界面活性剤NCW1%))で30分間、超音波MWをかけながら残膜を剥離させた。次に、純水と置換させた。剥離前のデバイス構造膜にCuが入っていた場合は、剥離槽105にSPM(Sulfuric-hydrogen Peroxide Mixture)(H2SO4:H22 =2:5)を貯めておき、30分間エッチングし、純水で置換した。
その後、剥離槽119に純水を貯めておき、半導体ウェーハW1を純水中に待機させて、剥離槽105に濃HF水溶液(49%HF:H2O=1:2、(界面活性剤NCW1%))(剥離液106)に30分〜12時間浸漬して、デバイス構造膜を全て剥離し、シリコン表面を露出させた。次に、純水置換し、剥離槽119において、希HF水溶液(49%HF:H2O=1:100、(界面活性剤NCW1%))で30分間、超音波MWをかけながら洗浄した。この工程は、アルカリ系の洗浄液(コリン、NH4OHなど)で代用すると洗浄効果が高い。再度、純水置換することによって剥離工程が終了した。
次に、結晶欠陥を表出するために選択エッチングを行う。選択エッチングは、結晶欠陥表出エッチング工程117で行った。この工程は、テフロン(登録商標)などからなる外槽(テフロン(登録商標))に収容されたCr混酸槽122、一次洗浄槽123、二次洗浄槽124を用いて行なう。
結晶欠陥表出エッチング工程117では、注液口101からCr混酸槽122にライト液(HF(60ml):HNO3 (30ml):Cu(NO3)(2g):5molCrO3 (30ml):CH3 COOH(60ml):H2 O(60ml)の割合)を供給し、5秒間選択エッチングする。選択エッチング後、ウェーハ保持冶具104を引き上げ、予めH2 Oを入れていた一次洗浄槽123に30秒漬けて選択エッチングを停止させた。その後、二次洗浄槽124に30秒間つけてCrを洗浄した。一次洗浄槽123および二次洗浄槽124には注入口101、101を介して一次洗浄水110および二次洗浄水111が供給される。結晶欠陥表出エッチング工程117の各液は、Crを含むためCr混酸回収容器109に回収した。
次の洗浄工程118では、洗浄槽121に洗浄液(純水)115がオーバーフローしている中にウェーハ保持具104を入れ、さらに、水洗した。SPM(H2 SO4 :H22 =2:5)で微量Crを除去、その後、希HF水溶液(49%HF:H2 O=1:5)で15分間、超音波をかけながら洗浄した。その後、オゾン水を含むAPM(NH4 OH/H22 /H2 O)またはHPM(Hydrogen chloride-hydrogen Peroxide Mixture)(HCl/(H22 )/H2 O)で洗浄、水洗し、スピンドライヤで乾燥した。これまでの処理により、半導体ウェーハ全面をパーティクル付着が殆ど無い状態で結晶欠陥を表出させることができた。この半導体ウェーハを画像認識欠陥評価装置で検出感度を調整し、画像を比較することにより評価し、半導体ウェーハ全面のエッチピットの数とその形状および座標、並びに散乱強度を求めた。
このような工程を経ることにより、デバイスパターンが形成された半導体ウェーハ全面で結晶欠陥を定量評価することができる。そして、結晶欠陥を定量的に評価した結果、図3に示すように従来の方法より評価時間が1/6〜1/30に短縮でき、短時間で不良発生原因を調査できるようになった。
(2)第2の実施の形態
次に、図4〜図6を参照しながら第2の実施の形態を説明する。
本実施形態は、定量化したい欠陥のエッチピットのノイズとなる別のエッチピット、パーティクルを低減し、高精度に定量化することにより、上述した第1の実施形態を、デザインルール0.13μmプロセスで作成したロジック製品の開発に適用することを企図したものである。
図4は、本発明にかかる半導体ウェーハ処理装置の第2の実施の形態を示す断面図であり、図5は、本発明にかかる半導体ウェーハの検査方法の第2の実施の形態の概略手順を示すフロー図である。さらに、図6(a)〜(c)は、図5に示す検査方法により定量化された結晶欠陥の欠陥密度を半導体ウェーハにマッピングした図である。
図4に示す処理装置は、図2に示す処理装置の構成に加え、デバイス構造膜剥離工程216で使用される表面状態観察モニタ130および液中パーティクルモニタ129をさらに備えている。表面状態観察モニタ130は処理装置の剥離槽105に付設され、また、液中パーティクルモニタ129は、剥離槽119を収容する外槽107に付設される。本実施形態の処理装置のその他の構成は、図2に示す処理装置の構成と実質的に同一である。
表面状態観察モニタ130は、デバイス構造膜の剥離中に目的とする欠陥のエッチピット以外のピットが基板のシリコン表面に発生しないように終点検出に使用する。目的とする欠陥のエッチピットとは、次の欠陥表出エッチング工程117で発生するエッチピット(図15(c)参照)を意味する。サンプルの膜種・構造により剥離工程中にエッチピットが発生することがあり、これを防ぐことが画像認識欠陥評価のノイズ低減に重要である。このモニタ130は、例えば、耐薬品材料で防水処理されたCCDなどの画像検出装置であり、剥離中同一箇所の画像変化を取得し、画像変化が一定値以下になったら剥離液から取り出すなどの方法により、最適な剥離時間を自動的に設定可能となった。
デバイス構造膜を剥離後、剥離物が半導体ウェーハ表面に残らないよう超音波を使用する洗浄工程中または水洗工程中で液中パーティクルモニタ129により、廃液に含まれる剥離物を監視し、洗浄または水洗の終点を検出した。パーティクルも図1の画像認識欠陥評価において目的とする欠陥のエッチピットのノイズとなり易すく、高精度な欠陥定量化にはパーティクルを防ぐことが重要である。
本実施形態によれば、上記モニタ129,130による正確な終点検出によりノイズとなるエッチピット、パーティクルはモニタを用いない場合に比べ約10%に減少した。
次に、図5に示す工程フローにおいて結晶欠陥表出エッチングをする前の状態で欠陥を定量化し( 欠陥定量化1) 、結晶欠陥表出エッチング後の状態で欠陥を定量化し( 欠陥定量化2) 、それらの差分を求め、さらにノイズとなるエッチピットを区別し、目的とする定量化したい欠陥のエッチピットをさらに高精度に求めた。デバイスパターンが形成された半導体ウェーハの結晶欠陥表出用選択エッチングによるエッチピットのみを精度良く定量評価でき、プロセス改善の判断基準とすることができる。
図6に本実施形態により結晶欠陥を高精度に定量化し、改善した例を示した。図6(a)は、サンプルのデバイスパターンが形成された半導体ウェーハを本実施形態の検査方法により計測した例を示す。この結果を基に製造プロセスを変更した結果、図6(b)に示すように、結晶欠陥が激減した。しかし、図6(b)に示す例では、本実施形態で検出した結晶欠陥127や本実施形態による検査で判明したチップ内位置依存性のある欠陥パターン128などのマスクパターンに関係したショット性の欠陥が残っていた。この結果を基にパターン配置をさらに変更した結果、図6(c)に示すように、結晶欠陥を半導体ウェーハ内で殆ど無くすことができた。また、量産時のロスまで含めた開発コストを約1/10に抑えることができた。
ここで、図1および図5に示す評価方法において、画像認識欠陥検査装置(光学的検出装置)を用いた画像認識欠陥評価を説明する。
まず、全ての実施形態に共通の工程と評価手順について説明する。サンプルであるデバイスパターンが形成された半導体ウェーハは、直径200mmのエピタキシャルウェーハを用いてSTIで素子分離を行った最小寸法0.25μm幅、面積0.2cm2 のTEGを各チップ内に1個ずつ作製した。LDD構造のソース/ドレイン拡散領域端部の比較的低濃度の不純物拡散領域を形成する工程では、ゲート酸化膜上にゲート電極を形成した後にp拡散領域にはホウ素(B)、などのイオン、n拡散領域にはヒ素(As)などのイオンを注入した。次に、LP−CVDでシリコン窒化膜(SiN)を堆積した後に、RIEでSiN膜をエッチングして側壁を形成した。この状態でSiN膜下部には高応力領域が存在する。次に、ゲートと側壁をマスクとしてn拡散領域に、例えば、加速電圧40keV、ドーズ量4E15cm-2の条件でAsイオンを注入した。1E15cm-2のドーズ量では注入領域のシリコンの結晶格子は完全にアモルファス化する。拡散領域の活性化アニールは、1000℃以上、30秒以下の枚葉式加熱装置での急速アニール(RTA:Rapid Thermal Anneal)をN2 ガス雰囲気中で行った。
転位を顕在化させるためのエッチングは、ライト(Wright)液中に膜を剥離したシリコンウェーハを5秒間浸して実施した。なお、六価Crを含むライト液は有害であるため、Crを含まないCr−lessエッチング液でエッチングを行うと良い。このようなエッチング液でも六価Crを含むライト液と同様の結果が得られることが確認されている。なお選択エッチングの前には薄膜剥離のためHF溶液ディップ処理と硫酸/過酸化水素混合溶液での洗浄処理を、また、エッチング後にはHF溶液ディップに加えて微粒子やCrを除去するための塩酸/過酸化水素混合溶液での酸洗浄とアンモニア/過酸化水素混合溶液でのアルカリ洗浄を行っている。
転位の発生頻度の評価は、光学式自動欠陥評価装置(自動評価装置)で検出し、画像認識と各実施例で示す検出光学系と計算機による比較アルゴリズムで欠陥を判定し抽出した後にSEM(Scanning Electron Microscope)観察を行い、自動評価装置で得られた「欠陥」が転位起因のエッチピットであることを確認した。各半導体ウェーハに対し全部のセルを観察し、転位があったセルを観察して転位密度を算出した。
本発明にかかる半導体ウェーハの検査方法の各実施形態に共通する基本的な概念は、無転位の最小領域を常に提供して転位評価の手順を進めるものである。即ち、シリコンウェーハの選択エッチング後に転位を例えば光学顕微鏡で検出する前に、図7に示すように、無欠陥(無転位)のパターンを含む評価基準となる参照領域RA1をシリコンウェーハW7に予め形成しておき、この参照領域RA1を評価領域EA1と対比して結晶欠陥を検出する。この手順をウェーハW7の面内の全パターンについて実行すれば、ウェーハW7の全結晶欠陥を検出することができる。
このように、本実施形態によれば、無欠陥のデバイスパターンを含む参照領域を基準として評価領域における転位などの結晶欠陥を検出するので、規則的パターンの周期性に起因して欠陥部を見落とすことのない評価が可能になる。
実際の改善では側壁加工・側壁酸化・薄膜デポ・ゲート絶縁膜形成条件などの最適化により応力を緩和し、転位を低減できる。また、イオン注入乃至アニール工程条件の変更により、転位の発生源である微小転位ループを減らすことによっても転位を低減できる。
(3)第3の実施の形態
次に、本発明の第3の実施の形態について図8および図9を参照しながら説明する。
無転位のパターン形成は、ゲート電極(GC:Gate Conductor)のポリシリコン(poly-Si)のデポジション後に半導体ウェーハ内の参照領域とするチップにのみレジストを塗布せずにCDEでポリシリコンのドライエッチングでゲート電極(GC)を全て除去した。その後のLDD工程でも、SiN側壁に相当する膜は、RIEなどの工程で除去された。拡散領域のAsイオン注入は、加速電圧40keV、ドーズ量4E15cm-2の条件で行い、活性化アニールは、1000℃、30秒のRTAを行った。
図8は、薄膜剥離前のゲート電極(GC)を意図的に省略した参照領域RA3と通常のゲート電極(GC)が形成された評価領域EA3を半導体ウェーハの面内に配置した一例としての評価ウェーハW9を示している。ここでの活性領域AA(Active Area)と素子分離領域STI(Shallow Trench Isolation)は、参照領域RA3および評価領域EA3で共通に形成されているが、斜線で示すゲート電極(GC)は、参照領域RA3には形成されておらず、評価領域EA3だけに形成されている。参照領域RA3ではゲート電極を付加しないで応力を緩和することにより無欠陥のデバイスパターンが形成される。
この参照領域RA3を用いて評価した結果の一例を図9に示す。各チップでの転位数(エッチピットの個数/0.2cm2 エリア)の分布が判明し、ノッチが下方に来るように評価ウェーハW9を配置すると、評価ウェーハW9の外周部のうち左側と反ノッチ側の領域で密度が高いことが判明した。従来の検査方法による評価では、規則的パターンの周期性により欠陥部を見落とすことが多かったために、「欠陥」が0または数個と結論された評価領域があり、これが誤りであることが判明した。
本実施形態ではゲート電極なしの場合だけについて説明したが、コンタクトを形成しないことでも応力を緩和できるので、そのような参照領域を形成することもできる。
(4)第4の実施の形態
次に、図7および図10を参照しながら第4の実施形態を説明する。
図7は、評価領域EA1を半導体ウェーハ面内に配置した評価ウェーハW7の平面図および一例としての参照領域RA1を示している。ゲート電極エッジ部の応力集中領域の応力を変化させ、実験を実施した。ここでの目的は、イオン注入後にゲート電極の側壁膜厚を増減させることにより、転位の発生が変化することを狙っている。
従来技術の説明で述べたように(図16参照)、LP−CVDで半導体ウェーハ毎に膜厚を変化させてSiN膜を堆積し、側壁膜厚10nmと20nmの半導体ウェーハを形成した。両条件の半導体ウェーハとも拡散領域に40keVで4E15cm-2のAsイオンを注入し、その後、1000℃、30秒のRTAをN2で中施して熱処理を終了した。この段階で半導体ウェーハを抜き取り、評価に供した。評価結果は図10に示す通りであり、側壁膜厚を下げて端部の応力を減らすことで、転位密度を数10分の1から数100分の1まで減らせることが判明した。
(5)第5の実施の形態
次に、図9および図11を参照しながら本発明の第5の実施の形態を説明する。
図11は、評価領域EA5および参照領域RA5,RA7が形成された評価ウェーハW15の平面図である。
無欠陥のパターンは、基板に照射損傷を与える代表工程としてのイオン注入に着目し、この工程を除くかまたはイオン注入による残留ダメージ(微小転位)を軽減させることで形成した。ヒ素(As)をイオン注入した評価領域EA5は、参照領域RA5,RA7を除く半導体ウェーハW15のほぼ全面に形成された。一方、ホウ素(B)イオンをドーズ量4E15cm-2で注入した参照領域RA5と、イオン注入を省略した参照領域RA7を作製した。参照領域RA7は、イオン注入前にレジストを厚く塗布し、これをマスクとして参照領域RA7へのイオン注入を阻止し、イオン注入後にSPM洗浄(硫酸/過酸化水素混合溶液処理)によりレジストを除去した後、活性化アニールを行った。
参照領域RA5,RA7をそれぞれ用いてパターン間比較することにより、図9に示す転位数と20%以内で一致する転位数の分布が得られた。イオン注入を行わない領域RA7として、今回のプロセスの代わりに、ステンシル・マスクで無欠陥のパターンを作製しても良い。また、転位を発生させる問題工程がRIEやHDPなどの基板にプラズマ・ダメージを与えるプロセスの場合には、これらの工程を除くかまたは軽減させることでも上記イオン注入と同様の参照パターンを作製することができ、転位評価が可能である。
(6)第6の実施の形態
次に、図12を参照して本発明の第6の実施の形態を説明する。
図12は、参照領域RA9が形成された半導体ウェーハW17および評価領域EA9を有する半導体ウェーハW19の平面図である。本実施形態では、図12に示すように、選択エッチング後の異なる半導体ウェーハW17,W19間での比較により、転位を判定した。特に、同一パターンから成る転位を持たない参照用半導体ウェーハW17をAsイオン注入の省略により形成し、この半導体ウェーハW17の各領域を比較の参照基準として用いて評価ウェーハW19の対応する各領域の欠陥を検出した。半導体ウェーハ間の比較により、図9に示す転位数と10%以内で一致する転位数の分布が得られた。
(7)第7の実施の形態
次に、本発明の第7の実施の形態を説明する。
本実施形態では、参照用の各領域の無欠陥のパターンの画像情報を予め記憶装置(図示せず)に格納した。実際には、図8の参照領域RA3のようにゲート電極GCを故意に形成しないことにより応力が緩和されたパターンを作製した際の各パターンの画像を用いたが、イオン注入を省いた試料やダメージを緩和した試料での画像を用いることも可能である。次に、評価対象ウェーハ内の各チップの各領域のパターンに対し、予め格納されていた同一パターンの同一画像を基準画像として評価画像を基準画像と比較することにより欠陥を検出した。記憶装置内のこのような基準画像との比較により、図9に示す転位数と20%以内で一致する転位数の分布が得られた。
以上、第3乃至第7の実施形態によれば、高集積半導体装置の製造工程において発生する転位を、図9の半導体ウェーハW9で示す転位分布のように定量的に評価することができる。その結果、転位が原因となって生じた大きなリーク電流を防止する対策を導き出すことができて製造歩留りを向上できる。
(8)第8の実施の形態
次に、本発明の第8の実施の形態について説明する。
第2の実施の形態において前述したように、デバイス構造膜を半導体ウェーハから全て剥離する全剥処理では、全剥処理に起因して転位ではない全剥ピットが多発したり、剥離不良により残渣が発生したり、パーティクル(異物)付着が生じることがあった。特に、ウェーハ全面でパーティクルの付着を防止する技術はこれまで報告されていなかった。これらの全剥ピット、残渣、パーティクルは、光学式欠陥検査装置や電子ビーム式欠陥検査装置を用いた転位の定量測定においてノイズとなるため、転位を正確に測定できないという問題があった。特に、全剥ピットの発生は、転位との区別が困難であるために正確な転位測定にとって大きな障害になっていた。
本実施形態は、このような全剥ピット、残渣、パーティクル付着のない全剥処理、および、ウェーハ面内の均一な選択エッチングを実現する方法を提供するものである。
まず、高集積半導体素子を形成した半導体ウェーハを濃HF溶液に浸漬させた後、純水で水洗処理を実施した(第一工程)。次に、この半導体ウェーハをSPM溶液(H:HSO=1:3)に浸漬することにより、Cuなどの金属系の不純物を除去し、水洗を実施した(第二工程)。続いて、界面活性剤を1%添加した濃度40%のHF溶液に半導体ウェーハを浸漬させた後、純水にて水洗を実施した(第三工程)。次いで室温のコリン+H処理液に半導体ウェーハを浸漬させてから、水洗を実施した(第四工程)。その後ライト(Wright)液よる選択エッチング処理を行った。この選択エッチング処理では、ライト(Wright)液の液面に対し半導体ウェーハの検査面が水平になるように保持しながら液中に素早く浸漬させた後、半導体ウェーハを素早く引上げて純水中に素早く入れ、水洗を実施した(第五工程)。さらに、ライト(Wright)液によるCr等の金属不純物を除去するためにHCl+オゾン水処理液で半導体ウェーハを洗浄し、純水で水洗後スピンナ乾燥を実行した(第六工程)。以上の第一工程から第六工程までを終了した後、半導体ウェーハの表面状態をSEMにて検査したところ、全剥ピットや剥離不良による残渣、パーティクル等はなかった。
次に、このウェーハの転位を光学式欠陥検査装置と電子ビーム式欠陥検査装置の両装置にて測定したところ、全剥ピット、残渣、パーティクル等の異物はなく、このため、ウェーハの全面に亘って転位等の結晶欠陥の定量測定を正確に実行することができた。
上述した第一および第三の工程において、HFの替わりにNHFを使用して全剥処理した場合も、HFの場合とほぼ同様に全剥ピット、残渣、パーティクルのない面状態を有する半導体ウェーハが得られ、光学式欠陥検査装置および電子ビーム式欠陥検査装置のいずれを用いても転位の定量測定ができた。
また、第二工程において、SPM(H:HSO=1:3)処理液に替えて王水(HNO:HCl=1:3)を使用した場合もSPM処理液の場合とほぼ同様の面状態を有する半導体ウェーハが得られた。この半導体ウェーハの光学式欠陥検査装置および電子ビーム式欠陥検査装置による転位の定量測定に特に支障はなかった。
第三工程でリン酸(HPO)を使用した場合も上述の40%濃度のHFとほぼ同様に全剥ピット、残渣、パーティクルのない面状態を有する半導体ウェーハが得られ、光学式欠陥検査装置および、電子ビーム式欠陥検査装置による転位の定量測定ができた。
また、第四工程おいて、コリン+H液での処理温度を70℃にて全剥処理した場合も処理後の半導体ウェーハの面状態は室温で処理した場合とほぼ同様の仕上がりを示した。さらに、第四の工程においてコリン+H処理液の替わりに、APM溶液(SC−1=NHOH:H:HO=1:1:5)および、KOHを添加した処理液を使用した場合も、コリン+H処理液を使用した場合とほぼ同様の面状態の半導体ウェーハが得られた。また、HPM溶液(SC−2=HCl:H:HO=1:1:5)を使用した場合も半導体ウェーハの面状態はほぼ同様であった。これらの半導体ウェーハは全て光学式欠陥検査装置および電子ビーム式欠陥検査装置のいずれによっても転位の定量測定ができた。
さらに、第五の工程でのライト(Wright)液による選択エッチングの際、その検査面がライト(Wright)液の液面に対し垂直になるように半導体ウェーハを保持し、素早く液中に浸漬させてエッチング処理を行なった後、素早く引上げて純水中で水洗処理を実施した場合は、顕在化した転位の形状や大きさが半導体ウェーハ面内で異なるばかりでなく、光学式欠陥検査装置および電子ビーム式欠陥検査装置のいずれによっても半導体ウェーハ全面の転位測定において不具合をきたした。
選択エッチング後の後処理となる第六の工程において、HCl+オゾン水処理液の替わりにHPM溶液(SC−2=HCl:H:HO=1:1:5)を使用した場合、Cr等の金属不純物量やウェーハの面状態は、HCl+オゾン水処理液を使用した場合とほぼ同様であり、光学式欠陥検査装置および電子ビーム式欠陥検査装置のいずれによっても転位測定に支障はなかった。
また、第一の工程と第三の工程を入れ換えて処理しても、半導体ウェーハに全剥ピット、残渣、パーティクルは少なく、光学式欠陥検査装置および電子ビーム式欠陥検査装置のいずれの転位測定でも支障はなかった。
本実施形態の実験から得られたHF濃度と全剥ピットおよび残渣との関係を図13に示す。同図に示すように、全剥ピットはHF濃度が33%未満で発生し、33%以上では浸漬時間に依存するが全剥処理に必要な時間内では発生しないことが見出された。この一方、残渣(GC残り)は、HF濃度が濃い程多くなる。全剥ピットと残渣とはトレードオフの関係にあるからである。しかしながら、この残渣は、上記第四工程にアルカリ処理またはこれと同様の効果を示すアルカリもしくは酸系の処理と、上記第一工程から上記第六工程のいずれかの工程中で、またはその水洗処理で超音波処理を実施することで残渣も防止できることが見出された。これにより、HF濃度が33〜49%で第四工程におけるアルカリ系または酸系の処理と超音波の印加とにより全剥ピットと残渣のない全剥処理条件が発見された。
本実施形態によれば、半導体素子を形成した半導体ウェーハにおいて全剥ピット、剥離不良による残渣、パーティクル等のない全剥処理とウェーハ面内の均一な選択エッチングが可能となり、半導体ウェーハ全面の結晶欠陥の定量的な検査を高精度で実行することができる。これにより量産品の歩留り低下の原因となるプロセス起因の転位の原因を明確化することが可能になり歩留り向上に寄与できる。
なお、本実施形態では説明の便宜のため各工程に順序を付けたが、本発明は上記順序に限定されるものでなく、任意に変更でき、また、その一部を適宜省略することもできる。
(9)第9の実施の形態
次に、本発明の第9の実施の形態を説明する。
本実施形態では、まず、第1乃至第8の実施形態で説明した検査方法により半導体ウェーハ表面の欠陥を定量的に把握し、この定量化された欠陥の情報に基づいて結晶欠陥の数が少なくなるように半導体装置の製造プロセスまたはデバイスパターンの形状を最適化する。例えば、製造プロセスの処理条件については、イオン注入ダメージの低減、イオン注入後のアニール条件の改善などが挙げられる。デバイスパターンの形状については、屈曲パターンを直線へ変更することなどによる改善が挙げられる。これらの処置により、デバイス製造プロセスでの転位の発生を抑える手法を開発することが容易になり、開発コストを削減し、開発期間を大幅に短縮できる。このように欠陥の定量的なデータを製造プロセス改善の判断基準として使用することにより、結晶欠陥を低減でき、また、量産時のロスまで含めた開発コストを約1/10に抑えることができ、開発期間も大幅に短縮することができた。さらに、このように改善されたプロセスで半導体装置を製造することにより、有害な転位の発生を抑制できるので、高い歩留まりで高精度の半導体装置を製造することが可能になった。
本発明にかかる半導体ウェーハの検査方法の第1の実施の形態の概略手順を示すフロー図である。 本発明にかかる半導体ウェーハ処理装置の第1の実施の形態を示す断面図である。 図1に示す検査方法による評価時間の長さを従来の結晶欠陥評価方法との対比で示す特性図である。 本発明にかかる半導体ウェーハ処理装置の第2の実施の形態を示す断面図である。 本発明にかかる半導体ウェーハの検査方法の第2の実施の形態の概略手順を示すフロー図である。 図5に示す検査方法により定量化された結晶欠陥の欠陥密度を半導体ウェーハにマッピングした図である。 本発明にかかる半導体ウェーハの検査方法の第4の実施の形態の説明図である。 本発明にかかる半導体ウェーハの検査方法の第3の実施の形態の説明図である。 本発明にかかる半導体ウェーハの検査方法の第3および第5の実施の形態による評価結果を半導体ウェーハに記述した図である。 本発明にかかる半導体ウェーハの検査方法の第4の実施の形態による評価結果を半導体ウェーハに記述した図である。 本発明にかかる半導体ウェーハの検査方法の第5の実施の形態の説明図である。 本発明にかかる半導体ウェーハの検査方法の第6の実施の形態の説明図である。 本発明にかかる半導体ウェーハの処理方法の実施の一形態におけるHF濃度と全剥ピットおよび残渣との関係を示すグラフである。 従来の技術による半導体ウェーハの検査方法の一例を示すフロー図である。 図14に示す検査方法によるデバイス構造膜剥離工程および結晶欠陥表出用選択エッチング工程を行った半導体ウェーハの一例を示す部分断面図である。 図14に示す検査方法の説明図である。
符号の説明
101 注液口
102 超音波振動子
104 ウェーハ保持冶具
105 剥離槽(テフロン(登録商標))
106 剥離液(高濃度HF用)
107 外槽(テフロン(登録商標))
108 廃液口
109 Cr混酸回収容器
110 一次洗浄水
111 二次洗浄水
112 Cr混酸溶液
113 一次洗浄水
114 二次洗浄水
115 洗浄液
116,216 デバイス構造膜剥離工程
117 結晶欠陥表出用選択エッチング工程
118 洗浄工程
119 剥離槽(石英)
120 剥離液(低濃度HF、HF以外の酸、アルカリ用)
121 洗浄槽
122 Cr混酸槽
123 一次洗浄槽
124 二次洗浄槽
127 評価した結晶欠陥を表す点
128 評価で判明したチップ内位置依存性のある欠陥パターン
129 液中パーティクルモニタ
130 表面状態観察モニタ
201 側壁
AA 活性領域
EA1,EA3,EA5,EA9,EA201 評価領域
GC ゲート電極
RA1,RA3,RA5,RA7,RA9,RA201 参照領域
STI 素子分離領域
W1,W3,W7,W9,W15,W17,W19,W21 半導体ウェーハ

Claims (29)

  1. 少なくとも一種類の酸化性の酸と酸化剤とを含む第1の溶液にて半導体ウェーハを処理する工程と、
    HFおよびNH4Fの少なくともいずれかを含む第2の溶液にて前記半導体ウェーハを処理する工程と、
    を備える、半導体ウェーハの処理方法。
  2. 前記第2の溶液は濃度33%〜49%のHF溶液である、ことを特徴とする請求項1に記載の半導体ウェーハの処理方法。
  3. NH4Fおよび濃度33%〜49%のHFの少なくともいずれかを含む第1の溶液にて半導体ウェーハを処理する工程と、
    アルカリ、酸化性の酸およびHFの少なくとも一つを含む第2の溶液にて前記半導体ウェーハを処理する工程と、
    を備える、半導体ウェーハの処理方法。
  4. アルカリ、酸化性の酸およびHFの少なくとも一つを含む第3の溶液にて前記半導体ウェーハを処理する工程をさらに備えることを特徴とする請求項1乃至3のいずれかに記載の半導体ウェーハの処理方法。
  5. 選択エッチング液により前記半導体ウェーハを選択的にエッチング処理する工程をさらに備えることを特徴とする請求項1乃至4のいずれかに記載の半導体ウェーハの処理方法。
  6. 前記選択的エッチング処理を行なった前記半導体ウェーハに後洗浄を行なうことをさらに備えることを特徴とする請求項5に記載の半導体ウェーハの処理方法。
  7. 前記第3の溶液は、コリン、アンモニア水およびKOHのうち少なくとも一つを含むアルカリ溶液であることを特徴とする請求項4乃至6のいずれかに記載の半導体ウェーハの処理方法。
  8. 前記酸化性の酸は、HNO、HSO、HPOおよび王水のうちの少なくとも一つを含み、前記酸化剤は、HおよびOの少なくとも一つを含むことを特徴とする請求項1乃至7のいずれかに記載の半導体ウェーハの処理方法。
  9. デバイスパターンを含むデバイス構造を構成する膜を備え、結晶欠陥を有することがある半導体ウェーハを検査する方法であって、
    前記膜を薬液で除去して前記半導体ウェーハの結晶表面を露出させる工程と、
    選択エッチングにより前記半導体ウェーハの表面層を選択的に除去して前記結晶欠陥を顕在化する工程と、
    前記結晶欠陥を定量的に評価する工程と、
    を備える、半導体ウェーハの検査方法。
  10. 前記薬液は、少なくとも一種類の酸化性の酸と酸化剤とを有する第1の溶液と、HFおよびNH4Fの少なくともいずれかを有する第2の溶液とを含むことを特徴とする請求項9に記載の半導体ウェーハの検査方法。
  11. 前記薬液は、NH4Fおよび濃度33%〜49%のHFの少なくともいずれかを有する第1の溶液と、アルカリ、酸化性の酸およびHFの少なくとも一種類を有する第2の溶液とを含むことを特徴とする請求項9に記載の半導体ウェーハの検査方法。
  12. 前記選択エッチングに起因して前記半導体ウェーハの表面に発生する汚染物質を除去する工程をさらに備えることを特徴とする請求項9乃至11のいずれかに記載の半導体ウェーハの検査方法。
  13. 前記半導体ウェーハを洗浄することにより、前記選択エッチングまでの処理で前記半導体ウェーハの表面に発生するパーティクルを除去する工程をさらに備えることを特徴とする請求項9乃至12のいずれかに記載の半導体ウェーハの検査方法。
  14. 前記膜は、HF、HOおよび界面活性剤からなる薬液で前記膜を剥離する工程と、H2SO4 、H22 およびH2Oを用いたエッチングにより残渣を除去する工程とを少なくとも1回行うことにより除去されることを特徴とする請求項9乃至13のいずれかに記載の半導体ウェーハの検査方法。
  15. 前記選択エッチングは、酸化クロム(VI)とフッ酸と硝酸と酢酸と硝酸銅(II)三水和物との水溶液、酸化クロム(VI) とフッ酸との水溶液、および、フッ酸と硝酸と酢酸との水溶液のいずれかを用いて行なわれることを特徴とする請求項9乃至14のいずれかに記載の半導体ウェーハの検査方法。
  16. 前記結晶欠陥を定量的に評価する工程は、
    無欠陥のデバイスパターンを含む参照領域を前記半導体ウェーハに予め作成することと、
    評価対象の領域の画像である評価対象画像と前記参照領域の画像である参照画像とを取得し、前記評価対象画像を前記参照画像と比較することにより、前記結晶欠陥を検出する工程と、
    を含むことを特徴とする請求項9乃至15のいずれかに記載の半導体ウェーハの検査方法。
  17. 前記無欠陥のデバイスパターンは、応力を緩和することにより形成されることを特徴とする請求項16に記載の半導体ウェーハの検査方法。
  18. 前記評価対象の領域にはゲート電極またはコンタクトが形成され、前記応力は、前記参照領域に前記ゲート電極および前記コンタクトのいずれも形成しないことにより緩和されることを特徴とする請求項17に記載の半導体ウェーハの検査方法。
  19. 前記評価対象の領域は荷電粒子の照射を含むプロセスにより形成され、前記無欠陥のデバイスパターンは、前記参照領域に前記荷電粒子を照射することによる損傷を回避すること、または前記損傷を軽減させることにより形成されることを特徴とする請求項16に記載の半導体ウェーハの検査方法。
  20. 検査対象である半導体ウェーハに形成された前記デバイスパターンと同一のパターンが形成された無欠陥の領域を有する参照用半導体ウェーハを予め作成する工程をさらに備え、
    前記結晶欠陥を定量的に評価する工程は、評価対象の領域の画像である評価対象画像と前記参照領域の画像である参照画像とを取得し、前記評価対象画像を前記参照画像と比較することにより、前記結晶欠陥を検出する工程を含むことを特徴とする請求項9乃至15のいずれかに記載の半導体ウェーハの検査方法。
  21. 検査対象である半導体ウェーハに形成された前記デバイスパターンと同一のパターンが形成された無欠陥の参照領域を有する参照用半導体ウェーハを用いて前記参照領域の画像情報を予め取得して記憶する工程をさらに備え、
    前記結晶欠陥を定量的に評価する工程は、評価対象の領域の画像である評価対象画像と前記参照領域の画像である参照画像とを取得し、前記評価対象画像を前記参照画像と比較することにより、前記結晶欠陥を検出する工程を含むことを特徴とする請求項9乃至15のいずれかに記載の半導体ウェーハの検査方法。
  22. 前記膜を前記薬液で除去する際に前記半導体ウェーハを超音波に曝す工程をさらに備えることを特徴とする請求項9乃至21のいずれかに記載の半導体ウェーハの検査方法。
  23. 請求項9乃至22のいずれかに記載の半導体ウェーハの検査方法により前記半導体ウェーハの前記結晶欠陥を定量的に評価する工程と、
    前記定量的評価により得られた前記結晶欠陥の情報に基づいて、前記結晶欠陥が少なくなるように、半導体装置の製造プロセスまたは前記デバイスパターンの形状を最適化する工程と、
    を備える半導体装置の開発方法。
  24. デバイスパターンを含むデバイス構造を構成する膜を備え、結晶欠陥を有することがある半導体ウェーハの前記膜を薬液で除去して前記半導体ウェーハの結晶表面を露出させる第1の装置と、
    選択エッチングにより前記半導体ウェーハの表面層を選択的に除去して前記結晶欠陥を顕在化する第2の装置と、
    を備える半導体ウェーハ処理装置。
  25. 前記選択エッチングに起因して前記半導体ウェーハの表面に発生する汚染物質を除去する第3の装置をさらに備えることを特徴とする請求項24に記載の半導体ウェーハ処理方法。
  26. 前記薬液中または洗浄液中のパーティクルを観察する第1のモニタをさらに備えることを特徴とする請求項24または25に記載の半導体ウェーハ処理方法。
  27. 前記薬液中における前記半導体ウェーハの状態を観察する第2のモニタをさらに備えることを特徴とする請求項24乃至26のいずれかに記載の半導体ウェーハ処理装置。
  28. 前記選択エッチングに起因して前記半導体ウェーハの表面に発生するパーティクルを除去する第4の装置をさらに備えることを特徴とする請求項24乃至27のいずれかに記載の半導体ウェーハ処理装置。
  29. 超音波を発生させて前記半導体ウェーハに印加する振動子をさらに備えることを特徴とする請求項24乃至28のいずれかに記載の半導体ウェーハ処理装置。
JP2003372019A 2002-11-14 2003-10-31 半導体ウェーハの検査方法、半導体装置の開発方法、半導体装置の製造方法、および半導体ウェーハ処理装置 Expired - Fee Related JP4382438B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003372019A JP4382438B2 (ja) 2002-11-14 2003-10-31 半導体ウェーハの検査方法、半導体装置の開発方法、半導体装置の製造方法、および半導体ウェーハ処理装置
US10/706,090 US7314766B2 (en) 2002-11-14 2003-11-13 Semiconductor wafer treatment method, semiconductor wafer inspection method, semiconductor device development method and semiconductor wafer treatment apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002330683 2002-11-14
JP2003372019A JP4382438B2 (ja) 2002-11-14 2003-10-31 半導体ウェーハの検査方法、半導体装置の開発方法、半導体装置の製造方法、および半導体ウェーハ処理装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2007211031A Division JP4612659B2 (ja) 2002-11-14 2007-08-13 半導体ウェーハの検査方法、半導体装置の開発方法、および半導体ウェーハ処理装置

Publications (2)

Publication Number Publication Date
JP2004179638A true JP2004179638A (ja) 2004-06-24
JP4382438B2 JP4382438B2 (ja) 2009-12-16

Family

ID=32716208

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003372019A Expired - Fee Related JP4382438B2 (ja) 2002-11-14 2003-10-31 半導体ウェーハの検査方法、半導体装置の開発方法、半導体装置の製造方法、および半導体ウェーハ処理装置

Country Status (2)

Country Link
US (1) US7314766B2 (ja)
JP (1) JP4382438B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006351624A (ja) * 2005-06-13 2006-12-28 Toshiba Corp 半導体ウェーハの検査方法
JP2007123542A (ja) * 2005-10-27 2007-05-17 Shin Etsu Handotai Co Ltd 結晶欠陥の評価方法
JP2007123543A (ja) * 2005-10-27 2007-05-17 Shin Etsu Handotai Co Ltd 結晶欠陥の評価方法
JP2007157818A (ja) * 2005-12-01 2007-06-21 Shin Etsu Handotai Co Ltd シリコン単結晶基板の結晶欠陥評価方法
US7737043B2 (en) * 1920-05-17 2010-06-15 Sumitomo Electric Industries, Ltd. Inspection method of compound semiconductor substrate, compound semiconductor substrate, surface treatment method of compound semiconductor substrate, and method of producing compound semiconductor crystal
JP2013118333A (ja) * 2011-12-05 2013-06-13 Shin Etsu Handotai Co Ltd エピタキシャルウエーハの欠陥評価方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101088144B (zh) * 2004-12-24 2012-03-28 株式会社半导体能源研究所 曝光装置和使用该曝光装置的半导体器件制造方法
US7953511B1 (en) * 2007-09-21 2011-05-31 National Semiconductor Corporation System and method for reducing processing errors during wafer fabrication employing a 2D wafer scribe and monitoring system
DE102008021643A1 (de) 2008-04-30 2009-11-05 Siltronic Ag Verfahren zum Erkennen von Defekten auf der Oberfläche einer Halbleiterscheibe
JP4758492B2 (ja) 2009-03-24 2011-08-31 トヨタ自動車株式会社 単結晶の欠陥密度測定方法
JP5104814B2 (ja) * 2009-05-18 2012-12-19 富士通株式会社 設計支援プログラム、設計支援装置、および設計支援方法
JP6083129B2 (ja) * 2012-04-27 2017-02-22 富士電機株式会社 半導体装置の製造方法および製造装置
JP2016054189A (ja) * 2014-09-03 2016-04-14 住友電気工業株式会社 半導体素子の耐圧測定方法および半導体素子の製造方法
JP6545607B2 (ja) * 2015-11-27 2019-07-17 東芝メモリ株式会社 エッチング方法
US12040355B2 (en) 2019-05-17 2024-07-16 Wolfspeed, Inc. Nondestructive characterization for crystalline wafers
CN110618132B (zh) * 2019-09-26 2022-10-18 天津中环领先材料技术有限公司 一种检测硅片背面软损伤密度的方法
CN111804653A (zh) * 2019-12-05 2020-10-23 苏州殷绿勒精密机械科技有限公司 一种多槽式精密面板清洗设备
US11361454B2 (en) * 2020-02-28 2022-06-14 Wolfspeed, Inc. Alignment for wafer images

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6053461B2 (ja) 1976-03-06 1985-11-26 ソニー株式会社 シリコンウエハの結晶欠陥の険出に用いるエッチング液
JPS6056289B2 (ja) 1976-12-27 1985-12-09 信越半導体株式会社 半導体シリコンの結晶欠陥検出方法および検出液
JPH06103714B2 (ja) * 1990-11-22 1994-12-14 信越半導体株式会社 シリコン単結晶の電気特性検査方法
JPH0897263A (ja) 1994-07-26 1996-04-12 Nippon Precision Circuits Kk 半導体装置製造工程の汚染度評価方法
JP3465007B2 (ja) 1994-09-16 2003-11-10 野村マイクロ・サイエンス株式会社 シリコンウェーハの表面欠陥の評価方法
JPH09199379A (ja) 1996-01-12 1997-07-31 Toshiba Ceramics Co Ltd 高品位エピタキシャルウエハ及びその製造方法
WO1998025299A1 (fr) * 1996-12-03 1998-06-11 Sumitomo Metal Industries., Ltd. Procede de fabrication d'une tranche epitaxiee semi-conductrice de silicium et d'un dispositif semi-conducteur
KR20040065306A (ko) * 1997-04-09 2004-07-21 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드 저결함 밀도의 베이컨시가 지배적인 실리콘의 제조 방법
JPH1179889A (ja) * 1997-07-09 1999-03-23 Shin Etsu Handotai Co Ltd 結晶欠陥が少ないシリコン単結晶の製造方法、製造装置並びにこの方法、装置で製造されたシリコン単結晶とシリコンウエーハ
JPH1154579A (ja) 1997-07-31 1999-02-26 Sumitomo Metal Ind Ltd 半導体基板の評価方法
TW469643B (en) * 1998-09-04 2001-12-21 Canon Kk Process for producing semiconductor substrate
FR2797714B1 (fr) * 1999-08-20 2001-10-26 Soitec Silicon On Insulator Procede de traitement de substrats pour la microelectronique et substrats obtenus par ce procede
US6391662B1 (en) * 1999-09-23 2002-05-21 Memc Electronic Materials, Inc. Process for detecting agglomerated intrinsic point defects by metal decoration
TW480643B (en) * 2001-03-20 2002-03-21 Mosel Vitelic Inc Method for detecting metal on silicon chip by implantation of arsenic ions
JP2003188223A (ja) * 2001-12-19 2003-07-04 Mitsubishi Electric Corp 結晶欠陥の顕在化方法、評価用半導体装置の製造方法、結晶欠陥の評価方法及び、評価用半導体装置
JP3760468B2 (ja) 2002-04-23 2006-03-29 信越半導体株式会社 シリコン基板の評価方法
US20050092348A1 (en) * 2003-11-05 2005-05-05 Ju-Chien Chiang Method for cleaning an integrated circuit device using an aqueous cleaning composition

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7737043B2 (en) * 1920-05-17 2010-06-15 Sumitomo Electric Industries, Ltd. Inspection method of compound semiconductor substrate, compound semiconductor substrate, surface treatment method of compound semiconductor substrate, and method of producing compound semiconductor crystal
JP2006351624A (ja) * 2005-06-13 2006-12-28 Toshiba Corp 半導体ウェーハの検査方法
US7531462B2 (en) 2005-06-13 2009-05-12 Kabushiki Kaisha Toshiba Method of inspecting semiconductor wafer
JP2007123542A (ja) * 2005-10-27 2007-05-17 Shin Etsu Handotai Co Ltd 結晶欠陥の評価方法
JP2007123543A (ja) * 2005-10-27 2007-05-17 Shin Etsu Handotai Co Ltd 結晶欠陥の評価方法
JP2007157818A (ja) * 2005-12-01 2007-06-21 Shin Etsu Handotai Co Ltd シリコン単結晶基板の結晶欠陥評価方法
JP2013118333A (ja) * 2011-12-05 2013-06-13 Shin Etsu Handotai Co Ltd エピタキシャルウエーハの欠陥評価方法

Also Published As

Publication number Publication date
US20040137752A1 (en) 2004-07-15
JP4382438B2 (ja) 2009-12-16
US7314766B2 (en) 2008-01-01

Similar Documents

Publication Publication Date Title
JP4382438B2 (ja) 半導体ウェーハの検査方法、半導体装置の開発方法、半導体装置の製造方法、および半導体ウェーハ処理装置
US7531462B2 (en) Method of inspecting semiconductor wafer
JPH06326167A (ja) 半導体基体内に形成される結晶欠陥密度低減方法
US5980720A (en) Methods of treating crystal-grown wafers for surface defect analysis
CN102044461A (zh) 用于半导体器件失效分析的检测方法
JP2011124354A (ja) Soiウェーハの検査方法
TWI249803B (en) System for controlling manufacturing process, method for controlling manufacturing process and method for manufacturing a semiconductor device
US6673640B2 (en) Method of manufacturing semiconductor device for evaluation capable of evaluating crystal defect using in-line test by avoiding using preferential etching process
JP4612659B2 (ja) 半導体ウェーハの検査方法、半導体装置の開発方法、および半導体ウェーハ処理装置
JP2007180485A (ja) 半導体基板の品質評価方法、半導体基板の製造方法
US6313480B1 (en) Structure and method for evaluating an integrated electronic device
JP4370812B2 (ja) Soiウェーハの検査方法
KR100749641B1 (ko) 반도체 장치 제조 공정 검사 방법
US20240114804A1 (en) Method for preparing multi-superconducting material layers, quantum device and quantum chip
JP2005303094A (ja) シリコンウェーハのゲッタリング効率を評価する方法
JP2009164452A (ja) 半導体装置の評価方法および半導体ウエハ
CN109003901B (zh) 半导体器件的制造方法
US7405091B2 (en) Method for testing contact open in semicoductor device
CN108717934B (zh) 金属离子监控方法
JP2807679B2 (ja) シリコン基板の絶縁膜欠陥検出方法
US7906351B2 (en) Method for metal gate quality characterization
Yip et al. Case Study On Identification Of Implant Related Defect With Junction Stain Technique
Chang et al. Application of KOH Electrochemical Etch and Passive Voltage Contrast Techniques for Deep Sub-Micron CMOS Leaky Gate Detection
Fukumoto et al. Analysis of Localized Small Defect in ULSIs
KR100679831B1 (ko) 반도체 소자의 웰 패턴의 상부 검사 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050901

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051018

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060825

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061024

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070612

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070813

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20070904

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20071207

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090917

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121002

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121002

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131002

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees