JP2004179638A - 半導体ウェーハの処理方法、半導体ウェーハの検査方法、半導体装置の開発方法、および半導体ウェーハ処理装置 - Google Patents
半導体ウェーハの処理方法、半導体ウェーハの検査方法、半導体装置の開発方法、および半導体ウェーハ処理装置 Download PDFInfo
- Publication number
- JP2004179638A JP2004179638A JP2003372019A JP2003372019A JP2004179638A JP 2004179638 A JP2004179638 A JP 2004179638A JP 2003372019 A JP2003372019 A JP 2003372019A JP 2003372019 A JP2003372019 A JP 2003372019A JP 2004179638 A JP2004179638 A JP 2004179638A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor wafer
- solution
- defect
- image
- crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
- H01L22/24—Optical enhancement of defects or not directly visible states, e.g. selective electrolytic deposition, bubbles in liquids, light emission, colour change
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Weting (AREA)
Abstract
【解決手段】 デバイスパターンを含むデバイス構造を構成する膜を備え、結晶欠陥を有することがある半導体ウェーハを検査する方法において、上記デバイス構造膜を薬液で除去して半導体ウェーハの結晶表面を露出させる工程と、選択エッチングにより半導体ウェーハの表面層を選択的に除去して上記結晶欠陥を顕在化する工程と、上記結晶欠陥を定量的に評価する工程と、を備える。
【選択図】 図1
Description
少なくとも一種類の酸化性の酸と酸化剤とを含む第1の溶液にて半導体ウェーハを処理する工程と、
HFおよびNH4Fの少なくともいずれかを含む第2の溶液にて前記半導体ウェーハを処理する工程と、
を備える、半導体ウェーハの処理方法が提供される。
NH4Fおよび濃度33%〜49%のHFの少なくともいずれかを含む第1の溶液にて半導体ウェーハを処理する工程と、
アルカリ、酸化性の酸およびHFの少なくとも一つを含む第2の溶液にて前記半導体ウェーハを処理する工程と、
を備える、半導体ウェーハの処理方法が提供される。
デバイスパターンを含むデバイス構造を構成する膜を備え、結晶欠陥を有することがある半導体ウェーハを検査する方法であって、
前記膜を薬液で除去して前記半導体ウェーハの結晶表面を露出させる工程と、
選択エッチングにより前記半導体ウェーハの表面層を選択的に除去して前記結晶欠陥を顕在化する工程と、
前記結晶欠陥を定量的に評価する工程と、
を備える方法が提供される。
デバイスパターンを含むデバイス構造を構成する膜を備え、結晶欠陥を有することがある半導体ウェーハの前記膜を薬液で除去して前記半導体ウェーハの結晶表面を露出させる工程と、
選択エッチングにより前記半導体ウェーハの表面層を選択的に除去して前記結晶欠陥を顕在化する工程と、
前記結晶欠陥を定量的に評価する工程と、
前記定量的評価により得られた前記結晶欠陥の情報に基づいて、前記結晶欠陥が少なくなるように、半導体装置の製造プロセスまたは前記デバイスパターンの形状を最適化する工程と、
を備える、半導体装置の開発方法が提供される。
デバイスパターンを含むデバイス構造を構成する膜を備え、結晶欠陥を有することがある半導体ウェーハの前記膜を薬液で除去して前記半導体ウェーハの結晶表面を露出させる第1の装置と、
選択エッチングにより前記半導体ウェーハの表面層を選択的に除去して前記結晶欠陥を顕在化する第2の装置と、
を備える半導体ウェーハ処理装置が提供される。
まず、図1〜図3を参照しながら第1の実施の形態を説明する。
次に、図4〜図6を参照しながら第2の実施の形態を説明する。
次に、本発明の第3の実施の形態について図8および図9を参照しながら説明する。
次に、図7および図10を参照しながら第4の実施形態を説明する。
次に、図9および図11を参照しながら本発明の第5の実施の形態を説明する。
次に、図12を参照して本発明の第6の実施の形態を説明する。
次に、本発明の第7の実施の形態を説明する。
次に、本発明の第8の実施の形態について説明する。
次に、本発明の第9の実施の形態を説明する。
102 超音波振動子
104 ウェーハ保持冶具
105 剥離槽(テフロン(登録商標))
106 剥離液(高濃度HF用)
107 外槽(テフロン(登録商標))
108 廃液口
109 Cr混酸回収容器
110 一次洗浄水
111 二次洗浄水
112 Cr混酸溶液
113 一次洗浄水
114 二次洗浄水
115 洗浄液
116,216 デバイス構造膜剥離工程
117 結晶欠陥表出用選択エッチング工程
118 洗浄工程
119 剥離槽(石英)
120 剥離液(低濃度HF、HF以外の酸、アルカリ用)
121 洗浄槽
122 Cr混酸槽
123 一次洗浄槽
124 二次洗浄槽
127 評価した結晶欠陥を表す点
128 評価で判明したチップ内位置依存性のある欠陥パターン
129 液中パーティクルモニタ
130 表面状態観察モニタ
201 側壁
AA 活性領域
EA1,EA3,EA5,EA9,EA201 評価領域
GC ゲート電極
RA1,RA3,RA5,RA7,RA9,RA201 参照領域
STI 素子分離領域
W1,W3,W7,W9,W15,W17,W19,W21 半導体ウェーハ
Claims (29)
- 少なくとも一種類の酸化性の酸と酸化剤とを含む第1の溶液にて半導体ウェーハを処理する工程と、
HFおよびNH4Fの少なくともいずれかを含む第2の溶液にて前記半導体ウェーハを処理する工程と、
を備える、半導体ウェーハの処理方法。 - 前記第2の溶液は濃度33%〜49%のHF溶液である、ことを特徴とする請求項1に記載の半導体ウェーハの処理方法。
- NH4Fおよび濃度33%〜49%のHFの少なくともいずれかを含む第1の溶液にて半導体ウェーハを処理する工程と、
アルカリ、酸化性の酸およびHFの少なくとも一つを含む第2の溶液にて前記半導体ウェーハを処理する工程と、
を備える、半導体ウェーハの処理方法。 - アルカリ、酸化性の酸およびHFの少なくとも一つを含む第3の溶液にて前記半導体ウェーハを処理する工程をさらに備えることを特徴とする請求項1乃至3のいずれかに記載の半導体ウェーハの処理方法。
- 選択エッチング液により前記半導体ウェーハを選択的にエッチング処理する工程をさらに備えることを特徴とする請求項1乃至4のいずれかに記載の半導体ウェーハの処理方法。
- 前記選択的エッチング処理を行なった前記半導体ウェーハに後洗浄を行なうことをさらに備えることを特徴とする請求項5に記載の半導体ウェーハの処理方法。
- 前記第3の溶液は、コリン、アンモニア水およびKOHのうち少なくとも一つを含むアルカリ溶液であることを特徴とする請求項4乃至6のいずれかに記載の半導体ウェーハの処理方法。
- 前記酸化性の酸は、HNO3、H2SO4、H3PO4および王水のうちの少なくとも一つを含み、前記酸化剤は、H2O2およびO3の少なくとも一つを含むことを特徴とする請求項1乃至7のいずれかに記載の半導体ウェーハの処理方法。
- デバイスパターンを含むデバイス構造を構成する膜を備え、結晶欠陥を有することがある半導体ウェーハを検査する方法であって、
前記膜を薬液で除去して前記半導体ウェーハの結晶表面を露出させる工程と、
選択エッチングにより前記半導体ウェーハの表面層を選択的に除去して前記結晶欠陥を顕在化する工程と、
前記結晶欠陥を定量的に評価する工程と、
を備える、半導体ウェーハの検査方法。 - 前記薬液は、少なくとも一種類の酸化性の酸と酸化剤とを有する第1の溶液と、HFおよびNH4Fの少なくともいずれかを有する第2の溶液とを含むことを特徴とする請求項9に記載の半導体ウェーハの検査方法。
- 前記薬液は、NH4Fおよび濃度33%〜49%のHFの少なくともいずれかを有する第1の溶液と、アルカリ、酸化性の酸およびHFの少なくとも一種類を有する第2の溶液とを含むことを特徴とする請求項9に記載の半導体ウェーハの検査方法。
- 前記選択エッチングに起因して前記半導体ウェーハの表面に発生する汚染物質を除去する工程をさらに備えることを特徴とする請求項9乃至11のいずれかに記載の半導体ウェーハの検査方法。
- 前記半導体ウェーハを洗浄することにより、前記選択エッチングまでの処理で前記半導体ウェーハの表面に発生するパーティクルを除去する工程をさらに備えることを特徴とする請求項9乃至12のいずれかに記載の半導体ウェーハの検査方法。
- 前記膜は、HF、H2Oおよび界面活性剤からなる薬液で前記膜を剥離する工程と、H2SO4 、H2O2 およびH2Oを用いたエッチングにより残渣を除去する工程とを少なくとも1回行うことにより除去されることを特徴とする請求項9乃至13のいずれかに記載の半導体ウェーハの検査方法。
- 前記選択エッチングは、酸化クロム(VI)とフッ酸と硝酸と酢酸と硝酸銅(II)三水和物との水溶液、酸化クロム(VI) とフッ酸との水溶液、および、フッ酸と硝酸と酢酸との水溶液のいずれかを用いて行なわれることを特徴とする請求項9乃至14のいずれかに記載の半導体ウェーハの検査方法。
- 前記結晶欠陥を定量的に評価する工程は、
無欠陥のデバイスパターンを含む参照領域を前記半導体ウェーハに予め作成することと、
評価対象の領域の画像である評価対象画像と前記参照領域の画像である参照画像とを取得し、前記評価対象画像を前記参照画像と比較することにより、前記結晶欠陥を検出する工程と、
を含むことを特徴とする請求項9乃至15のいずれかに記載の半導体ウェーハの検査方法。 - 前記無欠陥のデバイスパターンは、応力を緩和することにより形成されることを特徴とする請求項16に記載の半導体ウェーハの検査方法。
- 前記評価対象の領域にはゲート電極またはコンタクトが形成され、前記応力は、前記参照領域に前記ゲート電極および前記コンタクトのいずれも形成しないことにより緩和されることを特徴とする請求項17に記載の半導体ウェーハの検査方法。
- 前記評価対象の領域は荷電粒子の照射を含むプロセスにより形成され、前記無欠陥のデバイスパターンは、前記参照領域に前記荷電粒子を照射することによる損傷を回避すること、または前記損傷を軽減させることにより形成されることを特徴とする請求項16に記載の半導体ウェーハの検査方法。
- 検査対象である半導体ウェーハに形成された前記デバイスパターンと同一のパターンが形成された無欠陥の領域を有する参照用半導体ウェーハを予め作成する工程をさらに備え、
前記結晶欠陥を定量的に評価する工程は、評価対象の領域の画像である評価対象画像と前記参照領域の画像である参照画像とを取得し、前記評価対象画像を前記参照画像と比較することにより、前記結晶欠陥を検出する工程を含むことを特徴とする請求項9乃至15のいずれかに記載の半導体ウェーハの検査方法。 - 検査対象である半導体ウェーハに形成された前記デバイスパターンと同一のパターンが形成された無欠陥の参照領域を有する参照用半導体ウェーハを用いて前記参照領域の画像情報を予め取得して記憶する工程をさらに備え、
前記結晶欠陥を定量的に評価する工程は、評価対象の領域の画像である評価対象画像と前記参照領域の画像である参照画像とを取得し、前記評価対象画像を前記参照画像と比較することにより、前記結晶欠陥を検出する工程を含むことを特徴とする請求項9乃至15のいずれかに記載の半導体ウェーハの検査方法。 - 前記膜を前記薬液で除去する際に前記半導体ウェーハを超音波に曝す工程をさらに備えることを特徴とする請求項9乃至21のいずれかに記載の半導体ウェーハの検査方法。
- 請求項9乃至22のいずれかに記載の半導体ウェーハの検査方法により前記半導体ウェーハの前記結晶欠陥を定量的に評価する工程と、
前記定量的評価により得られた前記結晶欠陥の情報に基づいて、前記結晶欠陥が少なくなるように、半導体装置の製造プロセスまたは前記デバイスパターンの形状を最適化する工程と、
を備える半導体装置の開発方法。 - デバイスパターンを含むデバイス構造を構成する膜を備え、結晶欠陥を有することがある半導体ウェーハの前記膜を薬液で除去して前記半導体ウェーハの結晶表面を露出させる第1の装置と、
選択エッチングにより前記半導体ウェーハの表面層を選択的に除去して前記結晶欠陥を顕在化する第2の装置と、
を備える半導体ウェーハ処理装置。 - 前記選択エッチングに起因して前記半導体ウェーハの表面に発生する汚染物質を除去する第3の装置をさらに備えることを特徴とする請求項24に記載の半導体ウェーハ処理方法。
- 前記薬液中または洗浄液中のパーティクルを観察する第1のモニタをさらに備えることを特徴とする請求項24または25に記載の半導体ウェーハ処理方法。
- 前記薬液中における前記半導体ウェーハの状態を観察する第2のモニタをさらに備えることを特徴とする請求項24乃至26のいずれかに記載の半導体ウェーハ処理装置。
- 前記選択エッチングに起因して前記半導体ウェーハの表面に発生するパーティクルを除去する第4の装置をさらに備えることを特徴とする請求項24乃至27のいずれかに記載の半導体ウェーハ処理装置。
- 超音波を発生させて前記半導体ウェーハに印加する振動子をさらに備えることを特徴とする請求項24乃至28のいずれかに記載の半導体ウェーハ処理装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003372019A JP4382438B2 (ja) | 2002-11-14 | 2003-10-31 | 半導体ウェーハの検査方法、半導体装置の開発方法、半導体装置の製造方法、および半導体ウェーハ処理装置 |
US10/706,090 US7314766B2 (en) | 2002-11-14 | 2003-11-13 | Semiconductor wafer treatment method, semiconductor wafer inspection method, semiconductor device development method and semiconductor wafer treatment apparatus |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002330683 | 2002-11-14 | ||
JP2003372019A JP4382438B2 (ja) | 2002-11-14 | 2003-10-31 | 半導体ウェーハの検査方法、半導体装置の開発方法、半導体装置の製造方法、および半導体ウェーハ処理装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007211031A Division JP4612659B2 (ja) | 2002-11-14 | 2007-08-13 | 半導体ウェーハの検査方法、半導体装置の開発方法、および半導体ウェーハ処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004179638A true JP2004179638A (ja) | 2004-06-24 |
JP4382438B2 JP4382438B2 (ja) | 2009-12-16 |
Family
ID=32716208
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003372019A Expired - Fee Related JP4382438B2 (ja) | 2002-11-14 | 2003-10-31 | 半導体ウェーハの検査方法、半導体装置の開発方法、半導体装置の製造方法、および半導体ウェーハ処理装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7314766B2 (ja) |
JP (1) | JP4382438B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006351624A (ja) * | 2005-06-13 | 2006-12-28 | Toshiba Corp | 半導体ウェーハの検査方法 |
JP2007123542A (ja) * | 2005-10-27 | 2007-05-17 | Shin Etsu Handotai Co Ltd | 結晶欠陥の評価方法 |
JP2007123543A (ja) * | 2005-10-27 | 2007-05-17 | Shin Etsu Handotai Co Ltd | 結晶欠陥の評価方法 |
JP2007157818A (ja) * | 2005-12-01 | 2007-06-21 | Shin Etsu Handotai Co Ltd | シリコン単結晶基板の結晶欠陥評価方法 |
US7737043B2 (en) * | 1920-05-17 | 2010-06-15 | Sumitomo Electric Industries, Ltd. | Inspection method of compound semiconductor substrate, compound semiconductor substrate, surface treatment method of compound semiconductor substrate, and method of producing compound semiconductor crystal |
JP2013118333A (ja) * | 2011-12-05 | 2013-06-13 | Shin Etsu Handotai Co Ltd | エピタキシャルウエーハの欠陥評価方法 |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101088144B (zh) * | 2004-12-24 | 2012-03-28 | 株式会社半导体能源研究所 | 曝光装置和使用该曝光装置的半导体器件制造方法 |
US7953511B1 (en) * | 2007-09-21 | 2011-05-31 | National Semiconductor Corporation | System and method for reducing processing errors during wafer fabrication employing a 2D wafer scribe and monitoring system |
DE102008021643A1 (de) | 2008-04-30 | 2009-11-05 | Siltronic Ag | Verfahren zum Erkennen von Defekten auf der Oberfläche einer Halbleiterscheibe |
JP4758492B2 (ja) | 2009-03-24 | 2011-08-31 | トヨタ自動車株式会社 | 単結晶の欠陥密度測定方法 |
JP5104814B2 (ja) * | 2009-05-18 | 2012-12-19 | 富士通株式会社 | 設計支援プログラム、設計支援装置、および設計支援方法 |
JP6083129B2 (ja) * | 2012-04-27 | 2017-02-22 | 富士電機株式会社 | 半導体装置の製造方法および製造装置 |
JP2016054189A (ja) * | 2014-09-03 | 2016-04-14 | 住友電気工業株式会社 | 半導体素子の耐圧測定方法および半導体素子の製造方法 |
JP6545607B2 (ja) * | 2015-11-27 | 2019-07-17 | 東芝メモリ株式会社 | エッチング方法 |
US12040355B2 (en) | 2019-05-17 | 2024-07-16 | Wolfspeed, Inc. | Nondestructive characterization for crystalline wafers |
CN110618132B (zh) * | 2019-09-26 | 2022-10-18 | 天津中环领先材料技术有限公司 | 一种检测硅片背面软损伤密度的方法 |
CN111804653A (zh) * | 2019-12-05 | 2020-10-23 | 苏州殷绿勒精密机械科技有限公司 | 一种多槽式精密面板清洗设备 |
US11361454B2 (en) * | 2020-02-28 | 2022-06-14 | Wolfspeed, Inc. | Alignment for wafer images |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6053461B2 (ja) | 1976-03-06 | 1985-11-26 | ソニー株式会社 | シリコンウエハの結晶欠陥の険出に用いるエッチング液 |
JPS6056289B2 (ja) | 1976-12-27 | 1985-12-09 | 信越半導体株式会社 | 半導体シリコンの結晶欠陥検出方法および検出液 |
JPH06103714B2 (ja) * | 1990-11-22 | 1994-12-14 | 信越半導体株式会社 | シリコン単結晶の電気特性検査方法 |
JPH0897263A (ja) | 1994-07-26 | 1996-04-12 | Nippon Precision Circuits Kk | 半導体装置製造工程の汚染度評価方法 |
JP3465007B2 (ja) | 1994-09-16 | 2003-11-10 | 野村マイクロ・サイエンス株式会社 | シリコンウェーハの表面欠陥の評価方法 |
JPH09199379A (ja) | 1996-01-12 | 1997-07-31 | Toshiba Ceramics Co Ltd | 高品位エピタキシャルウエハ及びその製造方法 |
WO1998025299A1 (fr) * | 1996-12-03 | 1998-06-11 | Sumitomo Metal Industries., Ltd. | Procede de fabrication d'une tranche epitaxiee semi-conductrice de silicium et d'un dispositif semi-conducteur |
KR20040065306A (ko) * | 1997-04-09 | 2004-07-21 | 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드 | 저결함 밀도의 베이컨시가 지배적인 실리콘의 제조 방법 |
JPH1179889A (ja) * | 1997-07-09 | 1999-03-23 | Shin Etsu Handotai Co Ltd | 結晶欠陥が少ないシリコン単結晶の製造方法、製造装置並びにこの方法、装置で製造されたシリコン単結晶とシリコンウエーハ |
JPH1154579A (ja) | 1997-07-31 | 1999-02-26 | Sumitomo Metal Ind Ltd | 半導体基板の評価方法 |
TW469643B (en) * | 1998-09-04 | 2001-12-21 | Canon Kk | Process for producing semiconductor substrate |
FR2797714B1 (fr) * | 1999-08-20 | 2001-10-26 | Soitec Silicon On Insulator | Procede de traitement de substrats pour la microelectronique et substrats obtenus par ce procede |
US6391662B1 (en) * | 1999-09-23 | 2002-05-21 | Memc Electronic Materials, Inc. | Process for detecting agglomerated intrinsic point defects by metal decoration |
TW480643B (en) * | 2001-03-20 | 2002-03-21 | Mosel Vitelic Inc | Method for detecting metal on silicon chip by implantation of arsenic ions |
JP2003188223A (ja) * | 2001-12-19 | 2003-07-04 | Mitsubishi Electric Corp | 結晶欠陥の顕在化方法、評価用半導体装置の製造方法、結晶欠陥の評価方法及び、評価用半導体装置 |
JP3760468B2 (ja) | 2002-04-23 | 2006-03-29 | 信越半導体株式会社 | シリコン基板の評価方法 |
US20050092348A1 (en) * | 2003-11-05 | 2005-05-05 | Ju-Chien Chiang | Method for cleaning an integrated circuit device using an aqueous cleaning composition |
-
2003
- 2003-10-31 JP JP2003372019A patent/JP4382438B2/ja not_active Expired - Fee Related
- 2003-11-13 US US10/706,090 patent/US7314766B2/en not_active Expired - Fee Related
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7737043B2 (en) * | 1920-05-17 | 2010-06-15 | Sumitomo Electric Industries, Ltd. | Inspection method of compound semiconductor substrate, compound semiconductor substrate, surface treatment method of compound semiconductor substrate, and method of producing compound semiconductor crystal |
JP2006351624A (ja) * | 2005-06-13 | 2006-12-28 | Toshiba Corp | 半導体ウェーハの検査方法 |
US7531462B2 (en) | 2005-06-13 | 2009-05-12 | Kabushiki Kaisha Toshiba | Method of inspecting semiconductor wafer |
JP2007123542A (ja) * | 2005-10-27 | 2007-05-17 | Shin Etsu Handotai Co Ltd | 結晶欠陥の評価方法 |
JP2007123543A (ja) * | 2005-10-27 | 2007-05-17 | Shin Etsu Handotai Co Ltd | 結晶欠陥の評価方法 |
JP2007157818A (ja) * | 2005-12-01 | 2007-06-21 | Shin Etsu Handotai Co Ltd | シリコン単結晶基板の結晶欠陥評価方法 |
JP2013118333A (ja) * | 2011-12-05 | 2013-06-13 | Shin Etsu Handotai Co Ltd | エピタキシャルウエーハの欠陥評価方法 |
Also Published As
Publication number | Publication date |
---|---|
US20040137752A1 (en) | 2004-07-15 |
JP4382438B2 (ja) | 2009-12-16 |
US7314766B2 (en) | 2008-01-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4382438B2 (ja) | 半導体ウェーハの検査方法、半導体装置の開発方法、半導体装置の製造方法、および半導体ウェーハ処理装置 | |
US7531462B2 (en) | Method of inspecting semiconductor wafer | |
JPH06326167A (ja) | 半導体基体内に形成される結晶欠陥密度低減方法 | |
US5980720A (en) | Methods of treating crystal-grown wafers for surface defect analysis | |
CN102044461A (zh) | 用于半导体器件失效分析的检测方法 | |
JP2011124354A (ja) | Soiウェーハの検査方法 | |
TWI249803B (en) | System for controlling manufacturing process, method for controlling manufacturing process and method for manufacturing a semiconductor device | |
US6673640B2 (en) | Method of manufacturing semiconductor device for evaluation capable of evaluating crystal defect using in-line test by avoiding using preferential etching process | |
JP4612659B2 (ja) | 半導体ウェーハの検査方法、半導体装置の開発方法、および半導体ウェーハ処理装置 | |
JP2007180485A (ja) | 半導体基板の品質評価方法、半導体基板の製造方法 | |
US6313480B1 (en) | Structure and method for evaluating an integrated electronic device | |
JP4370812B2 (ja) | Soiウェーハの検査方法 | |
KR100749641B1 (ko) | 반도체 장치 제조 공정 검사 방법 | |
US20240114804A1 (en) | Method for preparing multi-superconducting material layers, quantum device and quantum chip | |
JP2005303094A (ja) | シリコンウェーハのゲッタリング効率を評価する方法 | |
JP2009164452A (ja) | 半導体装置の評価方法および半導体ウエハ | |
CN109003901B (zh) | 半导体器件的制造方法 | |
US7405091B2 (en) | Method for testing contact open in semicoductor device | |
CN108717934B (zh) | 金属离子监控方法 | |
JP2807679B2 (ja) | シリコン基板の絶縁膜欠陥検出方法 | |
US7906351B2 (en) | Method for metal gate quality characterization | |
Yip et al. | Case Study On Identification Of Implant Related Defect With Junction Stain Technique | |
Chang et al. | Application of KOH Electrochemical Etch and Passive Voltage Contrast Techniques for Deep Sub-Micron CMOS Leaky Gate Detection | |
Fukumoto et al. | Analysis of Localized Small Defect in ULSIs | |
KR100679831B1 (ko) | 반도체 소자의 웰 패턴의 상부 검사 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050901 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051018 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051219 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060825 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061024 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070612 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070813 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070904 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20071207 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090917 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121002 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121002 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131002 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |