JP5104814B2 - 設計支援プログラム、設計支援装置、および設計支援方法 - Google Patents
設計支援プログラム、設計支援装置、および設計支援方法 Download PDFInfo
- Publication number
- JP5104814B2 JP5104814B2 JP2009120003A JP2009120003A JP5104814B2 JP 5104814 B2 JP5104814 B2 JP 5104814B2 JP 2009120003 A JP2009120003 A JP 2009120003A JP 2009120003 A JP2009120003 A JP 2009120003A JP 5104814 B2 JP5104814 B2 JP 5104814B2
- Authority
- JP
- Japan
- Prior art keywords
- leakage current
- distribution
- yield distribution
- value
- calculated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
まず、実施の形態1にかかる設計支援手法について説明する。図1は、実施の形態1にかかる設計支援手法の説明図である。本設計支援手法では、設計対象回路のリーク電流に関する歩留分布の見積もり精度を向上させる手法を提案する。ここで、リーク電流に関する歩留分布とは、回路のリーク電流がx以下となる確率yを表わす確率密度分布である。
=(F(x1;μα、σα、μβ、σβ)−y1)2+(F(x2;μα、σα、μβ、σβ)−y2)2+(F(x3;μα、σα、μβ、σβ)−y3)2 …(3)
つぎに、実施の形態2にかかる設計支援装置200について説明する。なお、実施の形態1で説明した箇所と同一箇所については説明を省略する。図2は、設計支援装置のハードウェア構成を示すブロック図である。図2において、設計支援装置200は、CPU(Central Processing Unit)201と、ROM(Read‐Only Memory)202と、RAM(Random Access Memory)203と、磁気ディスクドライブ204と、磁気ディスク205と、光ディスクドライブ206と、光ディスク207と、ディスプレイ208と、I/F(Interface)209と、キーボード210と、マウス211と、スキャナ212と、プリンタ213と、を備えている。また、各構成部はバス220によってそれぞれ接続されている。
つぎに、設計支援装置200が用いるモデルデータテーブル300の記憶内容について説明する。なお、モデルデータテーブル300は、たとえば、図2に示したRAM203、磁気ディスク205、光ディスク207などの記憶装置に記憶されている。
つぎに、設計支援装置200が用いる実測データテーブル400の記憶内容について説明する。なお、実測データテーブル400は、たとえば、図2に示したRAM203、磁気ディスク205、光ディスク207などの記憶装置に記憶されている。
つぎに、設計支援装置200の機能的構成について説明する。図5は、設計支援装置の機能的構成を示すブロック図である。図5において、設計支援装置200は、入力部501と、設定部502と、取得部503と、第1の算出部504と、第2の算出部505と、出力部506と、を含む構成である。この制御部となる機能(入力部501〜出力部506)は、具体的には、たとえば、図2に示したROM202、RAM203、磁気ディスク205、光ディスク207などの記憶装置に記憶されたプログラムをCPU201に実行させることにより、または、I/F209により、その機能を実現する。
つぎに、第2の算出部505の具体的処理内容の一例について説明する。ここでは、まず、Nelder−Mead法を用いた最小二乗法により、二乗誤差関数G(μα、σα、μβ、σβ)を最小化するバラツキパラメータαi、βの平均、標準偏差を算出する手法について説明する。
F(x(j);p)=0
「Ik≦x(j)<Ik+1」となるkを用いて
F(x(j);p)
=(Pk+1−Pk)×(x(j)―Ik)/(Ik+1−Ik)+Pk
F(x(j);p)=1
つぎに、勾配法を用いた最小二乗法により、二乗誤差関数G(μα、σα、μβ、σβ)を最小化するバラツキパラメータαi、βの平均、標準偏差を算出する手法について説明する。勾配法は、評価関数Gの微分∇Gが計算可能なときに『∇G(x0)=0』となる停留点x0を評価関数Gの最小点として探索する手法である。
σβ)2/2} …(14)
(cj×σβ)2}+Σj,iexp{aj+ai+(bj+bi)×μα+(cj+ci
)×μβ+{(bj×σα)2+(bi×σα)2+(cj×σβ+ci×σβ)2}/2}
…(15)
つぎに、設計支援装置200の設計支援処理手順について説明する。図8は、設計支援装置の設計支援処理手順の一例を示すフローチャートである。図8のフローチャートにおいて、まず、入力部501により、実測データ400−1〜400−mとモデルデータ300−1〜300−nの入力を受け付けたか否かを判断する(ステップS801)。
つぎに、図8に示したステップS802またはステップS804の見積リーク歩留分布算出処理の具体的処理手順について説明する。図9は、見積リーク歩留分布算出処理の具体的処理手順の一例を示すフローチャートである。
<Nelder−Mead法を用いた最小二乗法>
つぎに、図8に示したステップS803の平均、標準偏差算出処理の具体的処理手順について説明する。ここでは、まず、Nelder−Mead法を用いた最小二乗法により、二乗誤差関数G(μα、σα、μβ、σβ)を最小化する{μα、σα、μβ、σβ}を算出する場合について説明する。
つぎに、勾配法を用いた最小二乗法により、二乗誤差関数G(μα、σα、μβ、σβ)を最小化する{μα、σα、μβ、σβ}を算出する場合について説明する。図11は、勾配法を用いた平均、標準偏差算出処理手順の一例を示すフローチャートである。図11のフローチャートにおいて、まず、第2の算出部505により、任意の初期値x0を設定する(ステップS1101)。
501 入力部
502 設定部
503 取得部
504 第1の算出部
505 第2の算出部
506 出力部
Claims (6)
- シミュレータにアクセス可能なコンピュータを、
対象回路のリーク電流に関する実測された歩留分布を表わす実測歩留分布と、前記対象回路内のセルごとのリーク電流に関するモデルデータとの入力を受け付ける入力手段、
前記入力手段によって入力されたモデルデータと前記セルのリーク電流のバラツキ成分を表わす正規分布の値とを前記シミュレータに与えて、前記対象回路のリーク電流を取得する取得手段、
前記取得手段によって取得された対象回路のリーク電流に基づいて、前記対象回路のリーク電流に関する歩留分布を表わす見積歩留分布を算出する第1の算出手段、
前記入力手段によって入力された実測歩留分布と、前記第1の算出手段によって算出された見積歩留分布との誤差を最小化する前記正規分布の値を算出する第2の算出手段、
前記正規分布に初期値を設定するとともに、前記正規分布に前記第2の算出手段によって算出された値(以下、「算出値」という)を設定する設定手段、
前記モデルデータと前記設定手段によって設定された算出値とを前記シミュレータに与えて取得されたリーク電流に基づく前記見積歩留分布を出力する出力手段、
として機能させることを特徴とする設計支援プログラム。 - 前記第2の算出手段は、
Nelder−Mead法を用いた最小二乗法により、前記実測歩留分布と前記見積歩留分布との誤差を最小化する前記正規分布の値を算出することを特徴とする請求項1に記載の設計支援プログラム。 - 前記第2の算出手段は、
勾配法を用いた最小二乗法により、前記実測歩留分布と前記見積歩留分布との誤差を最小化する前記正規分布の値を算出することを特徴とする請求項1に記載の設計支援プログラム。 - 前記正規分布は、前記各セル固有のバラツキ成分を表わす第1正規分布と、前記対象回路内の全セル共通のバラツキ成分を表わす第2正規分布とを含み、
前記正規分布の値は、前記第1および第2正規分布の平均および標準偏差であることを特徴とする請求項1〜3のいずれか一つに記載の設計支援プログラム。 - 対象回路のリーク電流に関する実測された歩留分布を表わす実測歩留分布と、前記対象回路内のセルごとのリーク電流に関するモデルデータとの入力を受け付ける入力手段と、
前記入力手段によって入力されたモデルデータと前記セルのリーク電流のバラツキ成分を表わす正規分布の値とをシミュレータに与えて、前記対象回路のリーク電流を取得する取得手段と、
前記取得手段によって取得された対象回路のリーク電流に基づいて、前記対象回路のリーク電流に関する歩留分布を表わす見積歩留分布を算出する第1の算出手段と、
前記入力手段によって入力された実測歩留分布と、前記第1の算出手段によって算出された見積歩留分布との誤差を最小化する前記正規分布の値を算出する第2の算出手段と、
前記正規分布に初期値を設定するとともに、前記正規分布に前記第2の算出手段によって算出された値(以下、「算出値」という)を設定する設定手段と、
前記モデルデータと前記設定手段によって設定された算出値とを前記シミュレータに与えて取得されたリーク電流に基づく前記見積歩留分布を出力する出力手段と、
を備えることを特徴とする設計支援装置。 - 制御手段および記憶手段を備え、シミュレータにアクセス可能なコンピュータが、
前記制御手段により、対象回路のリーク電流に関する実測された歩留分布を表わす実測歩留分布と、前記対象回路内のセルごとのリーク電流に関するモデルデータとの入力を受け付けて、前記記憶手段に記憶する入力工程と、
前記制御手段により、前記セルのリーク電流のバラツキ成分を表わす正規分布に初期値を設定して、前記記憶手段に記憶する第1の設定工程と、
前記制御手段により、前記入力工程によって入力されたモデルデータと前記第1の設定工程によって設定された初期値とを前記シミュレータに与えて、前記対象回路のリーク電流を取得して、前記記憶手段に記憶する第1の取得工程と、
前記制御手段により、前記第1の取得工程によって取得された対象回路のリーク電流に基づいて、前記対象回路のリーク電流に関する歩留分布を表わす見積歩留分布を算出して、前記記憶手段に記憶する第1の算出工程と、
前記制御手段により、前記入力工程によって入力された実測歩留分布と、前記第1の算出工程によって算出された見積歩留分布との誤差を最小化する前記正規分布の値を算出して、前記記憶手段に記憶する第2の算出工程と、
前記制御手段により、前記正規分布に前記第2の算出工程によって算出された値(以下、「算出値」という)を設定して、前記記憶手段に記憶する第2の設定工程と、
前記制御手段により、前記モデルデータと前記第2の設定工程によって設定された算出値とをシミュレータに与えて、前記対象回路のリーク電流を取得して、前記記憶手段に記憶する第2の取得工程と、
前記制御手段により、前記第2の取得工程によって取得された対象回路のリーク電流に基づいて、前記対象回路のリーク電流に関する歩留分布を表わす見積歩留分布を算出して、前記記憶手段に記憶する第3の算出工程と、
前記制御手段により、前記第3の算出工程によって算出された見積歩留分布を出力する出力工程と、
を実行させることを特徴とする設計支援方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009120003A JP5104814B2 (ja) | 2009-05-18 | 2009-05-18 | 設計支援プログラム、設計支援装置、および設計支援方法 |
US12/763,508 US8340946B2 (en) | 2009-05-18 | 2010-04-20 | Circuit design support computer product, apparatus, and method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009120003A JP5104814B2 (ja) | 2009-05-18 | 2009-05-18 | 設計支援プログラム、設計支援装置、および設計支援方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010267210A JP2010267210A (ja) | 2010-11-25 |
JP5104814B2 true JP5104814B2 (ja) | 2012-12-19 |
Family
ID=43069235
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009120003A Expired - Fee Related JP5104814B2 (ja) | 2009-05-18 | 2009-05-18 | 設計支援プログラム、設計支援装置、および設計支援方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8340946B2 (ja) |
JP (1) | JP5104814B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5664274B2 (ja) * | 2011-01-24 | 2015-02-04 | 富士通株式会社 | 解析支援プログラム、解析支援装置、および解析支援方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4753495B2 (ja) | 2001-07-06 | 2011-08-24 | 富士通セミコンダクター株式会社 | 集積回路設計の評価方法及び装置並びにプログラム |
JP4382438B2 (ja) * | 2002-11-14 | 2009-12-16 | 株式会社東芝 | 半導体ウェーハの検査方法、半導体装置の開発方法、半導体装置の製造方法、および半導体ウェーハ処理装置 |
JP3926296B2 (ja) | 2003-06-24 | 2007-06-06 | 株式会社ルネサステクノロジ | 半導体集積回路の性能分散系算出装置及びその算出方法 |
US20100217568A1 (en) * | 2006-02-08 | 2010-08-26 | Nec Corporation | Variation simulation system, method for determining variations, apparatus for determining variations and program |
JP5056478B2 (ja) * | 2008-02-28 | 2012-10-24 | 富士通株式会社 | リーク電流解析プログラム、該プログラムを記録した記録媒体、リーク電流解析装置、およびリーク電流解析方法 |
JP4973572B2 (ja) * | 2008-03-28 | 2012-07-11 | 富士通セミコンダクター株式会社 | 半導体回路の設計方法および製造方法 |
JP5325446B2 (ja) * | 2008-04-16 | 2013-10-23 | 株式会社日立製作所 | 半導体装置及びその製造方法 |
JP5445066B2 (ja) * | 2009-11-25 | 2014-03-19 | 富士通株式会社 | 解析支援プログラム、解析支援装置、および解析支援方法 |
JP5370256B2 (ja) * | 2010-05-06 | 2013-12-18 | 富士通株式会社 | 解析支援プログラム、解析支援装置および解析支援方法 |
-
2009
- 2009-05-18 JP JP2009120003A patent/JP5104814B2/ja not_active Expired - Fee Related
-
2010
- 2010-04-20 US US12/763,508 patent/US8340946B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010267210A (ja) | 2010-11-25 |
US8340946B2 (en) | 2012-12-25 |
US20100292977A1 (en) | 2010-11-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Grooteman | An adaptive directional importance sampling method for structural reliability | |
Deng et al. | Variable-number sample-path optimization | |
JP2007122589A (ja) | ミックスドシグナル回路シミュレータ | |
JP4759392B2 (ja) | 検証支援プログラム、該プログラムを記録した記録媒体、検証支援装置、および検証支援方法 | |
Li et al. | Orthogonal bases for polynomial regression with derivative information in uncertainty quantification | |
Lubkoll et al. | An affine covariant composite step method for optimization with PDEs as equality constraints | |
US8887083B2 (en) | Generating equations based on user intent | |
JP5176895B2 (ja) | Sram形状パラメータ等の多目的最適化設計支援装置、方法、及びプログラム | |
US8024685B2 (en) | Delay analysis support apparatus, delay analysis support method and computer product | |
Wang et al. | A fast leakage-aware full-chip transient thermal estimation method | |
JP2010128562A (ja) | リーク電流分布検証支援プログラム、リーク電流分布検証支援装置およびリーク電流分布検証支援方法 | |
Wang et al. | An accurate and simple universal a posteriori error estimator for GS4-1 framework: Adaptive time stepping in first-order transient systems | |
JP5104814B2 (ja) | 設計支援プログラム、設計支援装置、および設計支援方法 | |
JP5370256B2 (ja) | 解析支援プログラム、解析支援装置および解析支援方法 | |
JP4471794B2 (ja) | タイミング解析装置、タイミング解析方法、タイミング解析プログラムおよび記録媒体 | |
JP5277781B2 (ja) | 消費電力見積プログラム、該プログラムを記録したコンピュータに読み取り可能な記録媒体、消費電力見積装置、および消費電力見積方法 | |
JP5146087B2 (ja) | 消費電力見積方法、回路設計支援装置及びプログラム | |
JP4649356B2 (ja) | 消費電力算出プログラム、記録媒体、消費電力算出方法、および消費電力算出装置 | |
Hu et al. | Backward simulation methods for pricing American options under the CIR process | |
Savcenco | Multirate numerical integration for ordinary differential equations | |
Feghali | Power grid safety under electromigration | |
Yang et al. | Computer-aided multiscale model derivation for MEMS arrays | |
JP5939073B2 (ja) | 解析支援方法、解析支援プログラム、および解析支援装置 | |
Koellermeier et al. | Projective integration methods in the Runge-Kutta framework and the extension to adaptivity in time | |
JP5991184B2 (ja) | 設計支援方法、設計支援装置、および設計支援プログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120105 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120904 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120917 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151012 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |