JP4382438B2 - 半導体ウェーハの検査方法、半導体装置の開発方法、半導体装置の製造方法、および半導体ウェーハ処理装置 - Google Patents

Description

本発明は、デバイスパターンが形成された半導体ウェーハの処理方法、検査方法、半導体装置の開発方法、半導体装置の製造方法、および半導体ウェーハ処理装置に関し、例えば半導体ウェーハに発生した転位などの結晶欠陥の定量的評価およびその前処理に関するものである。

半導体装置の製造時において、デバイス製造プロセスで発生する熱応力や膜応力が、半導体装置の特性を劣化させリーク不良・耐圧不良等を生じさせる転位を発生させる。転位を発生させないプロセスにするために、従来は、図１４に示すように、半導体装置を製造したウェーハ（ＴＥＧ（Test Element Group）ウェーハ）を複数のチップに分割した。サンプルとして選択したチップのデバイス膜構造を薬液により剥離し、結晶欠陥（転位）表出のために選択エッチングを行い、走査型電子顕微鏡（Scanning Electron Microscope、以下、単にＳＥＭという）、光学顕微鏡等でエッチピットを評価して欠陥を定性的に把握し、この評価を基にしてプロセス条件や回路パターンなどを修正していた。

なお、一般に、選択エッチングによれば、転位だけでなく酸化により誘起される積層欠陥（ＯＳＦ：Oxidation-induced Stacking Fault）、酸素析出物などによるウェーハ内に存在する微小結晶欠陥（ＢＭＤ：Bulk Micro Defect）など各種の結晶欠陥の観察が可能であるが、以下では主としてプロセスで誘起された転位の評価を例に取り挙げて説明する。

また、半導体ウェーハの状態で結晶欠陥を評価することも知られているが、いずれもデバイスを形成する前の半導体ウェーハの状態を評価するものであった（例えば、特許文献１および２）。
特開平１１−５４５７９号公報（図１及び第３頁） 特開平８−１９１０９０号公報（第５頁〜第７頁、図１）

しかしながら、上述した、半導体ウェーハを個片化する評価方法では評価時間がかかる上、評価範囲が狭いため半導体ウェーハ面内で転位の発生に偏りがある場合や転位の発生がある程度の密度を下回る場合、見落としが多くなり定量性に欠け、プロセス改善の指針にできないなどの問題があった。デバイス製造プロセスで発生した転位を広範囲に評価する手段としては、他にＸ線トポグラフ法があるが、最近のデバイスの高集積化によるデザインルール縮小（〜０．１μｍ）に対し、解像度が数μｍと悪いため微小な転位は見逃すことになり、結局使えなくなってきている。また、Ｘ線を使うため反射法（Berg-Barrett法）を用いても侵入長が数μｍあり、最近のデバイス活性領域１μｍ以下のもののみを取り出すことは困難であった。

次に、転位などの結晶欠陥の定量的評価を行う際に実施される選択エッチングによる転位のエッチピットの顕微鏡観察とそのデータ解析について述べる。

シリコン単結晶基板を用いた半導体デバイスの製造工程では、デバイスの３次元構造（形状・寸法・膜厚）とプロセス条件次第で結晶欠陥（転位）が発生し、リーク系不良の原因となっている。この転位発生の原因は、製品のパターンやプロセスに依存している。古くはＬＯＣＯＳ酸化時の応力、最近のＳＴＩ（Shallow Trench Isolation）でも埋め込み材（ＳｉＯ_２）の応力が過大となって発生する事例が報告されている。一方、荷電粒子の一つであるイオンの注入やプラズマ・ダメージによっても転位がしばしば発生する。本明細書における結晶欠陥は、上述した工程に限らず、製品または作製中の半導体ウェーハに導入された転位全般を含むものであるが、ここではトランジスタにおけるＬＤＤ（Lightly Doped Drain ）工程を中心に説明する。

最近のＭＯＳトランジスタではホットエレクトロンによる劣化防止のためＬＤＤ構造が必要となり、例えば図１５（ａ）に示すように、ソース／ドレイン領域を形成する際に、ゲートの側壁材としてシリコン窒化膜（ＳｉＮ）などを用いたスペーサ（以後、側壁という）２０１を用いて低濃度不純物領域を高濃度不純物領域に先だって形成している。このため側壁下部の応力が高くなり、この応力を緩和するために転位が発生し、図１５（ｂ）に示すようにさらに成長して拡散領域やウエルの接合を貫通するに至っている。

さらに、空乏層中まで至る長い拡張転位（以後、転位と略す）はリーク電流を増加させ素子歩留りを左右している。また、微細デバイスのソース／ドレイン領域を有するシリコン半導体基板において、高ドーズ量でイオンを注入する箇所であるゲート電極・配線のエッジ周辺には、イオン注入でアモルファス化したシリコンが活性化アニール時に再結晶化する過程で転位が頻繁に生じることがある。

転位の代表的な評価法として、ＴＥＭ（Transmission Electron Microscope）を用いて直接観察を可能にする方法があるが、半導体ウェーハ面内での観察領域は非常に狭く、全体の傾向を見誤る危険があるのが欠点である。これに対し、従来から転位に対して選択性の高い薬液中でのエッチングを行ってできたエッチピット（図１５（ｃ）参照）を顕微鏡（光学顕微鏡、ＳＥＭ）で検出し計数する手法が長く用いられてきた。しかしながら、人間の手作業では１日で観察できる数量は１枚の半導体ウェーハにつきせいぜい面内数チップであり、時間的な限界があった。そこで、光学的・電子顕微鏡などで検出し画像認識の計算機アルゴリズムで欠陥を判定し抽出する自動欠陥評価装置を利用する方法が考えられた。しかしながら、このような自動欠陥評価装置を同種の選択エッチング後のピット観察へ適用しようとすると、以下の問題が生じた。

転位の発生位置については、ゲート電極と素子分離酸化膜（ＬＯＣＯＳ、改良ＬＯＣＯＳ、ＳＴＩなど）が交差する点の周辺（交差部）で応力が極度に集中し、最悪の場合はトランジスタなどから成る全セルに転位が発生することもある。高集積デバイスの転位（プロセスで誘起された結晶欠陥）が発生し成長するのは、熱処理中に局所的な高応力が印加されるためである。したがって、これらの転位は周期的に繰り返されるデバイスパターンの同一個所に発生することが一般的である。例えば図１６に示すように、着目したチップ内のパターンの評価領域ＥＡ２０１にある転位の評価において、自動評価で隣接パターンや隣接チップにある参照領域ＲＡ２０１との比較により、これらの差異を抽出する画像認識法を用いて評価する場合には、互いに同一箇所に転位を有するパターン同士を比較することになり、この場合は「欠陥なし」と判定されてしまう。このような参照領域と評価領域との対比方式（ダイ・ツー・ダイまたはセル・ツー・セル）を用いる現状の装置では、実際にエッチピットが多発しているにも拘らず、ほとんど同一画像の比較を行うために誤った判断を下す場合があり、転位を漏らさず検出・計数・評価することが困難であった。

本発明は上記事情に鑑みてなされたものであり、その目的は、デバイスが形成されたウェーハの結晶欠陥を定量的に評価する方法、この評価方法を用いた半導体装置の開発方法、半導体装置の製造方法、並びに、デバイスパターンが形成された半導体ウェーハの処理方法、および半導体ウェーハ処理装置を提供することにある。

なお、本明細書において「欠陥」の用語は広義で使用され、半導体ウェーハ上の異物（微粒子や膜残り）、形状異常部や形態や光の強度・色の異常部を含むものである。

本発明は、以下の手段により上記課題の解決を図る。

本発明の第１の態様によれば、
デバイスパターンを含むデバイス構造を構成する膜を備え、結晶欠陥を有することがある半導体ウェーハを分割することなく検査する方法であって、
前記半導体ウェーハの全面にわたって前記膜を薬液で除去して前記半導体ウェーハの結晶表面を露出させる工程と、
選択エッチングにより前記半導体ウェーハの表面層を選択的に除去して前記結晶欠陥を前記半導体ウェーハの全面にわたって顕在化する工程と、
前記結晶欠陥を定量的に評価する工程と、
前記半導体ウェーハに形成された前記デバイスパターンと同一のパターンが形成され、結晶欠陥が無い参照領域を表面に有する参照用半導体ウェーハを予め作成する工程と、
を備え、
前記結晶欠陥を定量的に評価する工程は、結晶欠陥が顕在化された前記半導体ウェーハの全面のうち評価対象の領域の画像を評価対象画像として取得し、前記参照用半導体ウェーハの表面の前記参照領域の画像を参照画像として取得し、前記評価対象画像を前記参照画像と比較することにより、前記結晶欠陥を検出する工程を含む、
半導体ウェーハの検査方法が提供される。
また、本発明の第２の態様によれば、
デバイスパターンを含むデバイス構造を構成する膜を備え、結晶欠陥を有することがある評価対象領域と結晶欠陥が無い領域とを表面に有する半導体ウェーハを分割することなく検査する方法であって、
前記半導体ウェーハの全面にわたって前記膜を薬液で除去して前記半導体ウェーハの結晶表面を露出させる工程と、
選択エッチングにより前記半導体ウェーハの表面層を選択的に除去して前記結晶欠陥を前記半導体ウェーハの全面にわたって顕在化する工程と、
前記結晶欠陥が無い領域の画像を参照画像として取得してその画像情報を予め記憶する工程と、
前記結晶欠陥を定量的に評価する工程と、
を備え、
前記結晶欠陥を定量的に評価する工程は、前記評価対象領域の画像を評価対象画像として取得する工程と、前記評価対象画像を前記参照画像と比較することにより前記結晶欠陥を検出する工程と、を含む、
半導体ウェーハの検査方法が提供される。

また、本発明の第３の態様によれば、
上述した本発明に係る半導体ウェーハの検査方法により前記半導体ウェーハの前記結晶欠陥を定量的に評価する工程と、
前記定量的評価により得られた前記結晶欠陥の情報に基づいて、前記結晶欠陥が少なくなるように、半導体装置の製造プロセスまたは前記デバイスパターンの形状を最適化する工程と、
を備える半導体装置の開発方法が提供される。

また、本発明の第４の態様によれば、
上述した本発明に係る半導体ウェーハの検査方法により前記半導体ウェーハの前記結晶欠陥を定量的に評価する工程と、
前記定量的評価により得られた前記結晶欠陥の情報に基づいて、前記結晶欠陥が少なくなるように、半導体装置の製造プロセスまたは前記デバイスパターンの形状を最適化する工程と、
最適化された前記半導体装置の製造プロセスで半導体装置を製造する工程または最適化された前記デバイスパターンの形状を有する半導体装置を製造する工程と、
を備える半導体装置の製造方法が提供される。

さらに、本発明の第５の態様によれば、
デバイスパターンを含むデバイス構造を構成する膜を備え、結晶欠陥を有することがある半導体ウェーハの前記膜を前記半導体ウェーハの全面にわたって薬液で除去して前記半導体ウェーハの結晶表面を露出させる第１の装置と、
選択エッチングにより前記半導体ウェーハの表面層を選択的に除去して前記結晶欠陥を前記半導体ウェーハの全面にわたって顕在化する第２の装置と、
前記選択エッチングに起因して前記半導体ウェーハの表面に発生するパーティクルを除去する第３の装置と、
前記薬液中における前記半導体ウェーハの状態を観察するモニタと、
を備える半導体ウェーハ処理装置が提供される。

本発明によれば、ウェーハ全面での結晶欠陥によるエッチピットの定量評価が可能となり、不良発生原因の調査が短縮できる。

また、本発明によれば、ウェーハ全面を選択エッチングした後に光学的検出装置による転位の評価を行う際に、規則的パターンの周期性に起因する見落としを回避してウェーハ全面での欠陥を評価することができる。また、この評価により改善されたプロセスで素子を作製することにより有害な転位を抑制することができる。

また、本発明によれば、デバイスが形成されたウェーハからデバイス構造膜を剥離する処理において、全剥ピット、残渣、パーティクル付着のない全剥処理、および、ウェーハ面内の均一な選択エッチングを実現することができる。

さらに本発明によれば、得られた欠陥の定量値を製造プロセス改善の判断基準として使用することにより、結晶欠陥を低減することができる。

以下、図面を参照しながら本発明の実施の形態のいくつかについて、より詳細に説明する。以下の実施形態では、基板を構成する半導体結晶の結晶欠陥の代表として、一種の原子配列の線欠陥である「転位」を取り挙げて説明する。しかしながら、他の結晶欠陥（積層欠陥（ＯＳＦなど）、空洞欠陥（void defectなど）も同様に評価可能であり、本明細書における評価は、これら他の結晶欠陥の評価をも含む。「転位」は、エッチングにより約０．１μｍから約１０μｍの長径を持つエッチピットとして顕在化できるものである。

（１）第１の実施の形態
まず、図１〜図３を参照しながら第１の実施の形態を説明する。

図１は、本発明にかかる半導体ウェーハの検査方法の第１の実施の形態の概略手順を示すフロー図であり、図２は、本発明にかかる半導体ウェーハ処理装置の第１の実施の形態を示す断面図であり、さらに、図３は、本実施形態の検査方法による評価時間の長さを従来の結晶欠陥評価方法との対比で示す特性図である。

デザインルール０．１８μｍプロセスで作成した複数のメモリ製品の不良解析に適用した場合を説明する。この半導体装置を作るために、デバイスパターンが形成された半導体ウェーハを図１に示す評価フローに従って評価した。メモリ製品が製造された半導体ウェーハからサンプル（ＴＥＧウェーハ）を抜き取り、サンプルのデバイス構造を構成する膜（デバイス構造膜）を剥離する。次に、転位などの結晶欠陥表出のための選択エッチングを行ってエッチピットを表出させる。その後、表面不純物を除去する後処理およびパーティクル除去するための洗浄を行って、ＳＥＭや光学顕微鏡等を用いた画像認識により評価して欠陥を定量化する。

なお、選択エッチングによれば、一般に、転位だけでなく酸化誘起積層欠陥（ＯＳＦ）、酸素析出物（ＢＭＤ）など各種の結晶欠陥の観察が可能であり、本実施形態は、これら各種の結晶欠陥の評価を含むものであるが、ここでは主としてプロセスで誘起された転位の評価を例に挙げて説明する。

画像認識欠陥評価までのサンプル準備は、図２に示す処理装置を使用し、半導体ウェーハ面内全ての領域にエッチピットとして結晶欠陥を出現させた。

まず、サンプルとしてデバイスパターンが形成された半導体ウェーハ（ＴＥＧウェーハ）を選択する。そして、選択された半導体ウェーハのデバイス構造膜を剥離する。

デバイス構造膜の剥離は、図２に示すデバイス構造膜剥離工程１１６で行った。この工程には、テフロン（登録商標）などからなる剥離槽１０５および石英などからなる剥離槽１１９がセットされている。これらの剥離槽１０５，１１９は、各々の外槽（テフロン（登録商標））１０７に収容されている。各外槽１０７は、注液口１０１および廃液口１０８を備えている。まず、デバイスパターンが形成された半導体ウェーハＷ１をウェーハ保持冶具１０４にセットし、剥離槽１０５に予め貯めておいた濃ＨＦ水溶液（４９％ＨＦ：Ｈ₂Ｏ＝１：２（界面活性剤ＮＣＷ１％））（剥離液１０６）に１５分浸漬し、純水と置換しながらオーバーフローさせてＨＦによりリフトオフされた剥離物を取り除いた。その後、剥離槽１１９において希ＨＦ水溶液（４９％ＨＦ：Ｈ₂Ｏ＝１：１００、（界面活性剤ＮＣＷ１％））で３０分間、超音波ＭＷをかけながら残膜を剥離させた。次に、純水と置換させた。剥離前のデバイス構造膜にＣｕが入っていた場合は、剥離槽１０５にＳＰＭ（Sulfuric-hydrogen Peroxide Mixture）（Ｈ₂ＳＯ₄：Ｈ₂Ｏ₂ ＝２：５）を貯めておき、３０分間エッチングし、純水で置換した。

その後、剥離槽１１９に純水を貯めておき、半導体ウェーハＷ１を純水中に待機させて、剥離槽１０５に濃ＨＦ水溶液（４９％ＨＦ：Ｈ₂Ｏ＝１：２、（界面活性剤ＮＣＷ１％））（剥離液１０６）に３０分〜１２時間浸漬して、デバイス構造膜を全て剥離し、シリコン表面を露出させた。次に、純水置換し、剥離槽１１９において、希ＨＦ水溶液（４９％ＨＦ：Ｈ₂Ｏ＝１：１００、（界面活性剤ＮＣＷ１％））で３０分間、超音波ＭＷをかけながら洗浄した。この工程は、アルカリ系の洗浄液（コリン、ＮＨ₄ＯＨなど）で代用すると洗浄効果が高い。再度、純水置換することによって剥離工程が終了した。

次に、結晶欠陥を表出するために選択エッチングを行う。選択エッチングは、結晶欠陥表出エッチング工程１１７で行った。この工程は、テフロン（登録商標）などからなる外槽（テフロン（登録商標））に収容されたＣｒ混酸槽１２２、一次洗浄槽１２３、二次洗浄槽１２４を用いて行なう。

結晶欠陥表出エッチング工程１１７では、注液口１０１からＣｒ混酸槽１２２にライト液（ＨＦ（６０ｍｌ）：ＨＮＯ₃ （３０ｍｌ）：Ｃｕ（ＮＯ₃）（２ｇ）：５ｍｏｌＣｒＯ₃ （３０ｍｌ）：ＣＨ₃ ＣＯＯＨ（６０ｍｌ）：Ｈ₂ Ｏ（６０ｍｌ）の割合）を供給し、５秒間選択エッチングする。選択エッチング後、ウェーハ保持冶具１０４を引き上げ、予めＨ₂ Ｏを入れていた一次洗浄槽１２３に３０秒漬けて選択エッチングを停止させた。その後、二次洗浄槽１２４に３０秒間つけてＣｒを洗浄した。一次洗浄槽１２３および二次洗浄槽１２４には注入口１０１、１０１を介して一次洗浄水１１０および二次洗浄水１１１が供給される。結晶欠陥表出エッチング工程１１７の各液は、Ｃｒを含むためＣｒ混酸回収容器１０９に回収した。

次の洗浄工程１１８では、洗浄槽１２１に洗浄液（純水）１１５がオーバーフローしている中にウェーハ保持具１０４を入れ、さらに、水洗した。ＳＰＭ（Ｈ₂ ＳＯ₄ ：Ｈ₂ Ｏ₂ ＝２：５）で微量Ｃｒを除去、その後、希ＨＦ水溶液（４９％ＨＦ：Ｈ₂ Ｏ＝1:５）で１５分間、超音波をかけながら洗浄した。その後、オゾン水を含むＡＰＭ（ＮＨ₄ ＯＨ／Ｈ₂ Ｏ₂ ／Ｈ₂ Ｏ）またはＨＰＭ（Hydrogen chloride-hydrogen Peroxide Mixture）（ＨＣｌ／（Ｈ₂ Ｏ₂ ）／Ｈ₂ Ｏ）で洗浄、水洗し、スピンドライヤで乾燥した。これまでの処理により、半導体ウェーハ全面をパーティクル付着が殆ど無い状態で結晶欠陥を表出させることができた。この半導体ウェーハを画像認識欠陥評価装置で検出感度を調整し、画像を比較することにより評価し、半導体ウェーハ全面のエッチピットの数とその形状および座標、並びに散乱強度を求めた。

このような工程を経ることにより、デバイスパターンが形成された半導体ウェーハ全面で結晶欠陥を定量評価することができる。そして、結晶欠陥を定量的に評価した結果、図３に示すように従来の方法より評価時間が１／６〜１／３０に短縮でき、短時間で不良発生原因を調査できるようになった。

（２）第２の実施の形態
次に、図４〜図６を参照しながら第２の実施の形態を説明する。

本実施形態は、定量化したい欠陥のエッチピットのノイズとなる別のエッチピット、パーティクルを低減し、高精度に定量化することにより、上述した第１の実施形態を、デザインルール０．１３μｍプロセスで作成したロジック製品の開発に適用することを企図したものである。

図４は、本発明にかかる半導体ウェーハ処理装置の第２の実施の形態を示す断面図であり、図５は、本発明にかかる半導体ウェーハの検査方法の第２の実施の形態の概略手順を示すフロー図である。さらに、図６（ａ）〜（ｃ）は、図５に示す検査方法により定量化された結晶欠陥の欠陥密度を半導体ウェーハにマッピングした図である。

図４に示す処理装置は、図２に示す処理装置の構成に加え、デバイス構造膜剥離工程２１６で使用される表面状態観察モニタ１３０および液中パーティクルモニタ１２９をさらに備えている。表面状態観察モニタ１３０は処理装置の剥離槽１０５に付設され、また、液中パーティクルモニタ１２９は、剥離槽１１９を収容する外槽１０７に付設される。本実施形態の処理装置のその他の構成は、図２に示す処理装置の構成と実質的に同一である。

表面状態観察モニタ１３０は、デバイス構造膜の剥離中に目的とする欠陥のエッチピット以外のピットが基板のシリコン表面に発生しないように終点検出に使用する。目的とする欠陥のエッチピットとは、次の欠陥表出エッチング工程１１７で発生するエッチピット（図１５（ｃ）参照）を意味する。サンプルの膜種・構造により剥離工程中にエッチピットが発生することがあり、これを防ぐことが画像認識欠陥評価のノイズ低減に重要である。このモニタ１３０は、例えば、耐薬品材料で防水処理されたＣＣＤなどの画像検出装置であり、剥離中同一箇所の画像変化を取得し、画像変化が一定値以下になったら剥離液から取り出すなどの方法により、最適な剥離時間を自動的に設定可能となった。

デバイス構造膜を剥離後、剥離物が半導体ウェーハ表面に残らないよう超音波を使用する洗浄工程中または水洗工程中で液中パーティクルモニタ１２９により、廃液に含まれる剥離物を監視し、洗浄または水洗の終点を検出した。パーティクルも図１の画像認識欠陥評価において目的とする欠陥のエッチピットのノイズとなり易すく、高精度な欠陥定量化にはパーティクルを防ぐことが重要である。

本実施形態によれば、上記モニタ１２９，１３０による正確な終点検出によりノイズとなるエッチピット、パーティクルはモニタを用いない場合に比べ約１０％に減少した。

次に、図５に示す工程フローにおいて結晶欠陥表出エッチングをする前の状態で欠陥を定量化し( 欠陥定量化１) 、結晶欠陥表出エッチング後の状態で欠陥を定量化し( 欠陥定量化２) 、それらの差分を求め、さらにノイズとなるエッチピットを区別し、目的とする定量化したい欠陥のエッチピットをさらに高精度に求めた。デバイスパターンが形成された半導体ウェーハの結晶欠陥表出用選択エッチングによるエッチピットのみを精度良く定量評価でき、プロセス改善の判断基準とすることができる。

図６に本実施形態により結晶欠陥を高精度に定量化し、改善した例を示した。図６（ａ）は、サンプルのデバイスパターンが形成された半導体ウェーハを本実施形態の検査方法により計測した例を示す。この結果を基に製造プロセスを変更した結果、図６（ｂ）に示すように、結晶欠陥が激減した。しかし、図６（ｂ）に示す例では、本実施形態で検出した結晶欠陥１２７や本実施形態による検査で判明したチップ内位置依存性のある欠陥パターン１２８などのマスクパターンに関係したショット性の欠陥が残っていた。この結果を基にパターン配置をさらに変更した結果、図６（ｃ）に示すように、結晶欠陥を半導体ウェーハ内で殆ど無くすことができた。また、量産時のロスまで含めた開発コストを約１／１０に抑えることができた。

ここで、図１および図５に示す評価方法において、画像認識欠陥検査装置（光学的検出装置）を用いた画像認識欠陥評価を説明する。

まず、全ての実施形態に共通の工程と評価手順について説明する。サンプルであるデバイスパターンが形成された半導体ウェーハは、直径２００ｍｍのエピタキシャルウェーハを用いてＳＴＩで素子分離を行った最小寸法０．２５μｍ幅、面積０．２ｃｍ² のＴＥＧを各チップ内に１個ずつ作製した。ＬＤＤ構造のソース／ドレイン拡散領域端部の比較的低濃度の不純物拡散領域を形成する工程では、ゲート酸化膜上にゲート電極を形成した後にｐ^＋拡散領域にはホウ素（Ｂ）、などのイオン、ｎ^＋拡散領域にはヒ素（Ａｓ）などのイオンを注入した。次に、ＬＰ−ＣＶＤでシリコン窒化膜（ＳｉＮ）を堆積した後に、ＲＩＥでＳｉＮ膜をエッチングして側壁を形成した。この状態でＳｉＮ膜下部には高応力領域が存在する。次に、ゲートと側壁をマスクとしてｎ^＋拡散領域に、例えば、加速電圧４０ｋｅＶ、ドーズ量４Ｅ１５ｃｍ^-2の条件でＡｓイオンを注入した。１Ｅ１５ｃｍ^-2のドーズ量では注入領域のシリコンの結晶格子は完全にアモルファス化する。拡散領域の活性化アニールは、１０００℃以上、３０秒以下の枚葉式加熱装置での急速アニール（ＲＴＡ：Rapid Thermal Anneal）をＮ₂ ガス雰囲気中で行った。

転位を顕在化させるためのエッチングは、ライト（Wright）液中に膜を剥離したシリコンウェーハを５秒間浸して実施した。なお、六価Ｃｒを含むライト液は有害であるため、Ｃｒを含まないＣｒ−ｌｅｓｓエッチング液でエッチングを行うと良い。このようなエッチング液でも六価Ｃｒを含むライト液と同様の結果が得られることが確認されている。なお選択エッチングの前には薄膜剥離のためＨＦ溶液ディップ処理と硫酸／過酸化水素混合溶液での洗浄処理を、また、エッチング後にはＨＦ溶液ディップに加えて微粒子やＣｒを除去するための塩酸／過酸化水素混合溶液での酸洗浄とアンモニア／過酸化水素混合溶液でのアルカリ洗浄を行っている。

転位の発生頻度の評価は、光学式自動欠陥評価装置（自動評価装置）で検出し、画像認識と各実施例で示す検出光学系と計算機による比較アルゴリズムで欠陥を判定し抽出した後にＳＥＭ（Scanning Electron Microscope）観察を行い、自動評価装置で得られた「欠陥」が転位起因のエッチピットであることを確認した。各半導体ウェーハに対し全部のセルを観察し、転位があったセルを観察して転位密度を算出した。

本発明にかかる半導体ウェーハの検査方法の各実施形態に共通する基本的な概念は、無転位の最小領域を常に提供して転位評価の手順を進めるものである。即ち、シリコンウェーハの選択エッチング後に転位を例えば光学顕微鏡で検出する前に、図７に示すように、無欠陥（無転位）のパターンを含む評価基準となる参照領域ＲＡ１をシリコンウェーハＷ７に予め形成しておき、この参照領域ＲＡ１を評価領域ＥＡ１と対比して結晶欠陥を検出する。この手順をウェーハＷ７の面内の全パターンについて実行すれば、ウェーハＷ７の全結晶欠陥を検出することができる。

このように、本実施形態によれば、無欠陥のデバイスパターンを含む参照領域を基準として評価領域における転位などの結晶欠陥を検出するので、規則的パターンの周期性に起因して欠陥部を見落とすことのない評価が可能になる。

実際の改善では側壁加工・側壁酸化・薄膜デポ・ゲート絶縁膜形成条件などの最適化により応力を緩和し、転位を低減できる。また、イオン注入乃至アニール工程条件の変更により、転位の発生源である微小転位ループを減らすことによっても転位を低減できる。

（３）第３の実施の形態
次に、本発明の第３の実施の形態について図８および図９を参照しながら説明する。

無転位のパターン形成は、ゲート電極（ＧＣ：Gate Conductor）のポリシリコン（poly-Si）のデポジション後に半導体ウェーハ内の参照領域とするチップにのみレジストを塗布せずにＣＤＥでポリシリコンのドライエッチングでゲート電極（ＧＣ）を全て除去した。その後のＬＤＤ工程でも、ＳｉＮ側壁に相当する膜は、ＲＩＥなどの工程で除去された。拡散領域のＡｓイオン注入は、加速電圧４０ｋｅＶ、ドーズ量４Ｅ１５ｃｍ^-2の条件で行い、活性化アニールは、１０００℃、３０秒のＲＴＡを行った。

図８は、薄膜剥離前のゲート電極（ＧＣ）を意図的に省略した参照領域ＲＡ３と通常のゲート電極（ＧＣ）が形成された評価領域ＥＡ３を半導体ウェーハの面内に配置した一例としての評価ウェーハＷ９を示している。ここでの活性領域ＡＡ(Active Area)と素子分離領域ＳＴＩ(Shallow Trench Isolation)は、参照領域ＲＡ３および評価領域ＥＡ３で共通に形成されているが、斜線で示すゲート電極（ＧＣ）は、参照領域ＲＡ３には形成されておらず、評価領域ＥＡ３だけに形成されている。参照領域ＲＡ３ではゲート電極を付加しないで応力を緩和することにより無欠陥のデバイスパターンが形成される。

この参照領域ＲＡ３を用いて評価した結果の一例を図９に示す。各チップでの転位数（エッチピットの個数／０．２ｃｍ² エリア）の分布が判明し、ノッチが下方に来るように評価ウェーハＷ９を配置すると、評価ウェーハＷ９の外周部のうち左側と反ノッチ側の領域で密度が高いことが判明した。従来の検査方法による評価では、規則的パターンの周期性により欠陥部を見落とすことが多かったために、「欠陥」が０または数個と結論された評価領域があり、これが誤りであることが判明した。

本実施形態ではゲート電極なしの場合だけについて説明したが、コンタクトを形成しないことでも応力を緩和できるので、そのような参照領域を形成することもできる。

（４）第４の実施の形態
次に、図７および図１０を参照しながら第４の実施形態を説明する。

図７は、評価領域ＥＡ１を半導体ウェーハ面内に配置した評価ウェーハＷ７の平面図および一例としての参照領域ＲＡ１を示している。ゲート電極エッジ部の応力集中領域の応力を変化させ、実験を実施した。ここでの目的は、イオン注入後にゲート電極の側壁膜厚を増減させることにより、転位の発生が変化することを狙っている。

従来技術の説明で述べたように（図１６参照）、ＬＰ−ＣＶＤで半導体ウェーハ毎に膜厚を変化させてＳｉＮ膜を堆積し、側壁膜厚１０ｎｍと２０ｎｍの半導体ウェーハを形成した。両条件の半導体ウェーハとも拡散領域に４０ｋｅＶで４Ｅ１５ｃｍ^-2のＡｓ^＋イオンを注入し、その後、１０００℃、３０秒のＲＴＡをＮ₂で中施して熱処理を終了した。この段階で半導体ウェーハを抜き取り、評価に供した。評価結果は図１０に示す通りであり、側壁膜厚を下げて端部の応力を減らすことで、転位密度を数１０分の１から数１００分の１まで減らせることが判明した。

（５）第５の実施の形態
次に、図９および図１１を参照しながら本発明の第５の実施の形態を説明する。

図１１は、評価領域ＥＡ５および参照領域ＲＡ５，ＲＡ７が形成された評価ウェーハＷ１５の平面図である。

無欠陥のパターンは、基板に照射損傷を与える代表工程としてのイオン注入に着目し、この工程を除くかまたはイオン注入による残留ダメージ（微小転位）を軽減させることで形成した。ヒ素（Ａｓ）をイオン注入した評価領域ＥＡ５は、参照領域ＲＡ５，ＲＡ７を除く半導体ウェーハＷ１５のほぼ全面に形成された。一方、ホウ素（Ｂ）イオンをドーズ量４Ｅ１５ｃｍ^-2で注入した参照領域ＲＡ５と、イオン注入を省略した参照領域ＲＡ７を作製した。参照領域ＲＡ７は、イオン注入前にレジストを厚く塗布し、これをマスクとして参照領域ＲＡ７へのイオン注入を阻止し、イオン注入後にＳＰＭ洗浄（硫酸／過酸化水素混合溶液処理）によりレジストを除去した後、活性化アニールを行った。

参照領域ＲＡ５，ＲＡ７をそれぞれ用いてパターン間比較することにより、図９に示す転位数と２０％以内で一致する転位数の分布が得られた。イオン注入を行わない領域ＲＡ７として、今回のプロセスの代わりに、ステンシル・マスクで無欠陥のパターンを作製しても良い。また、転位を発生させる問題工程がＲＩＥやＨＤＰなどの基板にプラズマ・ダメージを与えるプロセスの場合には、これらの工程を除くかまたは軽減させることでも上記イオン注入と同様の参照パターンを作製することができ、転位評価が可能である。

（６）第６の実施の形態
次に、図１２を参照して本発明の第６の実施の形態を説明する。

図１２は、参照領域ＲＡ９が形成された半導体ウェーハＷ１７および評価領域ＥＡ９を有する半導体ウェーハＷ１９の平面図である。本実施形態では、図１２に示すように、選択エッチング後の異なる半導体ウェーハＷ１７，Ｗ１９間での比較により、転位を判定した。特に、同一パターンから成る転位を持たない参照用半導体ウェーハＷ１７をAsイオン注入の省略により形成し、この半導体ウェーハＷ１７の各領域を比較の参照基準として用いて評価ウェーハＷ１９の対応する各領域の欠陥を検出した。半導体ウェーハ間の比較により、図９に示す転位数と１０％以内で一致する転位数の分布が得られた。

（７）第７の実施の形態
次に、本発明の第７の実施の形態を説明する。

本実施形態では、参照用の各領域の無欠陥のパターンの画像情報を予め記憶装置（図示せず）に格納した。実際には、図８の参照領域ＲＡ３のようにゲート電極ＧＣを故意に形成しないことにより応力が緩和されたパターンを作製した際の各パターンの画像を用いたが、イオン注入を省いた試料やダメージを緩和した試料での画像を用いることも可能である。次に、評価対象ウェーハ内の各チップの各領域のパターンに対し、予め格納されていた同一パターンの同一画像を基準画像として評価画像を基準画像と比較することにより欠陥を検出した。記憶装置内のこのような基準画像との比較により、図９に示す転位数と２０％以内で一致する転位数の分布が得られた。

以上、第３乃至第７の実施形態によれば、高集積半導体装置の製造工程において発生する転位を、図９の半導体ウェーハＷ９で示す転位分布のように定量的に評価することができる。その結果、転位が原因となって生じた大きなリーク電流を防止する対策を導き出すことができて製造歩留りを向上できる。

（８）第８の実施の形態
次に、本発明の第８の実施の形態について説明する。

第２の実施の形態において前述したように、デバイス構造膜を半導体ウェーハから全て剥離する全剥処理では、全剥処理に起因して転位ではない全剥ピットが多発したり、剥離不良により残渣が発生したり、パーティクル（異物）付着が生じることがあった。特に、ウェーハ全面でパーティクルの付着を防止する技術はこれまで報告されていなかった。これらの全剥ピット、残渣、パーティクルは、光学式欠陥検査装置や電子ビーム式欠陥検査装置を用いた転位の定量測定においてノイズとなるため、転位を正確に測定できないという問題があった。特に、全剥ピットの発生は、転位との区別が困難であるために正確な転位測定にとって大きな障害になっていた。

本実施形態は、このような全剥ピット、残渣、パーティクル付着のない全剥処理、および、ウェーハ面内の均一な選択エッチングを実現する方法を提供するものである。

まず、高集積半導体素子を形成した半導体ウェーハを濃ＨＦ溶液に浸漬させた後、純水で水洗処理を実施した（第一工程）。次に、この半導体ウェーハをSPM溶液（Ｈ_２Ｏ_２：Ｈ_２ＳＯ_４＝１：３）に浸漬することにより、Ｃｕなどの金属系の不純物を除去し、水洗を実施した（第二工程）。続いて、界面活性剤を１％添加した濃度４０％のＨＦ溶液に半導体ウェーハを浸漬させた後、純水にて水洗を実施した（第三工程）。次いで室温のコリン＋Ｈ_２Ｏ_２処理液に半導体ウェーハを浸漬させてから、水洗を実施した（第四工程）。その後ライト（Wright）液よる選択エッチング処理を行った。この選択エッチング処理では、ライト（Wright）液の液面に対し半導体ウェーハの検査面が水平になるように保持しながら液中に素早く浸漬させた後、半導体ウェーハを素早く引上げて純水中に素早く入れ、水洗を実施した（第五工程）。さらに、ライト（Wright）液によるＣｒ等の金属不純物を除去するためにＨＣｌ＋オゾン水処理液で半導体ウェーハを洗浄し、純水で水洗後スピンナ乾燥を実行した（第六工程）。以上の第一工程から第六工程までを終了した後、半導体ウェーハの表面状態をＳＥＭにて検査したところ、全剥ピットや剥離不良による残渣、パーティクル等はなかった。

次に、このウェーハの転位を光学式欠陥検査装置と電子ビーム式欠陥検査装置の両装置にて測定したところ、全剥ピット、残渣、パーティクル等の異物はなく、このため、ウェーハの全面に亘って転位等の結晶欠陥の定量測定を正確に実行することができた。

上述した第一および第三の工程において、ＨＦの替わりにＮＨ_４Ｆを使用して全剥処理した場合も、ＨＦの場合とほぼ同様に全剥ピット、残渣、パーティクルのない面状態を有する半導体ウェーハが得られ、光学式欠陥検査装置および電子ビーム式欠陥検査装置のいずれを用いても転位の定量測定ができた。

また、第二工程において、ＳＰＭ（Ｈ_２Ｏ_２：Ｈ_２ＳＯ_４＝１：３）処理液に替えて王水（ＨＮＯ_３：ＨＣｌ＝１：３）を使用した場合もＳＰＭ処理液の場合とほぼ同様の面状態を有する半導体ウェーハが得られた。この半導体ウェーハの光学式欠陥検査装置および電子ビーム式欠陥検査装置による転位の定量測定に特に支障はなかった。

第三工程でリン酸（Ｈ_３ＰＯ_４）を使用した場合も上述の４０％濃度のＨＦとほぼ同様に全剥ピット、残渣、パーティクルのない面状態を有する半導体ウェーハが得られ、光学式欠陥検査装置および、電子ビーム式欠陥検査装置による転位の定量測定ができた。

また、第四工程おいて、コリン＋Ｈ_２Ｏ_２液での処理温度を７０℃にて全剥処理した場合も処理後の半導体ウェーハの面状態は室温で処理した場合とほぼ同様の仕上がりを示した。さらに、第四の工程においてコリン＋Ｈ_２Ｏ_２処理液の替わりに、ＡＰＭ溶液（ＳＣ−１＝ＮＨ_４ＯＨ：Ｈ_２Ｏ_２：Ｈ_２Ｏ＝１：１：５）および、ＫＯＨを添加した処理液を使用した場合も、コリン＋Ｈ_２Ｏ_２処理液を使用した場合とほぼ同様の面状態の半導体ウェーハが得られた。また、ＨＰＭ溶液（ＳＣ−２＝ＨＣｌ：Ｈ_２Ｏ_２：Ｈ_２Ｏ＝１：１：５）を使用した場合も半導体ウェーハの面状態はほぼ同様であった。これらの半導体ウェーハは全て光学式欠陥検査装置および電子ビーム式欠陥検査装置のいずれによっても転位の定量測定ができた。

さらに、第五の工程でのライト（Wright）液による選択エッチングの際、その検査面がライト（Wright）液の液面に対し垂直になるように半導体ウェーハを保持し、素早く液中に浸漬させてエッチング処理を行なった後、素早く引上げて純水中で水洗処理を実施した場合は、顕在化した転位の形状や大きさが半導体ウェーハ面内で異なるばかりでなく、光学式欠陥検査装置および電子ビーム式欠陥検査装置のいずれによっても半導体ウェーハ全面の転位測定において不具合をきたした。

選択エッチング後の後処理となる第六の工程において、ＨＣｌ＋オゾン水処理液の替わりにＨＰＭ溶液（ＳＣ−２＝ＨＣｌ：Ｈ_２Ｏ_２：Ｈ_２Ｏ＝１：１：５）を使用した場合、Ｃｒ等の金属不純物量やウェーハの面状態は、ＨＣｌ＋オゾン水処理液を使用した場合とほぼ同様であり、光学式欠陥検査装置および電子ビーム式欠陥検査装置のいずれによっても転位測定に支障はなかった。

また、第一の工程と第三の工程を入れ換えて処理しても、半導体ウェーハに全剥ピット、残渣、パーティクルは少なく、光学式欠陥検査装置および電子ビーム式欠陥検査装置のいずれの転位測定でも支障はなかった。

本実施形態の実験から得られたＨＦ濃度と全剥ピットおよび残渣との関係を図１３に示す。同図に示すように、全剥ピットはＨＦ濃度が３３％未満で発生し、３３％以上では浸漬時間に依存するが全剥処理に必要な時間内では発生しないことが見出された。この一方、残渣（ＧＣ残り）は、ＨＦ濃度が濃い程多くなる。全剥ピットと残渣とはトレードオフの関係にあるからである。しかしながら、この残渣は、上記第四工程にアルカリ処理またはこれと同様の効果を示すアルカリもしくは酸系の処理と、上記第一工程から上記第六工程のいずれかの工程中で、またはその水洗処理で超音波処理を実施することで残渣も防止できることが見出された。これにより、ＨＦ濃度が３３〜４９％で第四工程におけるアルカリ系または酸系の処理と超音波の印加とにより全剥ピットと残渣のない全剥処理条件が発見された。

本実施形態によれば、半導体素子を形成した半導体ウェーハにおいて全剥ピット、剥離不良による残渣、パーティクル等のない全剥処理とウェーハ面内の均一な選択エッチングが可能となり、半導体ウェーハ全面の結晶欠陥の定量的な検査を高精度で実行することができる。これにより量産品の歩留り低下の原因となるプロセス起因の転位の原因を明確化することが可能になり歩留り向上に寄与できる。

なお、本実施形態では説明の便宜のため各工程に順序を付けたが、本発明は上記順序に限定されるものでなく、任意に変更でき、また、その一部を適宜省略することもできる。

（９）第９の実施の形態
次に、本発明の第９の実施の形態を説明する。

本実施形態では、まず、第１乃至第８の実施形態で説明した検査方法により半導体ウェーハ表面の欠陥を定量的に把握し、この定量化された欠陥の情報に基づいて結晶欠陥の数が少なくなるように半導体装置の製造プロセスまたはデバイスパターンの形状を最適化する。例えば、製造プロセスの処理条件については、イオン注入ダメージの低減、イオン注入後のアニール条件の改善などが挙げられる。デバイスパターンの形状については、屈曲パターンを直線へ変更することなどによる改善が挙げられる。これらの処置により、デバイス製造プロセスでの転位の発生を抑える手法を開発することが容易になり、開発コストを削減し、開発期間を大幅に短縮できる。このように欠陥の定量的なデータを製造プロセス改善の判断基準として使用することにより、結晶欠陥を低減でき、また、量産時のロスまで含めた開発コストを約１／１０に抑えることができ、開発期間も大幅に短縮することができた。さらに、このように改善されたプロセスで半導体装置を製造することにより、有害な転位の発生を抑制できるので、高い歩留まりで高精度の半導体装置を製造することが可能になった。

本発明にかかる半導体ウェーハの検査方法の第１の実施の形態の概略手順を示すフロー図である。 本発明にかかる半導体ウェーハ処理装置の第１の実施の形態を示す断面図である。 図１に示す検査方法による評価時間の長さを従来の結晶欠陥評価方法との対比で示す特性図である。 本発明にかかる半導体ウェーハ処理装置の第２の実施の形態を示す断面図である。 本発明にかかる半導体ウェーハの検査方法の第２の実施の形態の概略手順を示すフロー図である。 図５に示す検査方法により定量化された結晶欠陥の欠陥密度を半導体ウェーハにマッピングした図である。 本発明にかかる半導体ウェーハの検査方法の第４の実施の形態の説明図である。 本発明にかかる半導体ウェーハの検査方法の第３の実施の形態の説明図である。 本発明にかかる半導体ウェーハの検査方法の第３および第５の実施の形態による評価結果を半導体ウェーハに記述した図である。 本発明にかかる半導体ウェーハの検査方法の第４の実施の形態による評価結果を半導体ウェーハに記述した図である。 本発明にかかる半導体ウェーハの検査方法の第５の実施の形態の説明図である。 本発明にかかる半導体ウェーハの検査方法の第６の実施の形態の説明図である。 本発明にかかる半導体ウェーハの処理方法の実施の一形態におけるＨＦ濃度と全剥ピットおよび残渣との関係を示すグラフである。 従来の技術による半導体ウェーハの検査方法の一例を示すフロー図である。 図１４に示す検査方法によるデバイス構造膜剥離工程および結晶欠陥表出用選択エッチング工程を行った半導体ウェーハの一例を示す部分断面図である。 図１４に示す検査方法の説明図である。

符号の説明

１０１ 注液口
１０２ 超音波振動子
１０４ ウェーハ保持冶具
１０５ 剥離槽（テフロン（登録商標））
１０６ 剥離液（高濃度ＨＦ用）
１０７ 外槽（テフロン（登録商標））
１０８ 廃液口
１０９ Ｃｒ混酸回収容器
１１０ 一次洗浄水
１１１ 二次洗浄水
１１２ Ｃｒ混酸溶液
１１３ 一次洗浄水
１１４ 二次洗浄水
１１５ 洗浄液
１１６，２１６ デバイス構造膜剥離工程
１１７ 結晶欠陥表出用選択エッチング工程
１１８ 洗浄工程
１１９ 剥離槽（石英）
１２０ 剥離液（低濃度ＨＦ、ＨＦ以外の酸、アルカリ用）
１２１ 洗浄槽
１２２ Ｃｒ混酸槽
１２３ 一次洗浄槽
１２４ 二次洗浄槽
１２７ 評価した結晶欠陥を表す点
１２８ 評価で判明したチップ内位置依存性のある欠陥パターン
１２９ 液中パーティクルモニタ
１３０ 表面状態観察モニタ
２０１ 側壁
ＡＡ 活性領域
ＥＡ１，ＥＡ３，ＥＡ５，ＥＡ９，ＥＡ２０１ 評価領域
ＧＣ ゲート電極
ＲＡ１，ＲＡ３，ＲＡ５，ＲＡ７，ＲＡ９，ＲＡ２０１ 参照領域
ＳＴＩ 素子分離領域
Ｗ１，Ｗ３，Ｗ７，Ｗ９，Ｗ１５，Ｗ１７，Ｗ１９，Ｗ２１ 半導体ウェーハ

Claims (5)

1. デバイスパターンを含むデバイス構造を構成する膜を備え、結晶欠陥を有することがある半導体ウェーハを分割することなく検査する方法であって、
   前記半導体ウェーハの全面にわたって前記膜を薬液で除去して前記半導体ウェーハの結晶表面を露出させる工程と、
   選択エッチングにより前記半導体ウェーハの表面層を選択的に除去して前記結晶欠陥を前記半導体ウェーハの全面にわたって顕在化する工程と、
   前記結晶欠陥を定量的に評価する工程と、
   前記半導体ウェーハに形成された前記デバイスパターンと同一のパターンが形成され、結晶欠陥が無い参照領域を表面に有する参照用半導体ウェーハを予め作成する工程と、
   を備え、
   前記結晶欠陥を定量的に評価する工程は、結晶欠陥が顕在化された前記半導体ウェーハの全面のうち評価対象の領域の画像を評価対象画像として取得し、前記参照用半導体ウェーハの表面の前記参照領域の画像を参照画像として取得し、前記評価対象画像を前記参照画像と比較することにより、前記結晶欠陥を検出する工程を含む、
   半導体ウェーハの検査方法。
2. デバイスパターンを含むデバイス構造を構成する膜を備え、結晶欠陥を有することがある評価対象領域と結晶欠陥が無い領域とを表面に有する半導体ウェーハを分割することなく検査する方法であって、
   前記半導体ウェーハの全面にわたって前記膜を薬液で除去して前記半導体ウェーハの結晶表面を露出させる工程と、
   選択エッチングにより前記半導体ウェーハの表面層を選択的に除去して前記結晶欠陥を前記半導体ウェーハの全面にわたって顕在化する工程と、
   前記結晶欠陥が無い領域の画像を参照画像として取得してその画像情報を予め記憶する工程と、
   前記結晶欠陥を定量的に評価する工程と、
   を備え、
   前記結晶欠陥を定量的に評価する工程は、前記評価対象領域の画像を評価対象画像として取得する工程と、前記評価対象画像を前記参照画像と比較することにより前記結晶欠陥を検出する工程と、を含む、
   半導体ウェーハの検査方法。
3. 請求項１または２に記載の半導体ウェーハの検査方法により前記半導体ウェーハの前記結晶欠陥を定量的に評価する工程と、
   前記定量的評価により得られた前記結晶欠陥の情報に基づいて、前記結晶欠陥が少なくなるように、半導体装置の製造プロセスまたは前記デバイスパターンの形状を最適化する工程と、
   を備える半導体装置の開発方法。
4. 請求項１または２に記載の半導体ウェーハの検査方法により前記半導体ウェーハの前記結晶欠陥を定量的に評価する工程と、
   前記定量的評価により得られた前記結晶欠陥の情報に基づいて、前記結晶欠陥が少なくなるように、半導体装置の製造プロセスまたは前記デバイスパターンの形状を最適化する工程と、
   最適化された前記半導体装置の製造プロセスで半導体装置を製造する工程または最適化された前記デバイスパターンの形状を有する半導体装置を製造する工程と、
   を備える半導体装置の製造方法。
5. デバイスパターンを含むデバイス構造を構成する膜を備え、結晶欠陥を有することがある半導体ウェーハの前記膜を前記半導体ウェーハの全面にわたって薬液で除去して前記半導体ウェーハの結晶表面を露出させる第１の装置と、
   選択エッチングにより前記半導体ウェーハの表面層を選択的に除去して前記結晶欠陥を前記半導体ウェーハの全面にわたって顕在化する第２の装置と、
   前記選択エッチングに起因して前記半導体ウェーハの表面に発生するパーティクルを除去する第３の装置と、
   前記薬液中における前記半導体ウェーハの状態を観察するモニタと、
   を備える半導体ウェーハ処理装置。

Images