JP6083129B2 - 半導体装置の製造方法および製造装置 - Google Patents
半導体装置の製造方法および製造装置 Download PDFInfo
- Publication number
- JP6083129B2 JP6083129B2 JP2012104222A JP2012104222A JP6083129B2 JP 6083129 B2 JP6083129 B2 JP 6083129B2 JP 2012104222 A JP2012104222 A JP 2012104222A JP 2012104222 A JP2012104222 A JP 2012104222A JP 6083129 B2 JP6083129 B2 JP 6083129B2
- Authority
- JP
- Japan
- Prior art keywords
- marker
- crystal defect
- semiconductor device
- manufacturing
- detected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 79
- 238000004519 manufacturing process Methods 0.000 title claims description 43
- 239000000758 substrate Substances 0.000 claims description 78
- 230000007547 defect Effects 0.000 claims description 75
- 239000013078 crystal Substances 0.000 claims description 69
- 239000003550 marker Substances 0.000 claims description 60
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 47
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 46
- 238000007689 inspection Methods 0.000 claims description 24
- 238000000034 method Methods 0.000 claims description 19
- 238000001514 detection method Methods 0.000 claims description 5
- 238000005520 cutting process Methods 0.000 claims description 4
- 230000001678 irradiating effect Effects 0.000 claims description 4
- 238000000206 photolithography Methods 0.000 claims description 4
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 3
- 230000005540 biological transmission Effects 0.000 claims description 3
- 229910002601 GaN Inorganic materials 0.000 claims description 2
- 238000005259 measurement Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005401 electroluminescence Methods 0.000 description 2
- 230000005284 excitation Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
- G01N21/84—Systems specially adapted for particular applications
- G01N21/88—Investigating the presence of flaws or contamination
- G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
- G01N21/9501—Semiconductor wafers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67282—Marking devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Health & Medical Sciences (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Biochemistry (AREA)
- General Health & Medical Sciences (AREA)
- Immunology (AREA)
- Pathology (AREA)
- Life Sciences & Earth Sciences (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
本発明は、結晶欠陥の位置を容易に検出できる半導体装置の製造方法および製造装置に関する。
次世代の半導体材料として、炭化珪素（ＳｉＣ）が期待されている。ＳｉＣで構成された半導体素子は、これまでのシリコン（Ｓｉ）で構成された場合と比較して、オン状態における素子の抵抗（オン抵抗）が数百分の一に低減できること、２００℃以上の高温環境下で使用可能であることなどの特徴を有する。
これらＳｉＣの特徴は、材料そのものの優位性による。つまり、ＳｉＣはバンドギャップが４Ｈ−ＳｉＣで３．２５ｅＶと、Ｓｉの１．１２ｅＶに対して３倍程度大きく、電界強度がＳｉより１桁近く大きい２〜４ｍＶ／ｃｍという特徴を有している。このようなＳｉＣは、例えば、ダイオードなどの整流デバイス、トランジスタ、サイリスタなどのスイッチングデバイスなどの様々なデバイスとして試作されている。
しかし、ＳｉＣ基板には様々な結晶欠陥や転位が存在し、さらにＳｉＣ基板上にエピタキシャル膜を形成すると、この結晶欠陥は増えていく傾向にある。このＳｉＣ基板を用いて形成するショットキーダイオードなどの炭化珪素半導体装置では、この結晶欠陥が耐圧低下やもれ電流増加の要因となっている。
そのため、上記結晶欠陥のウェハ面内での位置や、それぞれどのような欠陥であるかの情報を、ＳｉＣ基板を半導体装置の作製段階以前に取得しておく必要があり、このための検査装置が提案されている（例えば、下記特許文献１〜３参照。）。特許文献１，２の技術は、エレクトロルミネッセンス法により結晶欠陥の分布を検査するものであり、特許文献３の技術は、測定位置にて励起光の照射あるいは電圧印加により発光させ、この発光を複数の測定位置で検出することにより、結晶欠陥位置のマッピングを得るものである。
しかし、上記のような方法では、検出される欠陥の位置はＳｉＣ基板の形状や、検査装置に対するＳｉＣ基板の設置位置によって、測定ごとに微妙なずれが生じてしまう。このため、このような検査装置を用いたとしても、半導体装置の製造工程において、半導体基板を分割した際に、どの半導体装置のどの位置に、結晶欠陥が含まれるのかを容易に判断することができなかった。
本発明は、上記課題に鑑み、半導体基板上の結晶欠陥の位置がどの半導体装置のどの位置に含まれるかを容易に検出できることを目的とする。
上記目的を達成するため、本発明の半導体装置の製造方法は、半導体基板の内部に作製するチップの領域を規定する座標位置の基準となるマーカーを形成する工程と、前記半導体基板上の結晶欠陥を検出する工程と、検出した前記結晶欠陥の座標位置を前記マーカーに基づき検出する工程と、を含むことを特徴とする。
さらに、前記マーカーの内部端面に基づいて前記領域を縦横に所定数で区切ってアレイ上に複数の半導体装置を作製する際、前記座標位置に基づき、前記結晶欠陥が複数の前記半導体装置のうちどの半導体装置に含まれるかを検出する工程を含むことを特徴とする。
また、前記結晶欠陥の検出と同時に前記マーカーを形成することを特徴とする。
また、前記結晶欠陥の検出後に、前記マーカーを形成することを特徴とする。
また、前記半導体基板として炭化珪素を用いることを特徴とする。
また、前記半導体基板として窒化ガリウムを用いることを特徴とする。
また、前記マーカーをレーザーを用いて形成することを特徴とする。
また、前記マーカーをフォトリソグラフィにより形成することを特徴とする。
また、前記マーカーを物理的切削により形成することを特徴とする。
また、前記結晶欠陥は、前記半導体基板に対して照射光を照射し、当該照射光の散乱、反射、透過に基づき検出することを特徴とする。
また、本発明の半導体装置の製造装置は、半導体基板の内部に作製するチップの領域を規定する座標位置の基準となるマーカーを形成するマーカー形成部と、前記半導体基板上の結晶欠陥を検出する検査部と、を備え、前記検査部は、検出した前記結晶欠陥の座標位置を前記マーカーに基づき検出することを特徴とする。
上記構成によれば、半導体基板に基準となるマーカーを形成し、半導体基板上の結晶欠陥を検出する際に、検出した結晶欠陥の座標位置をマーカーに基づき検出する。これにより、半導体基板上に複数の半導体装置を作製する際に、どの半導体装置のどの位置に結晶欠陥が含まれるかを検出できるようになる。
このような方法によれば、半導体基板上の結晶欠陥の位置がどの半導体装置のどの位置に含まれるかを容易に検出できるという効果を奏する。
以下に添付図面を参照して、この発明にかかる半導体装置の製造方法および製造装置の好適な実施の形態を詳細に説明する。
（実施の形態）
本発明は、座標原点をマーカーとして半導体基板に予め作製しておく。これにより、マーカーを基準に結晶欠陥位置および半導体装置位置を決定し、容易に位置関係の対応をとることができる。そして、半導体装置の製造工程中に、結晶欠陥検出の工程も含めることができるようになる。
本発明は、座標原点をマーカーとして半導体基板に予め作製しておく。これにより、マーカーを基準に結晶欠陥位置および半導体装置位置を決定し、容易に位置関係の対応をとることができる。そして、半導体装置の製造工程中に、結晶欠陥検出の工程も含めることができるようになる。
図１は、半導体基板上のマーカーを示す平面図である。図１に示すように、半導体基板として、例えばＳｉＣ基板１０上には、複数箇所、図示の例では、３箇所に矩形状のマーカー１１を形成する。このマーカー１１は、Ｘ軸に沿ってＳｉＣ基板１０の両端部にそれぞれ離して形成したＸ軸マーカー１１ａ，１１ｂと、Ｘ軸マーカー１１ａ，１１ｂに対し直交するＹ軸に沿ってＳｉＣ基板１０の一端に設けたＹ軸マーカー１１ｃとからなる。
Ｘ軸上の２つのマーカー１１ａ，１１ｂと、Ｙ軸上の１つのマーカー１１ｃにより、これらマーカー１１ａ，１１ｂ，１１ｃで囲んだ領域をＳｉＣ基板１０の面内の領域とすることができる。すなわち、このマーカー１１（１１ａ〜１１ｃ）は、ＳｉＣ基板１０上における、複数の半導体装置（チップアレイ）の作製領域を規定するアライメントマークとなる。
このマーカー１１（１１ａ〜１１ｃ）は、半導体基板１０をレーザー加工することにより形成できる。これに限らず、マーカー１１（１１ａ〜１１ｃ）は、フォトリソグラフィにより形成したり、物理的切削により形成したりすることもできる。
図１に示す例では、これら複数のマーカー１１ａ，１１ｂ，１１ｃの内側端面１１ａａ，１１ｂａ，１１ｃａで囲んだ図１中点線の内部がチップアレイの作製領域１１Ａである。
これらマーカー１１は、ＳｉＣ基板１０の外周位置に３箇所以上設ける。これにより、他の装置（例えば、検査装置やマーカー形成後の製造装置）においても、この３箇所のマーカー１１をセンサにより検出することにより、ＳｉＣ基板１０の回転方向の位置、すなわち、ＳｉＣ基板１０毎に、Ｘ軸位置とＹ軸位置を規定できるようになる。また、このＸ軸位置とＹ軸位置を規定できることにより、ＳｉＣ基板１０の面内の複数の位置についても検出できるようになる。
図２は、半導体基板上の欠陥位置を示す平面図である。検査装置は、図１に示したマーカー１１が形成されたＳｉＣ基板１０を検査する。この検査装置により結晶欠陥１２を検出する。検出された結晶欠陥１２は、マーカー１１を基準としてＳｉＣ基板１０のＸ，Ｙ軸の座標位置として検出でき、この結晶欠陥１２の位置は、それぞれ検査装置に記憶しておく。また、この結晶欠陥１２の位置は、所定形状のマーク（識別子）を付し、画像表示したり、外部出力が可能である。また、結晶欠陥１２の種別、例えば、点欠陥、線欠陥、面欠陥、体積欠陥や、転位等に対応した形状のマークを用いてもよく、図示のように○や△等の異なる形状のマークを用いることとしてもよい。
図３は、半導体基板に作製するチップアレイを示す図である。図２に示した検査装置による検査後、製造装置では、ＳｉＣ基板１０上のマーカー１１を基準にして、ＳｉＣ基板１０の面内に、例えば、ＳＢＤ（Ｓｉｌｉｃｏｎ Ｃａｒｂｉｄｅ−Ｓｃｈｏｔｔｋｙ Ｂａｒｒｉｅｒ Ｄｉｏｄｅ）チップ２０をアレイ状に複数作製する。
この製造装置によりＳＢＤチップ２０の作製時、結晶欠陥１２の座標位置がどのＳＢＤチップ２０の領域（座標位置）に含まれるかを判断することができるようになる。
図４は、半導体基板の製造工程の一例を示すフローチャートである。以下、このフローチャートに沿って、マーカーの形成、および結晶欠陥の検出、チップアレイの作製を順に説明する。以下の説明では、製造装置内に検査装置が組み込まれ、検査工程は全体の製造工程の一工程に含まれるものとして説明する。
半導体基板として用いるＳｉＣ基板１０は、例えば、（０００１）面を表面とした直径３インチのＮ（窒素）ドープ、ｎ型４Ｈ−ＳｉＣ単結晶＜１１−２０＞方向４°ｏｆｆの半導体基板を使用する。このＳｉＣ基板１０は、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）研磨後、表面にｎ型エピタキシャル層を形成する。例えば、このｎ型エピタキシャル層は、表面からの厚さは５μｍであり、ドーピング濃度は１×１０16ｃｍ-3である。
このようなＳｉＣ基板１０の表面には、フォトリソグラフィおよびエッチングを用いて、図２に示したように、長さ３００μｍ、幅５０μｍ、深さ３μｍの矩形状のマーカー１１を複数形成する（ステップＳ４０１）。このマーカー１１は、Ｘ軸に沿ってＳｉＣ基板１０の両端部にそれぞれ離して形成したＸ軸マーカー１１ａ，１１ｂと、Ｘ軸マーカー１１ａ，１１ｂに対し直交するＹ軸に沿ってＳｉＣ基板１０の一端に設けたＹ軸マーカー１１ｃとからなる。
なお、マーカー１１は、上述したように、ほかにレーザー加工や物理的切削により形成してもよい。いずれにおいても、形成したマーカー１１は、座標位置を検出するアライメントとしてセンサにより検出できる構成とすればよい。
ＳｉＣ基板１０の側部に設けたオリエンテーションフラット１０ａを基準として、Ｘ軸，Ｙ軸を規定でき、このオリエンテーションフラット１０ａを基準としてマーカー１１（１１ａ〜１１ｃ）を形成する。
Ｙ軸マーカー１１ｃは図中上部に１つのみ形成しているが、Ｘ軸マーカー１１ａ，１１ｂを結んだ仮想線を起点として、この仮想線からＹ軸マーカー１１ｃまでの長さＬ１を検出できる。したがって、図中下部にもう一つのＹ軸マーカーを設けなくても、チップアレイの作製領域１１Ａの下部の境界線は、仮想線を起点として下部にＹ軸マーカー１１ｃまでの長さと同じ長さＬ１の位置とすることができる。
これらマーカー１１は、ＳｉＣ基板１０の外周位置の３箇所に設けることにより、他の装置においても、この３箇所のマーカー１１を検出した位置に基づき、ＳｉＣ基板１０の回転方向の位置、すなわち、ＳｉＣ基板１０毎に、Ｘ軸位置とＹ軸位置を規定できるようになる。また、このＸ軸位置とＹ軸位置を規定できることにより、ＳｉＣ基板１０の面内の複数の位置についても検出できるようになる。
上記のように、ＳｉＣ基板１０にマーカー１１を形成した後、このＳｉＣ基板１０を検査部にて検査する。この検査時には、マーカー１１を検出する。その後、照射光を照射し、当該照射光の散乱、反射、透過に基づき結晶欠陥を検出する。これ以外の所定の方法、例えば、上記エレクトロルミネッセンス法や、測定位置に励起光を照射する、あるいは電圧印加することにより結晶欠陥を検出することとしてもよい（ステップＳ４０２）。
この後、検査部では、マーカー１１を基準として、ＳｉＣ基板１０面内の結晶欠陥１２の位置（Ｘ，Ｙ軸位置）をそれぞれ検出する（ステップＳ４０３）。検出した各結晶欠陥１２の位置（Ｘ，Ｙ軸位置）は、検査部（製造装置）の図示しない記憶部に座標位置として記憶しておく。
その後、製造装置は、マーカー１１を基準にしてＳＢＤ（Ｓｉｌｉｃｏｎ Ｃａｒｂｉｄｅ−Ｓｃｈｏｔｔｋｙ Ｂａｒｒｉｅｒ Ｄｉｏｄｅ）チップ２０をＳｉＣ基板１０の面内に複数作製する（ステップＳ４０４）。図１に示した複数のマーカー１１ａ，１１ｂ，１１ｃの内側端面１１ａａ，１１ｂａ，１１ｃａで囲んだチップアレイの作製領域１１Ａ内を縦横に所定数で区切って、図３に示すＳＢＤチップ２０をアレイ状に作製する。
この際、製造装置は、検出された結晶欠陥１２がどのＳＢＤチップ２０に含まれるかを座標位置に基づき検出する（ステップＳ４０５）。すなわち、ＳＢＤチップ２０は、Ｘ，Ｙ座標で示すことができる所定の領域を有しており、結晶欠陥１２の位置を示すＸ，Ｙ座標がどのＳＢＤチップ２０に含まれるかを検出できる。図示の例では、ＳＢＤチップ２０ａ，２０ｂ，２０ｃに結晶欠陥１２が含まれていることを示している。このように、本実施の形態によれば、半導体基板１０上の結晶欠陥１２の位置がどの半導体装置（ＳＢＤチップ２０）に含まれるか、さらには、結晶欠陥１２がＳＢＤチップ２０内のどの位置に含まれるかを容易に検出できる。
上記の処理では、製造装置内に検査部が設けられ、製造装置は、マーカー１１によるアライメント位置を基準として、検査部にて検出された結晶欠陥の座標位置について、半導体装置の製造工程中、一貫して座標位置を記憶し、検出の処理に用いている。これに限らず、製造装置と検査装置が異なる箇所に配置された場合であっても適用できる。すなわち、各結晶欠陥１２の位置（Ｘ，Ｙ軸位置）を検査装置の記憶部に記憶し、製造装置がＳＢＤチップ２０を作製する際に、検査装置から結晶欠陥１２の位置を読み出すことにより、製造装置は、どのＳＢＤチップ２０に結晶欠陥１２が含まれるかを検出できるようになる。
上記工程により、検出した結晶欠陥１２の位置精度について説明する。マーカー１１との位置関係に基づき、結晶欠陥１２の各ＳＢＤチップ２０内での位置を、実際に光学顕微鏡を用いて観察したところ、その位置のずれはおおよそ１００μｍ以内であった。このように、ＳｉＣ基板１０上における結晶欠陥１２の位置は、マーカー１１を基準として正確に検出することができる。
上記実施の形態では、あらかじめＳｉＣ基板１０上にマーカー１１を形成しておき、その後に結晶欠陥１２を検出する構成としたがこれに限らない。検査部において結晶欠陥１２を検出したとき、ＳｉＣ基板１０上における各結晶欠陥１２の座標位置を知ることができればよい。このことから、結晶欠陥１２を検出した際に、同時に、あるいは結晶欠陥１２を検出した後にマーカー１１を形成することもできる。結晶欠陥１２を検出するときに、マーカー１１を同時に形成し、このマーカー１１の位置に基づき、検出した各結晶欠陥１２の位置を検出することができる。また、結晶欠陥１２を検出する際には、仮想の座標位置上で各結晶欠陥１２の座標位置を仮に決めておき、この後、この仮の座標位置の基準となるマーカー１１を形成する構成としてもよい。
以上、説明した実施例はあくまで例示であり、本発明の適用範囲は、以上例示した実施例に限定されない。例えば、上述した半導体基板は、ＳｉＣ基板に限らず、窒化ガリウム（ＧａＮ）等の単結晶基板にも適用できる。また、マーカー１１は、Ｘ軸上に２箇所およびＹ軸上にも２箇所設ける構成としてもよいほか、半導体基板の外周（３６０度）を３等分（６０度ずつ）した位置に設けてもよい。
以上のように、本発明にかかる、半導体装置の製造方法および製造装置は、大電流を必要とする産業用電動機や新幹線車両などのインバータなどに使用されるパワー半導体装置に有用である。
１０ 半導体基板（ＳｉＣ基板）
１１（１１ａ，１１ｂ，１１ｃ） マーカー
１２ 結晶欠陥
２０ ＳＢＤチップ
１１（１１ａ，１１ｂ，１１ｃ） マーカー
１２ 結晶欠陥
２０ ＳＢＤチップ
Claims (10)
- 半導体基板の内部に作製するチップの領域を規定する座標位置の基準となるマーカーを形成する工程と、
前記半導体基板上の結晶欠陥を検出する工程と、
検出した前記結晶欠陥の座標位置を前記マーカーに基づき検出する工程と、
前記マーカーの内部端面に基づいて前記領域を縦横に所定数で区切ってアレイ上に複数の半導体装置を作製する際、前記領域を規定する座標位置と検出した前記結晶欠陥の座標位置とに基づき、前記結晶欠陥が前記複数の半導体装置のうちどの半導体装置に含まれるかを検出する工程と、
を含むことを特徴とする半導体装置の製造方法。 - 前記結晶欠陥の検出と同時に前記マーカーを形成することを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記結晶欠陥の検出後に、前記マーカーを形成することを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記半導体基板として炭化珪素を用いることを特徴とする請求項１〜３のいずれか一つに記載の半導体装置の製造方法。
- 前記半導体基板として窒化ガリウムを用いることを特徴とする請求項１〜３のいずれか一つに記載の半導体装置の製造方法。
- 前記マーカーをレーザーを用いて形成することを特徴とする請求項１〜５のいずれか一つに記載の半導体装置の製造方法。
- 前記マーカーをフォトリソグラフィにより形成することを特徴とする請求項１〜５のいずれか一つに記載の半導体装置の製造方法。
- 前記マーカーを物理的切削により形成することを特徴とする請求項１〜５のいずれか一つに記載の半導体装置の製造方法。
- 前記結晶欠陥は、前記半導体基板に対して照射光を照射し、当該照射光の散乱、反射、透過に基づき検出することを特徴とする請求項１〜８のいずれか一つに記載の半導体装置の製造方法。
- 半導体基板の内部に作製するチップの領域を規定する座標位置の基準となるマーカーを形成するマーカー形成部と、
前記半導体基板上の結晶欠陥を検出する検査部と、を備え、
前記検査部は、
検出した前記結晶欠陥の座標位置を前記マーカーに基づき検出し、
前記マーカーの内部端面に基づいて前記領域を縦横に所定数で区切ってアレイ上に複数の半導体装置を作製する際、前記領域を規定する座標位置と検出した前記結晶欠陥の座標位置とに基づき、前記結晶欠陥が前記複数の半導体装置のうちどの半導体装置に含まれるかを検出することを特徴とする半導体装置の製造装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012104222A JP6083129B2 (ja) | 2012-04-27 | 2012-04-27 | 半導体装置の製造方法および製造装置 |
| CN201380018848.0A CN104205316B (zh) | 2012-04-27 | 2013-03-18 | 半导体装置的制造方法以及制造装置 |
| DE112013002341.5T DE112013002341B4 (de) | 2012-04-27 | 2013-03-18 | Herstellungsverfahren und Herstellungsvorrichtung für Halbleitervorrichtungen |
| PCT/JP2013/057737 WO2013161447A1 (ja) | 2012-04-27 | 2013-03-18 | 半導体装置の製造方法および製造装置 |
| US14/505,589 US9431348B2 (en) | 2012-04-27 | 2014-10-03 | Semiconductor device manufacturing method and manufacturing device for marking a crystal defect |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012104222A JP6083129B2 (ja) | 2012-04-27 | 2012-04-27 | 半導体装置の製造方法および製造装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013232555A JP2013232555A (ja) | 2013-11-14 |
| JP6083129B2 true JP6083129B2 (ja) | 2017-02-22 |
Family
ID=49482784
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012104222A Active JP6083129B2 (ja) | 2012-04-27 | 2012-04-27 | 半導体装置の製造方法および製造装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US9431348B2 (ja) |
| JP (1) | JP6083129B2 (ja) |
| CN (1) | CN104205316B (ja) |
| DE (1) | DE112013002341B4 (ja) |
| WO (1) | WO2013161447A1 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWD174921S (zh) * | 2014-12-17 | 2016-04-11 | 日本碍子股份有限公司 | 複合基板之部分 |
| US20170262975A1 (en) * | 2016-03-08 | 2017-09-14 | Kabushiki Kaisha Toshiba | Wafer inspection method for manufacturing semiconductor device |
| JP6954775B2 (ja) | 2017-06-29 | 2021-10-27 | 浜松ホトニクス株式会社 | デバイス解析装置及びデバイス解析方法 |
| JP6917911B2 (ja) * | 2018-01-15 | 2021-08-11 | 三菱電機株式会社 | テスト条件決定装置及びテスト条件決定方法 |
| JP7158224B2 (ja) * | 2018-09-26 | 2022-10-21 | 浜松ホトニクス株式会社 | 半導体デバイス検査方法及び半導体デバイス検査装置 |
| DE102020202096B3 (de) * | 2020-02-19 | 2021-05-27 | Greenerity Gmbh | Verfahren und Vorrichtung zur Markierung eines Defekts in einer funktionalen Schicht einer Brennstoffzelle, einer Elektrolysezelle oder einer elektrochemischen Sensoranwendung |
Family Cites Families (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57184220A (en) * | 1981-05-08 | 1982-11-12 | Nec Corp | Protective method for conforming mark with eye in manufacture of semiconductor device |
| JPH0671038B2 (ja) * | 1987-03-31 | 1994-09-07 | 株式会社東芝 | 結晶欠陥認識処理方法 |
| KR0154158B1 (ko) * | 1994-07-14 | 1998-12-01 | 김주용 | 반도체소자의 공정결함 검사방법 |
| JP3269288B2 (ja) * | 1994-10-31 | 2002-03-25 | 松下電器産業株式会社 | 光学的検査方法および光学的検査装置 |
| JP3130222B2 (ja) * | 1995-02-14 | 2001-01-31 | 三菱電機株式会社 | 微小異物の分析方法、分析装置およびこれらを用いる半導体素子もしくは液晶表示素子の製法 |
| US6122562A (en) * | 1997-05-05 | 2000-09-19 | Applied Materials, Inc. | Method and apparatus for selectively marking a semiconductor wafer |
| US5847821A (en) * | 1997-07-10 | 1998-12-08 | Advanced Micro Devices, Inc. | Use of fiducial marks for improved blank wafer defect review |
| US6157444A (en) * | 1997-11-28 | 2000-12-05 | Hitachi, Ltd. | Defect inspection apparatus for silicon wafer |
| JP2000124271A (ja) * | 1998-10-15 | 2000-04-28 | Sony Corp | 欠陥検査装置 |
| US6760472B1 (en) * | 1998-12-14 | 2004-07-06 | Hitachi, Ltd. | Identification method for an article using crystal defects |
| DE19904427B4 (de) * | 1999-02-04 | 2004-12-16 | Basler Ag | Verfahren zum Prüfen von rotationssymmetrischen Gegenständen |
| JP2000269286A (ja) * | 1999-03-16 | 2000-09-29 | Toshiba Microelectronics Corp | 半導体基板の欠陥位置特定方法 |
| US6559457B1 (en) * | 2000-03-23 | 2003-05-06 | Advanced Micro Devices, Inc. | System and method for facilitating detection of defects on a wafer |
| JP2001345357A (ja) * | 2000-05-31 | 2001-12-14 | Shin Etsu Handotai Co Ltd | 半導体ウェーハの測定方法、半導体ウェーハの製造方法及び半導体ウェーハの測定装置 |
| JPWO2002031877A1 (ja) * | 2000-10-11 | 2004-02-26 | セイコーインスツルメンツ株式会社 | 試料分析方法 |
| JP4382438B2 (ja) * | 2002-11-14 | 2009-12-16 | 株式会社東芝 | 半導体ウェーハの検査方法、半導体装置の開発方法、半導体装置の製造方法、および半導体ウェーハ処理装置 |
| JP2005072416A (ja) * | 2003-08-27 | 2005-03-17 | Kyocera Corp | 複数個取り用母基板 |
| JP4049723B2 (ja) * | 2003-09-04 | 2008-02-20 | 沖電気工業株式会社 | 窒化物半導体素子の製造方法及び窒化物半導体素子の製造装置 |
| DE102004014971A1 (de) | 2004-03-26 | 2005-06-02 | Infineon Technologies Ag | Verfahren zur Inspektion von Rohwafern |
| CN100465612C (zh) | 2005-06-10 | 2009-03-04 | 联华电子股份有限公司 | 缺陷检测方法 |
| US7319518B2 (en) * | 2005-08-24 | 2008-01-15 | Cree, Inc. | Double side polished wafer scratch inspection tool |
| JP2007165347A (ja) | 2005-12-09 | 2007-06-28 | Fujitsu Ltd | 半導体装置の製造方法、ウェハおよびウェハの製造方法 |
| JP5192661B2 (ja) | 2006-05-29 | 2013-05-08 | 一般財団法人電力中央研究所 | 炭化珪素半導体素子の製造方法 |
| JP5192660B2 (ja) | 2006-05-29 | 2013-05-08 | 一般財団法人電力中央研究所 | 炭化珪素単結晶の結晶欠陥検査方法および結晶欠陥検査装置 |
| JP5192659B2 (ja) | 2006-05-29 | 2013-05-08 | 一般財団法人電力中央研究所 | 炭化珪素単結晶ウェハの結晶欠陥検査方法および結晶欠陥検査装置 |
| JP5466820B2 (ja) * | 2007-10-18 | 2014-04-09 | ピーエスフォー ルクスコ エスエイアールエル | 半導体基板、及び半導体装置の製造方法 |
| DE102008002753B4 (de) * | 2007-12-19 | 2010-03-25 | Vistec Semiconductor Systems Gmbh | Verfahren zur optischen Inspektion, Detektion und Visualisierung von Defekten auf scheibenförmigen Objekten |
| JP2011091286A (ja) * | 2009-10-26 | 2011-05-06 | Fujitsu Semiconductor Ltd | 半導体装置の製造方法 |
| JP5533092B2 (ja) * | 2010-03-18 | 2014-06-25 | 株式会社リコー | 座標平面におけるデータ点分布領域の識別方法及びその識別プログラム |
| JP5533091B2 (ja) * | 2010-03-18 | 2014-06-25 | 株式会社リコー | 座標平面におけるデータ点分布領域の識別方法及びその識別プログラム |
| JP6057522B2 (ja) * | 2012-03-12 | 2017-01-11 | 三菱電機株式会社 | 欠陥検査方法 |
-
2012
- 2012-04-27 JP JP2012104222A patent/JP6083129B2/ja active Active
-
2013
- 2013-03-18 CN CN201380018848.0A patent/CN104205316B/zh active Active
- 2013-03-18 WO PCT/JP2013/057737 patent/WO2013161447A1/ja active Application Filing
- 2013-03-18 DE DE112013002341.5T patent/DE112013002341B4/de active Active
-
2014
- 2014-10-03 US US14/505,589 patent/US9431348B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US20150024520A1 (en) | 2015-01-22 |
| DE112013002341B4 (de) | 2023-01-12 |
| CN104205316B (zh) | 2016-09-07 |
| WO2013161447A1 (ja) | 2013-10-31 |
| DE112013002341T8 (de) | 2015-04-09 |
| JP2013232555A (ja) | 2013-11-14 |
| DE112013002341T5 (de) | 2015-02-12 |
| US9431348B2 (en) | 2016-08-30 |
| CN104205316A (zh) | 2014-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6083129B2 (ja) | 半導体装置の製造方法および製造装置 | |
| JP5192661B2 (ja) | 炭化珪素半導体素子の製造方法 | |
| CN102782804B (zh) | 半导体芯片以及半导体芯片的制造方法 | |
| JP5000424B2 (ja) | 炭化珪素単結晶ウェハの欠陥検出方法、及び炭化珪素半導体素子の製造方法 | |
| JP5560921B2 (ja) | 欠陥識別マーカー付き基板の製造方法 | |
| KR101766562B1 (ko) | 탄화규소 반도체 장치의 제조 방법 | |
| JP5980024B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| US10490508B2 (en) | Method of manufacturing semiconductor device | |
| JP2016025241A (ja) | 炭化珪素半導体装置の製造方法 | |
| JP2015177071A (ja) | 半導体装置の製造方法 | |
| JP7065729B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| CN104517906B (zh) | 半导体器件和用于制造半导体器件的方法 | |
| JP6179164B2 (ja) | 炭化ケイ素ショットキーバリアダイオード。 | |
| Kodolitsch et al. | Impact of crystalline defects in 4H-SiC epitaxial layers on the electrical characteristics and blocking capability of SiC power devices | |
| JP2017055010A (ja) | 半導体装置 | |
| CN115377064A (zh) | 碳化硅半导体装置的制造方法 | |
| JP2020021773A (ja) | 半導体装置の製造方法 | |
| JP2014236124A (ja) | 半導体装置、半導体装置の検査方法 | |
| JP7036198B2 (ja) | 半導体装置、半導体ウエハおよび半導体装置の製造方法 | |
| JP2014007405A (ja) | ダイオードの製造方法及びダイオード | |
| WO2016189660A1 (ja) | 半導体装置およびその製造方法、並びに半導体装置の検査方法 | |
| JP2017174861A (ja) | エピタキシャルウェーハの評価方法及び製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150316 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160524 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160725 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161227 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170109 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6083129 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |