JP6954775B2 - デバイス解析装置及びデバイス解析方法 - Google Patents

デバイス解析装置及びデバイス解析方法 Download PDF

Info

Publication number
JP6954775B2
JP6954775B2 JP2017127304A JP2017127304A JP6954775B2 JP 6954775 B2 JP6954775 B2 JP 6954775B2 JP 2017127304 A JP2017127304 A JP 2017127304A JP 2017127304 A JP2017127304 A JP 2017127304A JP 6954775 B2 JP6954775 B2 JP 6954775B2
Authority
JP
Japan
Prior art keywords
power semiconductor
semiconductor device
detection
light
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017127304A
Other languages
English (en)
Other versions
JP2019011968A (ja
Inventor
松本 徹
徹 松本
幸一 遠藤
幸一 遠藤
共則 中村
共則 中村
一成 越川
一成 越川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hamamatsu Photonics KK
Original Assignee
Hamamatsu Photonics KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2017127304A priority Critical patent/JP6954775B2/ja
Application filed by Hamamatsu Photonics KK filed Critical Hamamatsu Photonics KK
Priority to EP18824703.5A priority patent/EP3647799B1/en
Priority to US16/624,008 priority patent/US11460497B2/en
Priority to PCT/JP2018/016039 priority patent/WO2019003599A1/ja
Priority to KR1020207001027A priority patent/KR102423024B1/ko
Priority to CN201880034008.6A priority patent/CN110662973B/zh
Priority to SG11201907865XA priority patent/SG11201907865XA/en
Priority to TW107115547A priority patent/TWI783997B/zh
Publication of JP2019011968A publication Critical patent/JP2019011968A/ja
Application granted granted Critical
Publication of JP6954775B2 publication Critical patent/JP6954775B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • G01R31/2601Apparatus or methods therefor
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • G01R31/2607Circuits therefor
    • G01R31/2608Circuits therefor for testing bipolar transistors
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • G01R31/2607Circuits therefor
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • G01R31/2607Circuits therefor
    • G01R31/2621Circuits therefor for testing field effect transistors, i.e. FET's
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • G01R31/265Contactless testing
    • G01R31/2656Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Electric Properties And Detecting Electric Faults (AREA)
  • Analysing Materials By The Use Of Radiation (AREA)

Description

本発明は、デバイス解析装置及びデバイス解析方法に関する。
電力変換等に用いられるパワー半導体デバイスでは、大電流かつ高耐圧駆動下での信頼性向上が課題となっている。パワー半導体デバイスの信頼性向上には、素子が破壊に至る前の動作解析が重要となる。かかるパワー半導体デバイスの動作解析を実施するための技術として、例えば非特許文献1に記載のIGBTのアバランシェ発光解析方法がある。
IGBT(Insulated Gate Bipolar Transistor)は、電界効果トランジスタの一つであるMOSFET(Metal-Oxide-SemiconductorField-Effect Transistor)のドレイン(n型)にp型層を追加した構造をなし、特にパワースイッチング用の素子として広く用いられる素子である。非特許文献1では、アバランシェ現象に起因する電流不均一及び電流集中による素子破壊に着目し、ストリークカメラを用いてアバランシェ現象に伴う発光をパワー半導体デバイスの側面で観察している。
Tomoko Matsudai et.al., "Direct Photo Emission Monitoring for HighPower IGBT during Avalanche Operation" The 36th NANO Testing Symposium, 9-11Nov. 2016
上述した非特許文献1の手法では、スリットを介してパワー半導体デバイスのチップの側面からの発光をストリークカメラで観察している。このため、アバランシェ現象に伴う発光の観察が1次元的な変化に限定されるという制約がある。したがって、素子が破壊に至る前の動作解析によってパワー半導体デバイスの良否判別を精度良く実施するためには、素子の挙動を示す情報をより多く取得する必要がある。また、パワー半導体デバイスのチップ内での2次元位置を特定するには、複数のストリークカメラを用いて検出したデータより推定する必要がある。
本発明は、上記課題の解決のためになされたものであり、素子が破壊に至る前の動作解析によってパワー半導体デバイスの良否判別を精度良く実施できるデバイス解析装置及びデバイス解析方法を提供することを目的とする。
本発明の一側面に係るデバイス解析装置は、パワー半導体デバイスの良否判別を実行するデバイス解析装置であって、パワー半導体デバイスに電圧信号を印加する印加部と、パワー半導体デバイスからの光を複数の検出位置で検出し、検出結果に基づく検出信号を出力する光検出部と、検出信号の時間変化に基づいてパワー半導体デバイスの良否を判別する判別部と、を備える。
このデバイス解析装置では、パワー半導体デバイスに電圧信号を印加する。そして、パワー半導体デバイスからの光を複数の検出位置で検出し、検出信号の時間変化に基づいてパワー半導体デバイスの良否を判別する。一般に、パワー半導体デバイスでは内部構造が一様となっている。このため、正常なパワー半導体デバイスでは、複数の検出位置での検出信号の時間変化が揃うが、異常なパワー半導体デバイスでは、複数の検出信号の時間変化にばらつきが生じる。したがって、複数の検出位置での検出信号の時間変化を参照することで、素子が破壊に至る前の動作解析によってパワー半導体デバイスの良否判別を精度良く実施できる。
また、検出信号の時間変化と予め設定された閾値とを比較する比較部を更に備え、判別部は、比較部での比較結果に基づいてパワー半導体デバイスの良否を判別してもよい。この場合、複数の検出信号の時間変化を定量的に比較できる。したがって、パワー半導体デバイスの良否の判別をより精度良く実施できる。
また、検出信号の時間変化同士を比較する比較部を更に備え、判別部は、比較部での比較結果に基づいてパワー半導体デバイスの良否を判別してもよい。この場合、複数の検出信号の時間変化を定量的に比較できる。したがって、パワー半導体デバイスの良否の判別をより精度良く実施できる。
また、光検出部は、パワー半導体デバイスの周辺部を含む複数の検出位置でパワー半導体デバイスからの光を検出してもよい。パワー半導体デバイスの周辺部は、グラウンド電位となるガードリングが配置され、電界が集中し易い部位である。このため、パワー半導体デバイスの周辺部で検出を行うことで、強度の高い光を検出することが可能となり、電圧信号の印可による光の検出を容易に実施できる。
また、光検出部は、パワー半導体デバイスからの光を複数の検出位置で同時に検出してもよい。この場合、複数の検出位置での光の検出を迅速に実施できる。
また、光検出部は、パワー半導体デバイスからの光を複数の検出位置で個別に検出してもよい。この場合、光検出部の構成を簡単化できる。
また、印加部は、アバランシェ降伏を生じさせる電圧信号をパワー半導体デバイスに印加してもよい。この場合、パワー半導体デバイスにおいて、アバランシェ降伏に起因する発光を生じさせることができる。
また、光検出部は、アバランシェ降伏に起因してパワー半導体デバイスで生じた発光を検出してもよい。アバランシェ降伏に起因する発光の検出により、パワー半導体デバイスの良否に起因する検出信号の時間変化の差が顕著なものとなり、パワー半導体デバイスの良否の判別をより精度良く実施できる。
また、光検出部の時間分解能は、1μs以下であってもよい。この場合、検出信号の時間変化を精度良く把握できる。
また、本発明の一側面に係るデバイス解析方法は、パワー半導体デバイスの良否判別を実行するデバイス解析方法であって、パワー半導体デバイスに電圧信号を印加する印加ステップと、パワー半導体デバイスからの光を複数の検出位置で検出し、検出結果に基づく検出信号を出力する光検出ステップと、検出信号の時間変化に基づいてパワー半導体デバイスの良否を判別する判別ステップと、を備える。
このデバイス解析方法では、パワー半導体デバイスに電圧信号を印加する。そして、パワー半導体デバイスからの光を複数の検出位置で検出し、検出信号の時間変化に基づいてパワー半導体デバイスの良否を判別する。一般に、パワー半導体デバイスでは内部構造が一様となっている。このため、正常なパワー半導体デバイスでは、複数の検出位置での検出信号の時間変化が揃うが、異常なパワー半導体デバイスでは、複数の検出信号の時間変化にばらつきが生じる。したがって、複数の検出位置での検出信号の時間変化を参照することで、素子が破壊に至る前の動作解析によってパワー半導体デバイスの良否判別を精度良く実施できる。
また、検出信号の時間変化と予め設定された閾値とを比較する比較ステップを更に備え、判別ステップにおいて、比較ステップでの比較結果に基づいてパワー半導体デバイスの良否を判別してもよい。この場合、複数の検出信号の時間変化を定量的に比較できる。したがって、パワー半導体デバイスの良否の判別をより精度良く実施できる。
また、検出信号の時間変化同士を比較する比較ステップを更に備え、判別ステップにおいて、比較ステップでの比較結果に基づいてパワー半導体デバイスの良否を判別してもよい。この場合、複数の検出信号の時間変化を定量的に比較できる。したがって、パワー半導体デバイスの良否の判別をより精度良く実施できる。
また、光検出ステップにおいて、パワー半導体デバイスの周辺部を含む複数の検出位置でパワー半導体デバイスからの光を検出してもよい。パワー半導体デバイスの周辺部は、グラウンド電位となるガードリングが配置され、電界が集中し易い部位である。このため、パワー半導体デバイスの周辺部で検出を行うことで、強度の高い光を検出することが可能となり、電圧信号の印可による光の検出を容易に実施できる。
また、光検出ステップにおいて、パワー半導体デバイスからの光を複数の検出位置で同時に検出してもよい。この場合、複数の検出位置での光の検出を迅速に実施できる。
また、光検出ステップにおいて、パワー半導体デバイスからの光を複数の検出位置で個別に検出してもよい。この場合、光検出部の構成を簡単化できる。
また、印加ステップにおいて、アバランシェ降伏を生じさせる電圧信号をパワー半導体デバイスに印加してもよい。この場合、パワー半導体デバイスにおいて、アバランシェ降伏に起因する発光を生じさせることができる。
また、光検出ステップにおいて、アバランシェ降伏に起因してパワー半導体デバイスで生じた発光を検出してもよい。アバランシェ降伏に起因する発光の検出により、パワー半導体デバイスの良否に起因する検出信号の時間変化の差が顕著なものとなり、パワー半導体デバイスの良否の判別をより精度良く実施できる。
また、光検出ステップにおいて、1μs以下の時間分解能で光を検出してもよい。この場合、検出信号の時間変化を精度良く把握できる。
本発明によれば、素子が破壊に至る前の動作解析によってパワー半導体デバイスの良否判別を精度良く実施できる。
デバイス解析装置の一実施形態を示すブロック図である。 解析対象であるパワー半導体デバイスの構成例を示す模式図である。 (a)は、解析実行時のパワー半導体デバイスの等価回路図であり、(b)は、電圧信号と電流波形との関係を示す図である。 光検出部の構成の一例を示す模式図である。 パワー半導体デバイスの検出位置を示す平面図である。 正常なパワー半導体デバイスの各検出位置における検出信号の各時間波形の一例を示す図である。 異常なパワー半導体デバイスの各検出位置における検出信号の各時間波形の一例を示す図である。 デバイス解析方法の一実施形態を示すフローチャートである。 比較部による検出信号の比較手法の別例を示す図である。
以下、図面を参照しながら、本発明の一側面に係るデバイス解析装置及びデバイス解析方法の好適な実施形態について詳細に説明する。
図1は、デバイス解析装置の一実施形態を示すブロック図である。図1に示すデバイス解析装置1は、素子が破壊に至る前の動作解析によってパワー半導体デバイスPの良否判別を実行する装置である。解析対象であるパワー半導体デバイスPとしては、例えばIGBT(Insulated Gate Bipolar Transistor)が挙げられる。IGBTは、電界効果トランジスタの一つであるMOSFET(Metal-Oxide-SemiconductorField-Effect Transistor)のドレイン(n型)にp型層を追加した構造をなしており、特にパワースイッチング用の素子として広く用いられる素子である。パワー半導体デバイスPは、IEGT(Injection Enhanced Gate Transistor)やパワーMOSFET等であってもよい。
パワー半導体デバイスPは、例えば図2に示すように、Pコレクタ(P基板)2を備えている。Pコレクタ2の一面側には、コレクタ電極3が形成されている。また、Pコレクタ2の他面側には、Nベース4と、IGBTセル5と、エミッタ電極6と、ガードリング7とが形成されている。IGBTセル5は、ゲート構造が設けられた部分である。また、ガードリング7は、グラウンド電位となる部分であり、平面視においてエミッタ電極6を取り囲むように環状に設けられている(図5参照)。
図1に示すように、デバイス解析装置1は、駆動ステージ11と、印加部12と、光検出部13と、撮像部14と、照明部15と、解析部16とを備えて構成されている。駆動ステージ11、光検出部13、撮像部14、及び照明部15は、暗箱17内に設置されている。
駆動ステージ11は、解析対象であるパワー半導体デバイスPを移動させる。駆動ステージ11は、パワー半導体デバイスPを載置する載置面を有している。駆動ステージ11は、解析部16からの制御に基づいて、パワー半導体デバイスPの検出位置が光検出部13のプローブ22(図4参照)の位置に一致するように、載置面の面内方向に駆動する。
印加部12は、パワー半導体デバイスPに電圧信号を印加する。印加部12としては、例えばパルスジェネレータを用いることができる。印加部12は、パワー半導体デバイスPに電気的に接続され、アバランシェ降伏を生じさせる電圧信号をパワー半導体デバイスPに印加する。印加部12は、パワー半導体デバイスへの電圧信号の印可のタイミングを示すトリガ信号を生成し、解析部16に出力する。
図3(a)は、解析実行時のパワー半導体デバイスの等価回路図である。また、図3(b)は、電圧信号と電流波形との関係を示す図である。同図において、Vgはゲート電圧、Vcはトランジスタの電圧、Icはインダクタ電流を示す。同図の例では、非クランプ誘導性スイッチング(UIS: UnclampedInductive Switching)条件下で、パワー半導体デバイスPに対し、矩形のパルス状に変調された正の電圧信号がゲート電圧として繰り返し印加される。Vgの立ち上がりのタイミングでトランジスタがオンとなり、Vcが負の値となると共に、コイルのインダクタンスの減少とともにIcが徐々に増加する。
また、Vgの立ち下がりのタイミングでトランジスタがオフとなり、Vcが正の値になると共に、コイルのインダクタンスの増加とともにIcが徐々に減少する。Vgとしてアバランシェ降伏を生じさせる電圧信号をパワー半導体デバイスPに印加する場合、Icが徐々に減少する期間fがアバランシェ降伏期間である。期間f内において、パワー半導体デバイスPでは、アバランシェ降伏に起因した発光が生じる。アバランシェ降伏に起因した発光は、エミッタ電極6を取り囲むように環状に設けられたガードリング7の湾曲部分(図5参照)で最初に最も高い強度で生じる。その後、ガードリング7に沿って湾曲部分から直線部分に発光が移動する。
光検出部13は、パワー半導体デバイスPからの光を複数の位置で検出し、検出結果に基づく検出信号を出力する。パワー半導体デバイスPからの光には、パワー半導体デバイスP内で生じた発光以外に、パワー半導体デバイスPで反射或いは散乱した光などが含まれ得る。光検出部13は、例えば時間分解能が1μs以下の時間分解光検出器によって構成されている。アバランシェ降伏に起因した発光を検出する場合には、光検出部13の時間分解能が100ns〜1μs、波長域が200nm〜2000nmであることが好適である。このような時間分解光検出器としては、例えばマイクロチャンネルプレート(MCP)、単一光子アバランシェダイオード(SPAD)、マルチチャンネル光電子増倍管(MCH-PMT)などの二次元検出器が挙げられる。
また、光検出部13は、パワー半導体デバイスPからの光を複数の検出位置で同時に検出するため、図4に示すように、プローブ22が接続されたポイント光検出器21によって構成されていてもよい。ポイント光検出器21としては、例えば光電子増倍管、超伝導単一光子検出器(SSPD)を用いることができる。プローブ22は、ポイント検出器21に対して光学的に接続された光ファイバ23の先端にレンズ等の光学系24を設けることによって構成されている。
本実施形態では、図5に示すように、パワー半導体デバイスPの他面側(エミッタ電極6の形成側)において、パワー半導体デバイスPの周辺部を含む複数の検出位置が設定されている。より具体的には、パワー半導体デバイスPの一面側において、各角部に対応する4つの検出位置A〜Dが設定されている。検出位置A〜Dのそれぞれは、エミッタ電極6を取り囲むように環状に形成されたガードリング7の湾曲部分を含む。また、4つの検出位置A〜Dに対応して4体のポイント光検出器21A〜21Dが配置されている。
図4に示すように、4体のポイント光検出器21の各プローブ22の先端は、駆動ステージ11の駆動により検出位置A〜Dの直上に配置される。各プローブ22は、各検出位置A〜Dにおいてパワー半導体デバイスPからのアバランシェ降伏に起因した発光をそれぞれ受光し、ポイント光検出器21A〜21Dに導光する。ポイント光検出器21A〜21Dは、プローブ22から導光された光を検出し、検出結果に基づく検出信号を解析部16に出力する。
撮像部14及び照明部15は、パワー半導体デバイスPの検出位置A〜Dと光検出部13のプローブ22との位置合わせを行うための画像の取得に用いられる。撮像部14としては、例えばCCDカメラ、CMOSカメラなどの二次元光検出器を用いることができる。また、照明部15としては、例えばハロゲンランプを用いたファイバ照明、LEDなどを用いることができる。撮像部14は、例えば一対のハーフミラー18,19を介し、プローブ22の光軸と同軸でパワー半導体デバイスPの一面側をモニタする。パワー半導体デバイスPは、暗箱17内において駆動ステージ11上に載置されるため、撮像部14によるモニタの際には照明光が必要となる。このため、照明部15は、一対のハーフミラー18,19を介し、撮像部14の観察軸と同軸でパワー半導体デバイスPの他面側を照明光で照らすようになっている。
解析部16は、物理的には、RAM、ROM等のメモリ、CPU等のプロセッサ(演算回路)、通信インターフェイス、ハードディスク等の格納部、ディスプレイ等の表示部を備えたコンピュータによって構成されている。かかる解析部16としては、例えばパーソナルコンピュータ、クラウドサーバ、スマートデバイス(スマートフォン、タブレット端末など)などが挙げられる。解析部16は、メモリに格納されるプログラムをコンピュータシステムのCPUで実行することにより、印加部12、駆動ステージ11、撮像部14、及び照明部15の動作を制御する制御部31として機能する。また、解析部16は、メモリに格納されるプログラムをコンピュータシステムのCPUで実行することにより、比較部32及び判別部33として機能する。なお、解析部16はマイコンやFPGA(Field-Programmable Gate Array)等によって構成されていてもよい。
比較部32は、光検出部13によって取得された検出信号の時間変化を比較する。より具体的には、比較部32は、ポイント光検出器21A〜21Dからの検出信号と、印加部12から出力されるトリガ信号とをそれぞれ受信する。比較部32は、トリガ信号のタイミングを基準としてポイント光検出器21A〜21Dからの検出信号の時間軸を一致させる。そして、比較部32は、トリガ信号の受信時刻から検出信号の強度がピークとなる時刻までの時間(以下、ピーク出現時間と称す)を検出位置A〜Dのそれぞれについて算出する。比較部32は、各検出位置A〜Dにおけるピーク出現時間の平均値を算出し、算出結果を示す情報を判別部33に出力する。
判別部33は、比較部32における比較結果に基づいてパワー半導体デバイスPの良否を判別する。判別部33は、正常なパワー半導体デバイスについて、各検出位置A〜Dにおけるピーク出現時間の平均値が取り得る範囲を閾値として予め保有している。判別部33は、比較部32から各検出位置A〜Dでのピーク出現時間の平均値の算出結果を示す情報を受け取ると、当該平均値と閾値とを比較し、比較結果に基づいてパワー半導体デバイスPの良否を判別する。
図6は、正常なパワー半導体デバイスの各検出位置における検出信号の各時間波形の一例を示す図である。解析対象であるパワー半導体デバイスPでは、内部構造が一様となっている(図2参照)。このため、正常なパワー半導体デバイスでは、各検出位置A〜Dでの検出信号の各時間変化が揃い、各検出信号のピーク出現時間ta〜tdがほぼ一致する。したがって、検出位置A〜Dのピーク出現時間の平均値が閾値の範囲内となる。
一方、図7は、異常なパワー半導体デバイスの各検出位置における検出信号の各時間波形の一例を示す図である。同図の例では、正常なパワー半導体デバイスとの対比のため、パワー半導体デバイスの一部を集束イオンビーム(FIB)で切削して異常なパワー半導体デバイスを作成し、解析対象としている。この異常なパワー半導体デバイスでは、各検出位置A〜Dでの検出信号の各時間変化にばらつきが生じ、各検出信号のピーク出現時間ta〜tdが広範となっている。したがって、検出位置A〜Dのピーク出現時間の平均値が閾値の範囲外となる。
次に、上述したデバイス解析装置1を用いたデバイス解析方法について説明する。図8は、デバイス解析方法の一実施形態を示すフローチャートである。
同図に示すように、デバイス解析方法は、準備ステップ(ステップS01)と、印加ステップ(ステップS02)と、光検出ステップ(ステップS03)と、比較ステップ(ステップS04)と、判別ステップ(ステップS05)とを備えている。
準備ステップは、解析対象であるパワー半導体デバイスPをデバイス解析装置1にセットするステップである。準備ステップでは、パワー半導体デバイスPを暗箱17内の駆動ステージ11上に載置する。そして、照明部15によってパワー半導体デバイスPに照明光を照射しながら駆動ステージ11を載置面の面内方向に駆動し、パワー半導体デバイスPの検出位置A〜Dを光検出部13のプローブ22の先端に対して位置合わせする。
印加ステップは、パワー半導体デバイスPに電圧信号を印加するステップである。印加ステップでは、アバランシェ降伏を生じさせる電圧信号がパワー半導体デバイスPに印加される。また、パワー半導体デバイスPへの電圧信号の印可のタイミングを示すトリガ信号が印加部12で生成され、解析部16に出力される。
光検出ステップは、パワー半導体デバイスPからの光を複数の検出位置で検出し、検出結果に基づく検出信号を出力するステップである。光検出ステップでは、各検出位置A〜Dにおいてパワー半導体デバイスPからのアバランシェ降伏に起因した発光がプローブ22でそれぞれ受光され、ポイント光検出器21A〜21Dに導光される。ポイント光検出器21A〜21Dでは、プローブ22から導光された光が検出され、検出結果に基づく検出信号が解析部16に出力される。
比較ステップは、検出信号の時間変化を予め設定された閾値と比較するステップである。比較ステップでは、ポイント光検出器21A〜21Dからの検出信号と、印加部12から出力されるトリガ信号とに基づいて、各検出位置A〜Dにおける検出信号の各時間波形のピーク出現時間ta〜tdがそれぞれ算出される。また、比較ステップでは、検出信号の時間変化として、例えば各検出位置A〜Dでのピーク出現時間ta〜tdの平均値が算出される。
判別ステップは、検出信号の時間変化に基づいてパワー半導体デバイスPの良否を判別するステップである。判別ステップでは、例えば各検出位置A〜Dでのピーク出現時間ta〜tdの平均値と予め設定された閾値とが比較され、比較結果に基づいてパワー半導体デバイスPの良否が判別される。ここでは、ピーク出現時間ta〜tdの平均値が閾値の範囲内である場合には、正常なパワー半導体デバイスPであると判断され、ピーク出現時間ta〜tdの平均値が閾値の範囲外である場合には、異常なパワー半導体デバイスPであると判断される。
以上説明したように、デバイス解析装置1では、パワー半導体デバイスPに電圧信号を印加する。そして、パワー半導体デバイスPからの光を複数の検出位置A〜Dでそれぞれ検出し、検出信号の時間変化に基づいてパワー半導体デバイスPの良否を判別する。解析対象であるパワー半導体デバイスPでは内部構造が一様となっている。このため、正常なパワー半導体デバイスでは、複数の検出位置A〜Dでの検出信号の時間変化が揃うが、異常なパワー半導体デバイスでは、複数の検出信号の時間変化にばらつきが生じる。したがって、複数の検出位置A〜Dでの検出信号の時間変化を参照することで、素子が破壊に至る前の動作解析によってパワー半導体デバイスPの良否判別を精度良く実施できる。
また、デバイス解析装置1は、検出信号の時間変化を予め設定された閾値と比較する比較部32を更に備えており、判別部33では、比較部32での比較結果に基づいてパワー半導体デバイスPの良否を判別する。これにより、複数の検出信号の時間変化を定量的に比較できる。したがって、パワー半導体デバイスPの良否の判別をより精度良く実施できる。
また、デバイス解析装置1では、パワー半導体デバイスPの周辺部を含む複数の検出位置A〜Dで光検出部13がパワー半導体デバイスPからの光を検出する。パワー半導体デバイスPの周辺部(特に角部)は、グラウンド電位となるガードリング7が配置され、電界が集中し易い部位である。このため、パワー半導体デバイスPの周辺部で検出を行うことで、強度の高い光を検出することが可能となり、電圧信号の印可による光の検出を容易に実施できる。
また、デバイス解析装置1では、プローブ22付きのポイント光検出器21A〜21Dによって光検出部13が構成され、パワー半導体デバイスPからの光を複数の検出位置A〜Dで同時に検出可能となっている。これにより、複数の検出位置A〜Dでの光の検出を迅速に実施できる。
また、デバイス解析装置1では、印加部12がアバランシェ降伏を生じさせる電圧信号をパワー半導体デバイスに印加し、アバランシェ降伏に起因してパワー半導体デバイスPで生じた発光を光検出部13で検出する。アバランシェ降伏に起因する発光の検出により、パワー半導体デバイスPの良否に起因する検出信号の時間変化の差が顕著なものとなり、パワー半導体デバイスPの良否の判別をより精度良く実施できる。
また、デバイス解析装置1では、光検出部13が1μs以下の時間分解能を有している。これにより、検出信号の時間変化を精度良く把握できる。特に、光検出部13の時間分解能が100ns〜1μs、波長域が200nm〜2000nmである場合には、アバランシェ降伏に起因する発光の検出に好適である。
本発明は、上記実施形態に限られるものではない。例えば上記実施形態では、駆動ステージ11によってパワー半導体デバイスPを移動させることによって検出位置A〜Dとポイント光検出器21のプローブ22の先端との位置合わせを行っているが、ポイント光検出器21を駆動ステージ11で移動させることによって検出位置A〜Dとポイント光検出器21のプローブ22の先端との位置合わせを行ってもよい。また、パワー半導体デバイスP内の発光は、金属面を通って外部に漏れ出る場合もあるため、検出位置をパワー半導体デバイスPの一面側(コレクタ電極3側)に設定してもよい。
光検出部13として二次元光検出器を用いる場合には、駆動ステージ11によってパワー半導体デバイスPのチップ全体が検出視野に含まれるように移動させ、検出された画像から検出位置A〜Dを指定して各時間変化を求めてもよい。検出位置A〜Dの指定は、ユーザーが手動入力で個別に指定してもよい。また、検出位置A〜Dの指定は、撮像部14で撮像した画像に基づいて解析部16が自動で指定してもよく、例えばパワー半導体デバイスPの四隅を画像認識し、それらの位置を解析部16が検出位置に指定してもよい。
また、上記実施形態では、印加部12が矩形のパルス状に変調された正の電圧信号をパワー半導体デバイスPに繰り返し印加しているが、パワー半導体デバイスPに印可される電圧信号は、1パルスであってもよい。さらに、上記実施形態では、印加部12から出力されるトリガ信号のタイミングを基準としてポイント光検出器21A〜21Dからの各検出信号の時間軸を一致させているが、トリガ信号を必ずしも用いる必要はなく、Vgの立ち下がりのタイミング(図3(b)参照)を基準としてポイント光検出器21A〜21Dからの検出信号の時間軸を一致させてもよい。
また、光検出部13は、パワー半導体デバイスPからの光を複数の検出位置A〜Dで個別に検出してもよい。この場合、例えば1体のプローブ22付きのポイント光検出器21によって光検出部13を構成し、駆動ステージ11によってパワー半導体デバイスPを移動させることで、検出位置A〜Dにおいて電圧信号の印加と光の検出とを順番に実施する。このような手法によれば、光検出部13の構成を簡単化できる。また、1体のポイント光検出器21と、光スキャナ(ガルバノミラー、MEMSミラーなど)とによって光検出部13を構成し、前述の検出手順を実施してもよい。この場合、光スキャナによってパワー半導体デバイスPにおける任意の検出位置からの光を個別に検出することができる。
また、上記実施形態では、比較部32が検出信号の時間変化を予め設定された閾値と比較しているが、比較部32が検出信号の時間変化同士を比較してもよい。この場合、比較部32は、例えば各検出位置A〜Dでのピーク出現時間ta〜tdの分散を算出し、判別部33は、分散の値に基づいてパワー半導体デバイスPの良否を判別する。この場合、判別部33は、例えば予め設定された閾値に基づき、分散が当該閾値以下の範囲内である場合には、正常なパワー半導体デバイスPであると判断し、分散が当該閾値よりも大きい値である場合には、異常なパワー半導体デバイスPであると判断する。この場合においても、複数の検出信号の時間変化を定量的に比較できる。したがって、パワー半導体デバイスPの良否の判別をより精度良く実施できる。
図9に示すように、検出信号の時間波形に第2ピークが出現する場合には、第1ピークのピーク出現時間と第2ピークのピーク出現時間との差に基づいてパワー半導体デバイスPの良否を判別してもよい。この場合、比較部32は、検出位置A〜Dのそれぞれにおいて、第1ピークのピーク出現時間と第2ピークのピーク出現時間との差va−ta、vb−tb、vc−tc、vd−tdをそれぞれ算出する。判別部33は、これらの値の平均値若しくは分散を用いてパワー半導体デバイスPの良否を判別することができる。
また、駆動ステージ11は、光検出部13と、撮像部14と、照明部15と、一対のハーフミラー18,19とを含む光学系を移動させるように構成されていてもよい。このような構成においても、相対的にパワー半導体デバイスPを移動させることができる。さらに、撮像部14としてフォトダイオード等のポイント光検出器を用いると共に、照明部15としてSLDやレーザ光源を用い、ハーフミラー18とパワー半導体デバイスPとの光路上に光スキャナ(ガルバノミラーやMEMSミラー等)を配置してLSM光学系を構成してもよい。このような構成においても、パワー半導体デバイスPの検出位置A〜Dと光検出部13のプローブ22との位置合わせを行なうための画像の取得を好適に実施できる。
1…デバイス解析装置、12…印加部、13…光検出部、32…比較部、33…判別部、A〜D…検出位置、P…パワー半導体デバイス。

Claims (13)

  1. パワー半導体デバイスの良否判別を実行するデバイス解析装置であって、
    前記パワー半導体デバイスに電圧信号を印加する印加部と、
    前記パワー半導体デバイスからの光を複数の検出位置で検出し、検出結果に基づく検出信号を出力する光検出部と、
    前記検出信号の時間変化に基づいて前記パワー半導体デバイスの良否を判別する判別部と、を備え
    前記検出信号の時間変化同士を比較する比較部を更に備え、
    前記判別部は、前記比較部での比較結果に基づいて前記パワー半導体デバイスの良否を判別するデバイス解析装置。
  2. 前記光検出部は、前記パワー半導体デバイスの周辺部を含む複数の検出位置で前記パワー半導体デバイスからの光を検出する請求項記載のデバイス解析装置。
  3. 前記光検出部は、前記パワー半導体デバイスからの光を前記複数の検出位置で同時に検出する請求項1又は2記載のデバイス解析装置。
  4. 前記光検出部は、前記パワー半導体デバイスからの光を前記複数の検出位置で個別に検出する請求項1〜のいずれか一項記載のデバイス解析装置。
  5. 前記印加部は、アバランシェ降伏を生じさせる電圧信号を前記パワー半導体デバイスに印加する請求項1〜のいずれか一項記載のデバイス解析装置。
  6. 前記光検出部は、前記アバランシェ降伏に起因して前記パワー半導体デバイスで生じた発光を検出する請求項記載のデバイス解析装置。
  7. 前記光検出部の時間分解能は、1μs以下である請求項1〜のいずれか一項記載のデバイス解析装置。
  8. パワー半導体デバイスの良否判別を実行するデバイス解析方法であって、
    前記パワー半導体デバイスに電圧信号を印加する印加ステップと、
    前記パワー半導体デバイスからの光を複数の検出位置で検出し、検出結果に基づく検出信号を出力する光検出ステップと、
    前記検出信号の時間変化に基づいて前記パワー半導体デバイスの良否を判別する判別ステップと、を備え
    前記検出信号の時間変化同士を比較する比較ステップを更に備え、
    前記判別ステップにおいて、前記比較ステップでの比較結果に基づいて前記パワー半導体デバイスの良否を判別するデバイス解析方法。
  9. 前記光検出ステップにおいて、前記パワー半導体デバイスの周辺部を含む複数の検出位置で前記パワー半導体デバイスからの光を検出する請求項記載のデバイス解析方法。
  10. 前記光検出ステップにおいて、前記パワー半導体デバイスからの光を前記複数の検出位置で同時に検出する請求項8又は9記載のデバイス解析方法。
  11. 前記光検出ステップにおいて、前記パワー半導体デバイスからの光を前記複数の検出位置で個別に検出する請求項8〜10のいずれか一項記載のデバイス解析方法。
  12. 前記印加ステップにおいて、アバランシェ降伏を生じさせる電圧信号を前記パワー半導体デバイスに印加する請求項8〜11のいずれか一項記載のデバイス解析方法。
  13. 前記光検出ステップにおいて、前記アバランシェ降伏に起因して前記パワー半導体デバイスで生じた発光を検出する請求項12記載のデバイス解析方法。
JP2017127304A 2017-06-29 2017-06-29 デバイス解析装置及びデバイス解析方法 Active JP6954775B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2017127304A JP6954775B2 (ja) 2017-06-29 2017-06-29 デバイス解析装置及びデバイス解析方法
US16/624,008 US11460497B2 (en) 2017-06-29 2018-04-18 Device analysis apparatus and device analysis method
PCT/JP2018/016039 WO2019003599A1 (ja) 2017-06-29 2018-04-18 デバイス解析装置及びデバイス解析方法
KR1020207001027A KR102423024B1 (ko) 2017-06-29 2018-04-18 디바이스 해석 장치 및 디바이스 해석 방법
EP18824703.5A EP3647799B1 (en) 2017-06-29 2018-04-18 Device analysis apparatus and device analysis method
CN201880034008.6A CN110662973B (zh) 2017-06-29 2018-04-18 器件解析装置及器件解析方法
SG11201907865XA SG11201907865XA (en) 2017-06-29 2018-04-18 Device analysis apparatus and device analysis method
TW107115547A TWI783997B (zh) 2017-06-29 2018-05-08 元件解析裝置及元件解析方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017127304A JP6954775B2 (ja) 2017-06-29 2017-06-29 デバイス解析装置及びデバイス解析方法

Publications (2)

Publication Number Publication Date
JP2019011968A JP2019011968A (ja) 2019-01-24
JP6954775B2 true JP6954775B2 (ja) 2021-10-27

Family

ID=64740541

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017127304A Active JP6954775B2 (ja) 2017-06-29 2017-06-29 デバイス解析装置及びデバイス解析方法

Country Status (8)

Country Link
US (1) US11460497B2 (ja)
EP (1) EP3647799B1 (ja)
JP (1) JP6954775B2 (ja)
KR (1) KR102423024B1 (ja)
CN (1) CN110662973B (ja)
SG (1) SG11201907865XA (ja)
TW (1) TWI783997B (ja)
WO (1) WO2019003599A1 (ja)

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US660591A (en) * 1899-12-26 1900-10-30 Allen A Russell Hood for pneumatic stackers.
US4680635A (en) * 1986-04-01 1987-07-14 Intel Corporation Emission microscope
EP0299432B1 (en) * 1987-07-13 1994-06-08 Hamamatsu Photonics K.K. A voltage detecting device
US5504431A (en) * 1991-12-09 1996-04-02 Matsushita Electric Industrial Co., Ltd. Device for and method of evaluating semiconductor integrated circuit
JP3004830B2 (ja) * 1991-12-09 2000-01-31 松下電器産業株式会社 半導体集積回路の評価装置及び評価方法
JPH05315425A (ja) * 1992-05-14 1993-11-26 Nec Corp 化合物半導体電界効果トランジスタ回路の評価方法及び装置
JP3460257B2 (ja) * 1993-08-23 2003-10-27 株式会社村田製作所 半導体検査装置
US6111271A (en) * 1996-03-28 2000-08-29 University Of Pretoria Optoelectronic device with separately controllable carrier injection means
US5940545A (en) 1996-07-18 1999-08-17 International Business Machines Corporation Noninvasive optical method for measuring internal switching and other dynamic parameters of CMOS circuits
JPH11230972A (ja) * 1998-02-14 1999-08-27 Ricoh Co Ltd 半導体評価装置
US6346821B1 (en) * 1998-03-27 2002-02-12 Infineon Technologies Ag Method for nondestructive measurement of minority carrier diffusion length and minority carrier lifetime in semiconductor devices
US6605951B1 (en) * 2000-12-11 2003-08-12 Lsi Logic Corporation Interconnector and method of connecting probes to a die for functional analysis
US6621275B2 (en) * 2001-11-28 2003-09-16 Optonics Inc. Time resolved non-invasive diagnostics system
WO2006001108A1 (ja) * 2004-06-25 2006-01-05 Japan Science And Technology Agency 探針装置
US7839201B2 (en) 2005-04-01 2010-11-23 Raytheon Company Integrated smart power switch
JP2007218805A (ja) * 2006-02-17 2007-08-30 Advantest Corp 測定装置および測定方法
JP5192661B2 (ja) * 2006-05-29 2013-05-08 一般財団法人電力中央研究所 炭化珪素半導体素子の製造方法
US8754633B2 (en) * 2009-05-01 2014-06-17 Dcg Systems, Inc. Systems and method for laser voltage imaging state mapping
KR101279007B1 (ko) * 2011-10-18 2013-07-02 가부시키가이샤 어드밴티스트 시험 장치 및 시험 방법
JP2013120075A (ja) * 2011-12-06 2013-06-17 Mitsubishi Electric Corp 故障解析装置および故障解析方法ならびにスクリーニングテスト装置およびスクリーニングテスト方法
DE102013103014A1 (de) 2012-04-03 2013-10-10 Jacobs University Bremen Ggmbh Verfahren zum Bestimmen eines Variabilitätsparameters und zugehörige Vorrichtung
JP6083129B2 (ja) * 2012-04-27 2017-02-22 富士電機株式会社 半導体装置の製造方法および製造装置
JP6317321B2 (ja) * 2013-02-19 2018-04-25 浜松ホトニクス株式会社 電界集中位置観察装置および電界集中位置観察方法
JP2014236124A (ja) * 2013-06-03 2014-12-15 三菱電機株式会社 半導体装置、半導体装置の検査方法
US9903824B2 (en) 2014-04-10 2018-02-27 Fei Efa, Inc. Spectral mapping of photo emission
WO2016002003A1 (ja) 2014-07-01 2016-01-07 株式会社日立ハイテクノロジーズ 基板検査装置及び方法
JP6457546B2 (ja) * 2014-10-09 2019-01-23 浜松ホトニクス株式会社 解析装置及び解析方法
CN105807197A (zh) 2014-12-29 2016-07-27 中国科学院苏州纳米技术与纳米仿生研究所 一种半导体激光器退化机制的检测方法

Also Published As

Publication number Publication date
EP3647799A4 (en) 2021-04-07
WO2019003599A1 (ja) 2019-01-03
US11460497B2 (en) 2022-10-04
SG11201907865XA (en) 2019-09-27
US20200110127A1 (en) 2020-04-09
JP2019011968A (ja) 2019-01-24
KR20200024223A (ko) 2020-03-06
KR102423024B1 (ko) 2022-07-21
CN110662973A (zh) 2020-01-07
EP3647799A1 (en) 2020-05-06
TW201905431A (zh) 2019-02-01
CN110662973B (zh) 2022-04-19
TWI783997B (zh) 2022-11-21
EP3647799B1 (en) 2023-08-23

Similar Documents

Publication Publication Date Title
JP6314418B2 (ja) レーダ装置
US9759656B2 (en) Inspection apparatus and inspection method
CN107210244B (zh) 检查装置及检查方法
US8941824B2 (en) Semiconductor inspection method and semiconductor inspection apparatus
US20180067213A1 (en) Detector for an optical detection of at least one object
US9541508B2 (en) Inspecting device and inspecting method
JP6166032B2 (ja) 半導体デバイス検査装置及び半導体デバイス検査方法
US20230061399A1 (en) Semiconductor fault analysis device and semiconductor fault analysis method
US20150276607A1 (en) Inspection apparatus and inspection method
KR20160071453A (ko) P-n 접합의 시트 저항 및 션트 저항의 비접촉 측정을 위한 방법 및 장치
US10591427B2 (en) Analysis system and analysis method
JP6954775B2 (ja) デバイス解析装置及びデバイス解析方法
US11265500B2 (en) Photodetection apparatus, electronic apparatus and photodetection method
JP6436672B2 (ja) 検査装置および検査方法
KR102231509B1 (ko) 해석 장치 및 해석 방법
KR100998015B1 (ko) 발광소자의 전류분산을 평가하는 방법 및 이를 이용한 평가시스템
JP2017157692A (ja) 検査装置及び検査方法
TW201516401A (zh) 光定址電位感測器
WO2020193161A1 (en) Time-of-flight apparatus and method
JP2017059760A (ja) 検査装置及び半導体試料の個体識別方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200313

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210406

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210517

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210928

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210930

R150 Certificate of patent or registration of utility model

Ref document number: 6954775

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250