JPH05315425A - 化合物半導体電界効果トランジスタ回路の評価方法及び装置 - Google Patents
化合物半導体電界効果トランジスタ回路の評価方法及び装置Info
- Publication number
- JPH05315425A JPH05315425A JP12095592A JP12095592A JPH05315425A JP H05315425 A JPH05315425 A JP H05315425A JP 12095592 A JP12095592 A JP 12095592A JP 12095592 A JP12095592 A JP 12095592A JP H05315425 A JPH05315425 A JP H05315425A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- side gate
- effect transistor
- transistor
- energy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【目的】 化合物半導体電界効果トランジスタＩＣのサ
イドゲート効果による不良箇所を検出、不良モードを明
らかにする。 【構成】 半絶縁性基板上に構成されたＦＥＴ回路にお
いて、この回路を直流あるいは交流動作させた状態で、
トランジスタ部周囲からの発光を検出することにより回
路中のサイドゲート効果による不良ＦＥＴ抽出する。ま
た、回路を直流あるいは交流動作させた状態で発光して
いるＦＥＴの発光フォトンのエネルギースペクトル分布
の情報からサイドゲート効果の不良モードを分離する。
また、発光しているトランジスタの光の強度の周波数応
答の情報からサイドゲート効果の不良モードを分離す
る。
イドゲート効果による不良箇所を検出、不良モードを明
らかにする。 【構成】 半絶縁性基板上に構成されたＦＥＴ回路にお
いて、この回路を直流あるいは交流動作させた状態で、
トランジスタ部周囲からの発光を検出することにより回
路中のサイドゲート効果による不良ＦＥＴ抽出する。ま
た、回路を直流あるいは交流動作させた状態で発光して
いるＦＥＴの発光フォトンのエネルギースペクトル分布
の情報からサイドゲート効果の不良モードを分離する。
また、発光しているトランジスタの光の強度の周波数応
答の情報からサイドゲート効果の不良モードを分離す
る。
Description
【０００１】
【産業上の利用分野】本発明は化合物半導体半絶縁性基
板上に構成された電界効果トランジスタ回路の評価方法
に関する。
板上に構成された電界効果トランジスタ回路の評価方法
に関する。
【０００２】
【従来の技術】ＧａＡｓ等のIII −Ｖ化合物半導体は、
Ｓｉに比べ大きい電子移動度の点、半絶縁性基板を用い
ることによる低寄生容量等の点で高速デバイスの材料と
して適し、すでにＧａＡｓショットキーゲート電界効果
トランジスタ（ＧａＡｓＭＥＳＦＥＴ）はマイクロ波の
増幅器として広範囲に使用されてる。またその集積化で
あるデジタルＩＣ，マイクロ波モノシリックＩＣ（ＭＭ
ＩＣ）への応用も行われている。
Ｓｉに比べ大きい電子移動度の点、半絶縁性基板を用い
ることによる低寄生容量等の点で高速デバイスの材料と
して適し、すでにＧａＡｓショットキーゲート電界効果
トランジスタ（ＧａＡｓＭＥＳＦＥＴ）はマイクロ波の
増幅器として広範囲に使用されてる。またその集積化で
あるデジタルＩＣ，マイクロ波モノシリックＩＣ（ＭＭ
ＩＣ）への応用も行われている。
【０００３】しかし、ＧａＡｓＭＥＳＦＥＴの集積化に
あたってＦＥＴのデバイス動作に不都合が現れている。
いわゆる隣接素子間の相互干渉であるサイドゲート効果
である。具体的には図３の第１のＦＥＴが５μｍから１
００μｍ程度離れた第２のＦＥＴのオーム性電極である
ソース電極１あるいはドレイン電極３の電位が負側に変
化することによって、第１のＦＥＴのドレイン電流が図
４に示すように、ある負電圧でカットオフする。第２の
ＦＥＴのオーム性電極は特にＦＥＴの構造である必要は
なく、一般にサイドゲート電極４と呼ぶ。このような現
象が回路中のトランジスタで生ずれば、所望の機能を達
成できないことが容易に類推される。
あたってＦＥＴのデバイス動作に不都合が現れている。
いわゆる隣接素子間の相互干渉であるサイドゲート効果
である。具体的には図３の第１のＦＥＴが５μｍから１
００μｍ程度離れた第２のＦＥＴのオーム性電極である
ソース電極１あるいはドレイン電極３の電位が負側に変
化することによって、第１のＦＥＴのドレイン電流が図
４に示すように、ある負電圧でカットオフする。第２の
ＦＥＴのオーム性電極は特にＦＥＴの構造である必要は
なく、一般にサイドゲート電極４と呼ぶ。このような現
象が回路中のトランジスタで生ずれば、所望の機能を達
成できないことが容易に類推される。
【０００４】なお、図３において、２はゲート電極、５
はソース電極コンタクトｎ+ 層、６はチャネル、７はド
レイン電極コンタクトｎ+ 層、８は半絶縁性基板、９は
サイドゲート電極コンタクトｎ+ 層である。
はソース電極コンタクトｎ+ 層、６はチャネル、７はド
レイン電極コンタクトｎ+ 層、８は半絶縁性基板、９は
サイドゲート電極コンタクトｎ+ 層である。
【０００５】
【発明が解決しようとする課題】このサイドゲート効果
を調べるには、第１のＦＥＴのケース，ゲート，ドレイ
ンの各電極およびサイドゲート電極を取り出せる構造を
つくり込み、実際にサイドゲート電極に電圧を印加して
ドレイン電流をモニターするしかなかった。したがっ
て、ＩＣのように回路として組み上がった状態で、その
回路を構成するトランジスタのサイドゲート効果を調べ
ることはまったく不可能である。
を調べるには、第１のＦＥＴのケース，ゲート，ドレイ
ンの各電極およびサイドゲート電極を取り出せる構造を
つくり込み、実際にサイドゲート電極に電圧を印加して
ドレイン電流をモニターするしかなかった。したがっ
て、ＩＣのように回路として組み上がった状態で、その
回路を構成するトランジスタのサイドゲート効果を調べ
ることはまったく不可能である。
【０００６】本発明の目的は、以上の問題点を解決し、
ＩＣ内のサイドゲート効果不良トランジスタを抽出する
方法及び装置を提供することにある。
ＩＣ内のサイドゲート効果不良トランジスタを抽出する
方法及び装置を提供することにある。
【０００７】
【課題を解決するための手段】本発明の化合物半導体電
界効果トランジスタ回路の評価方法は、半絶縁性基板上
に構成された電界効果トランジスタ回路において、前記
回路を直流あるいは交流動作させた状態で、前記半絶縁
性基板の禁制帯エネルギーより大きいエネルギーでかつ
トランジスタ部周囲からの発光を検出することにより前
記回路中のサイドゲート効果による不良トランジスタを
抽出することを特徴とする。
界効果トランジスタ回路の評価方法は、半絶縁性基板上
に構成された電界効果トランジスタ回路において、前記
回路を直流あるいは交流動作させた状態で、前記半絶縁
性基板の禁制帯エネルギーより大きいエネルギーでかつ
トランジスタ部周囲からの発光を検出することにより前
記回路中のサイドゲート効果による不良トランジスタを
抽出することを特徴とする。
【０００８】また、本発明の化合物半導体電界効果トラ
ンジスタ回路の評価方法は、半絶縁性基板上に構成され
た電界効果トランジスタ回路において、前記回路を直流
あるいは交流動作させた状態で、発光しているトランジ
スタの発光フォトンのエネルギースペクトル分布の情報
からサイドゲート効果の不良モードを分離することを特
徴とする。
ンジスタ回路の評価方法は、半絶縁性基板上に構成され
た電界効果トランジスタ回路において、前記回路を直流
あるいは交流動作させた状態で、発光しているトランジ
スタの発光フォトンのエネルギースペクトル分布の情報
からサイドゲート効果の不良モードを分離することを特
徴とする。
【０００９】また、本発明の化合物半導体電界効果トラ
ンジスタ回路の評価方法は、半絶縁性基板上に構成され
た電界効果トランジスタ回路において、前記回路を直流
あるいは交流動作させた状態で、発光しているトランジ
スタの光の強度の時間応答時定数または周波数応答の情
報からサイドゲート効果の不良モードを分離することを
特徴とする。
ンジスタ回路の評価方法は、半絶縁性基板上に構成され
た電界効果トランジスタ回路において、前記回路を直流
あるいは交流動作させた状態で、発光しているトランジ
スタの光の強度の時間応答時定数または周波数応答の情
報からサイドゲート効果の不良モードを分離することを
特徴とする。
【００１０】また、本発明の化合物半導体電界効果トラ
ンジスタ回路の評価装置は、半絶縁性基板上に構成され
た電界効果トランジスタ回路を保持する手段と、前記回
路を電気的に動作させる手段と、前記回路全体あるいは
その構成トランジスタ部を拡大投影する手段と、前記回
路あるいはその構成トランジスタ部から放出される発光
フォトンのエネルギースペクトルや強度の情報から、前
記回路中のサイドゲート効果による不良トランジスタを
検出する手段と、発光フォトンのスペクトルを分離、ま
たは全エネルギーの強度を電気信号に変え、前記電気的
に動作させる手段と同期をとる手段とを有して成ること
を特徴とする。
ンジスタ回路の評価装置は、半絶縁性基板上に構成され
た電界効果トランジスタ回路を保持する手段と、前記回
路を電気的に動作させる手段と、前記回路全体あるいは
その構成トランジスタ部を拡大投影する手段と、前記回
路あるいはその構成トランジスタ部から放出される発光
フォトンのエネルギースペクトルや強度の情報から、前
記回路中のサイドゲート効果による不良トランジスタを
検出する手段と、発光フォトンのスペクトルを分離、ま
たは全エネルギーの強度を電気信号に変え、前記電気的
に動作させる手段と同期をとる手段とを有して成ること
を特徴とする。
【００１１】
【実施例】サイドゲート効果とは、図３の第１のＦＥＴ
のチャネル６と半絶縁性基板８の間の接合部に、サイド
ゲート電極４に印加した電圧の多くが加わり、その接合
空乏層が広がって、第１のＦＥＴの電流通路が遮断され
る為に電流が減少することで、図３のＸ−Ｙの断面の禁
制帯構造図は図１に示すようになる。なお図１におい
て、１１は伝導帯下端、１２は価電子帯上端である。高
電界になった第１ＦＥＴのチャネル６と半絶縁性基板８
の界面では、電子が急激にエネルギーを受取りいわゆる
雪崩破壊が生ずる。その際、受け取ったエネルギーを光
として放出しかつ電子正孔対を発生させる。一般に、雪
崩破壊による発光は禁制帯エネルギーより大きなエネル
ギーの発光なので、その光の一部は半導体層に再吸収さ
れるが、第１のＦＥＴ周辺部ほど再吸収の影響はなく、
図５に示されるような領域１０で発光が強く現れる。な
お図５は本発明の実施例を示すＦＥＴの平面図である。
また第１のＦＥＴのチャネル６と半絶縁性基板８の界面
で発生した電子はチャネル６へ流れ、正電位のドレイン
電極３に吸収されるが、正孔はサイドゲート電極４の電
界に引き寄せられサイドゲートへ向かって流れる。この
過剰な正孔は電子に対するオーム性電極であるサイドゲ
ート電極には効率よく吸い取られないため、サイドゲー
ト電極４下のｎ+ 領域９と半絶縁性基板８の拡散障壁に
蓄積する。この正孔はｎ+ 領域９から流れ込む電子と再
結合中心を介して再結合するが、一部は直接再結合すな
わち禁制帯間遷移により光を放出する。従ってサイドゲ
ート電極周辺部いわば第２のＦＥＴの周辺部でも発光が
観察される。このように、半絶縁性基板のバンドギャッ
プよりエネルギーの大きいフォトンを検出できる装置を
用い、ＦＥＴ周辺部からの発光を見つければ、それがサ
イドゲート効果を起こし不良状態にあることを抽出でき
る。
のチャネル６と半絶縁性基板８の間の接合部に、サイド
ゲート電極４に印加した電圧の多くが加わり、その接合
空乏層が広がって、第１のＦＥＴの電流通路が遮断され
る為に電流が減少することで、図３のＸ−Ｙの断面の禁
制帯構造図は図１に示すようになる。なお図１におい
て、１１は伝導帯下端、１２は価電子帯上端である。高
電界になった第１ＦＥＴのチャネル６と半絶縁性基板８
の界面では、電子が急激にエネルギーを受取りいわゆる
雪崩破壊が生ずる。その際、受け取ったエネルギーを光
として放出しかつ電子正孔対を発生させる。一般に、雪
崩破壊による発光は禁制帯エネルギーより大きなエネル
ギーの発光なので、その光の一部は半導体層に再吸収さ
れるが、第１のＦＥＴ周辺部ほど再吸収の影響はなく、
図５に示されるような領域１０で発光が強く現れる。な
お図５は本発明の実施例を示すＦＥＴの平面図である。
また第１のＦＥＴのチャネル６と半絶縁性基板８の界面
で発生した電子はチャネル６へ流れ、正電位のドレイン
電極３に吸収されるが、正孔はサイドゲート電極４の電
界に引き寄せられサイドゲートへ向かって流れる。この
過剰な正孔は電子に対するオーム性電極であるサイドゲ
ート電極には効率よく吸い取られないため、サイドゲー
ト電極４下のｎ+ 領域９と半絶縁性基板８の拡散障壁に
蓄積する。この正孔はｎ+ 領域９から流れ込む電子と再
結合中心を介して再結合するが、一部は直接再結合すな
わち禁制帯間遷移により光を放出する。従ってサイドゲ
ート電極周辺部いわば第２のＦＥＴの周辺部でも発光が
観察される。このように、半絶縁性基板のバンドギャッ
プよりエネルギーの大きいフォトンを検出できる装置を
用い、ＦＥＴ周辺部からの発光を見つければ、それがサ
イドゲート効果を起こし不良状態にあることを抽出でき
る。
【００１２】つぎに、第１のＦＥＴの発光は雪崩破壊に
よるものであるから、その発光スペクトルはブロードに
なる。図６は第１のＦＥＴの周辺部からの発光フォトン
を分光した例で、半絶縁性基板８の禁制帯エネルギーよ
りかなり高いところまで広がっている。このスペクトル
にマックスウェル分布でフィッティングすると、発光に
関与した電子のエネルギー温度５０００Ｋを得る。この
ようなスペクトルのブロード性や高い電子のエネルギー
温度は、サイドゲート電極（第２のＦＥＴ）に加わって
いる電圧にも依存する。一方、第２のＦＥＴの周囲の発
光は直接遷移によるので、禁制帯エネルギーを中心に測
定時のデバイスの温度をＴとし、数ｋＴ程度の半値幅を
もつ発光スペクトルを得る。またこの発光のスペクトル
は、サイドゲート電極（第２のＦＥＴ）に加わっている
電圧に依存しない。このように、発光スペクトルから容
易にサイドゲート効果による不良のモードを区別するこ
とができる。
よるものであるから、その発光スペクトルはブロードに
なる。図６は第１のＦＥＴの周辺部からの発光フォトン
を分光した例で、半絶縁性基板８の禁制帯エネルギーよ
りかなり高いところまで広がっている。このスペクトル
にマックスウェル分布でフィッティングすると、発光に
関与した電子のエネルギー温度５０００Ｋを得る。この
ようなスペクトルのブロード性や高い電子のエネルギー
温度は、サイドゲート電極（第２のＦＥＴ）に加わって
いる電圧にも依存する。一方、第２のＦＥＴの周囲の発
光は直接遷移によるので、禁制帯エネルギーを中心に測
定時のデバイスの温度をＴとし、数ｋＴ程度の半値幅を
もつ発光スペクトルを得る。またこの発光のスペクトル
は、サイドゲート電極（第２のＦＥＴ）に加わっている
電圧に依存しない。このように、発光スペクトルから容
易にサイドゲート効果による不良のモードを区別するこ
とができる。
【００１３】更に、発光のメカニズムから雪崩破壊によ
る第１のＦＥＴの発光現象はピコ秒オーダーの高速であ
るのに対し、第２のＦＥＴの発光は第１のＦＥＴの周辺
部で雪崩破壊により生成された正孔が第２のＦＥＴまで
拡散−ドリフトし、第２のＦＥＴからの注入電子との密
度分布の高い部分が一致して生ずるので雪崩破壊による
発光より遅い現象になる。特に、第１のＦＥＴと第２の
ＦＥＴの距離が離れている場合は、顕著に応答が遅くな
るので、たとえばＭＭＩＣのような集積度が低くＦＥＴ
間のアイソレーション距離の長いものの場合有用な方法
になる。具体的には、回路の動作周波数を低い方から高
い方へ掃引しながら、発光強度を検出し、その強度信号
と動作周波数の参照信号と同期検波を行うと、第１のＦ
ＥＴの発光の場合１０ＧＨZ 程度まで掃引周波数に対す
る強度の変化が無いのに対し、第２のＦＥＴの発光の場
合１０ＭＨZ 程度で強度が減少する。したがって、この
方法により、サイドゲート効果の不良モードが分離でき
る。
る第１のＦＥＴの発光現象はピコ秒オーダーの高速であ
るのに対し、第２のＦＥＴの発光は第１のＦＥＴの周辺
部で雪崩破壊により生成された正孔が第２のＦＥＴまで
拡散−ドリフトし、第２のＦＥＴからの注入電子との密
度分布の高い部分が一致して生ずるので雪崩破壊による
発光より遅い現象になる。特に、第１のＦＥＴと第２の
ＦＥＴの距離が離れている場合は、顕著に応答が遅くな
るので、たとえばＭＭＩＣのような集積度が低くＦＥＴ
間のアイソレーション距離の長いものの場合有用な方法
になる。具体的には、回路の動作周波数を低い方から高
い方へ掃引しながら、発光強度を検出し、その強度信号
と動作周波数の参照信号と同期検波を行うと、第１のＦ
ＥＴの発光の場合１０ＧＨZ 程度まで掃引周波数に対す
る強度の変化が無いのに対し、第２のＦＥＴの発光の場
合１０ＭＨZ 程度で強度が減少する。したがって、この
方法により、サイドゲート効果の不良モードが分離でき
る。
【００１４】図２は、本発明の装置の一実施例を示す。
被測定ＩＣチップ１４は２次元平面上を走査できるよう
にした試料ステージ１３上に固定し、駆動装置２１と電
気的に接続する。この駆動装置は、回路を動作させるた
めのバイアス制御部や、パルス，サイン波などの各種波
形を発生する部分で構成される。回路で発生した光はレ
ンズ系２３で集光され、ハーフミラー２２を用いその光
の一部を半絶縁性基板８のバンドギャップエネルギーよ
り大きいエネルギーのフォトンに反応するカメラ１５
に、残りを分光装置１６に分ける、あるいはプリズムを
用い用途に応じて光路を切り替える。カメラ１５は回路
全体あるいはファンクションブロック部が投影されるよ
うに倍率を選び、サイドゲート効果不良箇所を見付け易
くする。また、分光装置１６は、ＣＰＵ２０で制御でき
る分光器１７と、光を電気信号に変換する高感度で高速
な光検出器１８とで構成される。分光器１７は半絶縁性
基板のバンドギャップエネルギー以上にエネルギーの光
を分光する能力を有している必要がある。光検出器１８
の信号は直接ＣＰＵ２０に取り込んで処理することによ
り、分光器のエネルギー情報と連動して、発光エネルギ
ー分布を得ることができる。また駆動装置２１から出る
回路駆動用のパルス信号を参照信号として、光検出器１
８の信号を同期検波器１９で検波し、そのパルス周波数
と信号強度をＣＰＵ２０で処理すれば、発光現象の時定
数を調べることが可能となる。
被測定ＩＣチップ１４は２次元平面上を走査できるよう
にした試料ステージ１３上に固定し、駆動装置２１と電
気的に接続する。この駆動装置は、回路を動作させるた
めのバイアス制御部や、パルス，サイン波などの各種波
形を発生する部分で構成される。回路で発生した光はレ
ンズ系２３で集光され、ハーフミラー２２を用いその光
の一部を半絶縁性基板８のバンドギャップエネルギーよ
り大きいエネルギーのフォトンに反応するカメラ１５
に、残りを分光装置１６に分ける、あるいはプリズムを
用い用途に応じて光路を切り替える。カメラ１５は回路
全体あるいはファンクションブロック部が投影されるよ
うに倍率を選び、サイドゲート効果不良箇所を見付け易
くする。また、分光装置１６は、ＣＰＵ２０で制御でき
る分光器１７と、光を電気信号に変換する高感度で高速
な光検出器１８とで構成される。分光器１７は半絶縁性
基板のバンドギャップエネルギー以上にエネルギーの光
を分光する能力を有している必要がある。光検出器１８
の信号は直接ＣＰＵ２０に取り込んで処理することによ
り、分光器のエネルギー情報と連動して、発光エネルギ
ー分布を得ることができる。また駆動装置２１から出る
回路駆動用のパルス信号を参照信号として、光検出器１
８の信号を同期検波器１９で検波し、そのパルス周波数
と信号強度をＣＰＵ２０で処理すれば、発光現象の時定
数を調べることが可能となる。
【００１５】
【発明の効果】以上述べた方法及び装置を用い、たとえ
ば後処理工程前のＦＥＴ回路を評価すれば、サイドゲー
ト効果による不良トランジスタを発見することができ、
そのトランジスタに対しサイドゲート効果を抑制するた
めの手段、たとえば集束イオンビーム注入によるボロン
注入をそのトランジスタの周囲に施すことなどを行うこ
とができるようになり、ＩＣの歩留まり向上が可能とな
る。
ば後処理工程前のＦＥＴ回路を評価すれば、サイドゲー
ト効果による不良トランジスタを発見することができ、
そのトランジスタに対しサイドゲート効果を抑制するた
めの手段、たとえば集束イオンビーム注入によるボロン
注入をそのトランジスタの周囲に施すことなどを行うこ
とができるようになり、ＩＣの歩留まり向上が可能とな
る。
【図１】本発明の方法の原理を示すための図で、図１Ｘ
−Ｙ断面の禁制帯構造を表す図である。
−Ｙ断面の禁制帯構造を表す図である。
【図２】本発明の装置の実施例を示す構成図である。
【図３】サイドゲート効果を説明するためのＦＥＴおよ
びサイドゲート電極の断面図である。
びサイドゲート電極の断面図である。
【図４】ＧａＡｓＭＥＳＦＥＴで起こるサイドゲート効
果の例を示す図である。
果の例を示す図である。
【図５】本発明の実施例を示すＦＥＴの平面図である。
【図６】トランジスタ周囲からの発光フォトンエネルギ
ーを分光した例を示す図である。
ーを分光した例を示す図である。
【符号の説明】 １ ソース電極 ２ ゲート電極 ３ ドレイン電極 ４ サイドゲート電極 ５ ソース電極コンタクトｎ+ 層 ６ チャネル ７ ドレイン電極コンタクトｎ+ 層 ８ 半絶縁性基板 ９ サイドゲート電極コンタクトｎ+ 層 １０ 発光領域 １１ 伝導帯下端 １２ 価電子帯上端 １３ 試料ステージ １４ 被測定ＩＣチップ １５ カメラ １６ 分光装置 １７ 分光器 １８ 光検出器 １９ 同期検波器 ２０ ＣＰＵ ２１ 駆動装置 ２２ ハーフミラー ２３ レンズ系
Claims (4)
- 【請求項１】半絶縁性基板上に構成された電界効果トラ
ンジスタ回路において、前記回路を直流あるいは交流動
作させた状態で、前記半絶縁性基板の禁制帯エネルギー
より大きいエネルギーでかつトランジスタ部周囲からの
発光を検出することにより前記回路中のサイドゲート効
果による不良トランジスタを抽出する化合物半導体電界
効果トランジスタ回路の評価方法。 - 【請求項２】半絶縁性基板上に構成された電界効果トラ
ンジスタ回路において、前記回路を直流あるいは交流動
作させた状態で、発光しているトランジスタの発光フォ
トンのエネルギースペクトル分布の情報からサイドゲー
ト効果の不良モードを分離する化合物半導体電界効果ト
ランジスタ回路の評価方法。 - 【請求項３】半絶縁性基板上に構成された電界効果トラ
ンジスタ回路において、前記回路を直流あるいは交流動
作させた状態で、発光しているトランジスタの光の強度
の時間応答時定数または周波数応答の情報からサイドゲ
ート効果の不良モードを分離する化合物半導体電界効果
トランジスタ回路の評価方法。 - 【請求項４】半絶縁性基板上に構成された電界効果トラ
ンジスタ回路を保持する手段と、 前記回路を電気的に動作させる手段と、 前記回路全体あるいはその構成トランジスタ部を拡大投
影する手段と、 前記回路あるいはその構成トランジスタ部から放出され
る発光フォトンのエネルギースペクトルや強度の情報か
ら、前記回路中のサイドゲート効果による不良トランジ
スタを検出する手段と、 発光フォトンのスペクトルを分離、または全エネルギー
の強度を電気信号に変え、前記電気的に動作させる手段
と同期をとる手段とを有して成る化合物半導体電界効果
トランジスタ回路の評価装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12095592A JPH05315425A (ja) | 1992-05-14 | 1992-05-14 | 化合物半導体電界効果トランジスタ回路の評価方法及び装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12095592A JPH05315425A (ja) | 1992-05-14 | 1992-05-14 | 化合物半導体電界効果トランジスタ回路の評価方法及び装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05315425A true JPH05315425A (ja) | 1993-11-26 |
Family
ID=14799124
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12095592A Pending JPH05315425A (ja) | 1992-05-14 | 1992-05-14 | 化合物半導体電界効果トランジスタ回路の評価方法及び装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05315425A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019003599A1 (ja) * | 2017-06-29 | 2019-01-03 | 浜松ホトニクス株式会社 | デバイス解析装置及びデバイス解析方法 |
-
1992
- 1992-05-14 JP JP12095592A patent/JPH05315425A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019003599A1 (ja) * | 2017-06-29 | 2019-01-03 | 浜松ホトニクス株式会社 | デバイス解析装置及びデバイス解析方法 |
| JP2019011968A (ja) * | 2017-06-29 | 2019-01-24 | 浜松ホトニクス株式会社 | デバイス解析装置及びデバイス解析方法 |
| EP3647799A4 (en) * | 2017-06-29 | 2021-04-07 | Hamamatsu Photonics K.K. | DEVICE ANALYSIS APPARATUS AND DEVICE ANALYSIS METHOD |
| US11460497B2 (en) | 2017-06-29 | 2022-10-04 | Hamamatsu Photonics K.K. | Device analysis apparatus and device analysis method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Tsang et al. | Picosecond hot electron light emission from submicron complementary metal–oxide–semiconductor circuits | |
| Boit | Fundamentals of photon emission (PEM) in silicon-electroluminescence for analysis of electronic circuit and device functionality | |
| Chen et al. | Ultrahigh speed modulation‐doped heterostructure field‐effect photodetectors | |
| Bednorz et al. | Silicon/organic hybrid heterojunction infrared photodetector operating in the telecom regime | |
| JP2005517188A (ja) | 集積回路の動的診断テスティング装置および方法 | |
| Saito et al. | Silicon light-emitting transistor for on-chip optical interconnection | |
| Nagarajan et al. | Study of charge trapping effects on AlGaN/GaN HEMTs under UV illumination with pulsed IV measurement | |
| Feil et al. | Electrically stimulated optical spectroscopy of interface defects in wide-bandgap field-effect transistors | |
| US10114129B2 (en) | Semiconductor detector for x-ray single-photon detection | |
| Zagrajek et al. | Time resolution and dynamic range of field-effect transistor–based terahertz detectors | |
| Polonsky et al. | Photon emission microscopy of inter/intra chip device performance variations | |
| Bruce et al. | ABCs of photon emission microscopy | |
| JPH05315425A (ja) | 化合物半導体電界効果トランジスタ回路の評価方法及び装置 | |
| Lang et al. | Scanning photocurrent microscopy: A new technique to study inhomogeneously distributed recombination centers in semiconductors | |
| Moultif et al. | Characterization of HTRB stress effects on SiC MOSFETs using photon emission spectral signatures | |
| Shin et al. | Highly reliable THz hermetic detector based on InGaAs/InP Schottky barrier diode | |
| Herzog et al. | Electromagnetic radiation from hot carriers in FET-devices | |
| US6909295B2 (en) | Analysis methods of leakage current luminescence in CMOS circuits | |
| Lagowski et al. | Non-contact deep level transient spectroscopy (DLTS) based on surface photovoltage | |
| Tosi et al. | Hot-carrier luminescence: comparison of different CMOS technologies | |
| Stellari et al. | Evaluating PICA capability for future low voltage SOI chips | |
| Liu et al. | A new spectroscopic photon emission microscope system for semiconductor device analysis | |
| Stellari et al. | Spontaneous photon emission from 32 nm and 14 nm SOI FETs | |
| US20020117660A1 (en) | Quantum type phototransistor | |
| Trigg | The infrared photoemission microscope as a tool for semiconductor device failure analysis |