CN104205316A - 半导体装置的制造方法以及制造装置 - Google Patents

半导体装置的制造方法以及制造装置 Download PDF

Info

Publication number
CN104205316A
CN104205316A CN201380018848.0A CN201380018848A CN104205316A CN 104205316 A CN104205316 A CN 104205316A CN 201380018848 A CN201380018848 A CN 201380018848A CN 104205316 A CN104205316 A CN 104205316A
Authority
CN
China
Prior art keywords
mark
crystal defect
semiconductor device
semiconductor substrate
manufacture method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380018848.0A
Other languages
English (en)
Other versions
CN104205316B (zh
Inventor
田中敦之
辻崇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN104205316A publication Critical patent/CN104205316A/zh
Application granted granted Critical
Publication of CN104205316B publication Critical patent/CN104205316B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501—Semiconductor wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67282—Marking devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

本发明形成作为对在半导体基板(10)内部制作的芯片的区域(11A)进行规定的坐标位置的基准的标记(11(11a～11c))，检测半导体基板(10)上的结晶缺陷(12)。然后基于标记(11(11a～11c))，对检测到的结晶缺陷(12)的坐标位置进行检测。由此，能检测出制作在半导体基板(10)上的半导体芯片中的哪个芯片的哪个位置含有结晶缺陷(12)。由此，能容易地检测出半导体基板上结晶缺陷的位置包含在哪个半导体装置的哪个位置。

Description

半导体装置的制造方法以及制造装置
技术领域
本发明涉及能容易地检测结晶缺陷位置的半导体装置的制造方法以及制造装置。
背景技术
作为下一代半导体材料，期待使用碳化硅(SiC)。由SiC构成的半导体元件与目前由硅(Si)构成的情况相比，具有以下特征：能将导通状态下的元件电阻(导通电阻)降低到几百分之一、能在200℃以上的高温环境下使用等特征。
上述SiC的特征来源于材料本身的优异特性。即，SiC具有如下特征：4H－SiC具有3.25eV的带隙，与Si的1.12eV相比，大概为3倍左右，电场强度为2～4mV/cm，比Si大了将近1位。尝试着将这种SiC制作成例如二极管等整流器件、晶体管、晶闸管等开关器件等各种器件。
然而，SiC基板上存在各种结晶缺陷、错位，若进一步在SiC基板上形成外延膜，则该结晶缺陷会有增大的趋势。在利用该SiC基板形成的肖特基二极管等碳化硅半导体装置中，该结晶缺陷是导致耐压下降、漏电流增加的主要原因。
因此，需要在将SiC基板制作成半导体装置的阶段以前获取上述结晶缺陷在晶片面内的位置、分别是何种缺陷的信息，提出了该用途的检查装置(例如参照下述专利文献1～3)。专利文献1、2的技术利用电致发光法来检测结晶缺陷的分布，专利文献3的技术在测定位置照射激励光或者施加电压来发光，并在多个测定位置检测该发光，从而获得结晶缺陷位置的映射。
现有技术文献
专利文献
专利文献1：日本专利特开2007－318029号公报
专利文献2：日本专利特开2007－318030号公报
专利文献3：日本专利特开2007－318031号公报
发明内容
发明所要解决的技术问题
然而，在上述方法中，每一次测定中检测到的缺陷位置会根据SiC基板的形状、SiC基板相对于检测装置的设置位置而产生微妙的偏差。因此，即使使用这种检查装置，在半导体装置的制造工序中，当对半导体基板进行分割时，无法容易地对哪个半导体装置的哪个位置包含结晶缺陷进行判断。
本发明鉴于上述问题，其目的在于能容易地检测出半导体基板上的结晶缺陷的位置包含在哪个半导体装置的哪个位置。
解决技术问题所采用的技术方案
为了实现上述目的，本发明的半导体装置的制造方法具有以下特征。进行形成作为对在半导体基板内部制作的芯片的区域进行规定的坐标位置的基准的标记的工序。并且进行检测所述半导体基板上的结晶缺陷的工序、以及基于所述标记对检测出的所述结晶缺陷的坐标位置进行检测的工序。
其特征还在于，还包括：在所述半导体基板上制作多个半导体装置时、基于所述坐标位置、检测所述结晶缺陷包含在多个所述半导体装置中的哪一个半导体装置中的工序。
其特征还在于，在检测所述结晶缺陷的同时形成所述标记。
其特征还在于，在检测出所述结晶缺陷后形成所述标记。
其特征还在于，使用碳化硅作为所述半导体基板。
其特征还在于，使用氮化镓作为所述半导体基板。
其特征还在于，利用激光来形成所述标记。
其特征还在于，利用光刻来形成所述标记。
其特征还在于，利用物理切削来形成所述标记。
其特征还在于，对所述半导体基板照射照射光，并基于该照射光的散射、反射、透射来检测所述结晶缺陷。
本发明的半导体装置的制造装置包括：标记形成部，该标记形成部形成作为对在半导体基板内部制作的芯片的区域进行规定的坐标位置的基准的标记；以及检查部，该检查部检测所述半导体基板上的结晶缺陷。其特征还在于，所述检查部基于所述标记对检测出的所述结晶缺陷的坐标位置进行检测。
根据上述结构，在半导体基板上形成作为基准的标记，在检测半导体基板上的结晶缺陷时，基于标记对检测到的结晶缺陷的坐标位置进行检测。由此，在半导体基板上制作多个半导体装置时，能检测出哪个半导体装置的哪个位置包含结晶缺陷。
发明效果
若采用上述方法，则具有能容易地检测出半导体基板上结晶缺陷的位置包含在哪个半导体装置的哪个位置的效果。
附图说明
图1是表示半导体基板上的标记的俯视图。
图2是表示半导体基板上的缺陷位置的俯视图。
图3是表示半导体基板上制作的芯片阵列的图。
图4是表示半导体基板的制造工序的一示例的流程图。
具体实施方式
下面参照附图，详细说明本发明所涉及的半导体装置的制造方法以及制造装置的优选实施方式。
(实施方式)
本发明将坐标原点作为标记预先制作在半导体基板上。由此，能以标记为基准决定结晶缺陷位置以及半导体装置位置，从而能容易地与位置关系取得对应。并且，也能在半导体装置的制造工序中包含结晶缺陷检测的工序。
图1是表示半导体基板上的标记的俯视图。如图1所示，作为半导体基板，例如在SiC基板10上的多个部位形成矩形的标记11，图示中为三个部位。该标记11由X轴标记11a、11b以及Y轴标记11c构成，该X轴标记11a、11b分别沿着X轴隔开形成在SiC基板10的两端部，该Y轴标记11c沿着与X轴标记11a、11b正交的Y轴设置在SiC基板10的一端。
利用X轴上的两个标记11a、11b以及Y轴上的一个标记11c，能将这些标记11a、11b、11c所包围的区域作为SiC基板10的面内区域。即，该标记11(11a～11c)成为对SiC基板10上的、多个半导体装置(芯片阵列)的制作区域进行规定的对位标记。
该标记11(11a～11c)能通过对半导体基板10进行激光加工来形成。并不限于此，标记11(11a～11c)也能通过光刻来形成，或通过物理切削来形成。
在图1所示的示例中，上述多个标记11a、11b、11c的内侧端面11aa、11ba、11ca所围成的图1中虚线的内部为芯片阵列的制作区域11A。
在SiC基板10的外周位置的三个部位以上设置这些标记11。由此，在其它装置(例如检查装置、标记形成后的制造装置)中，通过利用传感器检测这该三个部位的标记11，能规定SiC基板10的旋转方向的位置、即对每个SiC基板10规定X轴位置和Y轴位置。由于能规定该X轴位置和Y轴位置，因而也能对SiC基板10面内的多个位置进行检测。
图2是表示半导体基板上的缺陷位置的俯视图。检查装置对形成了图1所示的标记11的SiC基板10进行检查。利用该检查装置来检测结晶缺陷12。检测出的结晶缺陷12能够通过以标记11为基准来检测为SiC基板10的X、Y轴的坐标位置，该结晶缺陷12的位置分别存储在检查装置中。此外，可以对该结晶缺陷12的位置赋予规定形状的标记(标识)并进行图像显示，或将结晶缺陷12的位置输出到外部。此外，也可以使用与结晶缺陷12的种类、例如点缺陷、线缺陷、面缺陷、体积缺陷、错位等相对应形状的标记，还可以如图所示，使用○、△等不同形状的标记。
图3是表示半导体基板上制作的芯片阵列的图。在利用图2所示的检查装置进行检查后，在制造装置中，以SiC基板10上的标记11为基准，在SiC基板10的面内呈阵列状地制作多个例如SBD(Silicon Carbide－Schottky Barrier Diode：碳化硅肖特基势垒二极管)芯片20。
在利用该制造装置制作SBD芯片20时，能判断结晶缺陷12的坐标位置包含在哪个SBD芯片20的区域(坐标位置)中。
图4是表示半导体基板的制造工序的一示例的流程图。下面，根据该流程图，依次对标记的形成、结晶缺陷的检测、芯片阵列的制作进行说明。在以下说明中，假设在制造装置内安装了检查装置，并且检查工序包含在整个制造工序的一个工序中来进行说明。
用作半导体基板的SiC基板10例如使用以(0001)面为表面、直径为3英寸、N(氮)掺杂、且在<11-20>方向4°偏移的n型4H-SiC单结晶的半导体基板。在对该SiC基板10进行CMP(Chemical Mechanical Polishing：化学机械抛光)研磨后，在表面形成n型外延层。例如，该n型外延层的表面开始的厚度为5μm，掺杂浓度为1×1016cm-3。
对这种SiC基板10的表面使用光刻以及刻蚀，从而如图2所示，形成多个长度300μm、宽度50μm、深度3μm的矩形标记11(步骤S401)。该标记11由X轴标记11a、11b以及Y轴标记11c构成，该X轴标记11a、11b分别沿着X轴隔开形成在SiC基板10的两端部，该Y轴标记11c沿着与X轴标记11a、11b正交的Y轴设置在SiC基板10的一端。
另外，标记11也可以如上所述，通过其它的激光加工、物理切削来形成。无论采用何种方式，只要能利用传感器将所形成的标记11作为检测坐标位置的对位进行检测即可。
可以以设置在SiC基板10侧部的基准面10a为基准来规定X轴、Y轴，并以该基准面10a为基准来形成标记11(11a～11c)。
虽然在图中上部仅形成了一个Y轴标记11c，但可以以将X轴标记11a、11b相连的假想线为起点来检测该假想线到Y轴标记11c的长度L1。因此，即使不在图中下部设置另一个Y轴标记，也能将芯片阵列的制作区域11A下部的边界线设为以下位置：即，以假想线为起点、在下部距离该假想线的长度，与以假想线为起点、到Y轴标记11c的长度为相同长度L1的位置。
通过在SiC基板10的外周位置的三个部位设置上述标记11，从而即使在其它装置中，也能基于检测这三个部位的标记11的位置来规定SiC基板10的旋转方向的位置、即对每个SiC基板10规定X轴位置和Y轴位置。由于能规定该X轴位置和Y轴位置，因而也能对SiC基板10面内的多个位置进行检测。
如上述那样在SiC基板10上形成标记11后，利用检查部对该SiC基板10进行检查。在进行该检查时，检测标记11。之后，照射照射光，基于该照射光的散射、反射、透射来检测结晶缺陷。也可以利用除此以外的规定方法，例如上述电致发光法、对测定位置照射激励光、或者施加电压，来检测结晶缺陷(步骤S402)。
之后，在检查部中，以标记11为基准，分别检测SiC基板10面内的结晶缺陷12的位置(X、Y轴位置)(步骤S403)。将检测出的各结晶缺陷12的位置(X、Y轴位置)作为坐标位置存储在检查部(制造装置)的未图示的存储部中。
之后，制造装置以标记11为基准，在SiC基板10的面内制作多个SBD(Silicon Carbide－Schottky Barrier Diode：碳化硅肖特基势垒二极管)芯片20(步骤S404)。沿着纵向和横向将图1所示的多个标记11a、11b、11c的内侧端面11aa、11ba、11ca所围成的芯片阵列的制作区域11A内划分为规定数量，从而呈阵列状地制作图3所示的SBD芯片20。
此时，制造装置基于坐标位置来检测所检测出的结晶缺陷12包含在哪个SBD芯片20中(步骤S405)。即，SBD芯片20具有能以X、Y坐标来表示的规定区域，能检测出表示结晶缺陷12的位置的X、Y坐标包含在哪个SBD芯片20中。图中例子示出了SBD芯片20a、20b、20c中含有结晶缺陷12的情况。由此，根据本实施方式，能容易地检测出半导体基板10上的结晶缺陷12的位置包含在哪一个半导体装置(SBD芯片20)中，进而能检测出结晶缺陷12包含在SBD芯片20内的哪个位置。
在上述处理中，在制造装置内设有检查部，制造装置以利用标记11的对位位置作为基准，针对检查部检测到的结晶缺陷的坐标位置，在半导体装置的制造工序中统一存储坐标位置，并用于检测处理。当不限于此，也能应用于制造装置与检查装置设置于不同部位的情况。即，将各结晶缺陷12的位置(X、Y轴位置)存储在检查装置的存储部中，在制造装置制作SBD芯片20时，从检查装置读取结晶缺陷12的位置，使得制造装置能检测出哪个SBD芯片20中含有结晶缺陷12。并且，只要在从SiC基板10上分割出芯片前对具有结晶缺陷12的SBD芯片20的位置标上标记，则能在分割成芯片后容易地筛选出具有结晶缺陷12的SBD芯片20。
对利用上述工序检测出的结晶缺陷12的位置精度进行说明。基于与标记11的位置关系，实际上利用光学显微镜观察结晶缺陷12在各SBD芯片20内的位置，结果发现其位置偏差大约在100μm以内。由此，能将标记11作为基准来准确地检测结晶缺陷12在SiC基板10上的位置。
在上述实施方式中，预先在SiC基板10上形成标记11，之后检测结晶缺陷12，但并不限于此。只要在检查部中检测到结晶缺陷12时能得知各结晶缺陷12在SiC基板10上的坐标位置即可。由此，在检测到结晶缺陷12时，能同时、或者在检测到结晶缺陷12之后形成标记11。在检测结晶缺陷12时，同时形成标记11，能基于该标记11的位置对所检测出的各结晶缺陷12的位置进行检测。此外，也可以在检测结晶缺陷12时，在假想的坐标位置上临时确定各结晶缺陷12的坐标位置，之后形成以该临时的坐标位置为基准的标记11。
以上说明的实施方式仅为例示，本发明的应用范围不限于以上例示的实施方式。例如，上述半导体基板不限于SiC基板，也能应用于氮化镓(GaN)等单结晶基板。此外，标记11可以设置在X轴上的两个部位以及Y轴上的两个部位，还可以设置在将半导体基板的外周(360度)三等分(每隔60度)得到的位置。
工业上的实用性
如上所述，本发明的半导体装置的制造方法以及制造装置适用于需要大电流的工业用电动机、新干线电车等逆变器等所使用的功率半导体装置。
标号说明
10 半导体基板(SiC基板)
11 (11a、11b、11c)标记
12 结晶缺陷
20 SBD芯片

Claims (11)

1.一种半导体装置的制造方法，其特征在于，包括：形成作为对在半导体基板内部制作的芯片的区域进行规定的坐标位置的基准的标记的工序；
检测所述半导体基板上的结晶缺陷的工序；以及
基于所述标记对检测出的所述结晶缺陷的坐标位置进行检测的工序。
2.如权利要求1所述的半导体装置的制造方法，其特征在于，还包括：在所述半导体基板上制作多个半导体装置时、基于所述坐标位置、检测所述结晶缺陷包含在多个所述半导体装置中的哪一个半导体装置中的工序。
3.如权利要求1所述的半导体装置的制造方法，其特征在于，在检测所述结晶缺陷的同时形成所述标记。
4.如权利要求1所述的半导体装置的制造方法，其特征在于，在检测到所述结晶缺陷后形成所述标记。
5.如权利要求1所述的半导体装置的制造方法，其特征在于，使用碳化硅作为所述半导体基板。
6.如权利要求1所述的半导体装置的制造方法，其特征在于，使用氮化镓作为所述半导体基板。
7.如权利要求1所述的半导体装置的制造方法，其特征在于，利用激光来形成所述标记。
8.如权利要求1所述的半导体装置的制造方法，其特征在于，利用光刻来形成所述标记。
9.如权利要求1所述的半导体装置的制造方法，其特征在于，利用物理切削来形成所述标记。
10.如权利要求1至9的任一项所述的半导体装置的制造方法，其特征在于，对所述半导体基板照射照射光，并基于该照射光的散射、反射、透射来检测所述结晶缺陷。
11.一种半导体装置的制造装置，其特征在于，包括：标记形成部，该标记形成部形成作为对在半导体基板内部制作的芯片的区域进行规定的坐标位置的基准的标记；以及
检查部，该检查部检测所述半导体基板上的结晶缺陷，
所述检查部基于所述标记对检测出的所述结晶缺陷的坐标位置进行检测。
CN201380018848.0A 2012-04-27 2013-03-18 半导体装置的制造方法以及制造装置 Active CN104205316B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012104222A JP6083129B2 (ja) 2012-04-27 2012-04-27 半導体装置の製造方法および製造装置
JP2012-104222 2012-04-27
PCT/JP2013/057737 WO2013161447A1 (ja) 2012-04-27 2013-03-18 半導体装置の製造方法および製造装置

Publications (2)

Publication Number Publication Date
CN104205316A true CN104205316A (zh) 2014-12-10
CN104205316B CN104205316B (zh) 2016-09-07

Family

ID=49482784

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380018848.0A Active CN104205316B (zh) 2012-04-27 2013-03-18 半导体装置的制造方法以及制造装置

Country Status (5)

Country Link
US (1) US9431348B2 (zh)
JP (1) JP6083129B2 (zh)
CN (1) CN104205316B (zh)
DE (1) DE112013002341B4 (zh)
WO (1) WO2013161447A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110047768A (zh) * 2018-01-15 2019-07-23 三菱电机株式会社 测试条件决定装置及测试条件决定方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWD174921S (zh) * 2014-12-17 2016-04-11 日本碍子股份有限公司 複合基板之部分
US20170262975A1 (en) * 2016-03-08 2017-09-14 Kabushiki Kaisha Toshiba Wafer inspection method for manufacturing semiconductor device
JP6954775B2 (ja) * 2017-06-29 2021-10-27 浜松ホトニクス株式会社 デバイス解析装置及びデバイス解析方法
JP7158224B2 (ja) * 2018-09-26 2022-10-21 浜松ホトニクス株式会社 半導体デバイス検査方法及び半導体デバイス検査装置
DE102020202096B3 (de) * 2020-02-19 2021-05-27 Greenerity Gmbh Verfahren und Vorrichtung zur Markierung eines Defekts in einer funktionalen Schicht einer Brennstoffzelle, einer Elektrolysezelle oder einer elektrochemischen Sensoranwendung

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57184220A (en) * 1981-05-08 1982-11-12 Nec Corp Protective method for conforming mark with eye in manufacture of semiconductor device
US5699153A (en) * 1994-10-31 1997-12-16 Matsushita Electric Industrial Co., Ltd. Method and apparatus for optical inspection
JP2000124271A (ja) * 1998-10-15 2000-04-28 Sony Corp 欠陥検査装置
US6122562A (en) * 1997-05-05 2000-09-19 Applied Materials, Inc. Method and apparatus for selectively marking a semiconductor wafer
JP2000269286A (ja) * 1999-03-16 2000-09-29 Toshiba Microelectronics Corp 半導体基板の欠陥位置特定方法
US6559457B1 (en) * 2000-03-23 2003-05-06 Advanced Micro Devices, Inc. System and method for facilitating detection of defects on a wafer
US20030145291A1 (en) * 2000-10-11 2003-07-31 Toshiaki Fujii Specimen analyzing method
CN1590986A (zh) * 2003-09-04 2005-03-09 冲电气工业株式会社 基板检查方法及装置、氮化物半导体元件制造方法及装置
JP2005072416A (ja) * 2003-08-27 2005-03-17 Kyocera Corp 複数個取り用母基板
CN1877292A (zh) * 2005-06-10 2006-12-13 联华电子股份有限公司 缺陷检测方法
CN1979342A (zh) * 2005-12-09 2007-06-13 富士通株式会社 半导体器件的制造方法和晶片及其制造方法
JP2007318031A (ja) * 2006-05-29 2007-12-06 Central Res Inst Of Electric Power Ind 炭化珪素半導体素子の製造方法
US20090102071A1 (en) * 2007-10-18 2009-04-23 Elpida Memory, Inc. Semiconductor substrate and method for manufacturing semiconductor device
US20110097828A1 (en) * 2009-10-26 2011-04-28 Fujitsu Semiconductor Limited Method for fabricating semiconductor device
CN103311146A (zh) * 2012-03-12 2013-09-18 三菱电机株式会社 缺陷检查方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0671038B2 (ja) * 1987-03-31 1994-09-07 株式会社東芝 結晶欠陥認識処理方法
KR0154158B1 (ko) * 1994-07-14 1998-12-01 김주용 반도체소자의 공정결함 검사방법
JP3130222B2 (ja) * 1995-02-14 2001-01-31 三菱電機株式会社 微小異物の分析方法、分析装置およびこれらを用いる半導体素子もしくは液晶表示素子の製法
US5847821A (en) * 1997-07-10 1998-12-08 Advanced Micro Devices, Inc. Use of fiducial marks for improved blank wafer defect review
US6157444A (en) * 1997-11-28 2000-12-05 Hitachi, Ltd. Defect inspection apparatus for silicon wafer
US6760472B1 (en) * 1998-12-14 2004-07-06 Hitachi, Ltd. Identification method for an article using crystal defects
DE19904427B4 (de) * 1999-02-04 2004-12-16 Basler Ag Verfahren zum Prüfen von rotationssymmetrischen Gegenständen
JP2001345357A (ja) * 2000-05-31 2001-12-14 Shin Etsu Handotai Co Ltd 半導体ウェーハの測定方法、半導体ウェーハの製造方法及び半導体ウェーハの測定装置
JP4382438B2 (ja) * 2002-11-14 2009-12-16 株式会社東芝 半導体ウェーハの検査方法、半導体装置の開発方法、半導体装置の製造方法、および半導体ウェーハ処理装置
DE102004014971A1 (de) 2004-03-26 2005-06-02 Infineon Technologies Ag Verfahren zur Inspektion von Rohwafern
US7319518B2 (en) * 2005-08-24 2008-01-15 Cree, Inc. Double side polished wafer scratch inspection tool
JP5192660B2 (ja) 2006-05-29 2013-05-08 一般財団法人電力中央研究所 炭化珪素単結晶の結晶欠陥検査方法および結晶欠陥検査装置
JP5192659B2 (ja) 2006-05-29 2013-05-08 一般財団法人電力中央研究所 炭化珪素単結晶ウェハの結晶欠陥検査方法および結晶欠陥検査装置
DE102008002753B4 (de) * 2007-12-19 2010-03-25 Vistec Semiconductor Systems Gmbh Verfahren zur optischen Inspektion, Detektion und Visualisierung von Defekten auf scheibenförmigen Objekten
JP5533091B2 (ja) * 2010-03-18 2014-06-25 株式会社リコー 座標平面におけるデータ点分布領域の識別方法及びその識別プログラム
JP5533092B2 (ja) * 2010-03-18 2014-06-25 株式会社リコー 座標平面におけるデータ点分布領域の識別方法及びその識別プログラム

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57184220A (en) * 1981-05-08 1982-11-12 Nec Corp Protective method for conforming mark with eye in manufacture of semiconductor device
US5699153A (en) * 1994-10-31 1997-12-16 Matsushita Electric Industrial Co., Ltd. Method and apparatus for optical inspection
US6122562A (en) * 1997-05-05 2000-09-19 Applied Materials, Inc. Method and apparatus for selectively marking a semiconductor wafer
JP2000124271A (ja) * 1998-10-15 2000-04-28 Sony Corp 欠陥検査装置
JP2000269286A (ja) * 1999-03-16 2000-09-29 Toshiba Microelectronics Corp 半導体基板の欠陥位置特定方法
US6559457B1 (en) * 2000-03-23 2003-05-06 Advanced Micro Devices, Inc. System and method for facilitating detection of defects on a wafer
US20030145291A1 (en) * 2000-10-11 2003-07-31 Toshiaki Fujii Specimen analyzing method
JP2005072416A (ja) * 2003-08-27 2005-03-17 Kyocera Corp 複数個取り用母基板
CN1590986A (zh) * 2003-09-04 2005-03-09 冲电气工业株式会社 基板检查方法及装置、氮化物半导体元件制造方法及装置
CN1877292A (zh) * 2005-06-10 2006-12-13 联华电子股份有限公司 缺陷检测方法
CN1979342A (zh) * 2005-12-09 2007-06-13 富士通株式会社 半导体器件的制造方法和晶片及其制造方法
JP2007318031A (ja) * 2006-05-29 2007-12-06 Central Res Inst Of Electric Power Ind 炭化珪素半導体素子の製造方法
US20090102071A1 (en) * 2007-10-18 2009-04-23 Elpida Memory, Inc. Semiconductor substrate and method for manufacturing semiconductor device
US20110097828A1 (en) * 2009-10-26 2011-04-28 Fujitsu Semiconductor Limited Method for fabricating semiconductor device
CN103311146A (zh) * 2012-03-12 2013-09-18 三菱电机株式会社 缺陷检查方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110047768A (zh) * 2018-01-15 2019-07-23 三菱电机株式会社 测试条件决定装置及测试条件决定方法
CN110047768B (zh) * 2018-01-15 2022-10-28 三菱电机株式会社 测试条件决定装置及测试条件决定方法

Also Published As

Publication number Publication date
DE112013002341B4 (de) 2023-01-12
CN104205316B (zh) 2016-09-07
WO2013161447A1 (ja) 2013-10-31
JP6083129B2 (ja) 2017-02-22
DE112013002341T8 (de) 2015-04-09
DE112013002341T5 (de) 2015-02-12
US9431348B2 (en) 2016-08-30
US20150024520A1 (en) 2015-01-22
JP2013232555A (ja) 2013-11-14

Similar Documents

Publication Publication Date Title
CN104205316A (zh) 半导体装置的制造方法以及制造装置
US10323335B2 (en) SiC epitaxial wafer, manufacturing apparatus of SiC epitaxial wafer, fabrication method of SiC epitaxial wafer, and semiconductor device
JP5560921B2 (ja) 欠陥識別マーカー付き基板の製造方法
JP5192661B2 (ja) 炭化珪素半導体素子の製造方法
US9530703B2 (en) Method for manufacturing silicon carbide semiconductor device
JP5000424B2 (ja) 炭化珪素単結晶ウェハの欠陥検出方法、及び炭化珪素半導体素子の製造方法
US8575729B2 (en) Semiconductor chip with linear expansion coefficients in direction parallel to sides of hexagonal semiconductor substrate and manufacturing method
JP5980024B2 (ja) 炭化珪素半導体装置の製造方法
JP2013053898A (ja) 半導体試験治具及びその製造方法
Gallagher et al. Optimizing performance and yield of vertical GaN diodes using wafer scale optical techniques
JP6850845B2 (ja) ＳｉＣエピタキシャルウェハおよび半導体装置
JP2018100838A (ja) 半導体製造装置、半導体製造方法及び半導体装置
CN104916586A (zh) 半导体装置的制造方法
Gallagher et al. Effect of GaN substrate properties on vertical GaN PiN diode electrical performance
JP2020126919A5 (zh)
Kodolitsch et al. Impact of crystalline defects in 4H-SiC epitaxial layers on the electrical characteristics and blocking capability of SiC power devices
CN104517906B (zh) 半导体器件和用于制造半导体器件的方法
US9960047B2 (en) Test pattern for trench poly over-etched step and formation method thereof
JP2020004856A (ja) 半導体装置の製造方法
JP7065729B2 (ja) 炭化珪素半導体装置の製造方法
Ferwana et al. A flexible stress sensor using a sub-10μm silicon chip technology
CN102931219B (zh) 半导体器件及其制备方法
Kato et al. Excess carrier lifetime and strain distributions in a 3 C‐S i C wafer grown on an undulant Si substrate
MARGONINSKI 3. Testing
JP2020072156A (ja) 炭化珪素半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant