JP4049723B2 - 窒化物半導体素子の製造方法及び窒化物半導体素子の製造装置 - Google Patents

窒化物半導体素子の製造方法及び窒化物半導体素子の製造装置 Download PDF

Info

Publication number
JP4049723B2
JP4049723B2 JP2003313023A JP2003313023A JP4049723B2 JP 4049723 B2 JP4049723 B2 JP 4049723B2 JP 2003313023 A JP2003313023 A JP 2003313023A JP 2003313023 A JP2003313023 A JP 2003313023A JP 4049723 B2 JP4049723 B2 JP 4049723B2
Authority
JP
Japan
Prior art keywords
nitride semiconductor
information
semiconductor device
manufacturing
processed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003313023A
Other languages
English (en)
Other versions
JP2005085816A (ja
Inventor
典彦 戸田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2003313023A priority Critical patent/JP4049723B2/ja
Priority to US10/932,028 priority patent/US7384803B2/en
Priority to CNA2004100686296A priority patent/CN1590986A/zh
Publication of JP2005085816A publication Critical patent/JP2005085816A/ja
Application granted granted Critical
Publication of JP4049723B2 publication Critical patent/JP4049723B2/ja
Priority to US12/076,848 priority patent/US20080206906A1/en
Priority to US12/076,837 priority patent/US8330950B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/22—Connection or disconnection of sub-entities or redundant parts of a device in response to a measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Semiconductor Lasers (AREA)

Description

この発明は、窒化物半導体素子を構成するシリコンカーバイド（ＳｉＣ）基板に用いて好適な基板検査方法及び基板検査装置を利用した、窒化物半導体素子の製造方法及び窒化物半導体素子の製造装置に関する。
現在、窒化物半導体は、その物理的性質の優位性から、光デバイス分野や電子デバイスの分野で研究が盛んに行われている。
特に、電子デバイス分野では、現在、窒化物半導体を用いた高電子移動度トランジスタ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ：ＨＥＭＴ 以下、ＨＥＭＴと称する。)の開発が進められている。
窒化物半導体結晶は、蒸気圧が高いことからバルク単結晶の育成が困難であるため、有機金属気相成長法（Ｍｅｔａｌ−Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：ＭＯＣＶＤ 以下、ＭＯＣＶＤと称する。）が広く利用されている。
ＭＯＣＶＤ法とは、高温下で基板上に所定の原料ガスを順次供給し、所望の結晶層を基板上にエピタキシャル成長させる成膜技術をいう。
近年、電子デバイス分野において、シリコンカーバイド基板（以下、ＳｉＣ基板と記載する場合がある。）が注目されている。ＳｉＣの熱伝導率が、基板材料として一般的に用いられているサファイア（Ａｌ2Ｏ3）の熱伝導率よりも７〜９倍程度と大きいためである。
そこで、現在、このＳｉＣ基板上にＭＯＣＶＤ法によって窒化物半導体結晶を成長させて得られる、優れた高周波特性及び高出力特性を有するＨＥＭＴの技術開発が進められている。
また、こうして得られたＨＥＭＴに対する外観検査を、光学顕微鏡像に基づいて用いて行うことができる（例えば、非特許文献１参照）。
株式会社ニコン「ビデオ・エンハンスシステムＳＭＲ−１００」カタログ（１９９４年８月現在）
しかしながら、ＳｉＣ基板上に、上述したＭＯＣＶＤ法によって窒化物半導体薄膜の成膜を行うに当たり、以下の問題点がある。
先ず、結晶基板としてのＳｉＣ基板には、マイクロパイプと呼ばれる、基板の表裏を貫通する穴が構造欠陥として存在している。このマイクロパイプの径は、単結晶の育成条件によって相違するが、数μｍ〜数十μｍ程度の場合がある。
そのため、ＳｉＣ基板上に成長する窒化物半導体薄膜の膜厚を通常２μｍ〜３μｍ程度とした場合に、薄膜を成長させた後もマイクロパイプの一部が欠陥として残存する。
すなわち、ＳｉＣ基板の構造欠陥に起因して、当該基板上の窒化物半導体薄膜にも欠陥が発生してしまう（これを、欠陥導入とも称する）。
また、ＳｉＣ基板には、上述したマイクロパイプの他に、マクロ欠陥（例えば、ボイドや結晶粒界等がある。）、転位（例えば、螺旋や刃状やモザイク等がある。）及び表面欠陥（例えば、表面研磨傷や表面粗さ等がある。）等の種々の構造欠陥が存在している場合がある。その場合にも、上述と同様に、当該欠陥が成膜された窒化物半導体薄膜に欠陥導入されてしまう。
このような構造欠陥が存在しているＳｉＣ基板を具えるＨＥＭＴ等は、動作不良を起こすために、デバイスとしての信頼性の低下を引き起こす。
しかし、上述した非特許文献１に示されたシステムによる検査は、構造欠陥の検出ではなく、あくまでデバイスの表面観察や寸法誤差等の外観検査に過ぎないために、上述した構造欠陥を検出してデバイスの品質を検査することは不可能であった。
そこで、この発明の主たる目的は、基板内部に発生している構造欠陥を検出可能な基板検査方法及び基板検査装置を利用した窒化物半導体素子の製造方法及び窒化物半導体素子の製造装置を提供することにある。
請求項１に記載の窒化物半導体素子の製造方法の発明によれば、下記のような構成上の特徴を有する。
すなわち、シリコンカーバイド基板上に窒化物半導体薄膜が成膜された積層体を具える、窒化物半導体素子を製造するに当たり、照射工程と、不良部特定工程と、加工工程と、切断工程と、排除工程と含んでいる。照射工程では、窒化物半導体薄膜に対して励起光を照射する。不良部特定工程では、励起光の照射によって窒化物半導体薄膜中において発生する、シリコンカーバイド基板の欠陥に基づく光を利用して、シリコンカーバイド基板の不良部の位置を特定する。加工工程では、積層体のうち、不良部以外の領域に加工を施して加工済積層体を形成する。切断工程では、加工済積層体を含む積層体を所定の素子寸法毎に切断して、複数の切片とする。排除工程では、切片のうち、前記加工済積層体を含む切片以外の切片を排除する。
また、請求項２に記載の発明のように、好ましくは、不良部特定工程では、窒化物半導体薄膜中において発光する光を検出し、当該光の強さに関する情報を含む第１情報を取得するとともに、第１情報のうち光の強さが基準値以上である領域を不良部として特定するのが良い。
また、請求項３に記載の発明のように、より好ましくは、積層体に、外部から識別可能な標識をあらかじめ形成しておく。そして、第１情報から標識を認識し、第１情報と当該識別された標識とを関連付けて格納部に格納しておく。こうして、不良部特定工程では、加工済積層体が有する標識に関する第２情報を取得した後、当該第２情報によって識別された加工済積層体の標識と同一の標識と関連付けて格納されている、第１情報を格納部から読み出して照合し、読み出された第１情報に基づいて、加工済積層体の不良部を特定するのが良い。
また、請求項４に記載の発明のように、加工済積層体の標識を認識するに当たり、積層体上の窒化物半導体素子形成用の膜を、当該加工済積層体が具える標識を外部から識別可能な状態で維持されるように加工しておく、加工工程を含むのが良い。
また、請求項５に記載の発明のように、より好ましくは、励起光として、波長が４００から６００ｎｍの範囲内の可視光を照射するのが良い。
また、請求項６に記載の発明のように、より好ましくは、励起光として、紫外光を照射するのが良い。
また、請求項７に記載の発明のように、より好ましくは、窒化物半導体薄膜として、ＧａＮ層、ＡｌＧａＮ層及びＩｎＧａＮ層のうちから選ばれた一種または二種以上の膜を成膜するのが良い。
また、請求項８に記載の窒化物半導体素子の製造装置の発明によれば、下記のような構成上の特徴を有する。
すなわち、シリコンカーバイド基板上に窒化物半導体薄膜が成膜された積層体のうち、当該窒化物半導体薄膜に対して励起光を照射する励起光照射部と、励起光によって窒化物半導体薄膜中において発生する、シリコンカーバイド基板の欠陥に基づく光を利用して、シリコンカーバイド基板の不良部の位置を特定する不良部特定部と、積層体のうち、前記不良部以外の領域に加工を施して加工済積層体を形成する積層体加工部と、当該加工済積層体を含む積層体を所定の素子寸法毎に切断して複数の切片とする切断部と、切片のうち、加工済積層体を含む切片以外の切片を排除する排除部とを具えている。
また、請求項９に記載の発明のように、好ましくは、不良部特定部は、窒化物半導体薄膜中において発光する光を検出して、該光の強さに関する情報を含む第１情報を取得する第１情報取得部と、第１情報のうち、当該光の強さが基準値以上である領域を不良部として特定する情報処理部とを具えているのが良い。
また、請求項１０に記載の発明のように、より好ましくは、積層体に、外部から識別可能な標識があらかじめ形成されており、加工済積層体に形成されている標識に関する第２情報を取得する第２情報取得部を具えており、不良部特定部は、さらに、第１情報から前記標識を認識する第１認識部と、第１情報と第１認識部で認識された前記標識とを関連付けて格納しておく格納部と、第２情報取得部で取得された第２情報に基づいて、加工済積層体が有する標識を認識する第２認識部と、認識された加工済積層体の標識と同一の標識と関連付けて格納されている、第１情報を格納部から読み出して照合し、該読み出された第１情報に基づいて、加工済積層体の不良部を特定する不良部照合部とを具えているのが良い。
また、請求項１１に記載の発明のように、より好ましくは、加工済積層体が有する標識を認識するに当たり、積層体上の窒化物半導体素子形成用の膜に対して、加工済積層体が具える標識を、外部から識別可能な状態で維持されているように、加工する加工部を具えているのが良い。
また、請求項１２に記載の発明のように、より好ましくは、励起光は、波長が４００から６００ｎｍの範囲内の可視光であるのが良い。
また、請求項１３に記載の発明のように、より好ましくは、励起光は、紫外光であるのが良い。
また、請求項１４に記載の発明のように、より好ましくは、窒化物半導体薄膜は、ＧａＮ層、ＡｌＧａＮ層及びＩｎＧａＮ層のうちから選ばれた一種または二種以上の層を含むのが良い。
請求項１に記載の窒化物半導体素子の製造方法の発明によれば、窒化物半導体薄膜の欠陥に基づいて発生する発光現象（或いは、ルミネッセンスとも称する。）を光学顕微鏡を利用した簡易な構成を利用して検出することにより、窒化物半導体薄膜の不良部の位置を検出することができる。
これにより、窒化物半導体薄膜に対して欠陥導入を引き起こす欠陥を有する、シリコンカーバイド基板（以下、単に、ＳｉＣ基板と称する場合がある。）の不良部の位置を特定することができる。
よって、積層体に対する加工を不良部を含まないＳｉＣ基板部分に対してのみ行うことにより、積層体を切断した後に、加工済積層体を含まない不要な切片を排除することができる。
また、請求項２に記載の製造方法の発明によれば、上述した効果に加え、窒化物半導体薄膜の欠陥位置及び無欠陥位置に関するデータであるマッピングデータを迅速かつ再現性良く取得することができる。これにより、ＳｉＣ基板の不良部の位置を自動的にかつ効率良く特定することができる。
また、請求項３に記載の製造方法の発明によれば、上述した効果に加え、ウェハ状の加工済積層体のＳｉＣ基板の不良部の位置を、あらかじめ、積層体を加工する前に取得しておいたマッピングデータを利用することにより特定することができるので、加工後にあらためて特定する必要がない。
そのため、当該加工済積層体を切断して得られる切片のうち、ＳｉＣ基板に不良部を有する不要なチップの選別を効率良く行うことができる。
また、請求項４に記載の製造方法の発明によれば、上述した効果に加え、加工済積層体が具える標識の認識を精度良く行うことができる。
また、請求項５に記載の製造方法の発明によれば、上述した効果に加え、窒化物半導体薄膜の表層の欠陥に対してはもとより、内部に存在する欠陥に対しても可視光を照射可能となる。
また、請求項６に記載の製造方法の発明によれば、上述した効果に加え、窒化物半導体薄膜の欠陥に起因する発光のみを検出できる。そのため、窒化物半導体薄膜表面に埃や屑等が付着している場合には、窒化物半導体薄膜表面からの発光がこれらによって遮蔽されて発光強度が弱くなるため、当該埃や屑等の検出も同時に観察可能となる。
また、請求項７に記載の製造方法の発明によれば、種々の窒化物半導体薄膜を単数或いは複数組み合わせて用いることができるので、ＨＥＭＴをはじめとする、高周波・高出力トランジスタ、青色レーザ及び青色発光ダイオード等の窒化物半導体素子を構成する、ＳｉＣ基板の品質を評価することができる。
請求項８に記載の窒化物半導体素子の製造装置の発明によれば、窒化物半導体薄膜の欠陥に基づいて発生する発光現象を光学顕微鏡を利用した簡易な構成を利用して検出することにより、窒化物半導体薄膜の不良部の位置を検出することができる。
これにより、窒化物半導体薄膜に対して欠陥導入を引き起こす欠陥を有する、ＳｉＣ基板の不良部の位置を特定することができる。
よって、加工済積層体のＳｉＣ基板の不良部の位置を、加工前の積層体で特定された不良部の位置を利用して特定することにより、不要な切片を排除することができる。
また、請求項９に記載の製造装置の発明によれば、上述した効果に加え、ウェハ状の加工済積層体のＳｉＣ基板の不良部の位置を、あらかじめ、積層体を加工する前に取得しておいたマッピングデータを利用することにより特定することができるので、加工後にあらためて特定する必要がない。
そのため、当該加工済積層体を切断して得られる切片のうち、ＳｉＣ基板に不良部を有する不要なチップの選別を効率良く行うことができる。
また、請求項１０に記載の製造装置の発明によれば、上述した効果に加え、述した効果に加え、ウェハ状の加工済積層体のＳｉＣ基板の不良部の位置を、あらかじめ、積層体を加工する前に取得しておいたマッピングデータを利用することにより特定することができるので、加工後にあらためて特定する必要がない。
そのため、当該加工済積層体を切断して得られる切片のうち、ＳｉＣ基板に不良部を有する不要なチップの選別を効率良く行うことができる。
また、請求項１１に記載の製造装置の発明によれば、上述した効果に加え、加工済積層体が具える標識の認識を精度良く行うことができる。
また、請求項１２に記載の製造装置の発明によれば、上述した効果に加え、窒化物半導体薄膜の表層の欠陥に対してはもとより、内部に存在する欠陥に対しても可視光を照射可能となる。
また、請求項１３に記載の製造装置の発明によれば、上述した効果に加え、窒化物半導体薄膜の欠陥に起因する発光のみを検出できる。そのため、窒化物半導体薄膜表面に埃や屑等が付着している場合には、窒化物半導体薄膜表面からの発光がこれらによって遮蔽されて発光強度が弱くなるため、当該埃や屑等の検出も同時に観察可能となる。
また、請求項１４に記載の製造装置の発明によれば、種々の窒化物半導体薄膜を単数或いは複数組み合わせて用いることができるので、ＨＥＭＴをはじめとする、高周波・高出力トランジスタ、青色レーザ及び青色発光ダイオード等の窒化物半導体素子を構成する、ＳｉＣ基板の品質を評価することができる。
以下、図１〜図１０を参照して、この発明の実施の形態につき説明する。尚、各図（フローチャートを除く。）は、この発明が理解できる程度に各構成成分の形状、大きさ及び配置関係を概略的に示してあるに過ぎず、従って、この発明は図示例に限定されるものではない。また、図を分かり易くするために、断面を示すハッチングは、一部分を除き省略してある。尚、以下の説明は、単なる好適例に過ぎず、また、例示した数値的条件は何らこれに限定されない。また、各図において同様の構成成分については同一の番号を付して示し、その重複する説明を省略することもある。
＜第１の実施の形態＞
図１は、この実施の形態の基板検査装置１００の概略構成図である。この実施の形態では、試料として、ウェハ状のシリコンカーバイド基板（以下、ＳｉＣ基板と称する場合がある。）１５１上に窒化物半導体薄膜としてＧａＮ層１５２が成膜された、積層体１５ａを用いた場合を例に挙げて説明する。
図１に示すように、この実施の形態の基板検査装置１００は、励起光照射部１０と不良部特定部２０とを具えている。不良部とは、ＳｉＣ基板のうち構造欠陥を有する領域であり、ここでは、後述するある基準値以上の光強度で発光する領域を不良部として扱う。
励起光照射部１０は、積層体１５ａが具える、窒化物半導体薄膜としてのＧａＮ層１５２に対して励起光を照射する。
ここでの励起光照射部１０は、主として、積層体１５ａを載置するステージ１２、光源１３、狭帯域フィルタ１４、ハーフミラー１６及び第１レンズ１８を具えている。
ステージ１２の搭載面ｃと実質的に垂直な方向に、ステージ１２側から、第１レンズ１８及びハーフミラー１６が所定間隔で順次設けられている。ハーフミラー１６は、狭帯域フィルタ１４を透過した光源１３からの励起光の入射角が４５°となる位置に配置されており、当該励起光を、第１レンズ１８を介してステージ１２上の積層体１５ａに入射角９０°で入射させる。
この構成例では、光源１３として、例えば、青〜緑色可視光（波長４００〜６００ｎｍ程度）を照射可能な水銀ランプを用い、励起光をｅ線（波長５４６ｎｍ）やｇ線（波長４３６ｎｍ）とする。
不良部特定部２０は、第２レンズ２２を具えており、積層体１５ａのＧａＮ層１５２から発せられた光（説明後述）を結像する。
続いて、図１及び図２を参照して、基板検査装置１００を用いた基板検査方法につき説明する。
先ず、ウェハ状の積層体１５ａが載置されたステージ１２を、観察位置にセットする（Ｓ４０１）。
続いて、光源１３からの励起光を、積層体１５ａのＧａＮ層１５２に照射する（Ｓ４０３）。励起光が照射されたＧａＮ層１５２の欠陥部分では、発光（ルミネッセンスとも称する。）が発生する。これは、励起光の照射によって、ＳｉＣ基板１５１の構造欠陥に対応する欠陥部分の窒化物半導体薄膜のイエローバンドが励起され、波長５００〜６００ｎｍ付近に発光が生じるためである。尚、窒化物半導体材料は、ワイドバンドギャップと称されることからもわかるように、可視光に対して透明である。よって、窒化物半導体薄膜の表層の欠陥に対してはもとより、内部に存在する欠陥に対しても可視光を照射可能である。
続いて、第２レンズ２２によって結像されたＧａＮ層１５２からの発光の濃淡を、肉眼で観察することにより、不良部の位置を特定することができる（Ｓ４０５）。その後、ステージを手動あるいは自動で移動させるなどして、励起光をＧａＮ層１５２の全面に照射することにより、ウェハ状のＳｉＣ基板１５１全面の不良部の位置（すなわち、欠陥位置）を特定することができる。
ところで、基板をサファイアとした場合には、サファイア自体が均質なバルク単結晶であるため、当該基板上に成膜されるＧａＮ層も実質的に均一に良好な膜質となる。そのため、ＧａＮ層１５２に励起光を照射しても発光の濃淡は観察されない。
しかしながら、ＳｉＣ基板をデバイスに使用するに当たり、このように、光学顕微鏡を利用した簡易な構成によってＳｉＣ基板の品質を簡便に評価できる。
そのため、サファイア基板よりも優れた熱伝導率を有していながらも、ＳｉＣの構造欠陥をデバイス作製前に特定できずにいた問題を解消することができ、ＳｉＣ基板を用いたデバイスの製造歩留まりの向上が期待できる。
上述した説明から明らかなように、この発明の実施の形態によれば、窒化物半導体薄膜の欠陥に基づいて発生する発光現象を利用することにより、肉眼でレンズを通して、ＳｉＣ基板の不良部の位置を検出することができる。
これにより、窒化物半導体薄膜に対して欠陥導入を引き起こす欠陥を有する、ＳｉＣ基板の欠陥の位置を特定することができる。
＜第２の実施の形態＞
この実施の形態では、基板検査装置が具える光源として、紫外光を照射可能な水銀ランプを用いている点が、第１の実施の形態との主な相違点である。
この構成例では、第１の実施の形態の光源に替え、例えば、紫外光を照射可能な水銀ランプを用い、励起光をｉ線（波長３６５ｎｍ）やｊ線（波長３１３ｎｍ）とする。
第１の実施の形態では、励起光として可視光を照射するため、試料表面が明るく照らされることになる。そのため、発光の濃淡によってＳｉＣ基板の不良部を肉眼等で観察するに当たり、試料表面に付着した埃や屑等によって遮蔽された発光の濃淡にわたってまで、精度良く判別することは困難である。
一方、励起光として紫外光を照射した場合、肉眼等による観察では、試料表面は明るく照らされていない。すなわち、ＧａＮ層１５２からの発光のみが肉眼等によって観察可能となる。その結果、試料表面に付着している埃や屑等によってＧａＮ層１５２からの発光が遮蔽されている場合には、その遮蔽された部分のみ発光強度が弱くなることを顕著に観察することできる。尚、ここでの埃や屑とは、例えば、搬送中に試料表面に付着したもののほかに、ＧａＮ層等の窒化物半導体の結晶成長時に発生した結晶であって、その後試料表面に不所望に付着したものも含まれる。
上述した説明から明らかなように、この実施の形態によれば、第１の実施の形態と同様の効果に加え、試料表面に付着している埃や屑等の検出を同時に行うことができる。
その結果、ＳｉＣ基板の構造欠陥とともにデバイスの信頼性の低下の要因となる、試料表面の埃や屑等を排除する等して、デバイスの信頼性のより一層の向上を期待できる。
＜第３の実施の形態＞
この実施の形態の基板検査装置３００は、不良部特定部２００として、情報取得部２５と情報処理部３０とを具えている点が、第１の実施の形態との主な相違点である。尚、図中、第１の実施の形態で既に説明した構成要素と同一の構成要素には同一の番号を付して示しており、その具体的な説明を省略する（以下の各実施の形態についても同様）。
図３に示すように、この実施の形態の基板検査装置３００は、第１の実施の形態と同様に、励起光照射部１０と不良部特定部２００とを具えているが、ここでの不良部特定部２００は、情報取得部２５及び情報処理部３０を含んでいる点で相違している。
情報取得部２５においてＧａＮ層から発生する光の強さ（以下、単に、発光強度とも称する。）に関する情報を取得し、情報処理部３０において、情報取得部２５によって取得された情報から、光の強さが基準値以上である領域を不良部として特定する。尚、ここでの発光強度の情報とは、画素毎の情報である。
以下に、基板検査装置３００の詳細につき説明する。ここでの励起光照射部１０は、第１の実施の形態と同様のため具体的な説明は省略し、不良部特定部２００が具える情報取得部２５及び情報処理部３０について詳細に説明する。
情報取得部２５は、主として、第２レンズ２２とＣＣＤカメラ等の撮像素子２４とを具えている。第２レンズ２２によって結像された、積層体１５ａから発する光を、撮像素子２４において光の強さに関する情報である画像データとして取得する。
情報処理部３０は、主として、情報受信部３１、ＣＰＵ（或いは、中央処理装置とも称する。）３２、入力部３４、格納部３５、出力部３６及びステージ駆動部３８を具えている。
情報受信部３１は、情報取得部２５がデジタル信号として取得した、上述した光の強さに関する情報を画像データとして受信する。ここで受信された当該情報は、一旦、格納部３５に格納される。
ＣＰＵ３２は、プログラムでソフトウェア処理を行うとき、種々の処理機能を達成する手段として機能する。この構成例におけるＣＰＵ３２は、それぞれ後述する、制御部３２１及び抽出部３２３（あるいは、マッピング処理部とも称する。）として機能する機能手段を含んでいる。
制御部３２１は、入力部３４から入力された指令に基づいて、或いは、ＣＰＵ３２の内部的に発生した指令に基づいて、他の所要の機能手段の処理の実行の制御、出力部３６に表示させる制御、及び各構成要素のタイミングをとる制御等を行うが、これらの点については従来公知であるため、その詳細な説明を省略する。
抽出部（マッピング処理部とも称する。）３２３は、試料全面における光の強さに関する情報から得られる各画素の光強度と、あらかじめ格納部３５に基準値として設定されている１つ又は複数の光強度の閾値とを比較し、光の強さが基準値以上の領域を不良部として抽出する、マッピング処理を行う。このマッピング処理によって、ＧａＮ層１５２の欠陥位置及び無欠陥位置に関するデータである、マッピングデータを迅速にかつ再現性良く取得することができる。
入力部３４は、キーボードやタッチパネルのような入力手段を具えており、処理の最中に外部から必要な指令を入力する装置である。
格納部３５は、ＲＡＭやＲＯＭのようなメモリを具えており、この発明の処理に必要な情報やデータ等が予め読み出し自在に格納され、さらには、各処理の最中に生じる情報やデータ等を読み出し自在に書き込まれる記憶装置である。
出力部３６は、情報受信部３１や入力部３４からの所要の情報やデータ等の他、ＣＰＵ３２で処理中に生成された所要の情報やデータ等を表示するための画像表示装置（モニタ）及び／又は印字装置を具えている。
ステージ駆動部３８は、入力部３４からの指令信号に基づいて、ステージ１２を、試料搭載面ｃに対して平行な方向及びステージ１２の搭載面ｃに対して垂直な方向に移動させることができる。この構成例では、ステージ１２を所定位置に移動させて、積層体１５ａからの発光を観察する構成であるが、これとは反対に、ステージ１２を固定しておいて撮像素子２４を所定位置に移動させて、積層体１５ａからの発光を観察する構成であっても良い。
続いて、図３及び図４を参照して、基板検査装置３００を用いた基板検査方法につき説明する。
先ず、ウェハ状の積層体１５ａが載置されたステージ１２を、撮像素子２４による観察開始位置である測定位置にセットする（Ｓ５０１）。
その後、第１の実施の形態と同様の方法で、積層体１５ａのＧａＮ層１５２に励起光を照射する（Ｓ５０３）。このとき、励起光が照射されたＧａＮ層１５２の欠陥部分では、第１の実施の形態の説明と同様に発光が生じる。尚、光源としては、上述した青〜緑色可視光（波長４００〜６００ｎｍ程度）や紫外光を照射可能な水銀ランプを用いて行う。
続いて、この実施の形態では、ＧａＮ層１５２から発生した光を第２レンズ２２によって結像し、撮像素子２４によって光の強さに関する情報に変換して取得する（Ｓ５０５）。観察開始位置での光の強さに関する情報を取得した後は、制御部３２１からステージ駆動部３８に、ステージ１２を移動させる制御信号が自動的に出力される。この制御信号によってステージ１２が次の測定位置に移動され、同様に撮像素子２４による新たな情報が取得される。こうした走査処理を繰り返し、撮像素子２４によってＧａＮ層１５２全面を走査させることにより、ウェハ全面の情報を取得することができる。
情報受信部３１は、光の強さに関する情報の取得に応答して、情報取得部２５から当該情報を受信して格納部３５に順次格納する（Ｓ５０７）。
続いて、入力部３４からの指示によって、ＧａＮ層１５２から発光する光の強さに関する情報に基づいて、所定の光の強さ以上の領域を不良部、すなわち欠陥位置として抽出するマッピング処理を行う（Ｓ５０９）。こうして得られたマッピングデータに基づいて、ＳｉＣ基板の欠陥の有無を自動的に特定することができる。
そこで、図５を参照して、抽出部３２３でのマッピング処理の一例につき説明する。
先ず、マッピング抽出の前処理として、予め各画素の位置座標と各画素の光強度の抽出判定基準となる閾値とを、以下説明するように格納部３５に格納しておく。
ＳｉＣ基板１５１に欠陥が生じていると、この欠陥に起因してその上側のＧａＮ層１５２にも欠陥が生じる。そこで、ＧａＮ層１５２に励起光を照射して、その反射光の光強度が欠陥の無い画素領域と欠陥のある画素領域とでどう変わるかを統計的なデータとして、予め調べておき、ある一定以上の光強度の場合には欠陥領域であると判断できる光強度の値を、基準値すなわち閾値として取得する。こうして得られた基準値を、各画素に共通の判断の基準値として格納部３５に格納しておく。また、格納部３５には、各画素毎に、ウェハ表面に設定されたＸＹ座標系の位置座標が対応付けられて格納されている。
抽出部３２３では、ウェハ全面に対する、ＧａＮ層１５２が発光する光の強さに関する情報の取得の終了の通知を受けて、格納部３５から当該情報を読み出していく（Ｓ６０１）。この情報から画素毎に、画素の位置座標と当該画素の光強度のデータとを読み出す（Ｓ６０３）。次に、当該情報の読み出しに応答して、格納部３５から基準値を読み出す（Ｓ６０５）。この基準値の読み出しの終了後、基準値と光強度との比較を行う（Ｓ６０７）。この比較により、光強度が基準値と等しいか、あるいは、基準値よりも大きい場合には（Ｙｅｓの場合）、この光強度を与えた画素は欠陥を有している画素であると判定する。一方、光強度の値が、基準値よりも小さい場合には（Ｎｏの場合）、この光強度を与えた画素は欠陥を有していない画素であると判定する。こうして、全てのウェハ上の画素について上述の各ステップＳ６０１〜Ｓ６０７を行い（Ｓ６０９）、この処理を終了する。また、必要に応じて、得られたマッピングデータを出力部３６からプリントアウトしたり、又は、マッピングデータをモニタにマッピング表示するなどして可視化も可能である。
上述したマッピング処理を行うことにより、窒化物半導体薄膜の欠陥位置及び無欠陥位置に関するマッピングデータを、迅速かつ再現性良く取得することができる。
上述した説明から明らかなように、この実施の形態によれば、第１の実施の形態と同様の効果を得ることができる。
さらに、この実施の形態によれば、ＳｉＣ基板の不良部の位置を自動的にかつ効率良く特定することができる。
＜第４の実施の形態＞
図６は、この実施の形態の窒化物半導体素子の製造装置９００の概略構成図である。この実施の形態では、第３の実施の形態で説明したマッピングデータを、当該マッピングデータを取得したウェハ状の試料と関連づけて格納しておくことにより、このマッピングデータを窒化物半導体素子の製造に利用する構成である。
図６に示すように、この実施の形態の窒化物半導体素子の製造装置９００は、第１の実施の形態と同様に、励起光照射部１０及び不良部特定部８００に加えて、さらに、第２情報取得部４０、積層体加工部４５、切断部５０及び排除部６０を具えた構成である。
続いて、窒化物半導体素子の製造装置９００の詳細につき説明するに先立ち、この実施の形態の窒化物半導体素子の製造装置の製造ラインは、一例として、以下に簡単に説明する(1)〜(3)の製造工程を含んでいる（図７参照）。また、この実施の形態では、窒化物半導体素子をＧａＮ系ＨＥＭＴとした場合を例に挙げて説明する。
(1)：ウェハ状のＳｉＣ基板１５１上に、チャネル層となる窒化物半導体薄膜としてＧａＮ層１５２を形成して、積層体１５ａを形成する。具体的には、ＳｉＣ基板１５１上に、ＭＯＣＶＤ法によって形成したＧａＮバッファ層（不図示）をＧａＮ層１５２に改質して形成する。尚、この積層体１５ａを、以下ウェハまたは加工前ウェハと称する場合もある。また、ここで説明するＧａＮ系ＨＥＭＴは一般的な構造であり、各層を結晶成長させる際の具体的な形成方法については従来公知であるため、その詳細な説明は省略する。
ＧａＮ層１５２を形成した後、積層体１５ａの表面に、各ウェハを個別に識別するための、外部から識別可能なマークや番号等の標識７０を形成する。標識７０は、ウェハ表面の素子形成領域ａ以外の領域であるマージン領域ｂに、例えば、アルミニウム（Ａｌ）を金属蒸着して形成する。尚、標識７０は、金属蒸着法の他に、例えば、ＧａＮ層１５２の表面自体をエッチングして、凸状或いは凹状に形成したものであっても良い。また、この標識７０を、ＨＥＭＴの製造過程で用いられるフォトマスクの位置合わせ用マークと兼用させても良い。すなわち、マークの形成位置、個数及び形状は、目的や設計に応じて任意好適に設計することができる（図７（Ａ））。
(2)：この積層体１５ａに対し、標識７０を識別可能な状態が維持されるように加工を行って、加工された積層体１５ｂを得る。この構成例では、一例として、積層体１５ａに窒化物半導体素子として、例えば、ＧａＮ系ＨＥＭＴ１５ｂを作り込む。
尚、積層体１５ａに対する加工とは上述のみに限定されない。よって、ＧａＮ層１５２上に、窒化物半導体素子形成用の何らかの膜を所要の処理によって成膜した後、標識７０を覆っている当該成膜した膜の一部を除去して、標識７０を露出させる加工が施されていれば良い。この構成例では、ＧａＮ層１５２上に、窒化物半導体素子として所要の構成要素である、電子供給層１５３及び各電極（ゲート電極１０４、ソース電極１０６及びドレイン電極１０８）を形成する。具体的には、電子供給層１５３を、Ａｌ0.2Ｇａ0.8Ｎ層をＭＯＣＶＤ法によって形成する。ゲート電極１０４を、電子供給層１５３上に、ニッケル（Ｎｉ）及び金（Ａｕ）を順次積層して形成する。また、ソース電極１０６及びドレイン電極１０８として、電子供給層１５３上であってかつゲート電極１０４を非接触で挟む位置に、チタン（Ｔｉ）、アルミニウム及び金を順次積層して形成する（図７（Ｂ））。然る後、周知の通り、形成された各構成要素を覆うようにパッシベーション膜（図示せず）を形成する。尚、ここでは、積層体１５ｂを、加工済積層体または加工済ウェハとも称し、単にウェハと称する場合は積層体１５ａを指す場合がある。
(3)：積層体１５ｂを、スクライビング方式やダイシング方式等によって、ダイシングラインに沿って、個々の切片、すなわちチップ８０に切断する（図７（Ｃ））。
このような製造ラインにおいて、この発明は、特に、上記(1)の段階で、あらかじめ、加工前ウェハの状態でウェハ状のＳｉＣ基板の不良部位置（欠陥位置）を特定しておくことにより、加工済ウェハをチップ化した際に、不良部を有するチップをこの欠陥位置に基づいて排除することができる。
以下、図６を参照して、窒化物半導体素子の製造装置９００の詳細につき説明する。
励起光照射部１０は、第１の実施の形態と同様のため、ここでの具体的な説明は省略し、不良部特定部８００、第２情報取得部４０、積層体加工部４５、切断部５０及び排除部６０について詳細に説明する。
この構成例の不良部特定部８００は、第１情報取得部６５及び情報処理部８５を具えている。
第１情報取得部６５は、主として、第２レンズ２２とＣＣＤカメラ等の撮像素子２４とを具えており、第２レンズ２２によって結像された積層体１５ａから発する光を、撮像素子２４によって光の強さに関する第１情報として取得する。
情報処理部８５は、主として、第１情報受信部３３、ＣＰＵ７５、入力部３４、格納部３５、出力部３６、ステージ駆動部３８及び第２情報受信部３７を具えている。
第１情報受信部３３は、第１情報取得部６５がデジタル信号として取得した、上述した光の強さに関する第１情報を画像データとして受信する。ここで受信された第１情報は、一旦格納部３５に格納される。
第２情報受信部３７は、後述する第２情報取得部４０が取得した、加工された積層体１５ｂの標識７０に関する第２情報を画像データとして受信する。
ＣＰＵ７５は、第３の実施の形態と同様の機能を有し、ここでは、それぞれ後述する、制御部７５１、第１認識部７５３、抽出部７５５（あるいは、マッピング処理部とも称する。）、第２認識部７５７及び不良部照合部７５９として機能する機能手段を含んでいる。
制御部７５１は、入力部３４から入力された指令に基づいて、或いは、ＣＰＵ７５の内部的に発生した指令に基づく、他の所要の機能手段の処理の実行の制御、格納部３５に対する情報やデータ等の書込み及び／又は読み出しの制御、出力部３６への信号の出力を制御して適当に表示させる制御、及び各構成要素のタイミングをとる制御等を行う。
第１認識部７５３は、第１情報受信部３３が受信した第１情報に基づいて、積層体１５ａに形成されている標識７０を認識する。
そこで、図８を参照して、第１認識部での認識処理の一例につき説明する。
先ず、認識処理の前処理として、あらかじめ、ウェハ毎の真の基準標識（すなわち、上記(1)の段階で形成される標識）に関する情報を格納しておく。
第１認識部７５３では、第１情報受信部３３での第１情報の受信に応答して、格納部３５から第１情報を画素毎に読み出していく（Ｓ１０１０）。そして、当該読み出された第１情報中に、各ウェハ毎に形成されているウェハ識別用の標識７０に関する情報が有る（Ｙ：Ｙｅｓの場合）か無い（Ｎ：Ｎｏの場合）かを判断する（Ｓ１０３０）。第１情報中に標識７０に関する情報が有る場合（Ｙ）には、標識７０がウェハの基準標識のうちのいずれであるかを判定する（Ｓ１０５０）。この判定は、格納部３５にあるウェハの基準標識と第１情報から読み取られた標識とに関する情報を照合して行う。照合が一致した場合（Ｙ）には、読み取られた標識が真の識別標識であると認識されて、積層体１５ａの標識に関する第１情報と加工前マッピングデータとが関連付けられて格納部３５に格納される。尚、各ステップＳ１０３０及びＳ１０５０で「無い」や「不一致」の場合（Ｎ）には、Ｓ１０１０に戻る。次に、全てのウェハ状の画素について上述の各ステップＳ１０１０〜Ｓ１０５０が終了したら（Ｓ１０７０）、この処理を終了する。
抽出部７５５は、第３の実施の形態と同様の機能を有し、試料全面における光の強さに関する第１情報から得られる各画素の光強度と、あらかじめ格納部３５に基準値として設定されている１つ又は複数の光強度の閾値とを比較し、光の強さが基準値以上の領域を不良部として抽出する、マッピング処理を行う。マッピング処理は、第３の実施の形態で説明した方法と同様にして行うことができ、ここでは、各ウェハ１５ａ毎に、そのウェハのどの領域が不良部であるかが、格納部３５に位置座標情報で保存される。
第２認識部７５７は、後述する第２情報受信部３７が受信した第２情報に基づいて、加工された積層体１５ｂに形成されている標識７０を認識する。この処理は、図８を参照して説明した第１認識部７５３での認識処理と実質的に同様である。この場合には、積層体は加工された積層体（すなわち、加工済ウェハ）１５ｂであり、また、第１画像データの代わりに第２画像データについて処理が行われる。従って、図８に、第２画像データの処理であることをステップＳ１０１０に示してある。
不良部照合部７５９は、第１情報に基づいて加工された積層体１５ｂの不良部の位置を特定する。
そこで、図９を参照して、不良部照合部７５９における、加工された積層体１５ｂの不良部位置の特定処理の一例につき説明する。
具体的には、第２認識部７５７で認識された標識７０と、格納部３５に第１情報に基づくマッピングデータとともに格納されている標識７０との照合を行う（Ｓ１１１０）。照合が一致した場合（Ｙ）には、一致した標識を有する、加工前の積層体１５ａのＳｉＣ基板の不良部に関するマッピングデータを読み出す（Ｓ１１３０）。そして、加工前のマッピングデータに含まれている不良部の個所を指定する位置座標を指定する（Ｓ１１５０）。この不良部の位置座標の指定により、加工された積層体１５ｂのうち、不良部が発生している領域部分の位置座標が特定される。
これらのステップＳ１１１０〜Ｓ１１５０を全ての積層体であるウェハにつき行う（Ｓ１１７０）。尚、ステップＳ１１１０及びＳ１１７０において、Ｎｏである場合には、Ｓ１１１０に戻る。
これにより、加工された積層体１５ｂの状態においてでも、ＧａＮ層１５２に対して欠陥導入を引き起こす、ＳｉＣ基板１５１の欠陥位置を特定することができる。
第２情報取得部４０は、例えば、ＣＣＤカメラ等の通常の撮像素子を具えており、積層体１５ｂに形成されている標識７０に関する第２情報を取得する。この第２情報取得部４０としては、例えば、既に説明した基板検査装置１００（第１の実施の形態参照）の励起光照射部１０の構成要素である光源１３を除去しないか、又は除去した構成としてこれを兼用することも可能である。
積層体加工部４５は、積層体１５ａに窒化物半導体素子を作り込むために成膜やエッチングを施し、最終のデバイスとして作り上げる従来普通の装置であって、単一構成であっても複数の装置の組み合わせであっても良い。また、この積層体加工部４５では、標識７０を覆っている膜部分の除去を行って、当該標識７０を露出させる処理も含まれる。積層体加工部４５での所要の加工は、上述したマッピングデータの取得後、入力部３４からの指令により、加工前の積層体１５ａが積層体加工部４５へ自動的に搬送された後開始される。ここでの加工処理によって、積層体１５ａは、標識７０が外部から識別可能な状態が維持されている、加工済積層体１５ｂとなる。ここでは、積層体１５ａを加工して、ウェハ状のＧａＮ系ＨＥＭＴ１５ｂを形成する。この加工処理が終了すると、加工済積層体１５ｂは、入力部３４からの指令により、第２情報取得部４０へ自動的に搬送されて所要の位置にセットされる。
切断部５０では、加工済積層体１５ｂの標識７０と当該加工済積層体１５ｂの不良部の位置座標情報とが格納部３５に格納された後、加工済積層体１５ｂが切断部５０へ自動的に搬送されて所要の位置にセットされる。このセッティングの終了に応答して、切断部５０では、加工済積層体１５ｂをダイシングラインに沿って切断し、複数のチップに個片化する。尚、この状態では、未だ、各チップはダイシングテープ上に固定されていてバラバラになっていない。
排除部６０は、切断部５０で個片化され、ダイシングテープに貼り付いている複数個のチップのうち、不良部照合部７５９で不良部と判定された領域にあるチップを、ピンセット付きロボットアーム等で排除する。具体的には、排除部６０では、加工済積層体１５ｂのうちＳｉＣ基板の欠陥位置に関する位置座標情報を読み出してきて、不良チップの特定及び排除を行う。
続いて、図６から図１０を参照して、窒化物半導体素子の製造装置９００を用いた窒化物半導体素子の製造方法につき説明する。
先ず、ウェハ状の積層体１５ａが載置されたステージ１２を、撮像素子２４による観察開始位置にセットする（Ｓ１５１０）。
その後、第１の実施の形態と同様の方法で、積層体１５ａのＧａＮ層１５２に励起光を照射する（Ｓ１５３０）。このとき、励起光が照射されたＧａＮ層１５２の欠陥部分では、第１の実施の形態の説明と同様に発光が生じる。尚、光源としては、上述した青〜緑色可視光（波長４００〜６００ｎｍ程度）や紫外光を照射可能な水銀ランプを用いて行う。
続いて、第２レンズ２２によって結像された、ＧａＮ層１５２からの発光を、撮像素子２４によって第１情報に変換して取得する（Ｓ１５５０）。尚、観察開始位置での第１情報の取得終了後は、制御部７５１からステージ駆動部３８に、ステージ１２を移動させる制御信号が自動的に出力される。この制御信号によってステージ１２が次の測定位置に移動され、同様に撮像素子２４による新たな第１情報が取得される。こうした走査処理を繰り返し、撮像素子２４をＧａＮ層１５２全面に走査させ、ウェハ全面の第１情報を取得する。このとき、この第１情報には、ＧａＮ層１５２から発した光の強さに関する情報の他に、上述した標識７０に関する情報も取り込まれている。
第１情報の取得に応答して、第１情報受信部３３は、第１情報取得部６５から第１情報を受信して格納部３５に格納する（Ｓ１５７０）。
続いて、入力部３４からの指示によって、格納部３５から第１情報を読み出し、当該第１情報に基づいて、加工前の積層体１５ａに形成されている標識７０を認識する（Ｓ１５９０）。
続いて、入力部３４からの指示によって、認識された標識７０に対応する積層体１５ａの第１情報に基づいて、所定の光の強さ以上の領域を不良部、すなわち欠陥位置として抽出するマッピング処理を行う（Ｓ１６１０）。
続いて、入力部３４からの指示によって、第１認識部７５３で認識された標識７０と、当該標識７０に関するマッピングデータとを関連付けて、格納部３５に格納する（Ｓ１６３０）。
このように、ウェハ毎の欠陥位置及び無欠陥位置に関するデータをマッピングデータとして蓄積及び管理することにより、以降、必要に応じて随時読み出すことができる。尚、ここでは、認識された標識と当該標識に関するマッピングデータとを関連づけて格納部３５に格納させている。しかし、そのようにする代わりに、例えば、認識された標識と当該標識に関する第１情報とを関連づけて格納し、後工程において、当該第１画像データに対してマッピング処理を行っても良い。或いは、必要に応じて、格納部３５からマッピングデータを読み出して、出力部３６で画像表示させても良い。
その後、入力部３４からの指示によって、積層体加工部４５に積層体１５ａを搬送し、窒化物半導体素子の作り込みを行う。この素子形成後に標識７０が何らかの膜で覆われている場合は、当該標識７０を覆っている膜の部分を除去する。このようにして、標識７０が外部から識別可能な状態で残存する、ＧａＮ系ＨＥＭＴ１５ｂを形成する（Ｓ１６５０）。
続いて、加工済積層体１５ｂを、当該加工済積層体１５ｂが具える標識７０に関する第２情報を取得するための、観察開始位置にセットする（Ｓ１６７０）。
続いて、撮像素子（不図示）を加工済積層体１５ｂの全面を走査させて、加工済積層体１５ｂが具える標識７０に関する第２情報を取得する（Ｓ１６９０）。
続いて、第２情報取得に応答して、第２情報受信部３７は、第２情報取得部４０から第２情報を受信して格納部３５に格納する（Ｓ１７１０）。
続いて、入力部３４からの指示によって、格納部３５から第２情報を読み出して、加工済積層体１５ｂが具える標識７０を認識する（Ｓ１７３０）。
続いて、加工済積層体１５ｂのうちのＧａＮ層１５２の不良部の位置、すなわち欠陥位置を特定する（Ｓ１７５０）。具体的には、入力部３４からの指示によって、第２認識部７５７で認識された標識７０と同一の標識７０と関連付けて格納されているマッピングデータを格納部３５から読み出す。そして、読み出されたマッピングデータに基づいて、加工済積層体１５ｂのＧａＮ層１５２の欠陥位置を判別する。こうして、加工済積層体１５ｂの状態におけるＳｉＣ基板の欠陥位置を、積層体の加工前に取得しておいたマッピングデータを利用して特定することができる。
続いて、ダイシングテープに貼り付けられている加工済積層体１５ｂを、個々の切片（例えば、チップ）８０に切断する（Ｓ１７７０）。
続いて、不良部照合部７５９で不良部と判定された領域を含むチップを、ロボットアーム等の先端に設けられているピンセットで摘んで排除する（Ｓ１７９０）。
すなわち、あらかじめ取得されているマッピングデータによって不要なチップが選別可能であるため、切断された個々の切片に対してあらためて信頼性評価検査を行う必要がない。
上述した説明から明らかなように、この発明の実施の形態によれば、第１の実施の形態と同様の効果を得ることができる。
さらに、この実施の形態によれば、ウェハ状の加工済積層体のＳｉＣ基板の不良部の位置を、あらかじめ、積層体を加工する前に取得しておいたマッピングデータを利用することにより特定することができるので、加工後にあらためて特定する必要がない。
そのため、当該加工済積層体を切断して得られる切片のうち、ＳｉＣ基板に不良部を有する不要な切片の選別を効率良く行うことができる。
以上、この発明は、上述した実施の形態のみに限定されない。よって、任意好適な段階において好適な条件を組み合わせ、この発明を適用することができる。
例えば、光源としては水銀ランプの他に、キセノンランプやハロゲンランプ等を任意好適に使用することができる。
また、窒化物半導体薄膜としてＧａＮ層を用いた場合につき説明したが、ＧａＮ層、ＡｌＧａＮ層及びＩｎＧａＮ層の少なくとも一つを含む膜であれば良い。
また、窒化物半導体薄膜を用いた窒化物半導体素子としては、ＨＥＭＴの他に、高周波・高出力トランジスタ、青色レーザ及び青色発光ダイオード等を任意好適に適用することができる。
また、上述した説明では、加工前積層体或いは加工済積層体に対する各処理を入力部からの指示によって行っているが、自動的に開始するようにしても良い。
また、上述した第４の実施の形態の説明では、不良部特定部と、積層体加工部、切断部及び排除部とが制御装置を介して接続された構成であるが、何らこれらに限定されない。よって、例えば、積層体加工部、切断部及び排除部を、制御装置と切り離して、個別の装置として設けても良い。その場合には、制御装置で得られた所要の情報は所定の格納部等に一旦格納しておき、この格納部を介してこれらの情報を積層体加工部、切断部及び排除部で利用することができる。
また、上述した第４の実施の形態では、積層体全面に対して加工を行い、得られた加工済積層体のＳｉＣ基板の不良部の位置を、積層体を加工する前に取得しておいたマッピングデータを利用して特定することにより、不良部を有する不要な切片の排除を行っていた。
しかし、例えば、積層体に対する加工を、当該マッピングデータを利用して不良部を含まないＳｉＣ基板部分に対してのみ行い、積層体を切断した後に、加工済積層体を含む切片以外の切片を排除する構成であっても良い。
この発明の第１の実施の形態の基板検査装置の概略構成図である。 この発明の第１の実施の形態の説明の基板検査装置による検査方法の説明に供する、フローチャートである。 この発明の第３の実施の形態の基板検査装置の概略構成図である。 この発明の第３の実施の形態の説明の基板検査装置による検査方法の説明に供する、フローチャートである。 この発明の第３の実施の形態の基板検査装置が具える抽出部の動作を示すフローチャートである。 この発明の第４の実施の形態の窒化物半導体素子の製造装置の概略構成図である。 この発明の第４の実施の形態の説明の窒化物半導体素子の製造方法に含まれる製造工程の説明に供する図である。 この発明の第４の実施の形態の窒化物半導体素子の製造装置が具える第１及び第２識別部の動作を示すフローチャートである。 この発明の第４の実施の形態の窒化物半導体素子の製造装置が具える不良部照合部の動作を示すフローチャートである。 この発明の第４の実施の形態の窒化物半導体素子の製造装置による製造方法の説明に供する、フローチャートである。
符号の説明
１０：励起光照射部
１２：ステージ
１３：光源
１４：狭帯域フィルタ
１５ａ：積層体（加工前）
１５ｂ：加工済積層体
１６：ハーフミラー
１８：第１レンズ
２０、２００、８００：不良部特定部
２２：第２レンズ
２４：撮像素子
２５：情報取得部
３０：情報処理部
３１：情報受信部
３２、７５：ＣＰＵ
３３：第１情報受信部
３４：入力部
３５：格納部
３６：出力部
３７：第２情報受信部
３８：ステージ駆動部
４０：第２情報取得部
４５：積層体加工部
５０：切断部
６０：排除部
６５：第１情報取得部
７０：標識
８０：チップ（切片）
８５：情報処理部
１００、３００：基板検査装置
１０４：ゲート電極
１０６：ソース電極
１０８：ドレイン電極
１５１：シリコンカーバイド基板
１５２：ＧａＮ層（窒化物半導体薄膜）
１５３：電子供給層
３２１、７５１：制御部
３２３、７５５：抽出部（マッピング処理部）
７５３：第１認識部
７５７：第２認識部
７５９：不良部照合部
９００：窒化物半導体素子の製造装置

Claims (14)

  1. シリコンカーバイド基板上に窒化物半導体薄膜が成膜された積層体のうち、該窒化物半導体薄膜に対して励起光を照射する照射工程と、
    前記励起光によって窒化物半導体薄膜中において発生する、前記シリコンカーバイド基板の欠陥に基づく光を利用して、前記シリコンカーバイド基板の不良部の位置を特定する不良部特定工程と、
    前記積層体のうち、前記不良部以外の領域に加工を施して加工済積層体を形成する加工工程と、
    前記加工済積層体を含む前記積層体を所定の素子寸法毎に切断して、複数の切片とする切断工程と、
    前記切片のうち、前記加工済積層体を含む切片以外の切片を排除する排除工程と
    を含むことを特徴とする窒化物半導体素子の製造方法。
  2. 請求項１に記載の窒化物半導体素子の製造方法において、
    前記不良部特定工程では、前記光を検出して該光の強さに関する情報を含む第１情報を取得し、該第１情報のうち前記光の強さが基準値以上である領域を前記不良部として特定することを特徴とする窒化物半導体素子の製造方法。
  3. 請求項２に記載の窒化物半導体素子の製造方法において、
    前記積層体に、外部から識別可能な標識をあらかじめ形成しておき、
    前記第１情報から前記標識を認識し、前記第１情報と該識別された標識とを関連付けて、格納部に格納しておき、
    前記不良部特定工程では、前記加工済積層体が有する標識に関する第２情報を取得した後、該第２情報によって識別された前記加工済積層体の標識と同一の標識と関連付けて格納されている、前記第１情報を前記格納部から読み出して照合し、該読み出された前記第１情報に基づいて、前記加工済積層体の不良部を特定することを特徴とする窒化物半導体素子の製造方法。
  4. 請求項３に記載の窒化物半導体素子の製造方法において、
    前記加工済積層体の標識を認識するに当たり、前記積層体上の窒化物半導体素子形成用の膜を、前記加工済積層体が具える前記標識を外部から識別可能な状態で維持されるように加工しておく、加工工程を含むことを特徴とする窒化物半導体素子の製造方法。
  5. 請求項１ないし４のいずれか一項に記載の窒化物半導体素子の製造方法において、前記励起光として、波長が４００から６００ｎｍの範囲内の可視光を照射することを特徴とする窒化物半導体素子の製造方法。
  6. 請求項１ないし４のいずれか一項に記載の窒化物半導体素子の製造方法において、前記励起光として、紫外光を照射することを特徴とする窒化物半導体素子の製造方法。
  7. 請求項１ないし６のいずれか一項に記載の窒化物半導体素子の製造方法において、前記窒化物半導体薄膜として、ＧａＮ層、ＡｌＧａＮ層及びＩｎＧａＮ層のうちから選ばれた一種または二種以上の膜を成膜することを特徴とする窒化物半導体素子の製造方法。
  8. シリコンカーバイド基板上に窒化物半導体薄膜が成膜された積層体のうち、該窒化物半導体薄膜に対して励起光を照射する励起光照射部と、
    前記励起光によって前記窒化物半導体薄膜中において発生する、前記シリコンカーバイド基板の欠陥に基づく光を利用して、前記シリコンカーバイド基板の不良部の位置を特定する不良部特定部と、
    前記積層体のうち、前記不良部以外の領域に加工を施して加工済積層体を形成する積層体加工部と、
    前記加工済積層体を含む前記積層体を所定の素子寸法毎に切断して、複数の切片とする切断部と、
    前記切片のうち、前記加工済積層体を含む切片以外の切片を排除する排除部と
    を具えていることを特徴とする窒化物半導体素子の製造装置。
  9. 請求項８に記載の窒化物半導体素子の製造装置において、
    前記不良部特定部は、
    前記光を検出して該光の強さに関する情報を含む第１情報を取得する第１情報取得部と、
    該第１情報のうち、前記光の強さが基準値以上である領域を前記不良部として特定する情報処理部と
    を具えていることを特徴とする窒化物半導体素子の製造装置。
  10. 請求項９に記載の窒化物半導体素子の製造装置において、
    前記積層体に、外部から識別可能な標識があらかじめ形成されており、
    前記加工済積層体に形成されている前記標識に関する第２情報を取得する第２情報取得部を具えており、
    前記不良部特定部は、さらに、
    前記第１情報から前記標識を認識する第１認識部と、
    前記第１情報と前記第１認識部で認識された前記標識とを関連付けて格納しておく格納部と、
    前記第２情報取得部で取得された前記第２情報に基づいて、前記加工済積層体が有する標識を認識する第２認識部と、
    前記認識された加工済積層体の標識と同一の標識と関連付けて格納されている、前記第１情報を前記格納部から読み出して照合し、該読み出された前記第１情報に基づいて、前記加工済積層体の不良部を特定する不良部照合部と
    を具えていることを特徴とする窒化物半導体素子の製造装置。
  11. 請求項１０に記載の窒化物半導体素子の製造装置において、
    前記加工済積層体が有する標識を認識するに当たり、前記積層体上の窒化物半導体素子形成用の膜に対して、前記加工済積層体が具える前記標識を、外部から識別可能な状態で維持されているように、加工する加工部を具えていることを特徴とする窒化物半導体素子の製造装置。
  12. 請求項８ないし１１のいずれか一項に記載の窒化物半導体素子の製造装置において、前記励起光は、波長が４００から６００ｎｍの範囲内の可視光であることを特徴とする窒化物半導体素子の製造装置。
  13. 請求項８ないし１１のいずれか一項に記載の窒化物半導体素子の製造装置において、前記励起光は、紫外光であることを特徴とする窒化物半導体素子の製造装置。
  14. 請求項８ないし１３のいずれか一項に記載の窒化物半導体素子の製造装置において、前記窒化物半導体薄膜は、ＧａＮ層、ＡｌＧａＮ層及びＩｎＧａＮ層のうちから選ばれた一種または二種以上の層を含むことを特徴とする窒化物半導体素子の製造装置。
JP2003313023A 2003-09-04 2003-09-04 窒化物半導体素子の製造方法及び窒化物半導体素子の製造装置 Expired - Fee Related JP4049723B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2003313023A JP4049723B2 (ja) 2003-09-04 2003-09-04 窒化物半導体素子の製造方法及び窒化物半導体素子の製造装置
US10/932,028 US7384803B2 (en) 2003-09-04 2004-09-02 Method of manufacturing nitride semiconductor device including SiC substrate and apparatus for manufacturing nitride semiconductor device
CNA2004100686296A CN1590986A (zh) 2003-09-04 2004-09-03 基板检查方法及装置、氮化物半导体元件制造方法及装置
US12/076,848 US20080206906A1 (en) 2003-09-04 2008-03-24 Method of manufacturing nitride semiconductor device including SiC substrate and apparatus for manufacturing nitride semiconductor device
US12/076,837 US8330950B2 (en) 2003-09-04 2008-03-24 Method of manufacturing nitride semiconductor device including SiC substrate and apparatus for manufacturing nitride semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003313023A JP4049723B2 (ja) 2003-09-04 2003-09-04 窒化物半導体素子の製造方法及び窒化物半導体素子の製造装置

Publications (2)

Publication Number Publication Date
JP2005085816A JP2005085816A (ja) 2005-03-31
JP4049723B2 true JP4049723B2 (ja) 2008-02-20

Family

ID=34225129

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003313023A Expired - Fee Related JP4049723B2 (ja) 2003-09-04 2003-09-04 窒化物半導体素子の製造方法及び窒化物半導体素子の製造装置

Country Status (3)

Country Link
US (3) US7384803B2 (ja)
JP (1) JP4049723B2 (ja)
CN (1) CN1590986A (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4049723B2 (ja) * 2003-09-04 2008-02-20 沖電気工業株式会社 窒化物半導体素子の製造方法及び窒化物半導体素子の製造装置
JP2007088420A (ja) * 2005-08-25 2007-04-05 Sharp Corp 半導体発光素子の製造方法
JOP20190083A1 (ar) 2008-06-04 2017-06-16 Amgen Inc بولي ببتيدات اندماجية طافرة لـfgf21 واستخداماتها
JP2010109156A (ja) * 2008-10-30 2010-05-13 Oki Electric Ind Co Ltd 半導体装置の検査方法及び検査装置
JP4844694B2 (ja) * 2011-01-19 2011-12-28 レーザーテック株式会社 検査装置及び欠陥分類方法
EP2604175B1 (en) 2011-12-13 2019-11-20 EndoChoice Innovation Center Ltd. Removable tip endoscope
JP6083129B2 (ja) * 2012-04-27 2017-02-22 富士電機株式会社 半導体装置の製造方法および製造装置
DE102013112885A1 (de) * 2013-11-21 2015-05-21 Osram Opto Semiconductors Gmbh Verfahren zur optischen Charakterisierung eines optoelektronischen Halbleitermaterials und Vorrichtung zur Durchführung des Verfahrens
KR101581534B1 (ko) * 2014-03-25 2015-12-31 한양대학교 산학협력단 고속 결함 검출 시스템
KR102475056B1 (ko) * 2017-03-03 2022-12-06 스미또모 가가꾸 가부시키가이샤 결함 마킹 방법 및 결함 마킹 장치, 원반의 제조 방법 및 원반, 그리고 시트의 제조 방법 및 시트
US20180311762A1 (en) * 2017-04-26 2018-11-01 Asm Technology Singapore Pte Ltd Substrate cutting control and inspection
KR102564487B1 (ko) * 2021-10-08 2023-08-07 주식회사 에타맥스 단일 입사광 기반 광루미네선스를 이용한 실리콘카바이드 기판의 결함분류 장비 및 그를 이용한 결함분류 방법
CN114152637B (zh) * 2022-02-07 2022-04-26 东莞市志橙半导体材料有限公司 一种硬质碳化硅材料打孔检测装置与方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3730289B2 (ja) 1995-08-25 2005-12-21 株式会社東芝 半導体ウェーハの欠陥測定方法及び同装置
TW393785B (en) * 1997-09-19 2000-06-11 Siemens Ag Method to produce many semiconductor-bodies
JP4332933B2 (ja) * 1999-06-10 2009-09-16 ソニー株式会社 検査装置
US6934920B2 (en) * 2000-10-11 2005-08-23 Sii Nanotechnology Inc. Specimen analyzing method
JP4678458B2 (ja) 2000-11-07 2011-04-27 信越半導体株式会社 半導体ウェーハの内部欠陥測定方法、半導体ウェーハの製造方法及び半導体ウェーハの内部欠陥測定装置
US6521467B2 (en) * 2000-12-22 2003-02-18 Ericsson, Inc. Characterizing semiconductor wafers with enhanced S parameter contour mapping
JP4640899B2 (ja) 2001-06-28 2011-03-02 株式会社リコー Ｉｉｉ族窒化物結晶成長装置
US7001457B2 (en) * 2001-05-01 2006-02-21 Ricoh Company, Ltd. Crystal growth method, crystal growth apparatus, group-III nitride crystal and group-III nitride semiconductor device
US7220978B2 (en) * 2003-04-15 2007-05-22 The University Of South Carolina System and method for detecting defects in semiconductor wafers
JP4049723B2 (ja) * 2003-09-04 2008-02-20 沖電気工業株式会社 窒化物半導体素子の製造方法及び窒化物半導体素子の製造装置

Also Published As

Publication number Publication date
US20080206906A1 (en) 2008-08-28
US8330950B2 (en) 2012-12-11
US7384803B2 (en) 2008-06-10
US20080246959A1 (en) 2008-10-09
CN1590986A (zh) 2005-03-09
US20050054127A1 (en) 2005-03-10
JP2005085816A (ja) 2005-03-31

Similar Documents

Publication Publication Date Title
US8330950B2 (en) Method of manufacturing nitride semiconductor device including SiC substrate and apparatus for manufacturing nitride semiconductor device
JP6119273B2 (ja) 半導体発光素子の検査方法及び半導体発光素子の製造方法
JP5121746B2 (ja) 基板切断方法および電子素子の製造方法
CN110858550B (zh) 小面区域的检测方法和检测装置
JP5169509B2 (ja) 欠陥検出方法及び欠陥検出システム並びに発光素子の製造方法
EP2199436A1 (en) Gan epitaxial substrate, semiconductor device and methods for manufacturing gan epitaxial substrate and semiconductor device
JP2014157131A (ja) 半導体発光素子の検査方法及び半導体発光素子の製造方法
TWI713083B (zh) 晶圓切單製程控制技術
KR20060127752A (ko) 화합물 반도체 부재의 손상 평가 방법, 화합물 반도체부재의 제조 방법, 질화갈륨계 화합물 반도체 부재 및질화갈륨계 화합물 반도체 막
US11948819B2 (en) Method of evaluating silicon wafer, method of evaluating silicon wafer manufacturing process, method of manufacturing silicon wafer, and silicon wafer
US20240178073A1 (en) Manufacturing method, inspection method, and inspection device
JP6277931B2 (ja) 貼り合わせ不良部の検出方法及び検査システム
CN110062953B (zh) SiC晶片的缺陷测定方法、标准样品及SiC外延晶片的制造方法
US20090080762A1 (en) Appearance for inspection method
JP5741307B2 (ja) 発光素子の検査方法および発光素子の製造方法
US7345254B2 (en) Die sorting apparatus and method
US20210063321A1 (en) METHOD OF EVALUATING SiC SUBSTRATE, METHOD OF MANUFACTURING SiC EPITAXIAL WAFER, AND METHOD OF MANUFACTURING SiC DEVICE
JPH0288261A (ja) Ｌｅｄアレイの収率を改善する方法
KR102459337B1 (ko) 실리콘 카바이드 웨이퍼의 결함을 회피하는 다이 구획방법 및 검사장치
JP2009288110A (ja) 欠陥検出装置とそれを用いた欠陥検出システム及び欠陥検出方法
JP2003234312A (ja) 半導体装置の製造方法
JP2010109156A (ja) 半導体装置の検査方法及び検査装置
JP2021072344A (ja) 方法、ＧａＮウエハ製品の生産方法および生産システム、包装体並びにＧａＮ基板
JP2000269164A (ja) 半導体ウェーハのダイシング方法及び装置
JP2022066972A (ja) ＳｉＣ基板の評価方法、ＳｉＣエピタキシャルウェハの製造方法及びＳｉＣデバイスの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060126

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070808

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070828

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071022

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071127

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071127

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101207

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101207

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111207

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111207

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121207

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131207

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees