TWI713083B - 晶圓切單製程控制技術 - Google Patents

晶圓切單製程控制技術 Download PDF

Info

Publication number
TWI713083B
TWI713083B TW105143386A TW105143386A TWI713083B TW I713083 B TWI713083 B TW I713083B TW 105143386 A TW105143386 A TW 105143386A TW 105143386 A TW105143386 A TW 105143386A TW I713083 B TWI713083 B TW I713083B
Authority
TW
Taiwan
Prior art keywords
contours
peripheral edge
single process
cutting
predetermined
Prior art date
Application number
TW105143386A
Other languages
English (en)
Other versions
TW201737303A (zh
Inventor
韋恩 費玆葛瑞德
Original Assignee
美商昂圖創新公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商昂圖創新公司 filed Critical 美商昂圖創新公司
Publication of TW201737303A publication Critical patent/TW201737303A/zh
Application granted granted Critical
Publication of TWI713083B publication Critical patent/TWI713083B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • G06T7/001—Industrial image inspection using an image reference approach
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/10—Segmentation; Edge detection
    • G06T7/13—Edge detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02021—Edge treatment, chamfering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/20—Special algorithmic details
    • G06T2207/20212—Image combination
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/30—Subject of image; Context of image processing
    • G06T2207/30108—Industrial image inspection
    • G06T2207/30148—Semiconductor; IC; Wafer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/30—Determination of transform parameters for the alignment of images, i.e. image registration
    • G06T7/33—Determination of transform parameters for the alignment of images, i.e. image registration using feature-based methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/50—Depth or shape recovery
    • G06T7/55—Depth or shape recovery from multiple images
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/70—Determining position or orientation of objects or cameras
    • G06T7/73—Determining position or orientation of objects or cameras using feature-based methods
    • G06T7/74—Determining position or orientation of objects or cameras using feature-based methods involving reference images or patches

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Dicing (AREA)
  • Length Measuring Devices By Optical Means (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

說明一種基板切割成單製程的監視和控制方法，裝置邊緣被成像及識別以供分析用，裝置邊緣的差異被注意到且被用來修改切割成單製程以及監視切割成單製程之操作的異常行為。

Description

晶圓切單製程控制技術
本發明一般係有關電子裝置和積體電路裝置的製造。
電子裝置且特別是積體電路裝置的製造以大塊的方式發生，且多個這樣的裝置係同時形成於單一個基板上，各種尺寸、形狀、和組成的基板係常見的，可以用來形成基板之材料的實例可包含但不限於矽、藍寶石(sapphire)、砷化鎵、玻璃、塑膠、環氧樹脂、以及由前述等等之任一者所形成的組成物、組成結構或化合物半導體。
一旦完成製作裝置於基板上，這些裝置必須與基板分離，將電子或IC裝置彼此分離被稱為切割成單，這常常是藉由首先將基板黏著於支撐件(support)或支撐物(backer)而使得當裝置彼此分離時，它們的位置仍然是已知的來予以完成，支撐件可包含膜或晶圓框架(tape frame)以及和即將要被分離成多個、單個裝置之 基板相同或不同形式的次級基板(secondary substrate)。藉由許多習於此技藝者所已知的方法來完成分離，其包含但不限於鋸切(sawing)和劃片(scribing)。在鋸切操作中，薄的鑽石圓鋸通過裝置之間的基板而使它們彼此分離，鋸子想要切開基板而不是基板被安裝於其上的支撐件。類似地，劃片操作可使用機械或雷射劃片工具來產生劃線於即將要被分離之裝置間的基板上。然而，在劃片操作中，劃片過的基板沿著劃線而斷開以使個別的基板分離。在兩個操作中，現在已分離的裝置仍然係黏著於支撐件，而使得它們可供使用於後續的製作或封裝操作。
為了正確地控制切割成單操作，需要根據過去的設定和配置來描述目前結果的特性，此特性描述然後可被用來修正正在進行的製程，以預測針對切割成單操作之恰當的設定及/或辨識正在進行之切割成單操作之正面或負面的附加特性(emergent characteristics)。切割成單操作之特性描述的一個經常使用的方式涉及機器視覺技術的應用。然而，這些方案常常需要複雜的影像處理技術的應用，以擷取對切割成單操作之特性化而言有用的資訊。因此，有需要使用以自基板和切割成單後的裝置之影像中擷取出資訊的技術簡化。
在本發明的一個實施例中，切割成單製程被 監視，並且至少部分基於在由檢查系統所拍攝之切割成單的IC裝置之影像中所發現之特徵的評估而被控制。在這些影像中，該等裝置的周圍邊緣可被識別，而且這些邊緣的分段可和毗鄰裝置之邊緣的分段做比較，以識別這些邊緣分段的差異部位。感興趣的差異可包含但不限於粗糙度、缺口、脫層、及未對準。此相同技術可被用來決定IC裝置之分離的邊緣是否被正確地定位並且與IC裝置之中央部位的邊緣對準。諸如饋送速率、溫度、壓力、和對準等切割成單製程變數因此可被修正。
20‧‧‧基板
22‧‧‧晶圓
26‧‧‧支撐件
30‧‧‧IC裝置
32‧‧‧中央區域
34‧‧‧周圍邊緣
35‧‧‧周圍邊緣
36‧‧‧街道
38、38’、38”‧‧‧分段
40‧‧‧間隙
42‧‧‧間隙
50‧‧‧系統
52‧‧‧源
54‧‧‧成像器
56‧‧‧分束器
圖1為繪示用以拍攝基板之影像的通用機器視覺系統的示意圖。
圖2繪示具有多個裝置形成於其上之基板的一部分，該等裝置係固定於支撐件上並且已經彼此分離。
圖3繪示包含差異部位之切割成單後裝置中的共同幾何。
圖4A及4B為一個識別切割成單後裝置之差異部位的方法之示意表示圖。
圖5為繪示依據本發明的一個方法之流程圖。
圖6A至6C為裝置邊緣之特性的示意表示圖，該等特性可被量化以協助控制切割成單製程。
圖7為裝置有關其邊緣的示意表示圖。
在下面的本發明之詳細說明中，參考構成詳細說明的部分之附圖，且其中藉由繪示而顯示出可施行本發明於其中的特定實施例。在附圖中，遍及幾個示途中相同的數字實質上描述相同的組件，這些實施例被說明的足夠詳細而致使習於此技藝者能夠實行本發明，其他實施例可以被使用，並且結構、邏輯、和電性改變可以被作成而沒有違離本發明的範疇。因此，下面的詳細說明並非以限定的意義而提出，而且本發明的範疇不僅僅被附加的申請專利範圍及其等同物所限定。
圖1繪示使用來拍攝基板20之影像的通用機器視覺系統50，該系統50包括照明源52和成像器54，照明源52在此情況下係配置成明視場照明組合，成像器54最常為包含位於視覺系統50之影像平面處的電荷耦合裝置(CCD)或互補金屬氧化物半導體(CMOS)類型影像感測器，分束器56將源52耦合近系統50的正入射光學路徑中，使得來自源52的光線入設於基板20上，而後自基板20返回至成像器54，其構成來自返回至基板20之光線的影像。為習於此技藝者眾所周知之類型的光學元件(未顯示出)與照明源52和成像器54相關聯，以確保來自源52的照明、物件(基板20)和成像器54的感測器互相共軛而產生正確聚焦且曝光的影像，這樣的光學元件可包含透鏡、接物鏡、濾波器(波長和強度)、偏光濾 波器、光束成形器、鏡子(有或沒有功率)等等。
習於此技藝者將領會到，在正入射系統50被繪示和說明的同時，其他或替換的成像系統也可被考量。例如，替換或選用的照明源(未顯示出)可被提供來將光引導至基板20上，以協助一般所謂的暗視場成像方案。任何適合數目的明視場或暗視場照明源52可被設置，成像器54可被設有一個以上的影像感測器，以利用各種的照明方案。此外，可以一或多個相關於基板20的入射角及/或方位角來配置源52。
取決於成像器54之源52和感測器的配置，最終的影像可將基板20在控制切割成單製程方面感興趣的各種特性編碼。由成像器54所輸出之影像通常是以像素為基礎的，包括一陣列的像素值，當該陣列的像素值被渲染成為影像時，忠實地代表基板20之感興趣的特性。數位影像的像素被映射至基板20的對應位置，並且個像素的數值代表藉由反射、折射、散射、或發射而從基板20的位置所返回的光，像素值常常有關由成像器54所感測到之光的基本強度，但是也可有關與基板在各種波長、偏光狀態、入射角及/或方位角、或散射強度方面的特性相關的資料。
從系統50所取得的影像被提供給控制器(未顯示出)，其適合來分析所取得的影像，控制器可為本地或網聯的電腦或者操作於本地或遠端模式操作之任何有用組態的處理器。
圖1所見到的基板20代表安裝於支撐件26上的矽晶圓22，在此情況中，支撐件26為具有帶有中央孔徑之圓周形環的薄膜框架，而中央孔徑被晶圓22係黏附於其的膜或膠帶所覆蓋。基板20相對於系統50而移動(箭號28)，以允許能夠以整體或切割成單的狀態來拍攝整個或部分基板20的影像，藉由習於此技藝者所已知的鏡台或平台(未顯示出)來提供基板20的移動。雖然箭號28暗示直線移動，但是例如由基板20的轉動所造成之曲線移動也可被考量。常常藉由沿著牛耕地式或螺旋式路徑而移動基板通過成像器54來實施整個基板的掃描。
圖2繪示已經被切割成單的部分基板20，個別的IC裝置30按照一般的順序被定位成矩形的陣列，儘管有可能以不同的幾何圖案來排列此等裝置30。一般而言，裝置30以包含諸如微機電結構(MEMS)的某種電路或其他結構之中央區域32做為特徵，各裝置具有周圍邊緣34，其圍繞中央區域32並且與其間隔開一段預定量以確保中央區域32的電路或結構不受切割成單製程所破壞。如同上面所提及者，藉由將鋸片或劃片(雷射或機械)運行於裝置30的列與行之間來完成切割成單，此間隙常常被稱為“街道”，此乃由於裝置30的矩形陣列常常看起來像是城市的地圖之故，且其區塊相當於裝置30而介於裝置之間該等間隙似乎像是城市街道。為了簡潔起見，僅藉由鋸切的切割成單將在本文中做說明，雖然應該了解到藉由其他方法的切割成單係相當類似的，而且被此 說明所包含。
使鋸片(未顯示出)通過“街道”中的裝置30之間，在裝置30的列與行之間，街道36被認為是浪費區域，因為它們在切割成單期間會被破壞。各種製程控制和測試結構在含有裝置之基板20的製作期間可被形成於街道36之間，但是這些通常被切割成單製程所破壞。在圖3中，街道36和界定街道36的周圍邊緣34被更清楚地看到。在此圖形中，吾人也能夠分辨切割成單後裝置30之周圍邊緣34的單個邊緣分段38，多個分段38一起構成裝置30的周圍邊緣34，該等分段38可為周圍邊緣34的任何任意的部位，其和來自相鄰裝置30的對應分段38一起被取出來界定或畫出街道36中的鋸切(saw cut)。在一個實施例中，邊緣分段38沿著名義上直線形裝置30的整個側邊，亦即，長方形或正方形裝置30。
在圖3中，該等分段38係顯示圍在本性上通常是直線的。在大部分的情況中，切割成單為直線製程且分段38在名義上也為直線的。然而，街道36中的鋸切基於許多原因可偏離直線路徑，且因此邊緣34的分段38被誇張地繪示為曲線(curvilinear)形式。
圖4A和4B中繪示可發生於切割成單製程期間之兩種類型的差異。在圖4A中，相鄰的分段38’和38”被重疊而在視覺上放大在各自分段之間的任何差異。如同可被看到的，分段38’具有與分段38”偏離的邊緣部分，分段38’和38”沿著它們的長度並不相交於任何一點。在 分段38被重疊且間隙40被形成而沒有分段交叉之處，吾人可假設分段38’中形成有間隙40的部位具有缺口(chip)或者缺少一些材料。
在圖4B中，該等分段38’和38”再次被重疊而在視覺上放大介於其間的任何差異。在此範例中，分段38”具有延伸向分段38’且越過分段38’的間隙42。在分段使得分段38”具有延伸向其對應的分段38’且越過其對應的分段38’的間隙42之處，吾人可假設分段38”具有被稱為脫層(delamination)的部位。在此情況中，邊緣分段38”的一部分已經損失一些材料或者有裂縫外形於其中，而使得裝置30中於其周圍邊緣處有並不從上到下延伸穿過整個基板20的瑕疵。
如同吾人可能預期的，各裝置30的存在和位置及其周圍邊緣34係由獲得自系統50的影像所決定，附接至系統50的控制器分析所拍攝的影像並且識別各裝置30的位置和周圍邊緣34。取決於解析度、成像系統50、及其數值孔徑，由成像器54所拍攝的視野可包含多個裝置30、單個裝置30、或一或多個裝置30的部分。因為本發明係有關裝置30之周圍邊緣34之相鄰分段38的評估，所以影像如何可被剖析而允許分析之毫無遺漏的檢視不備包含於本文中。不必細說，習於此技藝者熟知取樣包含多個感興趣區域的影像以取得可比較分段38的影像。類似地，習於此技藝者熟知從分開的影像中選取部分來做比較或者將多個影像連結而取得具有有關裝置30或分段 38之可以從那裏推導出之更多視覺資訊的影像。
在一個實施例中，分段38’和38”被系統50所成像。使用類似於美國專利第5,696,835號標題為“Apparatus and method for aligning and measuring misregistation”的技術，分段38’和38”可被識別於所拍攝的影像中，此文獻其整體在此被併入當作參考資料。該等分段之各者的最佳擬合線(line of best fit)可被決定，而後被用來’覆蓋’該等分段38’和38”。在一個實施例中，此可藉由產生有關該等分段38’和38”的位置及方位的轉換來予以完成，這一個到另一個。在另一個實施例中，合成影像(如同本文中所使用的，術語’覆蓋’可意謂真正的數位影像以及一陣列的像素資訊)被產生而使分段38’和38”互相疊加於另一者之上。在所有的例子中，分段38’和38”的方位被維持以保存與切割成單製程的品質有關的資訊。
“覆蓋”該等分段並非必須要被直接完成的事情。僅需知道構成該等分段之像素的位置，或識別最佳擬合線的公式，或者位於已經被識別出的影像基元(primitive)之下的資料應該讓吾人能夠進行後續的識別步驟。“覆蓋”為僅涉及構成介於輪廓(profile)之間的已知關係，其允許後續的差異(discrepancy)識別步驟能夠發生，這可以是簡單的轉變或是從兩個分別的影像構成新的影像，或者是影像基元的直接關係。
一旦轉變或合成的影像被產生，介於該等分 段38’和38”之間的距離即可被測量，這可以用逐片段(piecewise)的方式來予以完成，其中，針對各個垂直位置來測量介於該等分段之間的橫向距離。圖6A繪示分段38’和38”之名義上的完美配置，在此圖中，該等分段係直且平行的，其為該等分段的理想配置。圖6A可代表基板20或分段38’和38”之真正的周圍邊緣34，感興趣的是介於該等分段38’與38”之間的距離，因為這會直接關係到用來將基板20切割成單之鋸子的寬度，此距離也會關係到支撐件之膜的張力。支撐件之膜不正確的張力可能造成切割成單後的裝置30會被互相拉開或拉向彼此，而使得切割成單後的裝置30之間的距離太小、太大、或者不齊，如圖6B中所看到的。
圖6C示意地繪示一實施例，其中，形成有包含分段38’和38”之合成或疊加的影像，在此圖中，以直的虛線表示分段38’和以曲線的實線來表示分段38”。圖6C也可代表已經針對曲線的分段38”而被計算過的最佳擬合線(虛線)。
首先考慮圖6C中所示之合成的影像，吾人可看到在該合成影像的上側部分中，分段38’和38”實質上係共線的(collinear)。注意，藉由使用直線來表示分段38’，兩條分段之間的變化被突顯出；分段38常常是不完美的直線，而且更常為有點曲線，特別是以非常小的尺度(scale)來看。分段38’和38”的下側部分具有顯著的變化，其表示切割成單製程有問題。在所選擇的位置處測量 分段38’與38”之間的橫向/水平距離突顯在切割成單製程中固有之產生這些邊緣34的問題。在該等分段的上側部分中，分段之間的距離係相當小的，而且較佳為相當接近零。在該等分段38’和38”的下側部分中，距離愈加地變化而且可以是相當大的。實際上，間隙40和42可以被清楚地看見。如果針對任意選擇的分段38來進行測量，吾人可輕易地決定間隙40和42是否有可能是缺口(chip)或脫層。
吾人也可藉由決定在所選擇位置處(注意，這些位置可為在各像素列處或在所選擇位置之更小的子集處)的諸線之間的橫向距離，並且使用這些值或它們的絕對值來決定該等邊緣34相關於彼此或者相關於最佳擬合線的變化性，以計算分段38’與38”之間或者最佳擬合線(虛線)與分段(實線)之間的標準差，以所選擇解析度或尺度之高的變化性可提供切割成單製程之品質的良好指標(indicator)。實際上，超過設定來表示某程度之切割成單品質的標準差或臨界值(threshold)的測量距離可被用來決定與名義外形輪廓(contour)的偏差是否有差異(discrepant)。
圖7繪示本發明的另一態樣，裝置30具有中央區域32，而各種類型的主動電路或MEMS結構可出現於其中。較佳地，裝置30的周圍邊緣34將是平行的，並且較佳地，與中央區域34的周圍邊緣35均勻地間隔開。和上面所述相關於評估分段38幾乎相同地，吾人可識別 中央區域之周圍邊緣35的分段，並且將這些分段與裝置30之周圍邊緣的分段38做比較。因為中央區域32係常常使用光刻技術來予以形成，所以其周圍邊緣35常常是相當直線的。在任何情況下，中央區域32之周圍邊緣35的形狀將具有已知、名義的形狀，像是在裝置34與中央區域35之間的距離△X、△Y、和θ的量測可指示在切割成單製程中是否有未對準(misalignment)。此外，遍及基板20上之一陣列裝置30的值△X、△Y、和θ的變化可指示裝置30它們本身的未對準或者正在實施切割成單之裝置中的逐步對準誤差。這些誤差可表示在較早時間發生的問題，諸如，例如合成基板的不正確形成(重新建構的晶圓，諸如，嵌入於環氧樹脂中或安裝在載板基板上的晶粒)，或者也許是基板20之結晶結構與形成於其上之裝置30的未對準。
藉以實施本發明之該製程的一個實施例係顯示於圖5中。在步驟80，系統50被用來拍攝裝置30的影像於支撐件或基板上。在步驟82，所拍攝的影像藉由耦合至系統50的處理器來分析以識別邊緣34，以及如果需要的話加上邊緣35，邊緣34及35的分段可被提取出以供如上所述的比較用。在步驟84，所提取出之邊緣34及/或35的分段被覆蓋或比較，以識別差異以及量化切割成單製程的品質。圖5中所示之製程的輸出然後被用來改善切割成單製程，藉此裝置30與基板20被分開，並且潛在地從切割成單製程基於它們的邊緣之差異的出現來識別 出係有問題的效用或品質的基板。
在一個實施例中，可代表缺口或脫層之間隙40、42的出現可表示有問題的切割成單製程，分段38中之大的變化或標準差可同樣表示此等問題，周圍邊緣34與35間之距離或角定向的變化可表示切割成單製程上的未對準，這些資料可被反饋至切割成單製程，以改善對準、饋送速率、工具維護、膜應用技術、等等。
結論
雖然本發明的特定實施例已被繪示及說明於本文中，但是習於此技藝者將可領會被計算來達成相同目的的任何配置可替代所示之特定實施例。本發明的許多改版對於習於此技藝者而言將是顯而易知的，因此，本申請案意欲涵蓋本發明的任何改版或變型。本發明顯然打算僅被下面的申請專利範圍及其等同物所限制。
20‧‧‧基板
26‧‧‧支撐件
28‧‧‧箭號
50‧‧‧系統
52‧‧‧源
54‧‧‧成像器
56‧‧‧分束器

Claims (15)

  1. 一種改良式切割成單製程，包括：分割步驟，將連續的基板的至少一部分分割成至少第一IC裝置和第二IC裝置，該第一和第二IC裝置具有毗鄰的邊緣；拍攝步驟，拍攝該第一和第二IC裝置之各個該等毗鄰邊緣的至少一個影像；建立步驟，建立該第一和第二IC裝置之各個該等毗鄰邊緣的輪廓；重疊步驟，重疊該等毗鄰邊緣的該等輪廓；識別步驟，如果有差異，識別該等毗鄰邊緣與該等毗鄰邊緣之該等重疊輪廓的差異部位；以及修改步驟，修改該分割步驟及/或用來實施該分割步驟的設備，以降低該分割步驟將導致至少另一第一IC裝置和另一第二IC裝置之後續形成的毗鄰邊緣之差異部位的可能性。
  2. 如請求項1之改良式切割成單製程，其中，該識別步驟另包括決定該等毗鄰邊緣的該等輪廓之間的間隙是否為缺口和脫層的其中一者。
  3. 如請求項2之改良式切割成單製程，其中，缺口係藉由識別該等毗鄰邊緣的該等輪廓之間的間隙來予以決定 的。
  4. 如請求項2之改良式切割成單製程，其中，脫層係藉由識別該等毗鄰邊緣的該等輪廓之間的重疊來予以決定的。
  5. 如請求項1之改良式切割成單製程，其中，在該分割步驟期間，該連續的基板係固定於支撐件。
  6. 如請求項5之改良式切割成單製程，其中，在整個該識別步驟期間，該第一和第二IC裝置藉由該支撐件而相對於彼此互相保持固定。
  7. 如請求項1之改良式切割成單製程，其中，該重疊步驟包含形成該第一和第二IC裝置之該等毗鄰邊緣的該等輪廓之間的已知關係。
  8. 如請求項1之改良式切割成單製程，其中，該修改步驟包含修改切割成單製程饋送速率、溫度、壓力和對準的至少其中一者。
  9. 一種切割成單製程的特性化方法，包括：識別步驟，識別已和基板分離之第一IC裝置之周圍邊緣之預定部位的輪廓； 識別步驟，識別已和基板分離之第二IC裝置之周圍邊緣之預定部位的輪廓，該第二IC裝置之該周圍邊緣的該預定部位係毗鄰於該第一IC裝置之該周圍邊緣的該預定部位；以及比較步驟，將該第一和該第二IC裝置之該周圍邊緣之該等預定部位的該等輪廓做比較，以識別該等輪廓之間的間隙和該等輪廓之間的重疊如果有其中一者出現的話。
  10. 如請求項9之切割成單製程的特性化方法，另包括：決定該第一和該第二IC裝置之該周圍邊緣之該等預定部位的該等輪廓之各者的粗糙度；決定該第一和該第二IC裝置之該周圍邊緣之該等預定部位的該等輪廓之任一者的粗糙度是否超過定義可接受之品質水準的預定臨界值；以及識別該第一和該第二IC裝置之該周圍邊緣之該等預定部位的該等輪廓之任一者的粗糙度是否差異得比定義可接受之品質水準的預定臨界值更多。
  11. 如請求項9之切割成單製程的特性化方法，另包括：決定針對該第一和該第二IC裝置之該周圍邊緣之該等預定部位的該等輪廓之各者的最佳擬合線；以及決定針對該第一和該第二IC裝置之該周圍邊緣之該等預定部位的該等輪廓之各者的該等最佳擬合線是否不互相平行得比定義可接受之品質水準的預定臨界值更多。
  12. 如請求項11之切割成單製程的特性化方法，其中，該最佳擬合線係選自由直線或曲線組成的群組。
  13. 如請求項9之切割成單製程的特性化方法，另包括：識別該第一和該第二IC裝置至少其中一者之圖案化區域的邊界；以及決定個別IC裝置之該周圍邊緣之該預定部位的該邊界與該輪廓之間的相對距離和定向。
  14. 如請求項9之切割成單製程的特性化方法，其中，在識別第二IC裝置之周圍邊緣之預定部位之輪廓的該識別步驟期間，該第二IC裝置之該周圍邊緣的該預定部位保持毗鄰於該第一IC裝置之該周圍邊緣的該預定部位。
  15. 如請求項14之切割成單製程的特性化方法，其中，在整個該識別步驟期間，該第一和第二IC裝置藉由支撐件而相對於彼此互相固定。
TW105143386A 2015-12-30 2016-12-27 晶圓切單製程控制技術 TWI713083B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201562272876P 2015-12-30 2015-12-30
US62/272,876 2015-12-30

Publications (2)

Publication Number Publication Date
TW201737303A TW201737303A (zh) 2017-10-16
TWI713083B true TWI713083B (zh) 2020-12-11

Family

ID=59225820

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105143386A TWI713083B (zh) 2015-12-30 2016-12-27 晶圓切單製程控制技術

Country Status (8)

Country Link
US (1) US11315832B2 (zh)
EP (1) EP3398204A4 (zh)
JP (1) JP6966448B2 (zh)
KR (1) KR20180089543A (zh)
CN (1) CN108701650A (zh)
SG (1) SG11201805283UA (zh)
TW (1) TWI713083B (zh)
WO (1) WO2017117051A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110168425B (zh) * 2016-11-18 2021-07-30 文塔纳医疗系统公司 检测基底放置精度的方法和系统
JP2020043266A (ja) * 2018-09-12 2020-03-19 株式会社日立ハイテクノロジーズ 半導体ウェハの欠陥観察システム及び欠陥観察方法
JP7296835B2 (ja) 2019-09-19 2023-06-23 株式会社ディスコ ウェーハの処理方法、及び、チップ測定装置
CN117067112B (zh) * 2023-10-17 2024-01-16 杭州泓芯微半导体有限公司 一种水切割机及其控制方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0680728B2 (ja) * 1984-03-31 1994-10-12 東芝精機株式会社 ダイシングラインの角度調整方法およびペレットボンディング装置
US5710825A (en) * 1995-03-31 1998-01-20 Seiko Seiki Kabushiki Kaisha Cutting line measuring apparatus
US20020114507A1 (en) * 2001-02-21 2002-08-22 Mark Lynch Saw alignment technique for array device singulation
US20050009302A1 (en) * 2003-02-06 2005-01-13 Sanyo Electric Co., Ltd. Manufacturing method of semiconductor device
JP2011061069A (ja) * 2009-09-11 2011-03-24 Renesas Electronics Corp 半導体装置の製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5419366A (en) * 1977-07-14 1979-02-14 Nippon Jidoseigyo Ltd Device for inspecting fault of pattern
JPH0623999B2 (ja) * 1986-07-28 1994-03-30 株式会社日立製作所 パタ−ン欠陥検出方法
JPH03236260A (ja) 1990-02-14 1991-10-22 Sumitomo Electric Ind Ltd 半導体ウェーハのダイシング装置
JP2628256B2 (ja) 1992-05-15 1997-07-09 株式会社ディスコ カーフチェックに基づく自動ダイシングシステム
JP3252472B2 (ja) 1992-08-31 2002-02-04 ダイキン工業株式会社 含フッ素共重合体
JP3280747B2 (ja) * 1993-05-11 2002-05-13 株式会社東京精密 ダイシング加工管理方法および加工品質管理システム
IL120656A (en) 1997-04-13 2001-04-30 Inspectech Ltd Apparatus for analyzing cuts
TW591237B (en) * 2002-07-31 2004-06-11 Advanced Semiconductor Eng Semiconductor wafer and testing method for the same
JP2004288761A (ja) * 2003-03-20 2004-10-14 Renesas Technology Corp 半導体素子のテスト方法
US7041578B2 (en) * 2003-07-02 2006-05-09 Texas Instruments Incorporated Method for reducing stress concentrations on a semiconductor wafer by surface laser treatment including the backside
JP2009074952A (ja) * 2007-09-21 2009-04-09 Nec Electronics Corp 外観検査方法
US20090196489A1 (en) * 2008-01-30 2009-08-06 Le Tuan D High resolution edge inspection
CN101701801A (zh) * 2009-11-17 2010-05-05 博磊科技股份有限公司 非工件切痕检查方法
US9165832B1 (en) * 2014-06-30 2015-10-20 Applied Materials, Inc. Method of die singulation using laser ablation and induction of internal defects with a laser
JP6465722B2 (ja) * 2015-04-06 2019-02-06 株式会社ディスコ 加工装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0680728B2 (ja) * 1984-03-31 1994-10-12 東芝精機株式会社 ダイシングラインの角度調整方法およびペレットボンディング装置
US5710825A (en) * 1995-03-31 1998-01-20 Seiko Seiki Kabushiki Kaisha Cutting line measuring apparatus
US20020114507A1 (en) * 2001-02-21 2002-08-22 Mark Lynch Saw alignment technique for array device singulation
US20050009302A1 (en) * 2003-02-06 2005-01-13 Sanyo Electric Co., Ltd. Manufacturing method of semiconductor device
JP2011061069A (ja) * 2009-09-11 2011-03-24 Renesas Electronics Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
US11315832B2 (en) 2022-04-26
KR20180089543A (ko) 2018-08-08
EP3398204A4 (en) 2019-08-21
EP3398204A1 (en) 2018-11-07
US20190019728A1 (en) 2019-01-17
TW201737303A (zh) 2017-10-16
WO2017117051A1 (en) 2017-07-06
JP6966448B2 (ja) 2021-11-17
CN108701650A (zh) 2018-10-23
SG11201805283UA (en) 2018-07-30
JP2019500754A (ja) 2019-01-10

Similar Documents

Publication Publication Date Title
TWI713083B (zh) 晶圓切單製程控制技術
US10782242B2 (en) Inspection method for semiconductor substrates using slope data and inspection apparatus
JP5318784B2 (ja) エッジビード除去プロセスを含む、ウェハ製造モニタリング・システム及び方法
TWI608554B (zh) 使用經程式化缺陷設定一晶圓檢查流程
US20090196489A1 (en) High resolution edge inspection
US20170200658A1 (en) Methods of inspecting substrates and semiconductor fabrication methods incorporating the same
JP2018516451A (ja) 検査ツールの検査感度を高めるシステム及び方法
US20090080762A1 (en) Appearance for inspection method
KR102279169B1 (ko) 검출 장치 및 검출 방법
JP2005085816A (ja) 基板検査方法、基板検査装置、窒化物半導体素子の製造方法及び窒化物半導体素子の製造装置
TWI667470B (zh) Wafer chipping defect detection method
TWI574334B (zh) 檢測晶圓的方法
JP2006226792A (ja) パターン欠陥検査方法
CN111426701B (zh) 一种晶圆缺陷检测方法及其装置
JP5094769B2 (ja) ウエハの検査方法、ウエハ検査装置および半導体集積回路装置の製造方法
CN111106025B (zh) 边缘缺陷检查方法
JP7291676B2 (ja) 検査装置及び検査方法
KR101367193B1 (ko) 콜렛의 수평도 및 압력 검사 방법
US11605560B2 (en) Die division method and inspection apparatus for avoiding defects locations on silicon carbide wafers
TW202242394A (zh) 用於離層缺陷之邊緣輪廓檢測
Weng et al. Combining vision inspection and bare die packaging for high volume manufacturing
CN116380930A (zh) 一种等离子切割的滤波器芯片aoi不良检测方法
EP4285316A1 (en) Edge profile inspection for delamination defects
JP2009288110A (ja) 欠陥検出装置とそれを用いた欠陥検出システム及び欠陥検出方法