JP2009288110A - 欠陥検出装置とそれを用いた欠陥検出システム及び欠陥検出方法 - Google Patents
欠陥検出装置とそれを用いた欠陥検出システム及び欠陥検出方法 Download PDFInfo
- Publication number
- JP2009288110A JP2009288110A JP2008141708A JP2008141708A JP2009288110A JP 2009288110 A JP2009288110 A JP 2009288110A JP 2008141708 A JP2008141708 A JP 2008141708A JP 2008141708 A JP2008141708 A JP 2008141708A JP 2009288110 A JP2009288110 A JP 2009288110A
- Authority
- JP
- Japan
- Prior art keywords
- defect
- compound semiconductor
- semiconductor substrate
- defect detection
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
Abstract
【課題】直接接合により貼り合わされた化合物半導体からなる透明基板の貼り合わせ界面のボイド等の欠陥を検出するのに好適な欠陥検出装置、更にチッププロセス終了後のチップ外観検査において該不良部を確実に取り除くことができる欠陥検出システムおよび欠陥検出方法を提供する。
【解決手段】化合物半導体基板の欠陥を検出する装置であって、少なくとも、内径が前記化合物半導体基板より小さく前記化合物半導体基板を載置するためのリング状ステージと、該ステージ上の前記化合物半導体基板に対し少なくとも2方向から光を斜入射させるようにステージ上方に配置された照明手段と、前記化合物半導体基板の上方に配置された前記欠陥から散乱された光を検出するエリアセンサーとを具備することを特徴とする欠陥検出装置。
【選択図】図1
【解決手段】化合物半導体基板の欠陥を検出する装置であって、少なくとも、内径が前記化合物半導体基板より小さく前記化合物半導体基板を載置するためのリング状ステージと、該ステージ上の前記化合物半導体基板に対し少なくとも2方向から光を斜入射させるようにステージ上方に配置された照明手段と、前記化合物半導体基板の上方に配置された前記欠陥から散乱された光を検出するエリアセンサーとを具備することを特徴とする欠陥検出装置。
【選択図】図1
Description
本発明は、欠陥検出装置とそれを用いた欠陥検出システム及び欠陥検出方法に係わり、特に、発光素子の貼り合わせ不良を基板状態で検出するのに好適な欠陥検出装置、更に該不良部をマーキングし、チッププロセス終了後のチップ外観検査において、該不良部を外観検査装置にて取り除く欠陥検出システムおよび欠陥検出方法に関するものである。
超高輝度型発光素子を製造する場合、有機金属気相成長法(Metal Organic Vapor Phase Epitaxy法、以下単にMOVPE法という)のリアクターにてGaAs基板の上に4元発光層・光取り出し用の窓層を成長させ取り出し、ハイドライド気相成長法(Hydride Vapor Phase Epitaxy法、以下単にHVPE法という)のリアクターに入れて、窓層(電流拡散層とも言う)の上に更に厚い窓層を成長させてチップ化する。窓層を厚くすることによって、発光素子側面からの光の取り出し効果を上げている。
ここで、GaAs基板側へ放たれた光は、基板に吸収されてしまう。光取り出し効率を上げるためには、基板側へ放出される光を取り出す必要があり、そのため、GaAs基板をエッチングにより除去して、成長基板を除去したエピタキシャル基板と、透明基板であるGaP基板との直接接合を行い、発光層から発光した光を、上部窓層と直接接合により貼り合わされている透明基板より外部に取り出す。
しかし、直接接合方法では、貼り合わせ界面に貼り合わせ起因のボイド(肉眼で視認)(図21)やマイクロボイド(白色LED実体顕微鏡で視認、リング状ハロゲンランプも視認可)(図22、24)、エピ起因によるボイドが多数観察される。更に、エピタキシャル成長時に取り込まれるパーティクル等もエピ層中に取り込まれている。
そして、これらの欠陥を含んだままチップ工程に流し、工程中の外観検査や仕上げ検査(電極のついたチップ(図23))にて、目視にて上記欠陥を有した箇所を取り除いている。
そして、これらの欠陥を含んだままチップ工程に流し、工程中の外観検査や仕上げ検査(電極のついたチップ(図23))にて、目視にて上記欠陥を有した箇所を取り除いている。
しかし、上記のように欠陥を目視で取り除く場合、欠陥が非常に見辛いために、図25のように照明の角度を変えて2度検査しなければならず、検査に要する時間が非常に長くなってしまうという問題がある。
ここで、透明基板の検査方法において、透明基板の基板面に対して±30度の照射角で基板側面方向から光を入射させて、欠陥での散乱光を基板面に垂直な位置に配置した撮像手段で観察する方法が開示されている(特許文献1参照)。
しかし、この方法では、基板を載置するためのステージ上のチリなどを欠陥として観察することを避けることができないという問題があった。
しかし、この方法では、基板を載置するためのステージ上のチリなどを欠陥として観察することを避けることができないという問題があった。
本発明は上記問題に鑑みなされたもので、例えば直接接合により貼り合わされた化合物半導体からなる透明基板の貼り合わせ界面のボイド等の欠陥を検出するのに好適な欠陥検出装置、更にチッププロセス終了後のチップ外観検査において該不良部を確実に取り除くことができる欠陥検出システムおよび欠陥検出方法を提供する。
上記課題を解決するため、本発明では、化合物半導体基板の欠陥を検出する装置であって、少なくとも、内径が前記化合物半導体基板より小さく前記化合物半導体基板を載置するためのリング状ステージと、該ステージ上の前記化合物半導体基板に対し少なくとも2方向から光を斜入射させるようにステージ上方に配置された照明手段と、前記化合物半導体基板の上方に配置された前記欠陥から散乱された光を検出するエリアセンサーとを具備することを特徴とする欠陥検出装置を提供する(請求項1)。
このように透明な化合物半導体基板を載置するステージをリング状とし、かつ内径を基板より小さくすることで、ステージ上のチリを欠陥として検出することを抑制することができる。また、ステージが鏡面やガラスのような場合に発生する基板とステージ表面との干渉縞を擬似欠陥として検出することも抑制することができる。このため、精度よく化合物半導体基板の欠陥を検出することができる。
また、従来用いられてきた落射光源では内部欠陥の検出感度が低かったが、本発明では光を斜入射とした。このため、内部に侵入した光が貼り合わせ界面や裏面側にある欠陥等で反射(散乱)されるため内部欠陥を高感度で検出できる。
また、マイクロボイドは結晶方向依存性があるため、従来は基板の角度を変えて2度検査していたが、少なくとも2方向から光を斜入射とすることで、結晶の方位によって欠陥が見にくくなることがなく、従来のように同じ基板を角度を変えて2度検査する必要がない。
更に、欠陥からの散乱光をエリアセンサーで観察することによって、欠陥部分の濃淡を検出することができる。このため、欠陥部分を2値化または256階調に分けて、高速で画像処理しコントラストの異なる部分を持つ欠陥を自動的に検出することができ、省力化を図ることができる。
また、従来用いられてきた落射光源では内部欠陥の検出感度が低かったが、本発明では光を斜入射とした。このため、内部に侵入した光が貼り合わせ界面や裏面側にある欠陥等で反射(散乱)されるため内部欠陥を高感度で検出できる。
また、マイクロボイドは結晶方向依存性があるため、従来は基板の角度を変えて2度検査していたが、少なくとも2方向から光を斜入射とすることで、結晶の方位によって欠陥が見にくくなることがなく、従来のように同じ基板を角度を変えて2度検査する必要がない。
更に、欠陥からの散乱光をエリアセンサーで観察することによって、欠陥部分の濃淡を検出することができる。このため、欠陥部分を2値化または256階調に分けて、高速で画像処理しコントラストの異なる部分を持つ欠陥を自動的に検出することができ、省力化を図ることができる。
また、前記照明手段が、リング状であることが好ましい(請求項2)。
このように照明手段をリング状とすることで、全方位から光が斜入射でき、欠陥の検出感度を光学系の分解能である9μmまで上げることができる。また、照明手段を複数設置しなくてすむため、装置のコストを低減することができる。
このように照明手段をリング状とすることで、全方位から光が斜入射でき、欠陥の検出感度を光学系の分解能である9μmまで上げることができる。また、照明手段を複数設置しなくてすむため、装置のコストを低減することができる。
そして、前記エリアセンサーが、撮像カメラであることが好ましい(請求項3)。
このように、エリアセンサーを撮像カメラとすれば、より容易でかつ安価に装置を構成することができる。
このように、エリアセンサーを撮像カメラとすれば、より容易でかつ安価に装置を構成することができる。
さらに、前記化合物半導体基板の欠陥が、接合不良によるボイドおよびマイクロボイド欠陥であることが好ましい(請求項4)。
このように、検出する化合物半導体基板の欠陥が、接合不良によるボイドおよびマイクロボイド欠陥であれば、上記のような欠陥検出装置を好適に用いることができる。
このように、検出する化合物半導体基板の欠陥が、接合不良によるボイドおよびマイクロボイド欠陥であれば、上記のような欠陥検出装置を好適に用いることができる。
また、本発明の欠陥検出装置は、更に、前記化合物半導体基板の欠陥の位置を特定する欠陥位置特定手段を有することが好ましい(請求項5)。
本発明の欠陥検出装置に欠陥の位置を特定する欠陥位置特定手段を有することで、欠陥を検出した位置を機械的に記憶し、欠陥位置に正確にマーキング等を施すことが可能となる。
本発明の欠陥検出装置に欠陥の位置を特定する欠陥位置特定手段を有することで、欠陥を検出した位置を機械的に記憶し、欠陥位置に正確にマーキング等を施すことが可能となる。
そして、本発明では、少なくとも、上述の欠陥検出装置と、該欠陥検出装置の欠陥位置特定手段によって特定された欠陥位置にマーキングを行うマーキング装置と、マーキングされたチップをダイシング後に機械的に検出するチップ欠陥検出装置とを具備することを特徴とする欠陥検出システムを提供する(請求項6)。
上記のような欠陥検出システムであれば、欠陥が検出された位置のチップを自動的に検出し除去することができる。このため、検査に掛かる時間を大幅に短縮することができ、また不良品が良品に混入するといったトラブルを防止することができる。
上記のような欠陥検出システムであれば、欠陥が検出された位置のチップを自動的に検出し除去することができる。このため、検査に掛かる時間を大幅に短縮することができ、また不良品が良品に混入するといったトラブルを防止することができる。
また、本発明では、化合物半導体基板の欠陥を検出する方法であって、少なくとも、前記化合物半導体基板をリング状のステージに載置し、該ステージ上の前記化合物半導体基板に対し少なくとも2方向から光を斜め上方から入射させて、前記化合物半導体基板の上方に配置されたエリアセンサーにより化合物半導体基板の欠陥を検出することを特徴とする欠陥検出方法を提供する(請求項7)。
このように、検出対象の化合物半導体基板をリング状のステージに載置すれば、ステージ上のチリを欠陥として検出することなく、またステージと基板の干渉縞を欠陥として誤って検出することを抑制することができる。このため、精度よく欠陥のみを検出することができる。
また、基板に対して少なくとも2方向から光を斜め上方から入射させることによって、基板表面のみならず、基板内部の欠陥を検出することができる。また、欠陥のなかには、入射させる光の入射方向によっては検出することが難しいものがあったが、本発明のように、少なくとも2方向から光を入射させれば、いずれかの方向からの入射光によって強い散乱光を生じさせることができるため、欠陥の方向に関係なく高精度に検出することが可能となる。
また、基板に対して少なくとも2方向から光を斜め上方から入射させることによって、基板表面のみならず、基板内部の欠陥を検出することができる。また、欠陥のなかには、入射させる光の入射方向によっては検出することが難しいものがあったが、本発明のように、少なくとも2方向から光を入射させれば、いずれかの方向からの入射光によって強い散乱光を生じさせることができるため、欠陥の方向に関係なく高精度に検出することが可能となる。
また、上記欠陥検出方法は、更に、前記化合物半導体基板の欠陥位置を特定し、該欠陥位置にマーキングし、ダイシングした後にマーキングされたチップを機械的に検出することが好ましい(請求項8)。
このように、更に前記化合物半導体基板の欠陥位置を特定し、欠陥位置にマーキングし、ダイシングした後、マーキングされたチップを機械的に検出するようにすれば、確実かつ容易に欠陥があるチップを除去することができる。これによって、良品に不良品が混入する確率を大幅に低減することができる。
このように、更に前記化合物半導体基板の欠陥位置を特定し、欠陥位置にマーキングし、ダイシングした後、マーキングされたチップを機械的に検出するようにすれば、確実かつ容易に欠陥があるチップを除去することができる。これによって、良品に不良品が混入する確率を大幅に低減することができる。
以上説明したように、本発明の欠陥検出装置は、化合物半導体基板を載置するステージをリング状とし、また検査のための入射光を少なくとも2方向から斜めに入射させ、かつ散乱光の測定にエリアセンサーを基板上方に配置したものである。これによって、見にくいマイクロボイドやクラック等の不良部分であっても、容易にかつ精度よく検出することができる。
特に、クラックは目視では観察しにくく、従来は検査員が2回検査(基板を90°回転)によって検査を行っていたが、本発明の欠陥検出装置によれば、基板を回転させることなく1回の検査でクラックを検出できる。このため、従来に比べ不良品が良品に混入することを防止することができ、また検査員の検査負担、人手不足を補え、かつコスト削減を達成することができる。
特に、クラックは目視では観察しにくく、従来は検査員が2回検査(基板を90°回転)によって検査を行っていたが、本発明の欠陥検出装置によれば、基板を回転させることなく1回の検査でクラックを検出できる。このため、従来に比べ不良品が良品に混入することを防止することができ、また検査員の検査負担、人手不足を補え、かつコスト削減を達成することができる。
最初に、検出対象となる化合物半導体基板の欠陥について説明する。
検出対象となる化合物半導体基板は、例えばn型GaAs単結晶基板上に発光層部として、各々(AlxGa1−x)yIn1−yP(以下AlGaInP)よりなる、1μmのn型クラッド層、0.6μmの活性層、及び1μmのp型クラッド層、p型GaPよりなる電流拡散層を、この順序にてMOCVD法によりエピタキシャル成長させ、更にHVPE法によりp型GaPよりなる電流拡散層を形成した基板からGaAs単結晶基板を除去し、除去した面に透明なn型GaP基板を直接接合させた化合物半導体基板である。
検出対象となる化合物半導体基板は、例えばn型GaAs単結晶基板上に発光層部として、各々(AlxGa1−x)yIn1−yP(以下AlGaInP)よりなる、1μmのn型クラッド層、0.6μmの活性層、及び1μmのp型クラッド層、p型GaPよりなる電流拡散層を、この順序にてMOCVD法によりエピタキシャル成長させ、更にHVPE法によりp型GaPよりなる電流拡散層を形成した基板からGaAs単結晶基板を除去し、除去した面に透明なn型GaP基板を直接接合させた化合物半導体基板である。
このような化合物半導体基板の接合界面には、ボイドやマイクロボイドといった欠陥が発生しやすい。そして、通常、これらの欠陥を含んだままの状態で基板をチップ工程に流し、工程中の外観検査や仕上げ検査(電極のついたチップ(図23))にて、目視にて上記欠陥を有したチップを取り除いている。
しかし、前述のように、欠陥を目視で取り除く場合、欠陥が非常に見づらいために図25のように照明の角度を変えて2度検査しなければならず、検査に要する時間が非常に長くなってしまうという問題があった。
本発明者らは、この問題を解決するために、例えば2枚の透明な化合物半導体基板を直接接合した際に界面に生じるボイドやマイクロボイドといった視認性が悪い欠陥の検査精度及び検査速度を向上させる欠陥検出装置を開発すべく、鋭意検討を重ねてきた。
その結果、化合物半導体基板を載置するステージをリング状とし、入射光を少なくとも2方向から斜めに入射させ、散乱光の測定にエリアセンサーを基板上方に配置することによって、問題を解決できることを発見し、本発明を完成させた。
以下、本発明について図を参照して詳細に説明するが、本発明はこれらに限定されるものではない。図1(a)に、本発明の第1実施形態、図1(b)に第2実施形態である欠陥検出装置の概略図を示す。
本発明の欠陥検出装置9は、少なくとも、例えばAlGaInPからなる発光層とGaP電流拡散層からなる透明基板とGaP基板を直接接合した化合物半導体基板11aを載置するリング状ステージ12と、少なくとも2方向からステージに載置された化合物半導体基板11aに光を照射する照明手段10aと、リング状ステージ12の上方に配置されたエリアセンサー13とが具備されたものである。
そして、このリング状ステージ12は、中空のリング状になっており、少なくとも、内径が化合物半導体基板11aの直径より僅かに小さくなっている。このため化合物半導体基板11aを載置することができる。
そして、このリング状ステージ12は、中空のリング状になっており、少なくとも、内径が化合物半導体基板11aの直径より僅かに小さくなっている。このため化合物半導体基板11aを載置することができる。
このように透明な化合物半導体基板11aを載置するステージ12をリング状とすることで、ステージ上のチリを欠陥として検出することが抑制される。また、ステージが鏡面やガラスのような場合に、ステージと基板との間で発生する干渉縞を擬似欠陥として検出することも抑制されたものとなっている。
また、少なくとも2方向から、ステージ12に載置された化合物半導体基板11aに斜め方向から光を照射する照明手段10aを具備することで、入射光を斜入射とすることができ、内部に侵入した光が貼り合わせ界面や裏面側にある欠陥等で反射(散乱)されるため内部欠陥を検出できるようになる。
また、少なくとも2方向から、ステージ12に載置された化合物半導体基板11aに斜め方向から光を照射する照明手段10aを具備することで、入射光を斜入射とすることができ、内部に侵入した光が貼り合わせ界面や裏面側にある欠陥等で反射(散乱)されるため内部欠陥を検出できるようになる。
また、基板中のマイクロボイドは、結晶方向依存性があるため、従来は基板の角度を変えて2度検査していたが、少なくとも2方向から光を斜入射とすることで、結晶の方位によって欠陥が見にくくなることがない。図2に化合物半導体基板を90°毎に回転させて欠陥を観察した様子を示す。このように少なくとも2方向から光を斜入射させることで、回転による方向性による違いがないことが確認できた。したがって従来のように同じ基板を角度を変えて2度検査する必要がなくなる。
ここで、欠陥部分を検出するエリアセンサー13として、撮像カメラを具備することができる。
このように撮像カメラを用いることによって、欠陥部分を2値化または256階調に分けて、高速で画像処理し、コントラストの異なる部分を持つ欠陥を自動的に検出することができる。
このように撮像カメラを用いることによって、欠陥部分を2値化または256階調に分けて、高速で画像処理し、コントラストの異なる部分を持つ欠陥を自動的に検出することができる。
また、図1(b)には本発明の第2実施形態である欠陥検出装置9’を示す。欠陥検出装置9’は照明手段としてリング状照明10bを用いること以外は、第1実施形態と同じ構成となっている。図3,4に、従来の同軸落射照明の場合と、本発明のリング状照明を用いた場合の各種欠陥の様子を示す。
このように同軸落射照明では検出されない欠陥が、リング状照明では確実に検出できることが判る。照明手段をリング状とすることで全方位から光が斜入射でき、欠陥の検出感度を光学系の分解能である9μmまで上げることができる。また、第1実施形態のように照明手段を複数設置しなくてすむため、コストも下げることができる。
ここで、このリング状照明10bとして用いることができるものとして、ハロゲン、メタルハライド、白色LED等が挙げられる。
ここで、このリング状照明10bとして用いることができるものとして、ハロゲン、メタルハライド、白色LED等が挙げられる。
また、撮像カメラにPC等の記憶装置を接続することで欠陥の位置座標を記憶することができる欠陥位置特定手段を構成として具備することができる。
このように欠陥位置特定手段を設けることで、欠陥を検出した位置を機械的に記憶し、欠陥位置に正確にマーキング等施すことが可能となる。このような欠陥検出装置で検出できる種々な欠陥を図5に示す。
このように欠陥位置特定手段を設けることで、欠陥を検出した位置を機械的に記憶し、欠陥位置に正確にマーキング等施すことが可能となる。このような欠陥検出装置で検出できる種々な欠陥を図5に示す。
次に本発明の欠陥検出システムの一例を図6に示す。
この欠陥検出システムは、前述のような欠陥検出装置9(エリアセンサー13、リング状ステージ12、照明手段10a)に加え、欠陥検出用PC14、レーザーマーク機構15、マーキング制御用PC16、欠陥チップ検査カメラ17、欠陥チップ検出用PC18、欠陥チップ抜き取り装置19、欠陥チップ抜き取り制御用PC20が設置されている。
この欠陥検出システムは、前述のような欠陥検出装置9(エリアセンサー13、リング状ステージ12、照明手段10a)に加え、欠陥検出用PC14、レーザーマーク機構15、マーキング制御用PC16、欠陥チップ検査カメラ17、欠陥チップ検出用PC18、欠陥チップ抜き取り装置19、欠陥チップ抜き取り制御用PC20が設置されている。
次に、本発明の欠陥検出方法について説明するが、もちろんこれに限定されるものではない。
まず、対象の化合物半導体基板11aをリング状のステージ12の上に載置する。
そして基板11aに対して斜め上方から検査用の光を照明10aを用いて少なくとも2方向から入射させる。そして基板11aの欠陥で散乱した散乱光を、基板11aの上方に配置したエリアセンサー13で測定する。これによって欠陥からの散乱光を測定する。
まず、対象の化合物半導体基板11aをリング状のステージ12の上に載置する。
そして基板11aに対して斜め上方から検査用の光を照明10aを用いて少なくとも2方向から入射させる。そして基板11aの欠陥で散乱した散乱光を、基板11aの上方に配置したエリアセンサー13で測定する。これによって欠陥からの散乱光を測定する。
このように、検出対象の化合物半導体基板に対して、少なくとも2方向から光を斜め上方から入射させることによって、基板表面のみならず、基板内部の欠陥をも容易に検出することができる。また、光の入射方向によっては検出することが難しい欠陥についても、本発明のように、少なくとも2方向から光を入射させれば、いずれかの方向からの入射光によって強い散乱光を生じさせることができる。このため、欠陥の方向に関係なく高精度に検出することが可能となる。
また、基板をリング状のステージに載置すれば、ステージ上のチリを欠陥として検出することなく、またステージと基板の干渉縞を欠陥として検出することを抑制することができる。このため、精度よく欠陥のみを検出することができる。
また、基板をリング状のステージに載置すれば、ステージ上のチリを欠陥として検出することなく、またステージと基板の干渉縞を欠陥として検出することを抑制することができる。このため、精度よく欠陥のみを検出することができる。
ここで、上述のような欠陥検出システムで欠陥を検出し、欠陥のあるチップを抜き取ることができ、この検出方法について以下に説明する。
まず、前記欠陥検出装置により直接接合による化合物半導体基板の界面に存在するボイド、マイクロボイドといった欠陥を検出するとともに、欠陥位置を欠陥検出用PC14で座標平面に置き、欠陥位置の座標データ(図10に示すような欠陥マップ)を作成し、マーキング制御用PC16に転送する。
そして転送された欠陥の座標データを基に、レーザーマーキング機構15により基板の欠陥部分にマーキングを行う。図7、9に欠陥部分にマーキングを施した化合物半導体基板を示す。図8はマーキングされた欠陥部分の拡大図である。
なお、マーキングはレーザーマーカーが好ましいが、これに限定されるものではない。また、図11のように欠陥検出装置とマーキング装置を一体化してもよい。
なお、マーキングはレーザーマーカーが好ましいが、これに限定されるものではない。また、図11のように欠陥検出装置とマーキング装置を一体化してもよい。
次にマーキングが施された化合物半導体基板11aをダイシングし、欠陥チップ検査カメラ17で、マーキングされたチップの検出を行う。
その後、欠陥チップ検出用PC18でカメラの情報を処理し、欠陥を含むチップの位置の座標データを作成する。マーキングされたチップを機械的に検出するチップ欠陥検出装置としては、特に限定はされないが外観検査装置を用いることができる。
その後、欠陥チップ検出用PC18でカメラの情報を処理し、欠陥を含むチップの位置の座標データを作成する。マーキングされたチップを機械的に検出するチップ欠陥検出装置としては、特に限定はされないが外観検査装置を用いることができる。
具体的な手段として、エキスパンドしたチップ11bのブルーシートをチップ外観検査装置にかけて、マーキングした部分を2値化または256階調に分けて画像処理し、コントラストの異なる部分を持つチップを機械的に検出し、チップ座標を記憶する手段が挙げられる。こうして、欠陥を含むチップの座標データは、欠陥チップ抜き取り制御用PC20へ転送する。欠陥チップ抜き取り制御用PC20に転送された欠陥チップの座標データにより、該欠陥チップがある位置のステージ12上のチップが上に突き上げられる。その突出したチップを抜き取り装置19により除去する。なお、チップ欠陥検出装置と欠陥チップ抜き取り装置を一体化してもよい。
以上の欠陥検出システムは、直接接合の際にできる視認性の非常に悪い欠陥や、エピタキシャル成長起因の欠陥などの発見に対して効果を発揮し、これらの欠陥を含むチップを機械的に検査し除去することができるシステムである。この欠陥検出システムを用いることで、従来は目視で取り除いていた欠陥チップを除去する作業を、正確性と処理速度を向上させ、自動的に欠陥を含むチップの除去が可能となる。
次に、以下、本発明の欠陥検出方法の実施の形態について説明する。
図12は、本発明に係る直接接合方法で貼り合わせた発光素子用基板の欠陥検出方法のフローチャートの一例を示したものである。この欠陥検出方法は、化合物半導体基板の欠陥を検出する工程101と、該基板の欠陥位置にマーキングする工程102と、該マーキングした基板をダイシングしてチップに加工する工程103と、マーキングされたチップを機械的に検出する工程104、まで順に連続して工程を経ることで、欠陥を検出することができる。
図12は、本発明に係る直接接合方法で貼り合わせた発光素子用基板の欠陥検出方法のフローチャートの一例を示したものである。この欠陥検出方法は、化合物半導体基板の欠陥を検出する工程101と、該基板の欠陥位置にマーキングする工程102と、該マーキングした基板をダイシングしてチップに加工する工程103と、マーキングされたチップを機械的に検出する工程104、まで順に連続して工程を経ることで、欠陥を検出することができる。
以下、各工程について順次説明する。
(化合物半導体基板の欠陥を検出する工程101)
化合物半導体基板をリング状ステージに載置し、ステージ上の化合物半導体基板に対し、少なくとも2方向から光が斜入射するようにステージ上方から照明を当てて、上方からエリアセンサーにより化合物半導体基板の欠陥を検出する。
また、検出される欠陥は、特に限定はされないが、接合不良によるボイド及びマイクロボイド欠陥、接合界面の異物及び該異物によるエピタキシャル層のクラック、エピタキシャル成長起因の欠陥、表面傷が挙げられる。検出した欠陥をPCで処理をし、欠陥マップを作成する。
(化合物半導体基板の欠陥を検出する工程101)
化合物半導体基板をリング状ステージに載置し、ステージ上の化合物半導体基板に対し、少なくとも2方向から光が斜入射するようにステージ上方から照明を当てて、上方からエリアセンサーにより化合物半導体基板の欠陥を検出する。
また、検出される欠陥は、特に限定はされないが、接合不良によるボイド及びマイクロボイド欠陥、接合界面の異物及び該異物によるエピタキシャル層のクラック、エピタキシャル成長起因の欠陥、表面傷が挙げられる。検出した欠陥をPCで処理をし、欠陥マップを作成する。
(該化合物半導体基板の欠陥位置にマーキングする工程102)
前工程により作成された欠陥マップをもとに、検出された該化合物半導体基板の欠陥位置にマーキングを行う。欠陥位置にマーキングする方法は、特に限定はされないが、レーザーマーカーを用いて欠陥位置にマーキングする方法が好ましい。
前工程により作成された欠陥マップをもとに、検出された該化合物半導体基板の欠陥位置にマーキングを行う。欠陥位置にマーキングする方法は、特に限定はされないが、レーザーマーカーを用いて欠陥位置にマーキングする方法が好ましい。
(該マーキングした化合物半導体基板をダイシングしてチップに加工する工程103)
マーキングした化合物半導体基板をダイシングしてチップに加工する。後の工程で、1つの基板にできたチップをまとめて欠陥検出できるように、ダイシングに際しては、基板裏面に保護膜として粘着シールを貼り付け、シールを切断しないようにチップに加工する。
マーキングした化合物半導体基板をダイシングしてチップに加工する。後の工程で、1つの基板にできたチップをまとめて欠陥検出できるように、ダイシングに際しては、基板裏面に保護膜として粘着シールを貼り付け、シールを切断しないようにチップに加工する。
(マーキングされたチップを機械的に検出する工程104)
基板をダイシングした後、マーキングされたチップを機械的に検出する。マーキングされたチップを機械的に検出する方法は、特に限定はされないが、外観検査装置を用いて検出する方法が好ましい。
具体的な方法の一例として、エキスパンドしたチップのブルーシートをチップ外観検査装置にかけて、マーキングした部分を濃淡や2値化または256階調に分けて画像処理をし、コントラストの異なる部分を持つチップを機械的に検出し、チップ座標を記憶する手段が挙げられる。
基板をダイシングした後、マーキングされたチップを機械的に検出する。マーキングされたチップを機械的に検出する方法は、特に限定はされないが、外観検査装置を用いて検出する方法が好ましい。
具体的な方法の一例として、エキスパンドしたチップのブルーシートをチップ外観検査装置にかけて、マーキングした部分を濃淡や2値化または256階調に分けて画像処理をし、コントラストの異なる部分を持つチップを機械的に検出し、チップ座標を記憶する手段が挙げられる。
以上の欠陥検出方法は、直接接合の際にできる視認性の非常に悪い欠陥や、エピタキシャル成長起因の欠陥などの発見に対し効果を発揮し、これら欠陥を含むチップを機械的に検査し除去することができる方法である。
この欠陥検出方法を用いることで、従来は、検査員が目視により一つずつ検査をしていた作業に対し、検査員の負担を減らし、時間も短縮できるため、人件コストの軽減と、同じ時間でより多くのチップ検査を行うことができる。また、本発明では高精度で機械的に検出するので、見落としを防ぐ効果もある。
この欠陥検出方法を用いることで、従来は、検査員が目視により一つずつ検査をしていた作業に対し、検査員の負担を減らし、時間も短縮できるため、人件コストの軽減と、同じ時間でより多くのチップ検査を行うことができる。また、本発明では高精度で機械的に検出するので、見落としを防ぐ効果もある。
以下、実施例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
(実施例)
内径48.8mm、外形55mmのアルマイト製リング状ステージを準備する。そしてその5mm上方に、直径70mmのリング状照明(日本ピー・アイ社製リングライトガイドPLG−FR70−3000−10R)を設置し、更にステージの70mm上方に撮像カメラ(FLOVEL社製デジタルモノクロカメラADK−1100B)が設置された欠陥検出装置を用意する。
そして、直径50.8mmの直接接合した透明な化合物半導体基板をリング状ステージ上に載置し、ウェーハに対して、接合不良によるボイド及びマイクロボイド欠陥、接合界面の異物及び該異物によるエピタキシャル層のクラック、エピタキシャル成長起因の欠陥、表面傷をXY座標データで取得した。
(実施例)
内径48.8mm、外形55mmのアルマイト製リング状ステージを準備する。そしてその5mm上方に、直径70mmのリング状照明(日本ピー・アイ社製リングライトガイドPLG−FR70−3000−10R)を設置し、更にステージの70mm上方に撮像カメラ(FLOVEL社製デジタルモノクロカメラADK−1100B)が設置された欠陥検出装置を用意する。
そして、直径50.8mmの直接接合した透明な化合物半導体基板をリング状ステージ上に載置し、ウェーハに対して、接合不良によるボイド及びマイクロボイド欠陥、接合界面の異物及び該異物によるエピタキシャル層のクラック、エピタキシャル成長起因の欠陥、表面傷をXY座標データで取得した。
この欠陥データXY座標を元に、HOYA社製「YAGレーザー(HSL−5500:波長355nm)」にて、欠陥上にレーザーマークを行った。レーザーヘッドとして、タカノ社製YAGレーザー(UVTS−4300:波長266nm)を搭載した物についても行った。図13にマーキングされたチップの様子を示す。
基板からダイシングされたチップの個数は2万個であった。これらのチップをヒューブレイン社製「N面外観検査装置HS−256E」を用いて検査した様子を図14、図15に示す。また、MTEC社製「チップ外観検査装置」を用いて、チップ背面を検査した様子を図16、電極のみ抽出した結果は図17、レーザーマークのみ抽出した結果を図18に示す。
さらに、オプトシステム社製「チップ外観検査装置」を用いて検査した様子を図19、図20に示す。
何れの外観検査装置でも、マーキングした部分を確認することができ、マーキングされたチップを即座に選別することができた。基板の欠陥検査、レーザーマーキング及び外観検査による不良チップの選別に要した時間は約1時間であった。そして良品と判断されたチップの不良率は0.01%であり、不良チップを高確率で高速で除去することができることが判った。また、不良品と判断されたチップに良品は含まれていなかった。
何れの外観検査装置でも、マーキングした部分を確認することができ、マーキングされたチップを即座に選別することができた。基板の欠陥検査、レーザーマーキング及び外観検査による不良チップの選別に要した時間は約1時間であった。そして良品と判断されたチップの不良率は0.01%であり、不良チップを高確率で高速で除去することができることが判った。また、不良品と判断されたチップに良品は含まれていなかった。
(比較例1)
ステージを円板状とした以外は、実施例と同じ条件で基板の欠陥検査、レーザーマーキング、ダイシング、外観検査による不良チップの選別を行った。要した時間及び良品中の不良率は実施例と同じだったが、不良品と判断されたチップに良品も含まれていた。
ステージを円板状とした以外は、実施例と同じ条件で基板の欠陥検査、レーザーマーキング、ダイシング、外観検査による不良チップの選別を行った。要した時間及び良品中の不良率は実施例と同じだったが、不良品と判断されたチップに良品も含まれていた。
(比較例2)
直径50.8mm直接接合した透明な化合物半導体基板をマーキングせずにダイシングにより分割した後、目視で欠陥を検査し不良チップを選別した。この場合、ウェーハ全面のチップ検査に約5時間を要した。このようにウェーハ1枚あたりチップの選別に要した時間は比較例2の場合、視認性が悪く検査に時間がかかっため実施例の約5倍の時間を要した上に、良品中の不良率は0.1%程度であり、また不良品として判断されたチップの中には良品も含まれていた。
直径50.8mm直接接合した透明な化合物半導体基板をマーキングせずにダイシングにより分割した後、目視で欠陥を検査し不良チップを選別した。この場合、ウェーハ全面のチップ検査に約5時間を要した。このようにウェーハ1枚あたりチップの選別に要した時間は比較例2の場合、視認性が悪く検査に時間がかかっため実施例の約5倍の時間を要した上に、良品中の不良率は0.1%程度であり、また不良品として判断されたチップの中には良品も含まれていた。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
9,9’…欠陥検出装置、 10a…照明手段、 10bリング状照明手段、
11a…検出対象化合物半導体基板、 11b…エキスパンド済みチップ、
12…リング状ステージ、 13…エリアセンサー、 14…欠陥検出用PC、
15…レーザーマーク機構、 16…マーキング制御用PC、
17…欠陥チップ検査カメラ、 18…欠陥チップ検出用PC、
19…欠陥チップ抜き取り装置、 20…欠陥チップ抜き取り制御用PC。
11a…検出対象化合物半導体基板、 11b…エキスパンド済みチップ、
12…リング状ステージ、 13…エリアセンサー、 14…欠陥検出用PC、
15…レーザーマーク機構、 16…マーキング制御用PC、
17…欠陥チップ検査カメラ、 18…欠陥チップ検出用PC、
19…欠陥チップ抜き取り装置、 20…欠陥チップ抜き取り制御用PC。
Claims (8)
- 化合物半導体基板の欠陥を検出する装置であって、
少なくとも、内径が前記化合物半導体基板より小さく前記化合物半導体基板を載置するためのリング状ステージと、該ステージ上の前記化合物半導体基板に対し少なくとも2方向から光を斜入射させるようにステージ上方に配置された照明手段と、前記化合物半導体基板の上方に配置された前記欠陥から散乱された光を検出するエリアセンサーとを具備することを特徴とする欠陥検出装置。 - 前記照明手段が、リング状であることを特徴とする請求項1に記載の欠陥検出装置。
- 前記エリアセンサーが、撮像カメラであることを特徴とする請求項1または請求項2に記載の欠陥検出装置。
- 前記化合物半導体基板の欠陥が、接合不良によるボイドおよびマイクロボイド欠陥であることを特徴とする請求項1ないし請求項3のいずれか1項に記載の欠陥検出装置。
- 更に、前記化合物半導体基板の欠陥の位置を特定する欠陥位置特定手段を有することを特徴とする請求項1ないし請求項4のいずれか1項に記載の欠陥検出装置。
- 少なくとも、請求項5に記載の欠陥検出装置と、該欠陥検出装置の欠陥位置特定手段によって特定された欠陥位置にマーキングを行うマーキング装置と、マーキングされたチップをダイシング後に機械的に検出するチップ欠陥検出装置とを具備することを特徴とする欠陥検出システム。
- 化合物半導体基板の欠陥を検出する方法であって、
少なくとも、前記化合物半導体基板をリング状のステージに載置し、該ステージ上の前記化合物半導体基板に対し少なくとも2方向から光を斜め上方から入射させて、前記化合物半導体基板の上方に配置されたエリアセンサーにより化合物半導体基板の欠陥を検出することを特徴とする欠陥検出方法。 - 更に、前記化合物半導体基板の欠陥位置を特定し、該欠陥位置にマーキングし、ダイシングした後にマーキングされたチップを機械的に検出することを特徴とする請求項7に記載の欠陥検出方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008141708A JP2009288110A (ja) | 2008-05-29 | 2008-05-29 | 欠陥検出装置とそれを用いた欠陥検出システム及び欠陥検出方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008141708A JP2009288110A (ja) | 2008-05-29 | 2008-05-29 | 欠陥検出装置とそれを用いた欠陥検出システム及び欠陥検出方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009288110A true JP2009288110A (ja) | 2009-12-10 |
Family
ID=41457460
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008141708A Pending JP2009288110A (ja) | 2008-05-29 | 2008-05-29 | 欠陥検出装置とそれを用いた欠陥検出システム及び欠陥検出方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009288110A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016051660A1 (ja) * | 2014-10-01 | 2016-04-07 | 信越半導体株式会社 | 貼り合わせ不良部の検出方法及び検査システム |
RU2772063C1 (ru) * | 2021-07-29 | 2022-05-16 | федеральное государственное бюджетное образовательное учреждение высшего образования «Санкт-Петербургский горный университет» | Устройство контроля геометрических параметров брикетированных шихтовых материалов |
-
2008
- 2008-05-29 JP JP2008141708A patent/JP2009288110A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016051660A1 (ja) * | 2014-10-01 | 2016-04-07 | 信越半導体株式会社 | 貼り合わせ不良部の検出方法及び検査システム |
JP2016072545A (ja) * | 2014-10-01 | 2016-05-09 | 信越半導体株式会社 | 貼り合わせ不良部の検出方法及び検査システム |
CN106688110A (zh) * | 2014-10-01 | 2017-05-17 | 信越半导体株式会社 | 贴合缺陷部的检出方法以及检查系统 |
TWI636249B (zh) * | 2014-10-01 | 2018-09-21 | 信越半導體股份有限公司 | 貼合缺陷部的檢出方法以及檢查系統 |
US10199280B2 (en) | 2014-10-01 | 2019-02-05 | Shin-Etsu Handotai Co., Ltd. | Method for detecting bonding failure part and inspection system |
RU2772063C1 (ru) * | 2021-07-29 | 2022-05-16 | федеральное государственное бюджетное образовательное учреждение высшего образования «Санкт-Петербургский горный университет» | Устройство контроля геометрических параметров брикетированных шихтовых материалов |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10782242B2 (en) | Inspection method for semiconductor substrates using slope data and inspection apparatus | |
US7446321B2 (en) | Differential wavelength photoluminescence for non-contact measuring of contaminants and defects located below the surface of a wafer or other workpiece | |
CN108139339B (zh) | 外延晶片背面检查装置及使用其的外延晶片背面检查方法 | |
CN110418958B (zh) | 外延晶圆背面检查方法及其检查装置、外延成长装置的起模针管理方法及外延晶圆制造方法 | |
US8330950B2 (en) | Method of manufacturing nitride semiconductor device including SiC substrate and apparatus for manufacturing nitride semiconductor device | |
SG188094A1 (en) | High resolution edge inspection | |
US8736832B2 (en) | Method of detecting specific defect, and system and program for detecting specific defect | |
JP5169509B2 (ja) | 欠陥検出方法及び欠陥検出システム並びに発光素子の製造方法 | |
JP2014137229A (ja) | 検査装置及び欠陥検査方法 | |
JP5021957B2 (ja) | 工作具検査装置 | |
US10199280B2 (en) | Method for detecting bonding failure part and inspection system | |
JP4684259B2 (ja) | 蛍光ランプ検査装置 | |
JP5713419B1 (ja) | 欠陥分類方法及び検査装置 | |
JP2009288110A (ja) | 欠陥検出装置とそれを用いた欠陥検出システム及び欠陥検出方法 | |
EP4318612A1 (en) | Manufacturing method, inspection method, and inspection device | |
KR101681947B1 (ko) | Tft기판의 결점 분류 방법 및 장치 | |
JP6248819B2 (ja) | 検査装置及び検査方法 | |
US20070269100A1 (en) | Wafer surface observing method and apparatus | |
JP7400667B2 (ja) | シリコンウェーハの検査方法、シリコンウェーハの製造方法 | |
US11828713B1 (en) | Semiconductor inspection tool system and method for wafer edge inspection |