WO2016051660A1 - 貼り合わせ不良部の検出方法及び検査システム - Google Patents

貼り合わせ不良部の検出方法及び検査システム Download PDF

Info

Publication number
WO2016051660A1
WO2016051660A1 PCT/JP2015/004394 JP2015004394W WO2016051660A1 WO 2016051660 A1 WO2016051660 A1 WO 2016051660A1 JP 2015004394 W JP2015004394 W JP 2015004394W WO 2016051660 A1 WO2016051660 A1 WO 2016051660A1
Authority
WO
WIPO (PCT)
Prior art keywords
compound semiconductor
bonding
light
image
color
Prior art date
Application number
PCT/JP2015/004394
Other languages
English (en)
French (fr)
Inventor
敬 原田
Original Assignee
信越半導体株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 信越半導体株式会社 filed Critical 信越半導体株式会社
Priority to CN201580047982.2A priority Critical patent/CN106688110B/zh
Priority to US15/509,345 priority patent/US10199280B2/en
Publication of WO2016051660A1 publication Critical patent/WO2016051660A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501—Semiconductor wafers
    • G01N21/9505—Wafer internal defects, e.g. microcracks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/8422—Investigating thin films, e.g. matrix isolation method
    • G01N2021/8438—Mutilayers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/30—Subject of image; Context of image processing
    • G06T2207/30108—Industrial image inspection
    • G06T2207/30152—Solder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding

Definitions

  • the present invention relates to a method for detecting a defective bonding portion and an inspection system for performing this detection method.
  • a quaternary light emitting layer is formed on a GaAs substrate for light extraction in a reactor using a metal organic vapor phase growth method (Metal Organic Vapor Phase Epitaxy method, hereinafter referred to as MOVPE method).
  • MOVPE method Metal Organic Vapor Phase Epitaxy method
  • the window layer is grown after being sequentially grown and put into a reactor using a hydride vapor phase epitaxy method (hereinafter referred to as HVPE method), and a thicker window layer is grown on the window layer to form an electrode. Etc. are performed, and then separated into chips by a dicing process or the like.
  • HVPE method hydride vapor phase epitaxy method
  • the light emitted from the light emitting layer toward the substrate side is absorbed by the GaAs substrate. Therefore, in order to further increase the light extraction efficiency, the GaAs substrate is removed by etching so that absorption of light from the light emitting layer can be prevented and light emitted from the light emitting layer to the substrate side can be extracted.
  • the epitaxial wafer from which the growth substrate has been removed is directly bonded to a transparent substrate such as a GaP substrate or a sapphire substrate. With such a configuration, the light from the light emitting layer can be efficiently extracted to the outside by the upper window layer and the transparent substrate bonded by direct bonding.
  • bonding failure portion a region where a void is formed at the bonding interface (bonding failure portion) may be observed.
  • automatic inspection apparatuses that use an optical system for detecting such a defective bonding portion (see, for example, Patent Document 1), but these apparatuses are laterally or obliquely upward. Illumination light is incident, and the poorly bonded portion is detected based on the difference in brightness (brightness) between the reflected light from the poorly bonded portion and the reflected light from the good bonded portion.
  • the difference in brightness (brightness / darkness) of reflected light between the defective part and the non-defective part is small, and it is difficult to accurately detect the poorly bonded part, which is costly for visual inspection. I had to rely on it.
  • a bonding microscope defective portion is detected by visual inspection using a stereomicroscope (under LED illumination), and defective chips are removed by vacuum tweezers or the like.
  • the cost of such a visual inspection process occupies a large weight in the manufacturing process, and the uncertainty of the detection accuracy and the instability of the inspection accuracy in the visual inspection process are conspicuous, and the visual inspection is not only performed once. There was a problem that multiple inspection was necessary.
  • the present invention has been made in view of the above-mentioned problems, and the bonding interface of a compound semiconductor chip obtained by separating a compound semiconductor wafer in which two transparent substrates made of a compound semiconductor are bonded together by direct bonding is provided. It is an object of the present invention to provide a method for detecting a defective bonding portion that can accurately detect a defective bonding portion.
  • the present invention is singulated from a compound semiconductor wafer in which a first transparent substrate made of a compound semiconductor having a light emitting layer and a second transparent substrate made of a compound semiconductor are bonded together.
  • the compound semiconductor chip is irradiated with the light of the coaxial falling oblique illumination, the color of the reflected light from the poorly bonded portion of the compound semiconductor chip is identified, and the poorly bonded portion is detected.
  • the defective bonding portion at the bonding interface can be detected with high accuracy, and since it is not necessary to perform visual inspection, the cost of the inspection process can be reduced.
  • the light of the coaxial oblique illumination includes a wavelength band of 580 nm to 610 nm, and the illuminance of the light of the coaxial oblique illumination is 40000 lux or more.
  • the illuminance of the light of the coaxial falling illumination is 40000 lux or more.
  • the captured image can be converted to gray, and the image subjected to the gray conversion can be binarized.
  • the above method can be suitably used.
  • identifying the color of the reflected light from the poorly bonded portion it is preferable to identify the color in the wavelength band of 580 nm to 610 nm. By identifying the color of the above-mentioned wavelength band, it is possible to reliably identify the color of the reflected light from the bonding failure portion.
  • the present invention is an inspection system for performing the above-described method for detecting a defective bonding portion, the coaxial falling illumination for irradiating the inspection object with light, the mounting table for mounting the inspection object, and the above-mentioned description
  • an inspection system for performing the above-described method for detecting a defective bonding portion, the coaxial falling illumination for irradiating the inspection object with light, the mounting table for mounting the inspection object, and the above-mentioned description
  • An XY stage on which a table is placed an imaging device that captures reflected light from the inspection target, a controller that controls driving of the XY stage, and an image that performs image processing of an image captured by the imaging device
  • an inspection system for performing the above-described method for detecting a defective bonding portion
  • the inspection system having such a configuration can be suitably used as an inspection system for carrying out the method for detecting a defective bonding portion of the present invention.
  • the present invention it is possible to accurately detect a defective bonding portion at the bonding interface of the compound semiconductor chip, and it is not necessary to perform a visual inspection, thereby reducing the cost of the inspection process. it can.
  • the epitaxial wafer from which the growth substrate has been removed is directly bonded to the transparent substrate, such as a GaP substrate or a sapphire substrate, so that light from the light emitting layer is externally transmitted. It was possible to take it out efficiently.
  • the transparent substrate such as a GaP substrate or a sapphire substrate
  • a bonding failure portion may be observed at the bonding interface, and there are many automatic inspection apparatuses using an optical system for detecting such a bonding failure portion. Yes.
  • These devices detect illumination failure by detecting the difference in brightness (brightness) between the reflected light of the poorly bonded part and the reflected light of the good quality part by making illumination light incident from the lateral direction or obliquely upward. Is.
  • the above detection method has a problem in that it is difficult to accurately detect a bonding failure portion, and it is necessary to rely on costly visual inspection.
  • the inventor is a bonding that can accurately detect a bonding failure portion of a bonding interface of a compound semiconductor chip obtained by dividing a compound semiconductor wafer obtained by bonding two transparent substrates made of a compound semiconductor by direct bonding.
  • the compound semiconductor chip is irradiated with coaxial oblique illumination light, the color of the reflected light from the poorly bonded part of the compound semiconductor chip is identified, and the poorly bonded part is detected.
  • the present inventors have found that a bonding failure portion at a bonding interface can be detected with high accuracy and have made the present invention.
  • the compound semiconductor substrate to be inspected is, for example, an n-type cladding having a thickness of about 1 ⁇ m made of (Al x Ga 1-x ) y In 1-y P as a light emitting layer portion on an n-type GaAs single crystal substrate.
  • a layer, an active layer having a thickness of about 0.6 ⁇ m, and a p-type cladding layer having a thickness of about 1 ⁇ m are epitaxially grown in this order by the MOCVD method, and further a current diffusion layer (window layer) made of p-type GaP by the HVPE method
  • a compound semiconductor substrate in which a GaAs single crystal substrate is removed from a substrate on which a transparent n-type GaP substrate or a sapphire substrate is directly bonded to the removed surface can be obtained.
  • a bonding failure portion such as a void or a micro void may occur at the bonding interface.
  • the chip having the poor bonding portion is removed by appearance inspection and finishing inspection (inspection in the state of the chip with the electrode) during the process, including the defective bonding portion. Yes.
  • the inspection system 20 shown in FIG. 3 includes a coaxial falling oblique illumination 21 that irradiates a work (inspection object) 10 with light (irradiation light) 30, a work frame (mounting table) 28 on which the work 10 is placed, and a work frame 28.
  • the light from the coaxial falling illumination 21 can be applied to the workpiece 10 via, for example, the half mirror 22 and the lens 23.
  • the workpiece 10 can be fixed to the workpiece frame 28 by a workpiece holding tape 27, for example.
  • a personal computer 26 can be used as the controller and the image processor.
  • the inspection system 20 can further include a monitor 25 that displays an image captured by the imaging device 24 and an image processed by the image processor.
  • FIG. 4A shows an enlarged view of the workpiece 10.
  • the workpiece 10 is a wafer obtained by bonding a first transparent substrate 13 in which a light emitting layer 11 and a window layer 12 are laminated, and a second transparent substrate 14 to form an electrode 15 by dicing or the like. It is.
  • the light emitting layer 11 is a quaternary light emitting layer made of, for example, (Al x Ga 1-x ) y In 1-y P
  • the window layer 12 is, for example, a GaP layer
  • the second transparent substrate 14 is For example, a GaP substrate or a sapphire substrate.
  • FIG. 4B shows an image captured by the imaging device 24, and FIG. 4C shows an image obtained by performing image processing on the image of FIG. 4B with an image processor.
  • a method for detecting a defective bonding portion according to the present invention will be described with reference to FIG. 1.
  • a compound semiconductor chip separated from a compound semiconductor wafer obtained by bonding a first transparent substrate made of a compound semiconductor having a light emitting layer and a second transparent substrate made of a compound semiconductor is prepared (see FIG. 1). (See step S11).
  • the converted workpiece 10 (see FIG. 4A) is placed on the workpiece frame 28 of the inspection system 20 (see FIG. 3).
  • the workpiece 10 is a wafer after dicing, and can be an aggregate of chips before the singulated chips are picked up from the dicing tape.
  • the compound semiconductor chip is irradiated with light from coaxial tilt illumination (see step S12 in FIG. 1).
  • the work 30 is irradiated with the light 30 of the coaxial falling illumination 21 through the half mirror 22 and the lens 23 (see FIGS. 3 and 4A).
  • the light 30 of the coaxial falling illumination 21 preferably includes a wavelength band of 580 nm to 610 nm.
  • Light having such a wavelength is suitable for detecting a defective bonding portion.
  • Light with a long wavelength such as red light (620 to 750 nm) detects even deeper information, noise increases, and light with a short wavelength such as blue light (450 to 495 nm) conversely This is because information increases and noise increases.
  • the light of ring illumination is irradiated, noise will increase and a defective part and a good-quality part cannot be distinguished well.
  • the illuminance of the light 30 of the coaxial falling illumination 21 is not particularly limited, but is preferably 40,000 lux or more. By setting the illuminance within such a range, more information from the bonding interface can be acquired, and a defective bonding portion can be detected more reliably. When the illuminance is low, the color development from the defective portion becomes weak and the poorly bonded portion may not be identified well, and when the illuminance is too high, the color development from the surface may be strong and cause noise. Furthermore, in order not to pick up excessive noise, it is preferable to use a lens having a shallow focal depth as the lens 23.
  • step S13 in FIG. 1 the color of the reflected light from the defective bonding portion of the compound semiconductor chip is identified.
  • the reflected light 31 from the workpiece 10 is taken into the imaging device 24 via the lens 23 and the half mirror 22, and the reflected light 31 ′ from the defective bonding portion 16 is reflected in the reflected light 31 (FIG. 4 ( (see a)) is detected by identifying the color of the reflected light 31 ′ from the bonding failure portion 16.
  • step S13 of FIG. 1 an example of the processing performed in step S13 of FIG. 1 is shown in the flowchart of FIG. First, an image of the compound semiconductor chip is taken into the imaging device (see step S131 in FIG. 2).
  • the image of the workpiece 10 is captured by the imaging device 24 by capturing the reflected light 31 from the workpiece 10 into the imaging device 24 via the lens 23 and the half mirror 22.
  • An example of the image captured in the imaging device 24 in this way is shown in FIG.
  • pre-registered colors are extracted from the image captured by the imaging device 24 in step S131 using an image processor (for example, a personal computer 26 (see FIG. 3)).
  • an image processor for example, a personal computer 26 (see FIG. 3)
  • the captured image is converted to gray so that the extracted color is white and the other colors are gray (see step S133 in FIG. 2).
  • step S132 uses the image processor (for example, the personal computer 26) so that the color extracted in step S132 is white and the other colors are gray in the image captured by the imaging device 24 in step S131.
  • perform gray conversion In this way, an image is obtained in which the region corresponding to the poor bonding portion 16 is white and the region where no defective bonding occurs is gray (that is, an image subjected to gray conversion).
  • step S134 in FIG. 2 the image subjected to gray conversion is binarized.
  • the image subjected to gray conversion in step S133 is binarized using an image processor (for example, personal computer 26).
  • an image an image subjected to the binarization process
  • FIG. 1 An example of an image that has been binarized is shown in FIG.
  • an image processor for example, a personal computer 26
  • step S134 based on the area and number of white areas of the image subjected to the binarization process obtained in step S134, it is determined whether there is a poorly bonded part. This determination can be made using the personal computer 26 (see FIG. 3).
  • the defective bonding portion at the bonding interface of the compound semiconductor chip can be detected with high accuracy, and it is not necessary to perform a visual inspection. The cost can be reduced. Moreover, if it is the inspection system of this invention demonstrated above, the detection method of the bonding defect part of this invention can be implemented suitably.
  • Example 10 The p-type side and n of a 50 mm diameter wafer in which a GaP substrate 14 is bonded to the light emitting layer side of a substrate (first transparent substrate) 13 on which a GaP window layer 12 is epitaxially grown on a light emitting layer 11 made of AlGaInP.
  • An Au-based ohmic electrode 15 was formed on the mold side and separated into chips (chips).
  • a work 10 that is an assembly of chips before the separated chips are picked up from the dicing tape is attached to a predetermined work frame 28, set in the inspection system 20 shown in FIG. 3, and inspected according to the method described above. The defective chip was automatically removed.
  • the imaging device 24 used at this time is an AT200 3CCD color camera manufactured by JAI Co., Ltd.
  • the lens 23 is an MML4-HR65DVI-5M manufactured by Schott Morix Co.
  • the coaxial falling illumination 21 is manufactured by CCS. HLV2-22SW-3W.
  • Table 1 shows the number of chips that passed the inspection of the comparative example of each product type.
  • FIG. 5A shows an image obtained by picking up a chip that passed the visual inspection and failed in the example using ring illumination used in the conventional visual inspection.
  • FIG. 5B shows an image obtained by picking up a chip that passed the visual inspection and failed in the example by the method of the example.
  • a region surrounded by a broken line is a region where a bonding failure is detected in the inspection of the example.
  • the present invention is not limited to the above embodiment.
  • the above-described embodiment is an exemplification, and the present invention has substantially the same configuration as the technical idea described in the claims of the present invention, and any device that exhibits the same function and effect is the present invention. It is included in the technical scope of the invention.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Pathology (AREA)
  • Health & Medical Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Electromagnetism (AREA)
  • Quality & Reliability (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Theoretical Computer Science (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Led Devices (AREA)

Abstract

　本発明は、発光層を有する化合物半導体からなる第１の透明基板と、化合物半導体からなる第２の透明基板とを貼り合わせた化合物半導体ウェーハから個片化された化合物半導体チップの貼り合わせ不良部の検出方法であって、同軸落斜照明の光を前記化合物半導体チップに照射し、前記化合物半導体チップの貼り合わせ不良部からの反射光の色を識別し、前記貼り合わせ不良部を検出することを特徴とする貼り合わせ不良部の検出方法である。これにより、化合物半導体からなる２枚の透明基板を直接接合により貼り合わせた化合物半導体ウェーハを個片化した化合物半導体チップの貼り合わせ界面の貼り合わせ不良部を、精度よく検出できる貼り合わせ不良部の検出方法が提供される。

Description

貼り合わせ不良部の検出方法及び検査システム
　本発明は、貼り合わせ不良部の検出方法、及び、この検出方法を実施する検査システムに関する。
　超高輝度型発光素子を製造する場合、有機金属気相成長法（Ｍｅｔａｌ　Ｏｒｇａｎｉｃ　Ｖａｐｏｒ　Ｐｈａｓｅ　Ｅｐｉｔａｘｙ法、以下ＭＯＶＰＥ法という）を用いるリアクターにて、ＧａＡｓ基板の上に４元発光層、光取り出し用の窓層を順次成長させてから取り出し、ハイドライド気相成長法（Ｈｙｄｒｉｄｅ　Ｖａｐｏｒ　Ｐｈａｓｅ　Ｅｐｉｔａｘｙ法、以下にＨＶＰＥ法という）を用いるリアクターに入れて、窓層の上に更に厚い窓層を成長させ、電極形成等の工程を行ってから、ダイシング工程等により個片化し、チップ化する。このように窓層を厚くすることによって、発光素子側面からの光の取り出し効率を上げている。
　一方で、発光層から放たれた基板側への光は、ＧａＡｓ基板により吸収されてしまう。そこで、さらに光取り出し効率を上げるために、このような発光層からの光の吸収を防止するとともに発光層から基板側へ放出される光を取り出すことができるように、ＧａＡｓ基板をエッチングにより除去して、成長基板を除去したエピタキシャルウエーハと、透明基板であるＧａＰ基板やサファイア基板との直接接合を行っている。このような構成により、発光層からの光を上部窓層と、直接接合により貼り合わされている透明基板とにより、発光層からの光を外部に効率良く取り出すことができる。
　しかしながら、直接接合による貼り合わせでは、貼り合わせ界面にボイドが形成されている領域（貼り合わせ不良部）が観察されることがある。このような貼り合わせ不良部を検出するための光学系を利用した自動検査装置は数多く存在しているが（例えば、特許文献１参照）、それらの装置は、横方向、又は、斜め上方向から照明光を入射させ、貼り合わせ不良部の反射光と貼り合わせ良品部の反射光の明度（明暗）の差で貼り合わせ不良部を検出している。
特開２００９－０２１５７２号公報
　しかしながら、上記の検出方法では、不良部と良品部との間の反射光の明度（明暗）の差が小さく、貼り合わせ不良部を精度良く検出することが困難であり、コストの掛かる目視検査に頼らざるを得なかった。なお、目視検査工程においては、実体顕微鏡（ＬＥＤ照明下）を利用し、目視検査によって貼り合わせ不良部を検出し、真空ピンセット等で不良チップを除去している。このような目視検査工程にかかるコストは製造工程で大きなウエイトを占めており、かつ、目視検査工程での検出精度の不確実さや検査精度の不安定さが目立ち、目視検査も１度だけでなく、多重検査が必要になるという問題があった。
　本発明は、上記問題点に鑑みてなされたものであって、化合物半導体からなる２枚の透明基板を直接接合により貼り合わせた化合物半導体ウェーハを個片化した化合物半導体チップの貼り合わせ界面の貼り合わせ不良部を、精度よく検出できる貼り合わせ不良部の検出方法を提供することを目的とする。
　上記目的を達成するために、本発明は、発光層を有する化合物半導体からなる第１の透明基板と、化合物半導体からなる第２の透明基板とを貼り合わせた化合物半導体ウェーハから個片化された化合物半導体チップの貼り合わせ不良部の検出方法であって、同軸落斜照明の光を前記化合物半導体チップに照射し、前記化合物半導体チップの貼り合わせ不良部からの反射光の色を識別し、前記貼り合わせ不良部を検出することを特徴とする貼り合わせ不良部の検出方法を提供する。
　このように、同軸落斜照明の光を化合物半導体チップに照射し、化合物半導体チップの貼り合わせ不良部からの反射光の色を識別し、貼り合わせ不良部を検出することで、化合物半導体チップの貼り合わせ界面の貼り合わせ不良部を、精度よく検出でき、また、目視検査を行う必要がないので、検査工程のコストを低減することができる。
　このとき、同軸落斜照明の光が５８０ｎｍ～６１０ｎｍの波長帯を含み、同軸落斜照明の光の照度が、４００００ルクス以上であることが好ましい。
　このように同軸落斜照明の光が５８０ｎｍ～６１０ｎｍの波長帯であれば、確実に貼り合わせ不良部を検出することができる。また同軸落斜照明の光の照度が４００００ルクス以上とすることで貼り合わせ界面からの情報をより多く取得することができ、より確実に貼り合わせ不良部を検出することができる。
　貼り合わせ不良部からの反射光の色を識別する際に、化合物半導体チップの画像を取り込み、取り込んだ画像から予め登録した色を抽出し、抽出した色が白、その他の色がグレーになるように前記取り込んだ画像をグレー変換し、グレー変換が施された画像を二値化処理することができる。
　貼り合わせ不良部からの反射光の色を識別する方法として、上記のような方法を好適に用いることができる。
　貼り合わせ不良部からの反射光の色を識別する際に、５８０ｎｍ～６１０ｎｍの波長帯の色を識別することが好ましい。
　上記の波長帯の色を識別することで、貼り合わせ不良部からの反射光の色を確実に識別することができる。
　また、本発明は、上記の貼り合わせ不良部の検出方法を実施する検査システムであって、検査対象に光を照射する同軸落斜照明と、前記検査対象を載置する載置台と、前記載置台を載せるＸ－Ｙステージと、前記検査対象からの反射光を撮像する撮像装置と、前記Ｘ－Ｙステージの駆動を制御するコントローラと、前記撮像装置で撮像された画像の画像処理を行う画像処理器と、を有することを特徴とする検査システムを提供する。
　本発明の貼り合わせ不良部の検出方法を実施する検査システムとして、このような構成の検査システムを好適に用いることができる。
　以上のように、本発明によれば、化合物半導体チップの貼り合わせ界面の貼り合わせ不良部を、精度よく検出でき、また、目視検査を行う必要がないので、検査工程のコストを低減することができる。
本発明の貼り合わせ不良部の検出方法のフロー図である。 本発明の貼り合わせ不良部の検出方法のステップＳ１３の一例を示すフロー図である。 本発明の検査システムの構成の一例を示す図である。 本発明の検査システムで検査されるワーク（検査対象）の拡大図、ワークの撮像画像、及び、撮像画像をグレー変換・二値化処理を施した後の画像を示す図である。 目視検査において合格になり、実施例において不合格になったチップのリング照明を用いて撮像した画像、及び、実施例で撮像した画像を示す図である。
　以下、本発明について、実施態様の一例として、図を参照しながら詳細に説明するが、本発明はこれに限定されるものではない。
　上述のように、超高輝度型発光素子を製造する場合、成長基板を除去したエピタキシャルウエーハと、透明基板であるＧａＰ基板やサファイア基板との直接接合を行うことで、発光層からの光を外部に効率良く取り出すことを可能にしていた。しかしながら、直接接合による貼り合わせでは、貼り合わせ界面に貼り合わせ不良部が観察されることがあり、このような貼り合わせ不良部を検出するための光学系を利用した自動検査装置は数多く存在している。それらの装置は、横方向、又は、斜め上方向から照明光を入射させ、貼り合わせ不良部の反射光と貼り合わせ良品部の反射光の明度（明暗）の差で貼り合わせ不良部を検出するものである。
　しかしながら、上記の検出方法では、貼り合わせ不良部を精度良く検出することが困難であり、コストの掛かる目視検査に頼らざるを得ないという問題があった。
　そこで、発明者は、化合物半導体からなる２枚の透明基板を直接接合により貼り合わせた化合物半導体ウェーハを個片化した化合物半導体チップの貼り合わせ界面の貼り合わせ不良部を、精度よく検出できる貼り合わせ不良部の検出方法について鋭意検討を重ねた。その結果、同軸落斜照明の光を化合物半導体チップに照射し、化合物半導体チップの貼り合わせ不良部からの反射光の色を識別し、貼り合わせ不良部を検出することで、化合物半導体チップの貼り合わせ界面の貼り合わせ不良部を、精度よく検出できることを見出し、本発明をなすに至った。
　ここで、検査対象となる化合物半導体基板の欠陥及び欠陥検査について説明する。検査対象となる化合物半導体基板は、例えば、ｎ型ＧａＡｓ単結晶基板上に発光層部として、各々（ＡｌｘＧａ１－ｘ）ｙＩｎ１－ｙＰよりなる、厚さ１μｍ程度のｎ型クラッド層、厚さ０．６μｍ程度の活性層、及び厚さ１μｍ程度のｐ型クラッド層を、この順序にてＭＯＣＶＤ法によりエピタキシャル成長させ、さらにＨＶＰＥ法によりｐ型ＧａＰよりなる電流拡散層（窓層）を形成した基板からＧａＡｓ単結晶基板を除去し、除去した面に透明なｎ型ＧａＰ基板やサファイア基板を直接接合させた化合物半導体基板とすることができる。この接合界面にはボイドやマイクロボイドといった貼り合わせ不良部が発生することがある。これらの貼り合わせ不良部を含んだままチップ形成工程に流し、工程中の外観検査や仕上げ検査（電極のついたチップの状態での検査）にて、上記貼り合わせ不良部を有するチップを取り除いている。
　まず、図３－４を参照しながら、本発明の検査システムの一例を説明する。
　図３の検査システム２０は、ワーク（検査対象）１０に光（照射光）３０を照射する同軸落斜照明２１と、ワーク１０を載置するワークフレーム（載置台）２８と、ワークフレーム２８を載せるＸ－Ｙステージ２９と、ワーク１０からの反射光３１を撮像する撮像装置２４と、Ｘ－Ｙステージ２９の駆動を制御するコントローラと、撮像装置２４で撮像された画像の画像処理を行う画像処理器を有している。同軸落斜照明２１からの光は、例えば、ハーフミラー２２、レンズ２３を介してワーク１０に照射することができる。ワーク１０は、例えば、ワーク保持テープ２７によりワークフレーム２８に固定することができる。上記のコントローラ及び画像処理器は、例えば、パーソナルコンピュータ２６を用いることができる。検査システム２０は、さらに、撮像装置２４で撮像された画像や画像処理器で画像処理された画像を表示するモニター２５を有することができる。
　図４（ａ）にワーク１０の拡大図を示す。ワーク１０は、発光層１１と窓層１２とが積層された第１の透明基板１３と、第２の透明基板１４とを貼り合わせて電極１５を形成したウェーハをダイシング等により個片化したものである。発光層１１は、例えば、（ＡｌｘＧａ１－ｘ）ｙＩｎ１－ｙＰからなる４元発光層であり、窓層１２は、例えば、ＧａＰ層であり、第２の透明基板１４は、例えば、ＧａＰ基板やサファイア基板である。
　ワーク１０の第１の透明基板１３と第２の透明基板１４との間の貼り合わせ界面には、ボイドやマイクロボイドといった貼り合わせ不良部１６が生じることがある。
　図４（ｂ）は撮像装置２４で撮像された画像を示しており、図４（ｃ）は図４（ｂ）の画像を画像処理器で画像処理した画像を示している。
　次に、図１－２を参照しながら、本発明の貼り合わせ不良部の検出方法を説明する。
　まず、発光層を有する化合物半導体からなる第１の透明基板と、化合物半導体からなる第２の透明基板とを貼り合わせた化合物半導体ウェーハから個片化された化合物半導体チップを準備する（図１のステップＳ１１を参照）。
　具体的には、発光層１１と窓層１２とが積層された第１の透明基板１３と、第２の透明基板１４とを貼り合わせて、さらに電極１５を形成したウェーハをダイシング等により個片化したワーク１０（図４（ａ）を参照）を検査システム２０のワークフレーム２８の上に置く（図３を参照）。
　なお、ワーク１０は、ダイシング後のウェーハであって、個片化したチップがダイシングテープからピックアップされる前のチップの集合体とすることができる。
　次に、同軸落斜照明の光を化合物半導体チップに照射する（図１のステップＳ１２を参照）。
　具体的には、同軸落斜照明２１の光３０をハーフミラー２２、レンズ２３を介して、ワーク１０にほぼ垂直に照射する（図３、図４（ａ）を参照）。
　このとき、同軸落斜照明２１の光３０は、５８０ｎｍ～６１０ｎｍの波長帯を含むことが好ましい。このような波長の光が、貼り合わせ不良部の検出に適している。赤色光（６２０～７５０ｎｍ）のような波長が長い光では、深い場所の情報まで検出してしまい、ノイズが増え、青色光（４５０～４９５ｎｍ）のような波長が短い光では、逆に表面の情報が多くなり、ノイズが増えてしまうからである。
　なお、リング照明の光を照射するとノイズが増え、欠陥部と良品部の識別が上手く出来ない。
　また、同軸落斜照明２１の光３０の照度は特に限定されないが、４００００ルクス以上とすることが好ましい。このような範囲の照度とすることで、貼り合わせ界面からの情報をより多く取得することができ、より確実に貼り合わせ不良部を検出することができる。照度が低いと欠陥部からの発色が弱くなり貼り合わせ不良部をうまく識別できないことがあり、照度が高すぎると表面からの発色が強くノイズとなってしまう場合がある。
　さらに、余分なノイズを拾わないために、レンズ２３として、焦点深度の浅いレンズを用いることが好ましい。
　次に、化合物半導体チップの貼り合わせ不良部からの反射光の色を識別する（図１のステップＳ１３を参照）。
　具体的には、ワーク１０からの反射光３１をレンズ２３、ハーフミラー２２を介して撮像装置２４に取り込んで、反射光３１の中に貼り合わせ不良部１６からの反射光３１’（図４（ａ）を参照）が含まれているかどうかを、貼り合わせ不良部１６からの反射光３１’の色を識別することによって検出する。
　ここで、図１のステップＳ１３で行われている処理の一例を図２のフロー図に示す。
　まず、化合物半導体チップの画像を撮像装置に取り込む（図２のステップＳ１３１を参照）。　
　具体的には、ワーク１０からの反射光３１をレンズ２３、ハーフミラー２２を介して撮像装置２４に取り込むことで、ワーク１０の画像を撮像装置２４に取り込む。このようにして撮像装置２４に取り込んだ画像の一例を図４（ｂ）に示す。
　次に、取り込んだ画像から予め登録した色を抽出する（図２のステップＳ１３２を参照）。
　具体的には、ステップＳ１３１で撮像装置２４に取り込んだ画像から、画像処理器（例えば、パーソナルコンピュータ２６（図３を参照））を用いて、予め登録した色を抽出する。
　このとき、登録する色は、５８０ｎｍ～６１０ｎｍの波長帯の色を選ぶことが好ましい。登録する色を上記の波長帯の色とすることで、貼り合わせ不良部からの反射光の色を確実に識別することができる。
　次に、抽出した色が白、その他の色がグレーになるように、取り込んだ画像をグレー変換する（図２のステップＳ１３３を参照）。
　具体的には、ステップＳ１３１で撮像装置２４に取り込んだ画像において、ステップＳ１３２で抽出した色が白、その他の色がグレーになるように、画像処理器（例えば、パーソナルコンピュータ２６）を用いて、グレー変換を行う。
　このようにして、貼り合わせ不良部１６に相当する領域が白、貼り合わせ不良が起きていない領域がグレーである画像（すなわち、グレー変換が施された画像）が得られる。
　次に、グレー変換が施された画像を二値化処理する（図２のステップＳ１３４を参照）。
　具体的には、ステップＳ１３３でグレー変換が施された画像を、画像処理器（例えば、パーソナルコンピュータ２６）を用いて二値化処理する。
　このようにして、貼り合わせ不良部１６に相当する領域が白、貼り合わせ不良が起きていない領域が黒である画像（二値化処理が施された画像）が得られる。二値化処理が施された画像の一例を図４（ｃ）に示す。
　また、このとき、必要に応じて、画像処理器（例えば、パーソナルコンピュータ２６）を用いて二値化処理が施された画像にフィルタ処理を施し、ノイズ等を除去することができる。
　次に、再び図１のフロー図に戻り、化合物半導体チップの貼り合わせ不良部を検出する（図１のステップＳ１４を参照）
　具体的には、ステップＳ１３４で得られた二値化処理が施された画像の白の領域の面積や個数に基づいて、貼り合わせ不良部があるかどうか判定する。この判定は、パーソナルコンピュータ２６（図３を参照）を用いて行うことができる。
　上記で説明した本発明の貼り合わせ不良部の検出方法によれば、化合物半導体チップの貼り合わせ界面の貼り合わせ不良部を、精度よく検出でき、また、目視検査を行う必要がないので、検査工程のコストを低減することができる。
　また、上記で説明した本発明の検査システムであれば、本発明の貼り合わせ不良部の検出方法を好適に実施することができる。
　以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
（実施例）
　ＡｌＧａＩｎＰからなる発光層１１の上にＧａＰからなる窓層１２がエピタキシャル成長された基板（第１の透明基板）１３の発光層側にＧａＰ基板１４が貼り合わされた直径５０ｍｍのウェーハのｐ型側及びｎ型側にＡｕ系のオーミック電極１５を形成し、個片化（チップ化）した。
　個片化したチップがダイシングテープからピックアップされる前のチップの集合体であるワーク１０を所定のワークフレーム２８に貼り、図３に示す検査システム２０にセットし、上記で説明した方法に従って検査を行い、不良チップを自動的に除去した。このとき使用した撮像装置２４は、株式会社ＪＡＩ社製のＡＴ２００　３ＣＣＤカラーカメラであり、レンズ２３は、ショットモリックス社製のＭＭＬ４－ＨＲ６５ＤＶＩ－５Ｍであり、同軸落斜照明２１は、ＣＣＳ社製のＨＬＶ２－２２ＳＷ－３Ｗであった。
　検査は、３品種について行った。各品種の比較例の検査において合格となったチップの個数は、表１に示すとおりである。
　検査の結果、後述する比較例で検査して合格となったチップにおいても、実施例の方法で検査した場合、表１に示すように不合格となるチップがあり、本発明の優位性が示された。
　図５（ａ）に、目視検査で合格となったもので、実施例では不合格となったチップを、従来の目視検査で用いられているリング照明を用いて撮像した画像を示す。また、図５（ｂ）に、目視検査で合格となったもので、実施例では不合格となったチップを、実施例の方法で撮像した画像を示す。なお、図５（ａ）、図５（ｂ）において、破線で囲った領域は、実施例の検査で貼り合わせ不良が検出された領域である。
　このように同軸落斜照明の光を照射したワークからの反射光から予め登録した色を抽出することで、貼り合わせ不良部が検出されやすくなったのがわかる。また、検査に要した時間も比較例に比べて約７０％短縮することができた。
Figure JPOXMLDOC01-appb-T000001
（比較例）
　実施例と同じチップ（表１に示す３品種のチップ）について、目視検査を行った。
　表１に示すように、比較例の検査で合格になったチップの中で、実施例の検査で３品種とも不良が検出されており、実施例と比較して検査精度が低いことがわかる。
　なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。

Claims (5)

  1. 　発光層を有する化合物半導体からなる第１の透明基板と、化合物半導体からなる第２の透明基板とを貼り合わせた化合物半導体ウェーハから個片化された化合物半導体チップの貼り合わせ不良部の検出方法であって、
    　同軸落斜照明の光を前記化合物半導体チップに照射し、前記化合物半導体チップの貼り合わせ不良部からの反射光の色を識別し、前記貼り合わせ不良部を検出することを特徴とする貼り合わせ不良部の検出方法。
  2. 　前記同軸落斜照明の光は５８０ｎｍ～６１０ｎｍの波長帯を含み、
    　前記同軸落斜照明の光の照度が、４００００ルクス以上であることを特徴とする請求項１に記載の貼り合わせ不良部の検出方法。
  3. 　前記貼り合わせ不良部からの反射光の色を識別する際に、前記化合物半導体チップの画像を取り込み、取り込んだ画像から予め登録した色を抽出し、抽出した色が白、その他の色がグレーになるように前記取り込んだ画像をグレー変換し、グレー変換が施された画像を二値化処理することを特徴とする請求項１又は請求項２に記載の貼り合わせ不良部の検出方法。
  4. 　前記貼り合わせ不良部からの反射光の色を識別する際に、５８０ｎｍ～６１０ｎｍの波長帯の色を識別することを特徴とする請求項１から請求項３のいずれか一項に記載の貼り合わせ不良部の検出方法。
  5. 　請求項１から請求項４のいずれか一項に記載の貼り合わせ不良部の検出方法を実施する検査システムであって、
    　検査対象に光を照射する同軸落斜照明と、
    　前記検査対象を載置する載置台と、
    　前記載置台を載せるＸ－Ｙステージと、
    　前記検査対象からの反射光を撮像する撮像装置と、
    　前記Ｘ－Ｙステージの駆動を制御するコントローラと、
    　前記撮像装置で撮像された画像の画像処理を行う画像処理器と、
    を有することを特徴とする検査システム。
     
PCT/JP2015/004394 2014-10-01 2015-08-31 貼り合わせ不良部の検出方法及び検査システム WO2016051660A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201580047982.2A CN106688110B (zh) 2014-10-01 2015-08-31 贴合缺陷部的检出方法以及检查系统
US15/509,345 US10199280B2 (en) 2014-10-01 2015-08-31 Method for detecting bonding failure part and inspection system

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014202740A JP6277931B2 (ja) 2014-10-01 2014-10-01 貼り合わせ不良部の検出方法及び検査システム
JP2014-202740 2014-10-01

Publications (1)

Publication Number Publication Date
WO2016051660A1 true WO2016051660A1 (ja) 2016-04-07

Family

ID=55629740

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/004394 WO2016051660A1 (ja) 2014-10-01 2015-08-31 貼り合わせ不良部の検出方法及び検査システム

Country Status (5)

Country Link
US (1) US10199280B2 (ja)
JP (1) JP6277931B2 (ja)
CN (1) CN106688110B (ja)
TW (1) TWI636249B (ja)
WO (1) WO2016051660A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH713447A1 (de) * 2017-02-09 2018-08-15 Besi Switzerland Ag Verfahren und Vorrichtung zur optischen Prüfung von Halbleiterchips.

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6277931B2 (ja) * 2014-10-01 2018-02-14 信越半導体株式会社 貼り合わせ不良部の検出方法及び検査システム
CN108037131B (zh) * 2017-12-21 2020-10-16 上海华力微电子有限公司 一种对插塞缺陷进行检测的方法
TWI723492B (zh) * 2019-08-14 2021-04-01 錼創顯示科技股份有限公司 黏取元件、微型發光二極體光學檢修設備及光學檢修方法
DE102020129220A1 (de) 2020-11-05 2022-05-05 Schott Ag Bond-Quality-Index

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009288110A (ja) * 2008-05-29 2009-12-10 Shin Etsu Handotai Co Ltd 欠陥検出装置とそれを用いた欠陥検出システム及び欠陥検出方法
JP2013104860A (ja) * 2011-11-17 2013-05-30 Toray Eng Co Ltd 自動外観検査装置
JP2014126436A (ja) * 2012-12-26 2014-07-07 Toray Eng Co Ltd 積層構造を有するワークの内部検査装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6121758Y2 (ja) * 1977-09-14 1986-06-28
US6236044B1 (en) * 1998-08-21 2001-05-22 Trw Inc. Method and apparatus for inspection of a substrate by use of a ring illuminator
US20060029257A1 (en) * 2004-08-03 2006-02-09 Honda Motor Co., Ltd. Apparatus for determining a surface condition of an object
CN1940540A (zh) 2005-09-30 2007-04-04 Hoya株式会社 缺陷检查装置和缺陷检查方法
JP2007280589A (ja) * 2006-03-16 2007-10-25 Ricoh Co Ltd 光記録装置
JP5169509B2 (ja) 2007-06-12 2013-03-27 信越半導体株式会社 欠陥検出方法及び欠陥検出システム並びに発光素子の製造方法
US20100309309A1 (en) * 2009-06-05 2010-12-09 Shenzhen Siweier Detecting Technology Ltd. Method for precisely detecting crack width
US20140022541A1 (en) * 2009-10-15 2014-01-23 Diana Shapirov Systems and methods for near infra-red optical inspection
DE102009050711A1 (de) * 2009-10-26 2011-05-05 Schott Ag Verfahren und Vorrichtung zur Detektion von Rissen in Halbleitersubstraten
FR2971847B1 (fr) 2011-02-18 2013-07-19 Tiama Procede et dispositif pour detecter des defauts de repartition de matiere dans des recipients transparents
JP2014520275A (ja) * 2011-06-23 2014-08-21 コリア リサーチ インスティテュート オブ バイオサイエンス アンド バイオテクノロジー ｉＦＲＥＴ用探針を利用してタンパク質を検出又はイメージ化する顕微鏡装置及びこれを利用したタンパク質の検出又はイメージング方法
EP2816620A4 (en) * 2012-02-13 2015-08-19 Konica Minolta Inc WAVE LENGTH CONVERSION ELEMENT AND METHOD OF MANUFACTURING THEREFOR, AND LIGHT EMITTING DEVICE AND MANUFACTURING METHOD THEREFOR
JP6121758B2 (ja) * 2013-03-13 2017-04-26 倉敷紡績株式会社 クラック及び外観検査装置並びにクラック及び外観検査方法
TWI511836B (zh) * 2013-05-09 2015-12-11 Kinik Co 化學機械研磨修整器之檢測裝置及方法
JP6277931B2 (ja) * 2014-10-01 2018-02-14 信越半導体株式会社 貼り合わせ不良部の検出方法及び検査システム
US9678018B2 (en) * 2015-03-30 2017-06-13 Gemological Institute Of America Inc. (Gia) Apparatus and method for assessing optical quality of gemstones
CN104849281B (zh) * 2015-05-22 2017-05-31 厦门大学 一种材料表面裂纹数量和位置检测方法
US10413186B2 (en) * 2015-11-12 2019-09-17 The Johns Hopkins University Coherent optical imaging for detecting neural signatures and medical imaging applications using holographic imaging techniques

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009288110A (ja) * 2008-05-29 2009-12-10 Shin Etsu Handotai Co Ltd 欠陥検出装置とそれを用いた欠陥検出システム及び欠陥検出方法
JP2013104860A (ja) * 2011-11-17 2013-05-30 Toray Eng Co Ltd 自動外観検査装置
JP2014126436A (ja) * 2012-12-26 2014-07-07 Toray Eng Co Ltd 積層構造を有するワークの内部検査装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH713447A1 (de) * 2017-02-09 2018-08-15 Besi Switzerland Ag Verfahren und Vorrichtung zur optischen Prüfung von Halbleiterchips.

Also Published As

Publication number Publication date
US10199280B2 (en) 2019-02-05
CN106688110A (zh) 2017-05-17
JP6277931B2 (ja) 2018-02-14
TWI636249B (zh) 2018-09-21
US20170278758A1 (en) 2017-09-28
TW201614221A (en) 2016-04-16
JP2016072545A (ja) 2016-05-09
CN106688110B (zh) 2019-08-09

Similar Documents

Publication Publication Date Title
WO2016051660A1 (ja) 貼り合わせ不良部の検出方法及び検査システム
US9546956B2 (en) Method of inspecting semiconductor light-emitting device and method for manufacturing semiconductor light-emitting device
US9395406B2 (en) Inspection method for semiconductor light-emitting device and manufacturing method for semiconductor light-emitting device
JP5054949B2 (ja) 半導体装置の製造方法
CN110418958B (zh) 外延晶圆背面检查方法及其检查装置、外延成长装置的起模针管理方法及外延晶圆制造方法
EP1738156A2 (en) Imaging semiconductor strucutures using solid state illumination
CN108139339B (zh) 外延晶片背面检查装置及使用其的外延晶片背面检查方法
JP2017117916A (ja) 半導体製造装置および半導体装置の製造方法
KR20180103701A (ko) 다이 본딩 장치 및 반도체 장치의 제조 방법
JP5169509B2 (ja) 欠陥検出方法及び欠陥検出システム並びに発光素子の製造方法
CN111801545A (zh) 线形状检查装置以及线形状检查方法
US20160282271A1 (en) Method for the Optical Characterization of an Optoelectronic Semiconductor Material and Device for Carrying Out the Method
JP2018195735A (ja) 半導体製造装置および半導体装置の製造方法
TWI735471B (zh) 用於識別在晶圓之單晶矽中的局部結晶缺陷之系統及方法
JP2017501561A (ja) 発光デバイスのウエハを分離する方法
US20170005018A1 (en) Method and device for inspection of a semiconductor device
CN117063300A (zh) 制造方法、检查方法及检查装置
KR20140140206A (ko) 레이저 가공장치 및 레이저 가공방법
JP5438165B2 (ja) 半導体装置の製造方法
KR20070001301A (ko) 웨이퍼 결함 검출 방법 및 이를 수행하기 위한 장치
TW201702196A (zh) 分斷裝置
TWI557407B (zh) 晶粒檢測方法
US20220384677A1 (en) uLED CHIP, uLED SUBSTRATE AND METHOD FOR MANUFACTURING THE SAME, EL INSPECTION METHOD FOR uLED SUBSTRATE, AND EL INSPECTION APPARATUS
JP7465425B2 (ja) 検査用ウェーハの検査方法及び検査装置並びに検査用ウェーハ
JP7291676B2 (ja) 検査装置及び検査方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15845588

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 15509345

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15845588

Country of ref document: EP

Kind code of ref document: A1