JP2011061069A - 半導体装置の製造方法 - Google Patents

Abstract

【課題】半導体チップのピックアップ工程を正確に検証することが可能な半導体装置の製造方法を提供する。
【解決手段】例えば、ピックアップ済みの半導体ウェハＷＦに対し、ラインカメラＬＣＭを用いた各列毎の撮像が行われ、この撮像データ群３１から得られるマップデータと、プローブ検査によって得られたウェハマップデータＷＭＤとが自動照合手段３２で照合される。この撮像データ群３１からマップデータを得る際には、ダイシング時のブレードによってダイシングシートＤＳ上に形成されたダイシング溝１０が検出され、このダイシング溝１０の区画と基準チップＣＰ＿Ｒとの位置関係に応じてチップ座標が認識され、各チップ座標におけるチップＣＰの有無に基づいてマップデータが生成される。
【選択図】図３

Description

本発明は、半導体装置の製造方法に関し、特に、半導体ウェハから良品チップをピックアップする工程の信頼性を検証する技術として適用して有効な技術に関する。

例えば、特許文献１には、半導体ウェハからチップをピックアップした際に、半導体ウェハの全体画像を取得し、この取り込み画像と、チップの良品・不良品情報に基づいて予め生成されたマッピング像とを同一の大きさで比較判定することで、ピックアップされたチップが良品か不良品かを正確に確認するダイボンダが示されている。ピックアップに先立って半導体ウェハを接着保持している樹脂テープを引き延ばした際には、比較判定の際に誤差が生じるが、これは半導体ウェハの全体画像を取得する際にカメラ倍率の調整を行うことで吸収できる。

また、特許文献２には、半導体ウェハが接着されたダイシングシートの一方の面から光を照射し、他方の面から半導体ウェハの全体画像を撮像することで、ウェハ上のチップの有無を容易に把握可能な半導体チップ検出装置が示されている。この撮像された画像は、ウェハ内の各チップの位置情報および良品・不良品情報を持つウェハマッピングデータと照合され、この照合結果によって、ピックアップされたチップが良品であることが確認される。

特開平７−２２４７５号公報 特開２００８−３１１４３０号公報

図１７は、本発明の前提として検討した半導体装置の製造方法において、その処理内容の一例を説明する概念図であり、前述した従来技術の方式を反映したものである。図１７に示すように、まず、ピックアップ工程が行われた半導体ウェハＷＦを対象に、そのウェハ全体画像がエリアカメラＡＣＭによって撮像される。次いで、この撮像データ２０１と、予めウェハ上の良品チップおよび不良品チップの位置を画像化したウェハマップデータＷＭＤとが照合手段２０２によって照合される。照合手段２０２は、例えば、パターン認識機能（チップ形状のテンプレートマッチング機能）を持つソフトウェアによって実現されたり、場合によっては人手によって実現される。この照合結果によって、ピックアップ工程が正確に行われたかが判別される。

しかしながら、図１７のような方式では、次のような理由でチップの有無とその位置座標の関係を正しく識別できない恐れがある。まず、エリアカメラＡＣＭが、半導体チップの小型化と半導体ウェハの大口径化に追従できないことが挙げられる。すなわち、エリアカメラＡＣＭには、半導体デバイスのトレンドとも言える小型化および大口径化が進むほど広範囲を高解像度で撮像することが求められ、コスト面および技術面から限界が生じてしまう。

次に、照合手段２０２が、半導体チップの小型化に対応できないことが挙げられる。すなわち、特許文献１で述べられているように、通常、ウェハマウント時にダイシングシートが引き延ばされるが、例えばダイシングシート上で連続してチップが存在するエリアと、連続してチップが存在しないエリアが存在した場合、後者の方ではチップの接着が無いために、より大きくダイシングシートが引き延ばされる。そうすると、パターン認識機能は、このチップが存在しないエリア内にチップが本来幾つ存在していたかを正しく認識できず、位置座標にズレが生じる恐れがある。この懸念は、半導体チップが小型化する程より深刻なものとなる。

そこで、本発明の目的の一つは、半導体チップのピックアップ工程を正確に検証することが可能な半導体装置の製造方法を提供することにある。

本発明の前記並びにその他の目的と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。

本願において開示される発明のうち、代表的な実施の形態の概要を簡単に説明すれば、次のとおりである。

本実施の形態による半導体装置の製造方法は、ダイシングラインによって区画され、行列状に配置された複数の半導体チップを有する半導体ウェハに対し、（ａ）プローブ検査により第１マップデータを取得し、（ｂ）当該半導体ウェハをダイシングシートに貼り付けた状態でダイシングシートにブレードが到達するようにダイシングを行い、（ｃ）第１マップデータに基づいて良品チップをピックアップした後、（ｄ）このピックアップが正しく行われたかを検証する工程を備えるものとなっている。ここで、（ｄ）工程では、残存チップが貼り付けられた状態のダイシングシートがカメラにより撮像され、この撮像データの輝度情報から、ブレードによってダイシングシートに形成されたダイシング溝が画像処理によって検出され、この検出された複数のダイシング溝による区画に基づいて残存チップの位置情報が特定されると共に第２マップデータが生成され、この第２マップデータと第１マップデータとが照合されることが特徴となっている。

このように、ダイシング溝を検出し、その区画によってチップ座標を識別することで、テンプレートマッチング等によってチップ座標を識別する場合と比較して、チップ座標を正確に認識することが可能となり、ピックアップ工程を正確に検証することが可能となる。その結果、不良チップの流出を未然に防止することが可能となる。なお、この方式は、半導体ウェハの大口径化が進むほど、また半導体チップの小型化が進むほどより有益なものとなる。

また、前述したカメラは、特に、解像度や撮像範囲、ならびにコスト等の観点からラインカメラとすることが望ましい。この場合、各列毎の撮像と、各列毎の撮像データに対する画像処理とを並行して行うことで、検査時間の短縮や、画像メモリの低減化が図れる。また、画像処理に際しては、ラインカメラにより各行座標で撮像した複数画素分の各輝度に対して、その各輝度の積分値を各行座標毎の輝度値として用いるとよい。これによって、高い輝度の箇所と低い輝度の箇所との輝度差がより強調されると共に、仮にゴミ等により部分的に不適切な画素が含まれていた場合にも、積分によってそれを緩和することができる。これによって、画像処理の容易化や高精度化が図れる。さらに、ダイシング溝を検出する際には、ダイシング溝が含まれると推定される一定の範囲を設定し、その範囲の中からピークの輝度を持つ位置を検出し、その位置をダイシング溝とすることが望ましい。すなわち、仮に輝度の絶対値によってダイシング溝を検出する場合には、半導体ウェハ全体における輝度ばらつきの影響を受けてしまうが、このように相対的な輝度によって検出することで輝度ばらつきの影響を無視することができる。

本願において開示される発明のうち、代表的な実施の形態によって得られる効果を簡単に説明すると、半導体チップのピックアップ工程を正確に検証することが可能となり、不良チップの流出を未然に防止することが可能となる。

本発明の実施の形態１による半導体装置の製造方法において、その全体処理内容の一例を概略的に示すフロー図である。 図１におけるピックアップ検証前の半導体ウェハの状態例を示すものであり、（ａ）はその全体の平面図、（ｂ）は（ａ）におけるＡ−Ａ’間の断面図、（ｃ）は（ａ）における各半導体チップの平面図である。 本発明の実施の形態１による半導体装置の製造方法において、その主要部の処理内容の一例を説明する概念図である。 図３において、一列分の撮像データの一部に対応する画像処理データの一例を示す図である。 （ａ）は、図３の処理を用いることによる効果の一例を示す説明図であり、（ｂ）はその比較例として図１７の処理を用いた場合での説明図である。 本発明の実施の形態２による半導体装置の製造方法において、そこで用いるピックアップ検査装置の構成例を示す概略図である。 図６の補足図である。 本発明の実施の形態２による半導体装置の製造方法において、その処理内容の一例を示すフロー図である。 図８において、基準チップ検出・傾き補正の処理内容の一例を示す説明図である。 図８において、列画像の撮像を行う際の処理内容の一例を示す説明図である。 図１０の補足図である。 図８において、撮像データ群の画像処理を行う際の処理内容の一例を示す説明図である。 図８において、撮像データ群の画像処理を行う際の他の処理内容の一例を示す説明図である。 図８において、撮像データ群の画像処理を行う際の更に他の処理内容の一例を示す説明図である。 図１４の補足図である。 図８において、マップ照合・結果表示に伴う表示内容の一例を示す説明図である。 本発明の前提として検討した半導体装置の製造方法において、その処理内容の一例を説明する概念図である。

以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらは互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。

さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。

（実施の形態１）
図１は、本発明の実施の形態１による半導体装置の製造方法において、その全体処理内容の一例を概略的に示すフロー図である。図１に示す半導体装置の製造方法は、まず、半導体ウェハに対する前工程プロセスが行われた後（Ｓ１０１）、プローブ検査が行われる（Ｓ１０２）。プローブ検査では、半導体ウェハ内の各半導体チップの良・不良が判定され、その結果となる良品・不良品情報、ならびにそれらの位置情報（チップ座標）や、加えて半導体ウェハ内の各チップの配置情報等がウェハマップデータＷＭＤとして格納される。

次いで、半導体ウェハをダイシングシートに接着し、それをウェハリングで固定するウェハマウントが行われ（Ｓ１０３）、半導体ウェハ内の各半導体チップをブレードによって切断および分離するダイシングが行われる（Ｓ１０４）。続いて、ウェハマップデータＷＭＤを用いて、分離された各半導体チップの中から良品チップを抽出するピックアップが行われ（Ｓ１０５）、更に、ウェハマップデータＷＭＤを用いて、当該ピックアップが正しく行われたか否かを検証するピックアップ検証（Ｓ１０６）が行われる。このピックアップ検証が本実施の形態１での主要な特徴となる。

その後は、ピックアップ検証によって良品チップであることが検証された半導体チップがそのまま出荷されるか（Ｓ１１０）、あるいは例えばボンディングやモールド等を行うパッケージングへと移行される（Ｓ１０７）。パッケージングされた半導体チップは、テスタ等による最終検査（Ｓ１０８）を経たのちに出荷される（Ｓ１０９）。ここで、仮にピックアップ（Ｓ１０５）で取り違えが発生し、ピックアップ検証（Ｓ１０６）が行われない場合には、不良品をチップ出荷してしまう恐れがある（Ｓ１１０）。あるいは、最終検査（Ｓ１０８）で検出されるまで、不良チップがパッケージングされてしまう恐れがある。

そこで、ピックアップ検証（Ｓ１０６）を用いて、このような事態を未然に防止することが重要となる。例えば、良品チップ・不良品チップのチップ座標が極端に一致しないような場合には、当該半導体ウェハを破棄すると共に原因究明を行うことができる。また、例えばチップ１個分だけ規則的にズレているような場合には、パッケージング（Ｓ１０７）やチップ出荷（Ｓ１１０）が行われる前に、このズレを考慮して、ピックアップ済みの半導体チップ群の中から良品チップのみを選定することができる。すなわち、半導体ウェハからチップがピックアップされる際の順番や、当該チップのその後の収納位置（例えば、トレイ内の格納位置）には規則性があるため、誤ってピックアップされた不良チップを特定および回収することが可能であり、ズレた分を事後的に修正することができる。

図２は、図１におけるピックアップ検証前の半導体ウェハの状態例を示すものであり、（ａ）はその全体の平面図、（ｂ）は（ａ）におけるＡ−Ａ’間の断面図、（ｃ）は（ａ）における各半導体チップの平面図である。図２（ａ）に示すように、半導体ウェハＷＦは、特に限定はされないが例えば１２インチウェハであり、ウェハマウントによってダイシングシートＤＳに接着されると共にウェハリングＷＲで固定されている。半導体ウェハＷＦ上には、マトリックス（行列）状に区画された複数の半導体チップ（チップと略す）ＣＰの中から不良品と見込まれるチップが残存している。この残存しているチップの中には、チップ座標の基準を定めるための基準チップＣＰ＿Ｒが含まれている。この基準チップＣＰ＿Ｒは他のチップとは表面のパターンが異なり（例えばアルミベタ）、容易に他のチップと区別できるチップである。一方、良品としてピックアップされた半導体チップＣＰの箇所ではダイシングシートが見えることになる。なお、このピックアップ時には、それを容易にするためダイシングシートＤＳがある程度引き延ばされる。

このようなピックアップが行われた状態では、図２（ｂ）に示すように、ダイシング時のブレードに伴い、ダイシングシートＤＳ上に、各チップを区画するダイシング溝１０が形成される。また、各チップＣＰは、特に限定はされないが、図２（ｃ）に示すように、多数のバンプＢＰが表面上に形成されている。例えば、ＬＣＤ（Liquid Crystal Display）チップ等では、このようにチップの短辺と長辺の比率が大きく異なり、表面がバンプＢＰによって覆われるような形態が多く用いられる。良品チップ・不良品チップを識別する際には、図１７で述べたようなウェハマップデータＷＭＤを用いる他に、不良チップの表面上にインクマークを付加し、これによって識別する方式が知られている。しかしながら、図２（ｃ）に示すようなチップの場合、チップサイズ自体が小さく（例えば０．８ｍｍ×２．０ｍｍ等）、かつ表面がバンプＢＰで覆われているため、このような方式の適用は困難となる。したがって、ウェハマップデータＷＭＤによって良品チップ・不良品チップを正確に識別する技術が求められる。

図３は、本発明の実施の形態１による半導体装置の製造方法において、その主要部の処理内容の一例を説明する概念図であり、図１におけるピックアップ検証の処理内容を示すものである。図３に示すように、まず、図２のように行列状に配置されたチップの一部がピックアップされた半導体ウェハＷＦを対象として、基準チップＣＰ＿Ｒを認識されると共に、各列単位でのチップ画像がラインカメラＬＣＭによって撮像される。そして、自動照合手段３２は、ソフトウェア処理により、取得済みの各列毎の撮像データ群３１に対して画像処理を実行し、この画像処理によって得られる良品・不良品のチップ座標とウェハマップデータＷＭＤの情報とを照合し、その一致・不一致を検証する。ここで、本実施の形態１では、この画像処理の際に、ダイシング溝１０が検出され、この検出結果に基づいて基準チップＣＰ＿Ｒを起点としたチップ座標が導出されることが主要な特徴となっている。

図４は、図３において、一列分の撮像データの一部に対応する画像処理データの一例を示す図である。図４は、ラインカメラＬＣＭによって撮像された各画素毎の輝度情報に対して処理が行われ、その処理結果が、列方向における輝度の推移として表されたものである。この画像処理データでは、図４に示すように、チップＣＰが存在する箇所では高い輝度が得られ、チップが存在しない箇所（すなわちダイシングシートＤＳ）では低い輝度が得られ、ダイシング溝１０では、更に低い輝度が得られている。このダイシング溝１０の輝度は、チップ有りとチップ無しの間の場合（Ｃ１）、チップ無しとチップ無しの間の場合（Ｃ２）、チップ有りとチップ有りの間の場合（Ｃ３）共に、ピーク的な低い値となる。したがって、このダイシング溝１０は、当該画像処理データに対して前述したピークの識別処理を行うことで容易に検出できる。ダイシング溝１０が検出できると、隣接するダイシング溝１０の間を１個のチップ領域として判別することで、基準チップＣＰ＿Ｒとの位置関係から正確にチップ座標を導出することが可能となる。

図５（ａ）は、図３の処理を用いることによる効果の一例を示す説明図であり、（ｂ）はその比較例として図１７の処理を用いた場合での説明図である。図５（ａ）に示すように、半導体ウェハＷＦ上でチップＣＰが存在しない箇所（［５］〜［８］）は、チップＣＰが存在する箇所と比較してダイシングシートの伸びが大きくなる。図３の処理を用いると、自動照合手段３２がダイシング溝１０に基づいてチップ座標を導出するため、図５（ａ）に示すように、ダイシングシートの伸びに関係なく半導体ウェハＷＦ上のチップ座標を正しく認識することが可能となる。一方、図１７の処理では、テンプレートマッチング（チップ形状の当てはめ）によって半導体ウェハ上のチップ座標を認識するため、図５（ｂ）に示すように半導体ウェハＷＦ上のチップ座標を誤認識する恐れがある（例えばＷＦ上のチップ［９］をチップ［１０］と誤認識）。

以上、本実施の形態１による半導体装置の製造方法を用いることで、代表的には、半導体チップのピックアップ工程を正確に検証することが可能となり、これにより不良品の流出を未然に防止することが可能となる。なお、ここでは、ラインカメラＬＣＭによって各列単位のチップ画像を撮像する例を示したが、一列単位に限らず複数列単位のチップ画像を撮像し、当該画像に対してダイシング溝を検出するように構成することも可能である。また、ここでは、カメラの解像度、撮像範囲、およびコストや、処理の容易性等の観点からラインカメラＬＣＭを用いたが、場合によっては、エリアカメラでの撮像画像に対してダイシング溝を検出するように構成することも可能である。

（実施の形態２）
本実施の形態２では、実施の形態１で述べたピックアップ検証方法のより具体的な実施例について説明する。図６は、本発明の実施の形態２による半導体装置の製造方法において、そこで用いるピックアップ検査装置の構成例を示す概略図である。図６に示すピックアップ検査装置は、表示部ＤＰＹ、ラインカメラＬＣＭ、光源ＳＬ、ステージＳＴＧ、バーコードリーダＢＣＲ、レーザポインタＬＰ、ステージ調整機構（Ｘ，Ｙ，θ）、制御コンピュータＰＣ、ならびにジョグスイッチＪＯＧ−ＳＷ等を備えている。ラインカメラＬＣＭは、光源ＳＬからの同軸落射照明を用いてステージＳＴＧ上の画像を撮像する。レーザポインタＬＰは、ステージＳＴＧ上のカメラ位置を認識するために設けられる。

ステージＳＴＧには、位置決めピンＰＮやクランプ機構ＣＬＰが設けられ、検査対象となる半導体ウェハが、このＰＮを基準として設置され、クランプ機構ＣＬＰによって固定される。すなわち、図７に示すように、ウェハリングＷＲ上のノッチ７０がステージＳＴＧ上の位置決めピンＰＮに整合され、ダイシングシートＤＳができるだけ伸びないように、ウェハリングＷＲの部分が、クランプ機構ＣＬＰを介して紙面の垂直方向でステージＳＴＧに対して固定される。ステージ調整機構（Ｘ，Ｙ，θ）は、ステージＳＴＧの位置をＸ軸方向、Ｙ軸方向、θ軸方向で調整する。ステージＳＴＧは、特に限定はされないが、白色系の明色のものを用いることが望ましい。本発明者等の実験によると、これによって実施の形態１の図４で示したダイシングシートＤＳとダイシング溝１０との輝度差をより拡大することができた。

バーコードリーダＢＣＲは、例えばダイシングシートＤＳ上に付されたウェハＩＤ（バーコード）を読み込む。制御コンピュータＰＣは、画像メモリを含んだ画像ボードＩＢＤと、前述したステージ調整機構（Ｘ，Ｙ，θ）を自動で制御する３軸サーボ制御部ＡＸＣＴＬと、ジョグスイッチＪＯＧ−ＳＷ接続用のポートＰ−Ｉ／Ｏと、演算処理部ＣＰＵを備える。制御コンピュータＰＣは、ステージ調整機構（Ｘ，Ｙ，θ）、ラインカメラＬＣＭ、および表示部ＤＰＹを制御し、また、ウェハマップデータＷＭＤが格納された記憶部と通信可能に構成される。ジョグスイッチＪＯＧ−ＳＷは、ステージ調整機構（Ｘ，Ｙ，θ）を手動で制御するために設けられ、例えば、基準チップＣＰ＿Ｒの認識時等で用いられる。表示部ＤＰＹは、ラインカメラＬＣＭによって撮像された画像を制御コンピュータＰＣを介してリアルタイムに表示する。

図８は、本発明の実施の形態２による半導体装置の製造方法において、その処理内容の一例を示すフロー図であり、前述した図１におけるピックアップ検証の詳細な処理内容を示すものである。まず、Ｓ８００において、図６に示したピックアップ検査装置のステージＳＴＧ上に半導体ウェハＷＦが設置される。次いで、バーコードリーダＢＣＲによってウェハＩＤが読み込まれ、このウェハＩＤに対応するウェハマップデータＷＭＤが制御コンピュータＰＣ内に転送される（Ｓ８０１）。ウェハマップデータＷＭＤには、例えば、半導体ウェハＷＦのサイズ、その中の各チップのレイアウト情報、チップサイズやチップ間ピッチ、基準チップを認識するための情報、ならびに基準チップを基準とした良品チップおよび不良品チップのチップ座標などが含まれている。

続いて、基準チップＣＰ＿Ｒが検出され、傾き（θ）が補正される（Ｓ８０２）。具体的には、例えば図９に示すように、まず、ジョグスイッチＪＯＧ−ＳＷの操作を介して基準チップＣＰ＿Ｒを含む画像９０ａがラインカメラＬＣＭによって撮像される。制御コンピュータＰＣは、ウェハマップデータＷＭＤ内の基準チップのテンプレート情報に基づいて、テンプレートマッチング機能により基準チップＣＰ＿Ｒを認識し、そのコーナー位置を算出する。基準チップＣＰ＿Ｒは、例えば、他の通常のチップＣＰと異なるレイアウトパターンを備えている。続いて、制御コンピュータＰＣは、ウェハマップデータＷＭＤに基づいてステージ調整機構（Ｘ，Ｙ，θ）を制御し、基準チップＣＰ＿Ｒと同列上の遠端部の画像９０ｂを撮像し、その中に含まれる残存チップ（不良品チップ）ＣＰをテンプレートマッチング機能により認識し、そのコーナー位置を算出する。そして、この２個のチップのコーナー位置を結ぶ直線に基づいてステージ調整機構におけるＸ、Ｙの誤差を算出し、その誤差をθによって補正する。なお、仮に、ウェハマップデータＷＭＤにより、画像９０ｂ内に残存チップが存在しないことが予め判明している場合には、例えば、次の列から２個のチップを探索し、傾き（θ）を補正する。

次いで、Ｓ８０３およびＳ８０４において、ラインカメラＬＣＭが、各列単位でチップの撮像を行うと共に当該撮像データ群３１を画像ボードＩＢＤへ保存し、これと並行して、制御コンピュータＰＣ（演算処理部ＣＰＵ）が、撮像データ群３１に対する画像処理を行う。具体的には、次の［１］、［２］の手順が行われる。

［１］開始位置の設定および列画像の撮像（Ｓ８０３）
図１０は、図８において、列画像の撮像を行う際の処理内容の一例を示す説明図である。まず、前述した傾き（θ）の補正後、再度基準チップＣＰ＿Ｒの認識が行われ、そのコーナー位置やチップサイズから基準チップＣＰ＿Ｒの中心位置が求められる。そして、図１０に示すように、ラインカメラＬＣＭの撮像幅（Ｎ画素）の中心がこの中心位置を通り、かつ半導体ウェハＷＦの外周から撮像が行われるように開始位置１００が設定される。ラインカメラＬＣＭは、この開始位置１００（（ｘ１，Ｙｂ））を起点として一列目（（ｘ１，Ｙｂ）〜（ｘ２，Ｙｂ））の撮像を行い、その後、チップ間ピッチ（Ｌｍｍ）を加えて、一列目から折り返す形で二列目（（ｘ２，Ｙｂ＋Ｌ）〜（ｘ１，Ｙｂ＋Ｌ））の撮像を行う。この際に、図６の構成例では、ラインカメラＬＣＭを基準にステージＳＴＧがＸ方向に移動することで、このような撮像が行われる。また、図１０の例では、ラインカメラＬＣＭの撮像幅（Ｎ画素）の内、その中心部に位置するＫ画素分を画像処理対象ラインとしている。

以降、同様にして、チップ間ピッチの付加と共に順次折り返す形のスキャン方式により半導体ウェハＷＦの全体が列単位で撮像される。この折り返す形のスキャン方式によって、ステージＳＴＧの移動が低減され、撮像時間の短縮が図れる。なお、前述したようにラインカメラＬＣＭの中心部のＫ画素を画像処理対象とした場合、仮に不良チップの表面上にインクマークが付加された半導体ウェハＷＦを撮像する場合、図４で述べたような輝度情報が適切に得られない恐れがある。このような場合には、図１１に示すように、不良チップのインクマーク１１０を避けた位置が画像処理対象（Ｋ画素）となるようにオフセット設定が行われる。

［２］撮像された列画像に対する画像処理（Ｓ８０４）
前述した［１］による各列単位での撮像と並行して、制御コンピュータＰＣによる画像処理が行われる。すなわち、制御コンピュータＰＣは、例えば、一列目の撮像が終了した時点で当該撮像データの画像処理を行い、二列目の撮像が終了した時点で当該撮像データの画像処理を行い、以降同様にして、各列単位の撮像が終了した時点で当該撮像データの画像処理を行う。一方、ラインカメラＬＣＭは、制御コンピュータＰＣが一列目の撮像データを処理している間に二列目の撮像を行い、ＰＣが二列目の撮像データを処理している間に三列目の撮像を行い、以降同様にして、各列単位の撮像データが処理されている間に次の列の撮像を行う。このように、ラインカメラＬＣＭによる撮像と制御コンピュータＰＣによる画像処理とを並行して行うことで、検査時間の短縮と共に、画像ボードＩＢＤにおける画像メモリ容量の低減が図れる。この例では、二列分の画像メモリ容量で足りる。

［２−１］画像処理データの生成
図１２は、図８において、撮像データ群の画像処理を行う際の処理内容の一例を示す説明図であり、図４の画像処理データの一部を模式的に示したものである。まず、前述した［１］の処理に伴い、一列分の撮像データ群３１として、Ｎ画素×Ｍステップのデータが得られる。特に限定はされないが、Ｎの値は、例えば２０４８であり、Ｍの値は、例えば３００ｍｍウェハを対象に列スキャン方向において１０μｍのステップ幅で撮像した場合、３００００（＝３００ｍｍ／１０μｍ）となる。制御コンピュータＰＣは、このような各列毎の撮像データ群３１に対する画像処理に際し、各ステップ毎にＮ画素の中から適宜選択したＫ画素分の各輝度を積分し、図１２の「×印」で示すように、その積分値（合計値）を画像処理データ上の各ステップにおける輝度とする。特に限定はされないが、Ｋの値は、例えば２０である。

このように、Ｎ画素の中からＫ画素を選択し、その積分値を算出することで、処理に伴う負荷や、処理に必要な記憶容量を低減することができる。例えば、前述した図６における画像ボードＩＢＤにおいては、一列分の撮像データ群３１に対応して、２０画素×Ｍステップ分の記憶容量を備えればよい。また、小さ過ぎないＫの値を設定し、かつそのＫ画素分の積分値を算出することで、仮に、Ｋ画素中の一部でゴミ等に伴い不適切な輝度が生じてもその影響を緩和することができ、また低い輝度と高い輝度との差がより強調して得られるようになる。

［２−２］ダイシング溝１０の検出（１列目）
制御コンピュータＰＣは、前述した［２−１］の処理で得られた画像処理データに対してダイシング溝１０の検出を行う。図１３は、図８において、撮像データ群の画像処理を行う際の他の処理内容の一例を示す説明図であり、図４の画像処理データの一部を示したものである。まず、１列目の画像処理データを対象に、制御コンピュータＰＣは、基準チップＣＰ＿Ｒの中心から、ウェハマップデータＷＭＤによって予め設定されているチップ間ピッチの半分の距離だけ移動した箇所を中心として、その前後を含めた予め設定された幅を検出範囲１３０ａとする。そして、検出範囲１３０ａ内での輝度の最下点１３１ａをダイシング溝１０とする。

以降は、この検出したダイシング溝１０（最下点１３１ａ）からチップ間ピッチの距離だけ移動した箇所を中心として、同様にして、検出範囲１３０ｂを設定すると共にその中の最下点１３１ｂをダイシング溝１０とする。このように、検出範囲を設定し、その最下点からダイシング溝１０を検出することで、その検出精度を高めることが可能となる。すなわち、仮にダイシング溝の輝度を絶対値で検出した場合、半導体ウェハＷＦ面内で輝度ばらつきが生じると誤検出が生じる恐れがあるが、このように検出範囲内での相対的な輝度からダイシング溝を検出することで、輝度ばらつきの影響を受けなくなる。この効果は、半導体ウェハＷＦが大口径化する程より顕著なものとなる。

［２−３］チップ有無の判別
制御コンピュータＰＣは、前述した［２−２］の処理で検出したダイシング溝１０に基づいて、隣接するダイシング溝１０の間をチップの配置領域と認識し、その領域にチップＣＰが存在するか存在しないか（すなわちダイシングシートＤＳであるか）を判別する。具体的には、例えば、図１３において、画像処理データにおけるダイシング溝に挟まれた所定の範囲をチップ有無判別範囲１３２とし、その範囲に含まれる各輝度の積分値を平均化し、その平均輝度が予め設定された判定値以上ならチップ有り、以下ならチップ無し（すなわちダイシングシートＤＳ）とする。なお、このチップの有無を判別する範囲は、ウェハマップデータＷＭＤにおける各チップのレイアウト情報に基づいて、半導体ウェハＷＦ上で正常なチップが取得可能なエリアに限定される。

［２−４］ダイシング溝１０の検出及びチップ有無の判別（２列目以降）
図１４は、図８において、撮像データ群の画像処理を行う際の更に他の処理内容の一例を示す説明図である。図１４に示すように、制御コンピュータＰＣは、前述した［２−２］および［２−３］の処理に伴い検出された、前列における複数のチップの配置領域の内、その中央部に位置するチップの配置領域１４０の中心を基準として、次列のダイシング溝１０を検出する。

具体的には、例えば１列目において、中央部に位置するチップの配置領域１４０における中心となるＸ座標が認識され、２列目においては、このＸ座標を基準として＋Ｘ方向にチップ間ピッチの半分だけ移動した距離を中心として図１３の場合と同様に検出範囲が設定され、最下点が検出される。その後は、＋Ｘ方向にチップ間ピッチだけ逐次移動しながら最下点が検出される（図１４のＡ２２）。そして、半導体ウェハＷＦの外周に到達すると、今度は、基準となるＸ座標から−Ｘ方向にチップ間ピッチの半分だけ移動した距離を中心として同様に最下点が検出され、以降も同様にして逐次最下点が検出される（図１４のＡ２１）。最下点（すなわちダイシング溝１０）が検出された後は、［２−３］の処理と同様に、チップの配置領域におけるチップＣＰの有無が判別される。また、３列目においては、１列目の場合と同様に２列目の処理結果から基準となるＸ座標が認識され、２列目の場合と同様にして逐次最下点が検出され、チップＣＰの有無が判別される（図１４のＡ３２、Ａ３１）。以降、４列目、５列目、…においても同様となる。

このように、中央部から＋Ｘ方向ならびに−Ｘ方向に向けてダイシング溝１０を検出することで、ダイシング溝１０を確実に検出することが可能となる。すなわち、仮に中央部ではなく端部を基準に＋Ｘ方向または−Ｘ方向のいずれか一方向に向けてダイシング溝１０を検出した場合、半導体ウェハＷＦの円形状に伴いその外周付近でダイシング溝１０を検出できない恐れがあるが、中央部を基準とすることで確実に検出可能となる。この観点から、基準とするチップの配置領域は、完全に中央である必要はなく、中央付近であればよい。また、前列の中央部のＸ座標を次列の中央部のＸ座標に反映させることで、仮に半導体ウェハＷＦがθ方向で若干傾いていたとしても、この傾きを列毎に補正しながら各チップ座標を認識することができるため、正確なチップ座標に基づいてチップＣＰの有無を判別可能になる。

ところで、図１４に示した方式によりチップＣＰの有無を判別することで、半導体ウェハＷＦの傾きθをある程度許容することができるが、例えば、縦横比が非常に大きいチップＣＰを対象とし、この傾きθが非常に大きいような場合には、図１５（ａ）に示すようにチップ座標にズレが生じる可能性がある。図１５（ａ）の例では、前列において、中央部に位置するチップの配置領域１５０の中心のＸ座標を次列に反映させた結果、次列において、チップ座標がＸ方向に１個分ズレてしまっている。

このような場合には、例えば、図１５（ｂ）に示すように、各チップの配置領域１５０に対して、通常箇所のダイシング溝１０に加えて、更にＹ座標を変更した複数箇所でダイシング溝１０ａ〜１０ｄを検出し、当該ダイシング溝のＸ座標のＹ方向での推移分を反映して補正を行うように構成することも可能である。すなわち、図１０および図１２の例では、Ｎ画素内の中心部に位置するＫ画素分の画像処理対象ライン（ダイシング溝１０に対応）に加えて、更に、中心部から端部の間で、適宜Ｋ画素分の画像処理対象ライン（ダイシング溝１０ａ〜１０ｄに対応）を設定すればよい。

以上のような画像処理を経た後、図８のＳ８０５においては、当該画像処理結果とウェハマップデータＷＭＤとの照合ならびにその照合結果の表示が行われる。すなわち、前述した図８のＳ８０４での画像処理結果として、チップＣＰの有無ならびにそれに対応するチップ座標が得られ、制御コンピュータＰＣは、この画像処理結果とウェハマップデータＷＭＤから読み取った良品・不良品のチップ座標とを照合する。画像処理結果におけるチップ有の座標がＷＭＤにおける不良品のチップ座標と一致し、画像処理結果におけるチップ無の座標がＷＭＤにおける良品のチップ座標と一致していれば図１のピックアップ処理（Ｓ１０５）が正常に行われたことになる。

図１６は、図８において、マップ照合・結果表示に伴う表示内容の一例を示す説明図である。図１６においては、ウェハマップ全体の結果表示として、前述した画像処理結果に伴うチップ座標ならびに当該チップ座標におけるチップの有無と、当該画像処理結果とウェハマップデータＷＭＤとのチップ座標毎の照合結果がＯＫかＮＧかが示されている。この全体表示結果においては、ユーザによって指定された一部の領域を拡大表示することも可能となっている。また、照合結果がＮＧとなったチップ座標を抽出して表示したり（例えば、チップ座標（０１，１３）がＮＧ）、あるいは、その中でも致命的になり得る箇所（すなわち、不良チップが誤ってピックアップされた箇所）を抽出して表示することも可能となっている。

以上、本実施の形態２による半導体装置の製造方法を用いることで、実施の形態１と同様に、代表的には、半導体チップのピックアップ工程を正確に検証することが可能となり、これにより不良品の流出を未然に防止することが可能となる。また、この検証の際に、例えば図１２、図１３、図１４で述べたような各種画像処理方式を用いることで、より正確にピックアップ工程を検証することが可能となる。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。

例えば、図６においては、ピックアップ工程を検証するための専用の検査装置の構成例を示したが、当該検査装置の各要素をピックアップ装置に組み込み、ピックアップ装置自身が、チップをピックアップ後に自己検証するような方式を用いることも可能である。

本実施の形態による半導体装置の製造方法は、特に、大口径の半導体ウェハならびに小型な半導体チップを対象としたピックアップ工程を検証する方法として有益な技術であり、これに限らず、ピックアップ工程を含む半導体製造工程に対して広く適用可能である。

１０ ダイシング溝
１００ 開始位置
１１０ インクマーク
１３０ａ，１３０ｂ 検出範囲
１３１ａ，１３１ｂ 最下点
１３２ チップ有無判別範囲
１４０，１５０ チップの配置領域
２０１ 撮像データ
２０２ 照合手段
３１ 撮像データ群
３２ 自動照合手段
７０ ノッチ
９０ａ，９０ｂ 画像
ＡＣＭ エリアカメラ
ＡＸＣＴＬ ３軸サーボ制御部
ＢＣＲ バーコードリーダ
ＢＰ バンプ
ＣＬＰ クランプ機構
ＣＰ チップ
ＣＰ＿Ｒ 基準チップ
ＣＰＵ 演算処理部
ＤＰＹ 表示部
ＤＳ ダイシングシート
ＩＢＤ 画像ボード
ＪＯＧ−ＳＷ ジョグスイッチ
ＬＣＭ ラインカメラ
ＬＰ レーザポインタ
Ｐ−Ｉ／Ｏ ポート
ＰＣ 制御コンピュータ
ＰＮ 位置決めピン
ＳＬ 光源
ＳＴＧ ステージ
ＷＦ 半導体ウェハ
ＷＭＤ ウェハマップデータ
ＷＲ ウェハリング
Ｘ，Ｙ，θ ステージ調整手段

Claims (12)

1. （ａ）ダイシングラインによって区画され、行列状に配置された複数の半導体チップと他と異なる表面パターンの基準チップ１つを有する半導体ウェハを準備する工程と、
   （ｂ）前記半導体ウェハの前記複数の半導体チップの特性を検査し、前記複数の半導体チップの良品・不良品を判定した位置情報を有する第１マップデータを取得する工程と、
   （ｃ）前記（ｂ）工程の後、前記半導体ウェハをダイシングシートに貼り付けた状態で、前記ダイシングシートにブレードが到達するように前記半導体ウェハをダイシングする工程と、
   （ｄ）前記（ｃ）工程の後、前記良品と判定された半導体チップを前記第１マップデータに基づいて前記ダイシングシートからピックアップする工程と、
   （ｅ）前記（ｄ）工程の後、前記ダイシングシートに残存する半導体チップの位置情報を有する第２マップデータを取得する工程と、
   （ｆ）前記第１マップデータにおける不良チップの位置情報と、前記第２マップデータにおける残存チップの位置情報とを照合する工程とを有し、
   前記（ｅ）工程では、前記残存チップが貼り付けられた状態の前記ダイシングシートがカメラによって撮像され、この撮像データの輝度情報から前記ブレードによって前記ダイシングシートに形成されたダイシング溝が画像処理によって検出され、この検出された複数のダイシング溝による区画に基づいて前記残存チップの位置情報が特定されることを特徴とする半導体装置の製造方法。
2. 請求項１記載の半導体装置の製造方法において、
   前記（ｅ）工程で前記ダイシング溝を検出する際には、前記複数のダイシング溝のそれぞれを対象に、各ダイシング溝が含まれると推定される特定の領域が定められ、前記特定の領域に対応する前記撮像データの輝度情報の中でピークの輝度を持つ位置がダイシング溝として検出されることを特徴とする半導体装置の製造方法。
3. 請求項１記載の半導体装置の製造方法において、
   前記（ｅ）工程での前記カメラによる撮像は、前記ダイシングシートが白色系の明色のステージに搭載された状態で行われることを特徴とする半導体装置の製造方法。
4. 請求項１記載の半導体装置の製造方法において、さらに、
   （ｇ）前記（ｆ）工程による照合が不一致となった場合に、この不一致となった半導体ウェハ内の各半導体チップがパッケージングされるか或いはチップ出荷される前に、誤ってピックアップされた不良チップを照合結果に応じて回収する工程を有することを特徴とする半導体装置の製造方法。
5. 請求項１記載の半導体装置の製造方法において、
   前記カメラは、ラインカメラであることを特徴とする半導体装置の製造方法。
6. （ａ）ダイシングラインによって区画され、行列状に配置された複数の半導体チップを有する半導体ウェハを準備する工程と、
   （ｂ）前記半導体ウェハの前記複数の半導体チップの特性を検査し、前記複数の半導体チップの良品・不良品を判定した位置情報を有する第１マップデータを取得する工程と、
   （ｃ）前記（ｂ）工程の後、前記半導体ウェハをダイシングシートに貼り付けた状態で、前記ダイシングシートにブレードが到達するように前記半導体ウェハをダイシングする工程と、
   （ｄ）前記（ｃ）工程の後、前記良品と判定された半導体チップを前記第１マップデータに基づいて前記ダイシングシートからピックアップする工程と、
   （ｅ）前記（ｄ）工程の良否を検証する工程とを有し、
   前記（ｅ）工程は、
   （ｅ−１）前記半導体チップが残存した状態の前記ダイシングシートを前記行列状における各列毎にラインカメラによって撮像する処理と、
   （ｅ−２）前記（ｅ−１）処理によって撮像された各列毎の撮像データの輝度情報から前記ブレードによって前記ダイシングシートに形成された複数のダイシング溝を画像処理によって検出する処理と、
   （ｅ−３）前記（ｅ−２）処理によって検出された前記複数のダイシング溝に基づいて、前記各列内の各行毎の区画を識別し、前記区画内となる各行の輝度が予め設定した前記半導体チップに対応する輝度か前記ダイシングシートに対応する輝度かを判別する処理と、
   （ｅ−４）前記（ｅ−３）処理の結果に基づいて、残存する半導体チップの位置情報を有する第２マップデータを生成する処理と、
   （ｅ−５）前記第１マップデータにおける不良チップの位置情報と、前記第２マップデータにおける残存チップの位置情報とを照合する処理とを有することを特徴とする半導体装置の製造方法。
7. 請求項６記載の半導体装置の製造方法において、
   前記（ｅ−１）処理によってＮ列目の撮像が行われた後、（Ｎ＋１）列目の撮像が行われている間に、前記Ｎ列目の撮像データに対する前記（ｅ−２）処理が並行して行われることを特徴とする半導体装置の製造方法。
8. 請求項７記載の半導体装置の製造方法において、
   前記Ｎ列目の撮像は、行座標の増加方向または減少方向の一方に向けて行われ、前記（Ｎ＋１）列目の撮像は、前記行座標の増加方向または減少方向の他方に向けて行われることを特徴とする半導体装置の製造方法。
9. 請求項６記載の半導体装置の製造方法において、
   前記（ｅ−１）処理での前記各列毎の撮像は、前記ラインカメラによる撮像位置が行方向に向けて所定のステップで順次移動することで行われ、
   前記ラインカメラは、前記各ステップ毎に列方向に並ぶＫ画素分の輝度を取得し、
   前記（ｅ−２）処理および前記（ｅ−３）処理を行う際には、前記各ステップ毎の輝度値として、前記各ステップ毎に前記Ｋ画素分の輝度を積分した値が用いられることを特徴とする半導体装置の製造方法。
10. 請求項９記載の半導体装置の製造方法において、
    前記（ｅ−２）処理では、前記複数のダイシング溝のそれぞれを対象に、各ダイシング溝が含まれると推定される特定の行範囲が定められ、前記特定の行範囲に対応する前記各ステップ毎の輝度値の中からピークとなる輝度値が存在するステップ箇所がダイシング溝として検出されることを特徴とする半導体装置の製造方法。
11. 請求項１０記載の半導体装置の製造方法において、
    前記（ｅ−２）処理によって、Ｍ列目における複数のダイシング溝が検出された後、（Ｍ＋１）列目における複数のダイシング溝を検出する際には、まず、前記Ｍ列目において列方向に向けて順次検出された前記複数のダイシング溝の内の中央部に位置するダイシング溝の行座標を基準として、この行座標に対応する前記（Ｍ＋１）列目のダイシング溝が検出され、次いで、この検出されたダイシング溝を基準として行座標が増加する方向と減少する方向の両方に向けて、前記（Ｍ＋１）列目のダイシング溝が順次検出されることを特徴とする半導体装置の製造方法。
12. 請求項１１記載の半導体装置の製造方法において、
    前記Ｍ列目におけるダイシング溝と前記（Ｍ＋１）列目におけるダイシング溝の間の範囲で、さらに、列方向に向けて複数のダイシング溝が検出され、前記Ｍ列目における前記中央部のダイシング溝の行座標に加えて、この複数のダイシング溝の行座標の推移に基づいて、前記（Ｍ＋１）列目における前記基準となるダイシング溝が検出されることを特徴とする半導体装置の製造方法。