JP2013051278A - ダイボンダ及び半導体製造方法 - Google Patents
ダイボンダ及び半導体製造方法 Download PDFInfo
- Publication number
- JP2013051278A JP2013051278A JP2011187607A JP2011187607A JP2013051278A JP 2013051278 A JP2013051278 A JP 2013051278A JP 2011187607 A JP2011187607 A JP 2011187607A JP 2011187607 A JP2011187607 A JP 2011187607A JP 2013051278 A JP2013051278 A JP 2013051278A
- Authority
- JP
- Japan
- Prior art keywords
- die
- imaging
- template
- imaging data
- search area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 238000003384 imaging method Methods 0.000 claims abstract description 39
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 claims description 17
- 238000001514 detection method Methods 0.000 claims description 8
- 238000012937 correction Methods 0.000 claims description 5
- 238000005286 illumination Methods 0.000 abstract description 5
- 230000003287 optical effect Effects 0.000 description 15
- 238000010586 diagram Methods 0.000 description 12
- 238000012545 processing Methods 0.000 description 7
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012790 confirmation Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/75—Apparatus for connecting with bump connectors or layer connectors
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
Abstract
本発明は、ダイを確実にピックアップできるダイボンダ及び半導体製造方法を提供することにある。
【解決手段】
本発明は、ダイボンダまたは半導体製造方法において、ウェハ上のダイを囲むダインシング溝を第1の照度で撮像し第1の撮像データを得、前記第1の撮像データから前記ダイシングク溝を検出し、前記ダイの所定位置の粗位置決め位置を定める粗位置決めし、前記ダイを第2の照度で撮像し第2の撮像データを得、前記第2の撮像データから前記粗位置決めに基づいて検索エリアを切り出し、前記検索エリアと予め定めたテンプレートとのマッチング処理を行ない前記所定位置の精細位置決め位置を定め、前記精細位置決め位置に基づいてボンディングヘッドのピックアップ位置を補正し、前記ダイをウェハからピックアップし基板にボンディングする。
【選択図】図8
Description
本発明は、ダイボンダまたは半導体製造方法において、ウェハ上のダイを囲むダインシング溝を第1の照度で撮像し第1の撮像データを得、前記第1の撮像データから前記ダイシングク溝を検出し、前記ダイの所定位置の粗位置決め位置を定める粗位置決めし、前記ダイを第2の照度で撮像し第2の撮像データを得、前記第2の撮像データから前記粗位置決めに基づいて検索エリアを切り出し、前記検索エリアと予め定めたテンプレートとのマッチング処理を行ない前記所定位置の精細位置決め位置を定め、前記精細位置決め位置に基づいてボンディングヘッドのピックアップ位置を補正し、前記ダイをウェハからピックアップし基板にボンディングすることを第1の特徴とする。
さらに、本発明は、前記検索エリアは前記テンプレートのサイズの二方向のそれぞれ対して、前記規則的なパターン配列のピッチより小さく、且つダイシング溝(ダイシング溝の精度によって得られる前記ダイの座標位置)の精度よりも大きな長さを加えたエリアとすることを第3の特徴とする。
さらに、本発明は、前記規則的なパターンの配列はパッド配列であることを第5の特徴とする。
さらに、本発明は、前記ピックアップ位置の補正のうち、少なくとも前記回転と前記ピックアップ位置から前記ボンディング位置に移動する方向の補正は、前記ボンディングヘッドで補正することを第7の特徴とする。
図1は、本発明の一実施形態であるダイボンダ10を上から見た概念図である。ダイボンダは大別してウェハ供給部1と、ワーク供給・搬送部2と、ダイボンディング部3とを有する。
ダイボンディング部3はプリフォーム部(ペースト塗布ユニット)31とボンディングヘッド部32とを有する。プリフォーム部31はフレームフィーダ22により搬送されてきたワーク、例えばリードフレームにニードルでダイ接着剤を塗布する。ボンディングヘッド部32は、ピックアップ装置12からダイをピックアップして上昇し、ダイをフレームフィーダ22上のボンディングポイントまで移動させる。そして、ボンディングヘッド部32はボンディングポイントでダイを下降させ、ダイ接着剤が塗布されたワーク上にダイをボンディングする。
本実施形態の基本的考え方は、ダイシング溝の精度(ダイシング溝の精度によって得られるダイの位置の精度)が、一般的にパッドピッチPよりも良いことに基づいて得られたものである。本実施形態の基本的考え方は、ダイシング溝を検出してダイの位置を粗位置決めし、粗位置決め位置に基づいて検索エリアを設定し、予め決められたテンプレートとのマッチング処理により、ダイの位置を精細位置決めする。
本実施形態の第1の実施例は、図9に示すようなユニークなパット配列PuやアライメントマークMなどのユニークな部分がないダイDを対象とし、図4に示すようにユニークでない一定のピッチで配列されたパット配列Prを用いてダイDの位置を検出する。以下、第1の実施例のおけるダイDの位置の検出方法を、図5、図6を用いて説明する。
前述の隣接するダイに類似な模様がある場合でも誤検出することはないことに関しては、テンプレートとしてユニークな部分を用いても効果を得ることができる。
しかしながら、同一照度でスクライブ溝と検索エリアの画像を1回の画像で得られれば、同一画像に基づいて、粗位置決め及び精細位置決めを行ってもよい。
ダイシング溝で粗位置決めし、ユニークな部分が存在しない部分をテンプレートとして詳細位置決めすることで、ダイを確実にピックアップできる。
3:ダイボンディング部 10:ダイボンダ
12:ピックアップ装置 14:ウェハ
15:ウェハ部光学系 16:ウェハリング
17:ダイシングテープ 32:ボンディングヘッド部
33:プリフォーム光学系 34:ボンディング部光学系
35:ボンディングヘッド 38:光学系
40:制御系 41:制御・演算部
42:記憶装置 43:入出力装置
44:バスライン 45:電源部
B:基板 D:ダイ
Dc:ダイの中心位置 Dm:検査目的のダイ
Dp:パッド DLx、DLy:スクライブ溝
HP:半導体パターン Kg、Kg’:検索エリア
M:位置合わせマーク P:パッドピッチ
Pr:パッド配列 Pu:パッドのユニークな部分
R1、R2:検索エリアを含む領域 Tp:テンプレート
Claims (17)
- ウェハ上のダイを囲むダインシング溝を第1の照度で撮像し第1の撮像データを得る第1の撮像手段と、
前記第1の撮像データから前記ダイシングク溝を検出し、前記ダイの所定位置の粗位置決め位置を定める粗位置決め手段と、
前記ダイを第2の照度で撮像し第2の撮像データを得る第2の撮像手段と、
前記第2の撮像データから前記粗位置決めに基づいて検索エリアを切り出し、前記検索エリアと予め定めたテンプレートとのマッチング処理を行ない前記所定位置の精細位置決め位置を定める精細位置決め手段と、
前記精細位置決め位置に基づいてボンディングヘッドのピックアップ位置を補正し、前記ダイをウェハからピックアップし基板にボンディングすること、
を特徴とするダイボンダ。 - 前記テンプレートは前記ダイの規則的なパターンの配列に基づいて定めることを特徴とする請求項1に記載のダイボンダ。
- 前記検索エリアは前記テンプレートのサイズの二方向のそれぞれ対して、前記規則的なパターン配列のピッチより小さく、且つダイシング溝(ダイシング溝の精度によって得られる前記ダイの座標位置)の精度よりも大きな長さを加えたエリアとすることを特徴とする請求項2に記載のダイボンダ。
- 前記テンプレートは前記規則的なパターンのサイズより大きく2つ以上の前記規則的なパターンに跨って形成されることを特徴とする請求項2に記載のダイボンダ。
- 前記規則的なパターンの配列はパッド配列であることを特徴とする請求項2に記載のダイボンダ。
- 前記テンプレートは前記ダイにユニークな部分に基づいて定めることを特徴とする請求項1に記載のダイボンダ。
- 前記第1の撮像手段と前記第2の撮像手段は同一であることを特徴とする請求項1に記載のダイボンダ。
- 前記精細位置決め位置を異なる複数箇所で定め、前記複数箇所の前記精細位置決め位置に基づいて前記ダイの回転を補正することを特徴とする請求項1に記載のダイボンダ。
- 前記ピックアップ位置の補正のうち、少なくとも前記回転と前記ピックアップ位置から前記ボンディング位置に移動する方向の補正は、前記ボンディングヘッドで補正することを特徴とする請求項8に記載のダイボンダ。
- ウェハ上のダイを囲むダインシング溝を第1の照度で撮像し第1の撮像データを得る第1の撮像ステップと、
前記第1の撮像データから前記ダイシングク溝を検出し、前記ダイの所定位置の粗位置決め位置を定める粗位置決めステップと、
前記ダイを第2の照度で撮像し第2の撮像データを得る第2の撮像ステップと、
前記第2の撮像データから前記粗位置決めに基づいて検索エリアを切り出し、前記検索エリアと予め定めたテンプレートとのマッチング処理を行ない前記所定位置の精細位置決め位置を定める精細位置決めステップと、
前記精細位置決め位置に基づいてボンディングヘッドのピックアップ位置を補正し、前記ダイをウェハからピックアップし基板にボンディングすること、
を特徴とする半導体製造方法。 - 前記テンプレートは前記ダイの規則的なパターンの配列に基づいて定めることを特徴とする請求項10に記載の半導体製造方法。
- 前記検索エリアは前記テンプレートのサイズの二方向のそれぞれ対して、前記規則的なパターン配列のピッチより小さく、且つダイシング溝(ダイシング溝の精度によって得られる前記ダイの座標位置)の精度よりも大きな長さを加えたエリアとすることを特徴とする請求項11に記載の半導体製造方法。
- 前記テンプレートは前記規則的なパターンのサイズより大きく2つ以上の前記規則的なパターンに跨って形成されることを特徴とする請求項11に記載の半導体製造方法。
- 前記規則的なパターンの配列はパッド配列であることを特徴とする請求項11に記載の半導体製造方法。
- 前記精細位置決め位置を異なる複数箇所で定め、前記複数箇所の前記精細位置決め位置に基づいて前記ダイの回転を補正することを特徴とする請求項10に記載の半導体製造方法。
- 前記ピックアップ位置の補正のうち、少なくとも前記回転と前記ピックアップ位置から前記ボンディング位置に移動する方向の補正は、前記ボンディングヘッドで補正することを特徴とする請求項15に記載の半導体製造方法。
- 前記第2の撮像データから前記検索エリアの黒ずみを検出する黒ずみ検出ステップと、前記検出ステップの結果前記検索エリアが黒ずんでいたら黒んでいないエリアを探索する探索ステップと、前記黒んでいないエリアの前記第2の撮像データから前記粗位置決めステップを行い、前記黒んでいないエリアの前記規則的なパターンに検索エリアを設定し、前記精細位置決めステップを行なうことを特徴とする請求項11に記載の半導体製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011187607A JP5903229B2 (ja) | 2011-08-30 | 2011-08-30 | ダイボンダ及び半導体製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011187607A JP5903229B2 (ja) | 2011-08-30 | 2011-08-30 | ダイボンダ及び半導体製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013051278A true JP2013051278A (ja) | 2013-03-14 |
JP5903229B2 JP5903229B2 (ja) | 2016-04-13 |
Family
ID=48013121
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011187607A Active JP5903229B2 (ja) | 2011-08-30 | 2011-08-30 | ダイボンダ及び半導体製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5903229B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017117916A (ja) * | 2015-12-24 | 2017-06-29 | ファスフォードテクノロジ株式会社 | 半導体製造装置および半導体装置の製造方法 |
CN110648942A (zh) * | 2018-06-27 | 2020-01-03 | 捷进科技有限公司 | 芯片贴装机及半导体器件的制造方法 |
KR20220089639A (ko) * | 2020-12-21 | 2022-06-28 | 파스포드 테크놀로지 주식회사 | 다이 본딩 장치 및 반도체 장치의 제조 방법 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61111549A (ja) * | 1984-11-05 | 1986-05-29 | Toshiba Corp | 半導体ワイヤボンデイング装置 |
JP2003188193A (ja) * | 2001-12-14 | 2003-07-04 | Hitachi Ltd | 半導体装置の製造方法 |
JP2011061069A (ja) * | 2009-09-11 | 2011-03-24 | Renesas Electronics Corp | 半導体装置の製造方法 |
-
2011
- 2011-08-30 JP JP2011187607A patent/JP5903229B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61111549A (ja) * | 1984-11-05 | 1986-05-29 | Toshiba Corp | 半導体ワイヤボンデイング装置 |
JP2003188193A (ja) * | 2001-12-14 | 2003-07-04 | Hitachi Ltd | 半導体装置の製造方法 |
JP2011061069A (ja) * | 2009-09-11 | 2011-03-24 | Renesas Electronics Corp | 半導体装置の製造方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017117916A (ja) * | 2015-12-24 | 2017-06-29 | ファスフォードテクノロジ株式会社 | 半導体製造装置および半導体装置の製造方法 |
CN110648942A (zh) * | 2018-06-27 | 2020-01-03 | 捷进科技有限公司 | 芯片贴装机及半导体器件的制造方法 |
KR20220089639A (ko) * | 2020-12-21 | 2022-06-28 | 파스포드 테크놀로지 주식회사 | 다이 본딩 장치 및 반도체 장치의 제조 방법 |
KR102641333B1 (ko) * | 2020-12-21 | 2024-02-28 | 파스포드 테크놀로지 주식회사 | 다이 본딩 장치 및 반도체 장치의 제조 방법 |
Also Published As
Publication number | Publication date |
---|---|
JP5903229B2 (ja) | 2016-04-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101449247B1 (ko) | 다이 본더 및 다이의 위치 인식 방법 | |
JP6389651B2 (ja) | 検査方法、実装方法、及び実装装置 | |
KR102215915B1 (ko) | 다이 본딩 장치 및 반도체 장치의 제조 방법 | |
JP4912246B2 (ja) | 電子部品装着方法及び電子部品装着装置 | |
CN108364880B (zh) | 半导体制造装置及半导体器件的制造方法 | |
JP7225337B2 (ja) | 半導体製造装置および半導体装置の製造方法 | |
JP2008109057A (ja) | 半導体チップの実装装置及び実装方法 | |
JP5903229B2 (ja) | ダイボンダ及び半導体製造方法 | |
KR102641333B1 (ko) | 다이 본딩 장치 및 반도체 장치의 제조 방법 | |
JP5783652B2 (ja) | 姿勢補正装置、および電気部品検査装置 | |
JP4855347B2 (ja) | 部品移載装置 | |
KR20150013613A (ko) | 본딩 장치 및 본딩 장치에 의한 반도체 다이의 파손 검출 방법 | |
JPWO2017081773A1 (ja) | 基板用の画像処理装置および画像処理方法 | |
CN110024085B (zh) | 镜面裸片图像识别系统 | |
JP4761672B2 (ja) | ボンディング方法及びボンディング装置 | |
JP2008124336A (ja) | 半導体チップの外形認識方法および位置補正方法 | |
JP2015195261A (ja) | ダイボンダ及び半導体製造方法 | |
JP2005175307A (ja) | 部品認識方法、部品認識装置、表面実装機、部品試験装置および基板検査装置 | |
JP6621639B2 (ja) | 基板用の画像処理装置 | |
JP5686542B2 (ja) | 分割予定ラインの検出方法 | |
EP3823428B1 (en) | Template creating device and component mounting machine | |
JP6259616B2 (ja) | ダイボンダ及び半導体製造方法 | |
US20230249284A1 (en) | Alignment method | |
WO2023079606A1 (ja) | 部品実装機および部品実装位置ずれ判定方法 | |
JP4237486B2 (ja) | ペレットのピックアップ方法及びペレットボンディング装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140827 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20150330 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150410 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20150508 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150519 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150717 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160308 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160314 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5903229 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |