CN110648942A - 芯片贴装机及半导体器件的制造方法 - Google Patents

芯片贴装机及半导体器件的制造方法 Download PDF

Info

Publication number
CN110648942A
CN110648942A CN201910559100.0A CN201910559100A CN110648942A CN 110648942 A CN110648942 A CN 110648942A CN 201910559100 A CN201910559100 A CN 201910559100A CN 110648942 A CN110648942 A CN 110648942A
Authority
CN
China
Prior art keywords
state
illumination
substrate
adhesive
illumination device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910559100.0A
Other languages
English (en)
Other versions
CN110648942B (zh
Inventor
小桥英晴
中岛宜久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jie Jin Science And Technology Ltd
Original Assignee
Jie Jin Science And Technology Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jie Jin Science And Technology Ltd filed Critical Jie Jin Science And Technology Ltd
Publication of CN110648942A publication Critical patent/CN110648942A/zh
Application granted granted Critical
Publication of CN110648942B publication Critical patent/CN110648942B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67121—Apparatus for making assemblies not otherwise provided for, e.g. package constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67712—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrate being handled substantially vertically
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67763—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading
    • H01L21/67778—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading involving loading and unloading of wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L2224/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Die Bonding (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Theoretical Computer Science (AREA)

Abstract

提供芯片贴装机及半导体器件的制造方法，(a)将照明装置设为第一状态，拍摄基板的涂布粘结剂前的状态并拍摄基板上的涂布粘结剂后的状态；(b)将照明装置设为第二状态，拍摄基板的涂布粘结剂前的状态并拍摄基板上的涂布粘结剂后的状态；(c)求出在照明装置的第一状态下拍摄到的涂布后的状态的拍摄图像与涂布前的状态的拍摄图像之间的差分的二值化数据；(d)求出在照明装置的第二状态下拍摄到的涂布后的状态的拍摄图像与涂布前的状态的拍摄图像之间的差分的二值化数据；(e)将以照明装置的第一状态求出的二值化数据与以第二状态求出的二值化数据合成而得到粘结剂的涂布图案。

Description

芯片贴装机及半导体器件的制造方法
技术领域
本发明涉及芯片贴装机，能够适用于例如具备预制部的芯片贴装机。
背景技术
在半导体器件的制造工序的一部分中存在将半导体芯片(以下简称为裸芯片)搭载于布线基板或引线框架等(以下简称为基板)来组成封装的工序，在组成封装的工序的一部分中，存在从半导体晶片(以下简称为晶片)分割出裸芯片的工序(切割工序)、和将分割出的裸芯片搭载到基板上的贴装工序。贴装工序中使用的半导体制造装置是芯片贴装机。
芯片贴装机是将焊锡、镀金、树脂作为接合材料而将裸芯片贴装(搭载且粘接)到基板或既已贴装的裸芯片上的装置。在将裸芯片例如贴装于基板表面的芯片贴装机中，重复进行如下动作(作业)：使用被称为筒夹的吸附嘴从晶片吸附裸芯片，搬送到基板上，赋予按压力，并且通过对接合材料加热来进行贴装。
在使用树脂作为接合材料的情况下，Ag环氧及丙烯酸等的树脂膏被作为粘结剂(以下称为膏状粘结剂)使用。将裸芯片粘结于引线框架等的膏状粘结剂被封入到注射器内。该注射器相对于引线框架上下移动并射出膏状粘结剂来进行涂布。即，通过封入有膏状粘结剂的注射器向规定位置涂布规定量的膏状粘结剂，在该膏状粘结剂上压接而接合裸芯片。
在注射器附近安装识别用摄像头，通过该识别用摄像头确认所涂布的膏状粘结剂是否被以规定量涂布到规定位置。
现有技术文献
专利文献
专利文献1：日本特开2013-197277号公报
发明内容
在被金属镀的基板表面上涂布环氧树脂等膏状粘结剂的情况等下，当基板表面的亮度与膏状粘结剂的涂布部的亮度接近时，难以检测膏状粘结剂的整个涂布区域。
本发明的课题在于，提供一种能够提高对涂布于基板的膏状粘结剂的涂布图案的检测率的芯片贴装机。
其他课题和新的特征将从本说明书的记述及附图得以明确。
若简单说明本发明中的代表性方案的概要，则如下所述。
即，芯片贴装机进行以下动作：(a)将照明装置设为第一状态，拍摄基板的涂布粘结剂前的状态，并拍摄上述基板上的涂布上述粘结剂后的状态；(b)将上述照明装置设为第二状态，拍摄上述基板的涂布上述粘结剂前的状态，并拍摄上述基板上的涂布上述粘结剂后的状态；(c)求出在上述照明装置的上述第一状态下拍摄到的上述涂布后的状态的拍摄图像与上述涂布前的状态的拍摄图像之间的差分的二值化数据；(d)求出在上述照明装置的上述第二状态下拍摄到的上述涂布后的状态的拍摄图像与上述涂布前的状态的拍摄图像之间的差分的二值化数据；(e)将以上述照明装置的上述第一状态求出的上述二值化数据与以上述第二状态求出的上述二值化数据合成而得到上述粘结剂的涂布图案。
发明效果
根据上述芯片贴装机，能够提高对涂布于基板的膏状粘结剂的涂布图案的检测率。
附图说明
图1是说明膏状粘结剂的涂布的图。
图2是说明膏状粘结剂的涂布图案的图。
图3是说明膏状粘结剂的涂布状态的图。
图4是说明在被金属镀的基板的表面涂布膏状粘结剂的情况下的问题点的图。
图5是表示实施方式的光学系统的图。
图6是说明使用了图5的光学系统的图像处理的图。
图7是说明将两个照明分开点亮更好的理由的图。
图8是表示第二变形例的照明装置的配置的俯视图。
图9是表示第三变形例的照明装置的斜光照明的配置的立体图。
图10是表示第四变形例的照明装置的示意立体图。
图11是表示第五变形例的照明装置的示意立体图。
图12是表示第六变形例的照明装置的示意侧视图。
图13是表示第七变形例的照明装置的示意侧视图。
图14是表示第八变形例的照明装置的示意立体图。
图15是实施例的芯片贴装机的从上观察到的概念图。
图16是图15的芯片贴装机的光学系统的结构图。
图17是图16的预制部光学系统的结构图。
图18是表示图15的芯片贴装机的控制系统的概略结构的框图。
图19是说明膏状粘结剂的检查图像的获取方法的流程图。
图20是说明图19的检查图像处理的流程图。
图21是表示半导体器件的制造方法的流程图。
附图标记说明
1：晶片供给部
2：工件供给·搬送部
3：裸芯片贴装部
10：芯片贴装机
12：拾取装置
14：晶片
15：晶片部光学系统
16：晶片环
17：切割带
32：贴装头部
33：预制光学系统
34：贴装部光学系统
35：贴装头
88：光学系统
80：控制系统
81：控制·运算装置
82：存储装置
83：输入输出装置
84：总线
85：电源部
D：裸芯片
S：基板
CAM：摄像头
ID：照明装置
CL：同轴照明
OL：斜光照明
PA：膏状粘结剂
具体实施方式
以下，使用附图说明实施方式、变形例、比较例及实施例。其中，在以下说明中，存在对相同结构要素标注相同附图标记并省略重复说明的情况。此外，为了使说明更为明确，存在附图与实际样态相比而各部分的宽度、厚度、形状等被示意地表示的情况，其仅为一例，不限定本发明的解释。
首先，使用图1～3说明膏状粘结剂的涂布。图1是说明膏状粘结剂的涂布的图。图2说明膏状粘结剂的涂布图案的图，图2的(a)是×号形状，图2的(b)是圆形状，图2的(c)是在×号形状之间组合Y形状而得到的形状，图2的(d)是框形状。图3是说明膏状粘结剂的涂布状态的图，图3的(a)是正常状态，图3的(b)是不足状态，图3的(c)是溢出状态，图3的(d)是过多状态。在图3、4中，黑色部分是作为背景的基板，白色部分是膏状粘结剂。
膏状粘结剂的涂布通过以下而进行：如图1的(a)所示，从封入有膏状粘结剂的注射器SYR的顶端的喷嘴NZL射出，并按照喷嘴NZL的轨迹进行涂布。注射器SYR根据想要涂布的形状而在XYZ轴上被驱动，根据其轨迹而描绘并涂布×号形状或十字形状等、图2所示那样自由的轨迹。除此以外，如图1的(b)所示，也存在将喷嘴顶端的形状加工后的印模(stamp)形状的喷嘴。以下，设为膏状粘结剂的涂布图案为图2(a)的×号形状而进行说明。
在芯片贴装机中具有检查膏状粘结剂的涂布后的状态的检查功能。如图3所示，根据膏状粘结剂的涂布状态的不同而存在不足(图3的(b))、溢出(图3的(c))、过多(图3的(d))等。此外，图3的(a)中膏状粘结剂的涂布状态是正常情况。检查通过以下等而进行：根据膏状粘结剂的涂布区域的面积、形状，比较是否接近理想形状，或者与存储有成为标准的涂布形状的图像进行比较。
接下来，使用图4说明在被镀钯等被金属镀的基板表面上涂布环氧树脂等膏状粘结剂的情况下的问题点。图4是说明在被金属镀的基板表面上涂布膏状粘结剂的情况下的问题点的图，图4的(a)是斜光照明的图像，图4的(b)是同轴照明的图像，图4的(c)是表示斜光照明的反射的图，图4的(d)是表示同轴照明的反射的图，图4的(e)是将斜光照明的图像二值化的图，图4的(f)是将同轴照明的图像二值化的图。
镀面没有均匀性的情况多，存在镀面的明亮度不一样而有偏差的情况。在此要检查涂布了环氧树脂时的状态。环氧树脂为各种各样，种类和混合物多样，为包含透明、带色透明、乳白色、灰色、金属粒子的树脂等。另外，由于为液状而其表面进行镜面反射，但也存在可供光透射的环氧树脂。若基板表面的镀面的颜色和/或反射率(亮度)与环氧树脂涂布部的反射率(亮度)接近，则会引起以下那样的现象，难以检测膏状粘结剂的整个涂布区域。在此，亮度依存于反射率及反射角度。另外，无论有无金属镀、金属镀的种类、基板材质等怎样，在基板与膏状粘结剂的反射率接近的情况下，尤其是基板侧的反射率稍低的情况下，会存在同样的问题点。
由于涂布区域为液面，所以因照明而会产生镜面反射，产生以照明位置为标准的亮线和暗部。例如，如图4的(a)所示，通过斜光照明获取的图像在涂布区域周边出现亮线BI，在涂布区域的中心出现暗部DP。这是因为，如图4的(c)所示，在斜光照明OL中照明的入射方向低。另一方面，如图4的(b)所示，通过同轴照明CL获取的图像在涂布区域的中心出现亮线BI，在涂布区域周边出现暗部DP。这是因为，如图4的(d)所示，在同轴照明CI中照明的入射方向高。
即使将摄像头的获取图像二值化处理也会受到背景的影响，无法仅抽取出涂布区域。另外，明部与暗部的边界的明亮度与基板面接近，这些在二值化处理中也无法抽取出。例如，即使如图4的(e)所示那样将斜光照明的图像二值化，或如图4的(f)所示那样将斜光照明的图像二值化，也无法仅抽取出涂布区域。
接下来，使用图5及图6说明解决说明上述问题点的实施方式。图5是表示实施方式的光学系统的图。图6是说明使用了图5的光学系统的图像处理的图，图6的(a)是表示使用了斜光照明的图像处理的图，图6的(b)是表示使用了同轴照明的图像处理的图，图6的(c)是将图6的(a)和图6的(b)合成得到的图。
在实施方式中，照明装置具有多个照明状态，获取基于各个照明状态的涂布膏状粘结剂前后的图像，进行差分处理。从各照明状态的经差分处理的图像，通过二值化处理求出涂布区域。所求出的涂布区域按每个照明状态进行或运算而合成区域。由此，能够提高对涂布区域的检测率(检测出来的涂布区域/实际的涂布区域)。
例如，如图5所示，使用照明装置ID的斜光照明OL并通过作为摄像装置的摄像头CAM获取涂布前后的图像，进行差分图像处理，进一步进行二值化(图6的(a))。另外，如图5所示，使用照明装置ID的同轴照明CL并通过摄像头CAM获取涂布前后的图像，进行差分图像处理，进一步进行二值化(图6的(b))。如图6的(c)所示，将图6的(a)的差分图像和图6的(b)的差分图像合成。
在绝对值差分图像处理中除去背景的不均匀花纹的影响，另外在多个照明状态的图像中进行，通过将其合成而抽取出膏状粘结剂PA的涂布区域。通过改变照明的照射位置等改变照明状态(例如切换同轴照明和斜光照明)，能够使膏状粘结剂PA的亮线和暗部移动。通过在移动后的图像中分别进行差分处理并合成，而能够抽取出膏状粘结剂PA的涂布区域。
接下来，使用图7说明将多个照明状态分开(例如将照明分开点亮)更好的理由。图7是说明将两个照明分开点亮更好的理由的图，图7的(a)是在平坦明亮的面上涂布液体时的图像。图7的(b)是表示亮度分布的曲线图，横轴为坐标[×100]，纵轴为亮度[×100]。图7的(c)是表示相对于涂布前的亮度的差分的曲线图，横轴为坐标[×100]，纵轴为亮度偏移[×100]。
设为在平坦明亮的面上涂布了液体时的明部、暗部呈正弦波状分布。而且设为改变照明位置而使明部和暗部稍微移动。如图7的(a)所示，将照明位置的切换前设为A，将切换后设为B。若将横轴设为X坐标、将纵轴设为亮度则亮度分布成为图7的(b)所示的曲线图那样。实线BA是A的亮度，实线BB是B的亮度，虚线BC是移动前和移动后的照明同时点亮的亮度，实线BD是涂布前的亮度。
相对于图7的(b)的涂布前的亮度(BD)的差分(亮度偏移)在图7的(c)中示出。亮度偏移以纵轴表示，X坐标以横轴表示。同时点亮的偏移成为虚线E，产生在2分钟的1周期内无法充分取偏移的区域。相对于此，进行各自的差分，在计算绝对值后重合的曲线成为实线F。实线F与虚线E相比，可知无法充分取偏移的区域消失。
以下，对于实施方式的代表性的变形例，例示几例。在以下的变形例的说明中，对与在上述实施方式已说明的部分具有相同的结构及功能的部分，能够使用与上述实施方式相同的附图标记。并且，关于该部分的说明，在没有技术上矛盾的范围内，能够适当援用上述实施方式中的说明。另外，上述实施方式的一部分及多个变形例的全部或一部分能够在没有技术上矛盾的范围内，适当、复合地适用。
在实施方式中，关于照明的切换，记载了同轴照明和斜光照明的例子，但也可以是以下变形例的照明状态的切换。选择各个切换，获取各照明下的涂布前后的差分图像。在涂布前按切换获取图像，在涂布后依次实施相同切换而再次获取图像。例如，在第一状态的照明中，获取涂布膏状粘结剂前后的图像，除去基于差分图像处理产生的背景基板的花纹的影响。在第二状态的照明中，获取涂布膏状粘结剂前后的图像，除去基于差分图像处理产生的背景基板的花纹的影响。将基于第一状态及第二状态等的连串照明进行的各个差分处理合成，减轻映于膏状粘结剂的液面的亮线或暗部的影响。不限于第一状态和第二状态的两个照明状态，也可以是三个以上的照明状态。
(第一变形例)
在第一变形例中，照明装置切换照明的颜色(照明光的波长)而得到多个照明状态。除了使照射的照明颜色为红、绿、蓝三原色以外，还使用白、红外、紫外等。在使用可视光外的光时，使用对该波长具有受光灵敏度的摄像头。利用基板的镀面与膏状粘结剂的表面的光谱反射特性的不同。
(第二变形例)
在第二变形例中，照明装置切换斜光照明的照射方向而得到多个照明状态。图8是表示第二变形例的照明装置的配置的俯视图。
如图8所示，照明装置具备多个斜光照明OL1～OL8。斜光照明OL1、OL3、OL5、OL7配置成使光从基板S的角附近入射到基板S的中心附近，斜光照明OL2、OL4、OL6、OL8配置成使光从基板S的四边的各自相对的位置入射到基板S的中心附近。控制部8以按每个照射方向分别点亮的方式控制斜光照明OL1～OL8。
改变点亮的斜光照明和熄灭的斜光照明而构成第一状态及第二状态。例如，作为照明的第一状态，将斜光照明OL1、OL3、OL5、OL7点亮，将斜光照明OL2、OL4、OL6、OL8熄灭。作为照明的第二状态，将斜光照明OL1、OL3、OL5、OL7熄灭，将斜光照明OL2、OL4、OL6、OL8点亮。
不限于第一状态和第二状态的两个照明状态，也可以是三个以上的照明状态。例如也可以是，作为第一状态将斜光照明OL1点亮并将其他斜光照明熄灭，作为第二状态将斜光照明OL2点亮并将其他斜光照明熄灭，……，作为第八状态将斜光照明OL8点亮并将其他斜光照明熄灭。
(第三变形例)
在第三变形例中照明装置具有多个斜光照明并切换斜光照明而得到多个照明状态。图9是表示第三变形例的照明装置的斜光照明的配置的立体图。
如图9所示，照明装置具备照射角度不同的多个斜光照明OL1～OL3。控制部8以按每个照射角度分别进行点亮的方式控制斜光照明OL1～OL3。例如，作为第一状态将斜光照明OL1点亮并将斜光照明OL2、OL3熄灭，作为第二状态将斜光照明OL2点亮并将斜光照明OL1、OL3熄灭。也可以是作为第二状态将斜光照明OL3点亮并将斜光照明OL1、OL2熄灭。此外，还可以设置第三状态，将斜光照明OL3点亮并将斜光照明OL1、OL2熄灭。
(第四变形例)
在第四变形例中照明装置将斜光照明移动而得到多个照明状态。图10是表示第四变形例的照明装置的示意立体图。
在第二变形例的情况下，将照明装置的斜光照明固定地配置，但在第四变形例中，如图10所示，具有棒式的斜光照明(斜光棒照明)BLD1～BLD4。控制部8以使斜光棒照明BLD1～BLD4向箭头方向的水平方向旋转的方式控制斜光棒照明BLD1～BLD4。例如，在第一状态下将斜光棒照明BLD1～BLD4以与基板S的四边相对的方式配置，在第二状态下使斜光棒照明BLD1～BLD4旋转而配置到基板S的四角。不限定于第二状态相对于第一状态旋转45度，可以是大于0度小于90度的任意角度。另外，在小于45度的情况下也可以设置三个以上状态。
(第五变形例)
在第五变形例中，将斜光环形照明的区域分割，切换点亮位置而得到多个照明状态。图11是表示第五变形例的照明装置的示意立体图。
在实施方式、第二变形例及第三变形例的情况下，使用了斜光棒照明装置，但在第五变形例中，如图11所示使用环式斜光照明(斜光环照明)RLD，区域R1～R8能够针对每个区域实现点亮及熄灭的调光。控制部8以针对各区域R1～R8分别点亮的方式控制斜光环照明RLD。
改变点亮的区域和熄灭的区域而构成第一状态及第二状态。例如，作为照明的第一状态，将区域R1、R2、R3、R4点亮，并将区域R5、R6、R7、R8熄灭。作为照明的第二状态，将区域R1、R2、R3、R4熄灭，并将区域R5、R6、R7、R8点亮。
不限于第一状态和第二状态的两个照明状态，也可以为三个以上的照明状态。例如可以为，作为第一状态将区域R1点亮并将其他区域熄灭，作为第二状态将区域R2点亮并将斜光照明熄灭，……，作为第八状态将区域R8点亮并将其他斜光照明熄灭。
(第六变形例)
在第六变形例中在同轴照明中切换平行光和漫射光而得到多个照明状态。图12是表示第六变形例的照明装置的示意侧视图，图12的(a)是表示同轴照明照射平行光的状态的侧视图，图12的(b)是表示同轴照明照射漫射光的状态的侧视图。
同轴照明CL1构成为具备：如图12的(a)所示对照明LS1的发光面设置透镜LN1、LN2及半透半反镜HM1并输出平行光的同轴照明；和如图12的(b)所示对照明LS2的发光面设置漫射片DP1及半透半反镜HM2并输出漫射光的同轴照明。控制部8控制照明LS1、LS2的点亮及熄灭，进行作为第一状态的图12的(a)的斜光照明和作为第二状态的图12的(b)的斜光照明的切换。
(第七变形例)
在第七变形例中，在斜光照明中切换平行光和漫射光而得到多个照明状态。图13是表示第七变形例的照明装置的示意侧视图，图13的(a)是表示斜光照明照射平行光的状态的侧视图，图13的(b)是表示斜光照明照射漫射光的状态的侧视图。
如图13的(a)所示，具备对斜光照明OL的发光面设置透镜LN3并输出平行光的状态、和如图13的(b)所示对斜光照明OL的发光面设置漫射片DP2并输出漫射光的状态。控制部8控制透镜LN3及漫射片DP2的切换，来进行作为第一状态的图13的(a)的状态和作为第二状态的图13的(b)的状态的切换。
此外，第七变形例能够通过与第六变形例组合而得到四个照明状态。
(第八变形例)
在第八变形例中，切换偏振方向和/或相位而得到多个照明状态。图14是表示第八变形例的照明装置的示意立体图。
在照明LS3与膏状粘结剂PA之间设置偏振滤光片PF1和波阻片WP1，在膏状粘结剂PA与摄像头CAM之间设置偏振滤光片PF2和波阻片WP2。控制部8通过马达以能够装拆的方式控制偏振滤光片PF1、PF2及波阻片WP1、WP2，或者以能够使偏振滤光片PF1、PF2旋转的方式进行控制。由此，使照射到膏状粘结剂PA的光和摄像头CAM采集的光偏振(第一状态)，或不偏振(第二状态)，或错开相位(第三状态)，或改变偏振方向(第四状态)，能够获取不同花纹的膏状粘结剂PA的图像。
使用实施例说明适用了实施方式的照明装置的例子。照明装置可以是第一变形例至第八变形例中的某一个或其组合。
【实施例】
使用图15～17说明实施例的芯片贴装机的结构。图15是实施例的芯片贴装机的从上观察到的概念图。图16是图15的芯片贴装机的光学系统的结构图。图17是图16的预制部光学系统的结构图。
芯片贴装机10大体具备晶片供给部1、工件供给·搬送部2、和裸芯片贴装部3。
晶片供给部1具有晶片盒升降器11和拾取装置12。晶片盒升降器11具有填充晶片环16的晶片盒(未图示)，依次将晶片环16向拾取装置12供给。拾取装置12以能够从晶片环16拾取所期望的裸芯片D的方式，使晶片环16移动，并将裸芯片D顶起。
工件供给·搬送部2具有叠式装载器(stack loader)21、框架上料器(framefeeder)22和卸载器23，将引线框架等基板S沿箭头方向搬送。叠式装载器21将要粘结裸芯片D的基板S向框架上料器22供给。框架上料器22将基板S经由框架上料器22上的两个处理位置向卸载器23搬送。卸载器23对搬送来的基板S进行保管。
裸芯片贴装部3具有预制部(膏涂布单元)31和贴装头部32。预制部31对由框架上料器22搬送来的基板S以注射器36涂布环氧树脂等膏状粘结剂PA。在基板S为例如多个单位引线框架排列成横向一列而连续设为一串的连串引线框架的情况下，针对每个单位引线框架的标签(tab)涂布膏状粘结剂PA。在此，基板S被镀钯。贴装头部32从拾取装置12拾取裸芯片D并上升，使裸芯片D移动至框架上料器22上的贴装点。然后，贴装头部32在贴装点使裸芯片D下降，在涂布有膏状粘结剂PA的基板S上贴装裸芯片D。
贴装头部32具有使贴装头35沿Z轴方向(高度方向)升降、并沿Y轴方向移动的ZY驱动轴60、和使贴装头35沿X轴方向移动的X驱动轴70。ZY驱动轴60具有在箭头C所示的Y轴方向、即、使贴装头35在拾取装置12内的拾取位置与贴装点之间往复的Y驱动轴40、和为了从晶片14拾取裸芯片D或将裸芯片D贴装到基板S而升降的Z驱动轴50。X驱动轴70使ZY驱动轴60整体在搬送基板S的方向即X方向移动。
如图16所示，光学系统88具有掌握注射器36的涂布位置的预制部光学系统33、掌握贴装头35在被搬送来的基板S上进行贴装的贴装位置的贴装部光学系统34、和掌握贴装头35从晶片14拾取的裸芯片D的拾取位置的晶片部光学系统15。各部光学系统具有对对象进行照明的照明装置和摄像头。例如，如图17所示，预制部光学系统33具备：具有同轴照明CL及斜光照明OL的照明装置ID、和预制识别摄像头33a。在晶片14中被切割成网状而得到的裸芯片D在固定于晶片环16的切割带17上被固定。
根据该结构，膏状粘结剂PA被注射器36涂布到准确位置，利用贴装头35可靠地拾取裸芯片D，并将裸芯片D贴装到基板S的准确位置。
使用图18说明控制系统80。图18是表示图15的芯片贴装机的控制系统的概略结构的框图。控制系统80具备控制部8、驱动部86、信号部87和光学系统88。控制部8大体主要具有由CPU(Central Processor Unit)构成的控制·运算装置81、存储装置82、输入输出装置83、总线84和电源部85。存储装置82具有由存储有处理程序等的RAM构成的主存储装置82a、和由存储有控制所需的控制数据、图像数据等的HDD构成的辅助存储装置82b。输入输出装置83具有显示装置状态和信息等的监控器83a、用于输入操作员的指示的触摸面板83b、操作监控器的鼠标83c、和取入来自光学系统88的图像数据的图像取入装置83d。另外，输入输出装置83具有控制晶片供给部1的XY台(未图示)和贴装头台的ZY驱动轴等的驱动部86的马达控制装置83e、和取入或控制各种传感器信号和/或来自照明装置等的开关等信号部87的信号的I/O信号控制装置83f。在光学系统88中包含晶片部光学系统15的晶片识别摄像头、预制部光学系统33的预制识别摄像头33a、贴装部光学系统34的基板识别摄像头。控制·运算装置81经由总线84取入必要的数据并进行运算，向贴装头35等的控制、监控器83a等发送信息。
控制部8经由图像取入装置83d将由光学系统88拍摄得到的图像数据保存于存储装置82。基于保存的图像数据并根据编程好的软件，使用控制·运算装置81进行裸芯片D及基板S的定位、膏状粘结剂PA的涂布图案的检查以及裸芯片D及基板S的表面检查。基于控制·运算装置81计算出的裸芯片D及基板S的位置，根据软件经由马达控制装置83e使驱动部86动作。通过该过程进行晶片14上的裸芯片D的定位，通过晶片供给部1及裸芯片贴装部3的驱动部进行动作而将裸芯片D贴装到基板S上。光学系统88中使用的识别摄像头为灰度标度、彩色等，将光强度数值化。
另外，在图15所示的预制部31安装有用于涂布膏状粘结剂的注射器36。该注射器36如上述那样在内部封入有膏状粘结剂，利用空气压将膏状粘结剂从喷嘴顶端挤出到基板S上而进行涂布。
通过预制识别摄像头33a确认被涂布于基板S上的膏状粘结剂是否涂布到恰当位置和是否以恰当量涂布。
简单说明该确认作业，通过预制识别摄像头33a确认要涂布膏状粘结剂PA的面。若要涂布的面没有问题，则从注射器36涂布膏状粘结剂PA。通过预制识别摄像头33a再次确认涂布后膏状粘结剂PA是否被正确涂布。若涂布没有问题则将裸芯片搭载到膏状粘结剂PA上并完成粘结。
使用图19、20说明膏状粘结剂PA的检查图像的获取方法。图19是说明膏状粘结剂的检查图像的获取方法的流程图。图20是说明图19的检查图像处理的流程图。
控制部8仅使照明装置ID的同轴照明CL点亮，利用预制识别摄像头33a获取涂布前的基板S的表面的图像(P1)(步骤S1)。根据所需灵敏度获取多个图像。
控制部8仅使照明装置ID的斜光照明OL点亮，利用预制识别摄像头33a获取涂布前的基板S的表面的图像(Q1)(步骤S2)。根据所需灵敏度获取多个图像。
控制部8通过注射器36将膏状粘结剂PA涂布到基板S(步骤S3)。在基板S为连串引线框架的情况下对全部标签涂布膏状粘结剂PA。
在获取多个图像的情况下，控制部8进行多个图像(P1)的平均化运算(步骤S4)，并进行多个图像(Q1)的平均化运算(步骤S5)。
控制部8仅使照明装置ID的同轴照明CL点亮，利用预制识别摄像头33a，获取涂布后的图像(P2)(步骤S6)。根据所需灵敏度获取多个图像。
控制部8仅使照明装置ID的斜光照明OL点亮，利用预制识别摄像头33a获取涂布后的图像(Q2)(步骤S7)。根据所需灵敏度获取多个图像。
在获取多个图像的情况下，控制部8进行多个图像(P2)的平均化运算(步骤S8)，并进行多个图像(Q2)的平均化运算(步骤S9)。
在检查图像处理中，如图19所示，首先，控制部8进行P1与P2的差分处理，得到差分数据(ΔP)(步骤SA1)。接着，控制部8进行差分数据(ΔP)的二值化处理，得到二值化数据(ΔPB)(步骤SA2)。接着，控制部8进行Q1与Q2的差分处理，得到差分数据(ΔQ)(步骤SA3)。接着，控制部8进行差分数据(ΔQ)的二值化处理，得到二值化数据(ΔQB)(步骤SA4)。接着，将二值化数据(ΔPB)与二值化数据(ΔQB)合成来求出膏状粘结剂PA的涂布区域(步骤SA5)。
检查通过以下等而进行：根据膏状粘结剂PA的涂布区域的面积、形状，比较是否接近理想形状，或者与存储有成为标准的涂布形状的图像进行比较。涂布区域的面积的抽取对特定亮度的像素进行计数(从直方图数据进行的抽取等)，或使用测头检测等。涂布区域的形状的比较通过以下等而进行：仿照能够对二值化后的数据进行比较的标准数据或将其以理想形状保持，并与该数据在差分处理等中进行比较。
接下来，使用图21说明使用了实施例的芯片贴装机的半导体器件的制造方法。图21是表示半导体器件的制造方法的流程图。
步骤S11：将保持着切割带17(其粘贴有从晶片14分割出的裸芯片D)的晶片环16收纳到晶片盒(未图示)，并搬入到芯片贴装机10。控制部8从填充有晶片环16的晶片盒将晶片环16向晶片供给部1供给。另外，准备基板S，并搬入到芯片贴装机10。控制部8利用叠式装载器21将基板S向框架上料器22供给。
步骤S12：控制部8从晶片14拾取剥离出的裸芯片D。
步骤S13：控制部8对由框架上料器22搬送的基板S从注射器36涂布膏状粘结剂PA。控制部8检查通过步骤S1～SA涂布的膏状粘结剂PA。控制部8将拾取的裸芯片D贴装到涂布有膏状粘结剂PA的基板S。
步骤S14：控制部8通过框架上料器22将贴装有裸芯片D的基板S向卸载器23供给。将基板S从芯片贴装机10搬出。
以上，基于实施方式、变形例及实施例具体地说明了由本发明人完成的发明，但本发明不限定于上述实施方式、变形例及实施例，当然能够进行各种变更。
例如，在实施例中，说明了通过贴装头35将从晶片14拾取的裸芯片D贴装到基板S的例子，但也可以在晶片14与基板S之间设置中间载台，将由拾取头从晶片14拾取的裸芯片D载置到中间载台，通过贴装头35从中间载台再次拾取裸芯片D，并贴装到搬送来的基板S上。
另外，在实施例中说明了对经镀钯等金属镀的基板表面涂布环氧树脂等膏状粘结剂的例子，但也能够适用树脂基板、树脂膏的组合，在基板与膏的反射率接近的情况下尤其在基板侧稍低的情况下有效。

Claims (16)

1.一种芯片贴装机，其特征在于，具备：
注射器，其在基板上涂布膏状的粘结剂；
贴装头，其在涂布有所述粘结剂的所述基板上搭载裸芯片；
照明装置，其安装在所述注射器的附近，以第一状态及第二状态向拍摄对象照射光；
识别用摄像头；和
控制装置，其控制所述照明装置及所述识别用摄像头，
所述控制装置，
将所述照明装置设为所述第一状态，利用所述识别用摄像头拍摄所述基板的涂布所述粘结剂前的状态，并拍摄所述基板上的涂布所述粘结剂后的状态，
将所述照明装置设为所述第二状态，利用所述识别用摄像头拍摄所述基板的涂布所述粘结剂前的状态，并拍摄所述基板上的涂布所述粘结剂后的状态，
求出在所述照明装置的所述第一状态下拍摄到的所述涂布后的状态的拍摄图像与所述涂布前的状态的拍摄图像之间的差分的二值化数据，
求出在所述照明装置的所述第二状态下拍摄到的所述涂布后的状态的拍摄图像与所述涂布前的状态的拍摄图像之间的差分的二值化数据，
将以所述照明装置的所述第一状态求出的所述二值化数据和以所述第二状态求出的所述二值化数据合成而得到所述粘结剂的涂布图案。
2.根据权利要求1所述的芯片贴装机，其特征在于，
所述基板为经金属镀的引线框架。
3.根据权利要求1或2所述的芯片贴装机，其特征在于，
拍摄图像是将通过多次拍摄得到的图像平均化的图像。
4.根据权利要求1或2所述的芯片贴装机，其特征在于，
所述照明装置的所述第一状态是基于同轴照明进行的光的照射，所述第二状态是基于斜光照明进行的光的照明。
5.根据权利要求1或2所述的芯片贴装机，其特征在于，
所述控制装置切换照明光的波长而将所述照明装置设为所述第一状态及所述第二状态。
6.根据权利要求1或2所述的芯片贴装机，其特征在于，
所述照明装置具有照射方向不同的多个斜光照明，
所述控制装置控制所述斜光照明的点亮及熄灭而将所述照明装置设为所述第一状态及所述第二状态。
7.根据权利要求6所述的芯片贴装机，其特征在于，
所述斜光照明各自的水平方向的照射方向不同。
8.根据权利要求6所述的芯片贴装机，其特征在于，
所述斜光照明各自的垂直方向的照射方向不同。
9.根据权利要求1或2所述的芯片贴装机，其特征在于，
所述照明装置具备照射方向不同的多个斜光照明，
所述控制装置控制所述斜光照明的移动，而将所述照明装置设为所述第一状态及所述第二状态。
10.根据权利要求1或2所述的芯片贴装机，其特征在于，
所述照明装置具备具有多个区域的环状斜光照明，
所述控制装置针对所述环状斜光照明的每个所述区域控制点亮及熄灭，而将所述照明装置设为所述第一状态及所述第二状态。
11.根据权利要求1或2所述的芯片贴装机，其特征在于，
所述照明装置是能够照射平行光及漫射光的照明装置，
所述控制装置控制所述平行光与所述漫射光的切换，而将所述照明装置设为所述第一状态及所述第二状态。
12.根据权利要求11所述的芯片贴装机，其特征在于，
所述照明装置为同轴照明，具有用于照射所述平行光的照明和用于照射所述漫射光的照明。
13.根据权利要求1或2所述的芯片贴装机，其特征在于，
所述照明装置具备偏振滤光片或波阻片，
所述控制装置控制所述偏振滤光片的有无或旋转、或者所述波阻片的有无的切换，而将所述照明装置设为所述第一状态及所述第二状态。
14.一种半导体器件的制造方法，其特征在于，包括：
(a)将保持粘贴有裸芯片的切割带的晶片环保持器搬入的工序；
(b)将基板搬入的工序；
(c)拾取所述裸芯片的工序；
(d)在所述基板上涂布膏状的粘结剂的工序；和
(e)将拾取到的所述裸芯片贴装到所述基板上的工序，
所述(d)工序包括：
(d1)将照明装置设为第一状态，并拍摄所述基板的涂布所述粘结剂前的状态的工序；
(d2)将所述照明装置切换为第二状态，并拍摄所述基板的涂布所述粘结剂前的状态的工序；
(d3)将所述照明装置切换为所述第一状态，并拍摄所述基板上的涂布所述粘结剂后的状态的工序；
(d4)将所述照明装置切换为所述第二状态，并拍摄所述基板上的涂布所述粘结剂后的状态的工序；
(d5)求出所述照明装置的所述第一状态的所述涂布后的状态的拍摄图像与所述涂布前的状态的拍摄图像之间的差分，并求出所述差分的二值化数据的工序；
(d6)求出所述照明装置的所述第二状态的所述涂布后的状态的拍摄图像与所述涂布前的状态的拍摄图像之间的差分，并求出所述差分的二值化数据的工序；和
(d7)将以所述照明装置的所述第一状态求出的所述二值化数据与以所述第二状态求出的所述二值化数据合成而得到所述粘结剂的涂布图案的工序。
15.根据权利要求14所述的半导体器件的制造方法，其特征在于，
所述(c)工序中，将拾取到的裸芯片载置到中间载台，
所述(e)工序中，拾取被载置到所述中间载台的裸芯片。
16.根据权利要求14所述的半导体器件的制造方法，其特征在于，
所述基板为经金属镀的引线框架。
CN201910559100.0A 2018-06-27 2019-06-26 芯片贴装机及半导体器件的制造方法 Active CN110648942B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018121594A JP7161870B2 (ja) 2018-06-27 2018-06-27 ダイボンダおよび半導体装置の製造方法
JP2018-121594 2018-06-27

Publications (2)

Publication Number Publication Date
CN110648942A true CN110648942A (zh) 2020-01-03
CN110648942B CN110648942B (zh) 2023-07-14

Family

ID=68989622

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910559100.0A Active CN110648942B (zh) 2018-06-27 2019-06-26 芯片贴装机及半导体器件的制造方法

Country Status (4)

Country Link
JP (1) JP7161870B2 (zh)
KR (1) KR102241861B1 (zh)
CN (1) CN110648942B (zh)
TW (1) TWI702661B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113380661A (zh) * 2020-03-09 2021-09-10 捷进科技有限公司 芯片贴装装置及半导体器件的制造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7502108B2 (ja) 2020-07-31 2024-06-18 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
JP7522621B2 (ja) 2020-09-18 2024-07-25 ファスフォードテクノロジ株式会社 焦点調整方法、焦点調整治具、ダイボンディング装置および半導体装置の製造方法
JP7517922B2 (ja) * 2020-09-23 2024-07-17 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
KR102706412B1 (ko) * 2021-11-24 2024-09-11 세메스 주식회사 다이 본딩 장치 및 다이 본딩 방법
JP7502493B1 (ja) 2023-01-26 2024-06-18 ファスフォードテクノロジ株式会社 半導体製造装置、塗布装置および半導体装置の製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1010051A (ja) * 1996-06-25 1998-01-16 Fanuc Ltd 視覚センサを用いた塗布状態検出装置
JP2003304531A (ja) * 2002-04-09 2003-10-24 Toshiba Corp 画像処理装置、画像処理方法、画像処理プログラム
CN1740764A (zh) * 2004-08-24 2006-03-01 日本麦可罗尼克斯股份有限公司 液晶面板的外观检查装置
CN102881613A (zh) * 2011-07-13 2013-01-16 株式会社日立高新技术仪器 芯片接合机
JP2013051278A (ja) * 2011-08-30 2013-03-14 Hitachi High-Tech Instruments Co Ltd ダイボンダ及び半導体製造方法
JP2013197277A (ja) * 2012-03-19 2013-09-30 Hitachi High-Tech Instruments Co Ltd ダイボンダ

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002033339A (ja) * 2000-07-18 2002-01-31 Matsushita Electric Ind Co Ltd ボンディングペーストの塗布方法
JP3832622B2 (ja) * 2001-03-15 2006-10-11 シャープ株式会社 ダイボンド方法およびダイボンド装置
JP2008196972A (ja) * 2007-02-13 2008-08-28 Nec Corp 塗布検査装置及び塗布検査条件の設定方法
JP5953054B2 (ja) * 2012-01-31 2016-07-13 ファスフォードテクノロジ株式会社 ダイボンダ
JP6152248B2 (ja) * 2012-04-19 2017-06-21 ファスフォードテクノロジ株式会社 ペースト塗布装置及びペースト塗布方法並びにダイボンダ
JP6040759B2 (ja) * 2012-12-25 2016-12-07 富士通株式会社 接着剤の塗布方法及び装置
JP6374189B2 (ja) * 2014-03-17 2018-08-15 ファスフォードテクノロジ株式会社 ダイボンダ及びボンディング方法
JP6486050B2 (ja) * 2014-09-29 2019-03-20 株式会社Ｓｃｒｅｅｎホールディングス 検査装置および検査方法
JP6669523B2 (ja) * 2016-02-15 2020-03-18 ファスフォードテクノロジ株式会社 ダイボンダおよび半導体装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1010051A (ja) * 1996-06-25 1998-01-16 Fanuc Ltd 視覚センサを用いた塗布状態検出装置
JP2003304531A (ja) * 2002-04-09 2003-10-24 Toshiba Corp 画像処理装置、画像処理方法、画像処理プログラム
CN1740764A (zh) * 2004-08-24 2006-03-01 日本麦可罗尼克斯股份有限公司 液晶面板的外观检查装置
CN102881613A (zh) * 2011-07-13 2013-01-16 株式会社日立高新技术仪器 芯片接合机
JP2013051278A (ja) * 2011-08-30 2013-03-14 Hitachi High-Tech Instruments Co Ltd ダイボンダ及び半導体製造方法
JP2013197277A (ja) * 2012-03-19 2013-09-30 Hitachi High-Tech Instruments Co Ltd ダイボンダ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113380661A (zh) * 2020-03-09 2021-09-10 捷进科技有限公司 芯片贴装装置及半导体器件的制造方法
CN113380661B (zh) * 2020-03-09 2023-09-29 捷进科技有限公司 芯片贴装装置及半导体器件的制造方法

Also Published As

Publication number Publication date
JP7161870B2 (ja) 2022-10-27
TW202002097A (zh) 2020-01-01
CN110648942B (zh) 2023-07-14
KR20200001514A (ko) 2020-01-06
TWI702661B (zh) 2020-08-21
KR102241861B1 (ko) 2021-04-19
JP2020004812A (ja) 2020-01-09

Similar Documents

Publication Publication Date Title
CN110648942B (zh) 芯片贴装机及半导体器件的制造方法
TWI624887B (zh) 半導體製造裝置及半導體裝置的製造方法
CN108573901B (zh) 裸芯片接合装置及半导体器件的制造方法
CN107664645B (zh) 照明单元、缺陷检查装置及照明方法
JP7225337B2 (ja) 半導体製造装置および半導体装置の製造方法
JP7010633B2 (ja) 半導体製造装置および半導体装置の製造方法
JP7029900B2 (ja) ダイボンディング装置および半導体装置の製造方法
CN110729210A (zh) 半导体制造装置以及半导体器件的制造方法
KR102447306B1 (ko) 다이 본딩 장치 및 반도체 장치의 제조 방법
TWI765517B (zh) 晶粒接合裝置及半導體裝置的製造方法
TWI786739B (zh) 晶粒接合裝置及半導體裝置之製造方法
CN116759329A (zh) 安装装置、检查装置及半导体器件的制造方法
CN116403936A (zh) 半导体制造装置、检查装置及半导体器件的制造方法
CN118553641A (zh) 半导体制造装置、边缘的检测方法及半导体器件的制造方法
CN118645446A (zh) 半导体制造装置、检查装置及半导体器件的制造方法
CN117594480A (zh) 半导体制造装置及半导体器件的制造方法
CN115410947A (zh) 芯片贴装装置及半导体器件的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant