CN113380661A - 芯片贴装装置及半导体器件的制造方法 - Google Patents

芯片贴装装置及半导体器件的制造方法 Download PDF

Info

Publication number
CN113380661A
CN113380661A CN202110219292.8A CN202110219292A CN113380661A CN 113380661 A CN113380661 A CN 113380661A CN 202110219292 A CN202110219292 A CN 202110219292A CN 113380661 A CN113380661 A CN 113380661A
Authority
CN
China
Prior art keywords
substrate
imaging
chip
imaging devices
height
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110219292.8A
Other languages
English (en)
Other versions
CN113380661B (zh
Inventor
小桥英晴
高野晴之
中岛宜久
内藤大辅
糸井勇太
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fasford Technology Co Ltd
Original Assignee
Fasford Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fasford Technology Co Ltd filed Critical Fasford Technology Co Ltd
Publication of CN113380661A publication Critical patent/CN113380661A/zh
Application granted granted Critical
Publication of CN113380661B publication Critical patent/CN113380661B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67121—Apparatus for making assemblies not otherwise provided for, e.g. package constructions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F18/00—Pattern recognition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps

Abstract

本发明提供芯片贴装装置及半导体器件的制造方法。本发明的课题为，提供一种能够提高多个拍摄对象物的拍摄条件的统一性的技术。芯片贴装装置具备：搬送基板的搬送路径；多个拍摄装置，其在搬送路径的上方沿着基板的宽度方向固定配置成一列；和控制部，其构成为利用多个拍摄装置对位于基板上的沿着宽度方向的一列多个贴附区域进行拍摄而获取多个图像，基于所获取的多个图像生成合成图像，并基于合成图像识别贴附区域的拍摄对象物。各拍摄装置的拍摄视野在基板上重叠，所重叠的拍摄视野以比贴附区域大的方式构成。

Description

芯片贴装装置及半导体器件的制造方法
技术领域
本发明涉及芯片贴装装置，能够适用于例如利用多个识别摄像头拍摄贴附区域的芯片贴装机。
背景技术
作为半导体器件的制造工序的一部分，具有将半导体芯片(以下简称为芯片)载置于布线基板或引线框架等(以下简称为基板)并组装封装的工序；作为组装封装的工序的一部分，具有从半导体晶圆(以下简称为晶圆)分割出芯片的工序(切割工序)、和将分割出的芯片载置到基板上的贴装工序。贴装工序中所使用的半导体制造装置是芯片贴装机等芯片贴装装置。
芯片贴装机是以树脂糊剂、焊锡、镀金等作为接合材料而将芯片贴装(载置并粘接)到基板上或已贴装完的芯片上的装置。例如，在将芯片贴装到基板表面的芯片贴装机中，反复进行如下动作(作业)：使用安装于贴装头顶端的被称为筒夹的吸附嘴从晶圆吸附并拾取芯片，将芯片载置于基板上的规定位置并对其施加按压力，并且加热接合材料，由此进行贴装。
在使用树脂作为接合材料的情况下，使用银环氧树脂及丙烯酸树脂等树脂糊剂作为粘接剂(以下称为糊状粘接剂)。将芯片与基板粘接的糊状粘接剂被封入注射器内，该注射器相对于基板上下移动来喷射糊状粘接剂并进行涂敷。即，通过封入有糊状粘接剂的注射器在规定位置涂敷规定量的糊状粘接剂，并在该糊状粘接剂上压接、烘干芯片以进行粘接。在注射器的附近安装有识别摄像头，利用该识别摄像头确认涂敷糊状粘接剂的位置并进行定位，还确认所涂敷的糊状粘接剂是否在规定位置以规定形状涂敷了规定量。
另外，在贴装头的附近安装有识别摄像头，利用该识别摄像头确认贴装芯片的基板的位置并进行定位，还确认所贴装的芯片是否贴装于规定位置。
现有技术文献
专利文献
专利文献1：日本特开2013-197277号公报
发明内容
若通过使用非远心镜头的一个拍摄装置对多个拍摄对象物进行拍摄，则斜着拍摄离拍摄装置的正下方较远的拍摄对象物，会看到立体形状的侧面。
本发明的课题在于，提供一种能够提高多个拍摄对象物的拍摄条件的统一性的技术。
其它课题和新颖特征将从本说明书的描述及附图中得以明确。
若简单说明本发明中的代表性内容的概要，则为如下。
即，芯片贴装装置具备：搬送基板的搬送路径；多个拍摄装置，其在所述搬送路径的上方沿着所述基板的宽度方向固定配置成一列；和控制部，其构成为利用多个所述拍摄装置对位于所述基板上的沿着所述宽度方向的一列多个贴附区域进行拍摄而获取多个图像，基于所获取的多个所述图像生成合成图像，并基于所述合成图像识别所述贴附区域的拍摄对象物。各拍摄装置的拍摄视野在所述基板上重叠，所重叠的所述拍摄视野以比所述贴附区域大的方式构成。
发明效果
根据上述芯片贴装装置，能够提高多个拍摄对象物的拍摄条件的统一性。
附图说明
图1的(a)是表示通常视野光学系统的立体图，图1的(b)是表示广视野光学系统的立体图。
图2的(a)是使用微距镜头的广视野光学系统的概念图，图2的(b)是使用远心镜头的广视野光学系统的概念图。
图3的(a)是表示糊剂的立体形状的图像的图，图3的(b)是表示利用微距镜头在广域内观察基板时的糊剂上的亮线的图。
图4的(a)是对实施方式的拍摄装置的多联化进行说明的俯视图，图4的(b)是在图4的(a)中从箭头A方向观察时的侧视图。
图5是对实施方式的拍摄装置所使用的照明装置进行说明的图。
图6是对多个拍摄装置的拍摄视野的重叠进行说明的俯视图。
图7是在图6中从箭头A方向观察时的侧视图。
图8是对拍摄视野的重叠量进行说明的图。
图9是对图像拼接和坐标映射进行说明的图。
图10是对使用校准板的图像拼接和坐标变换进行说明的示意图。
图11是对失真进行说明的图。
图12是表示仿射变换及射影变换的变换矩阵的公式的图。
图13是对由基板的目标模型进行的图像拼接和坐标变换进行说明的图。
图14是对拍摄装置随时间经过而位移的影响进行说明的图。
图15是对空间再修正进行说明的图。
图16是对改变校准板的高度的方法进行说明的图。
图17是对设于滑槽上的标识进行说明的图。
图18是对变形例中的拍摄装置的多联化进行说明的立体图。
图19是表示实施例中的芯片贴装机的概要的俯视图。
图20是当在图19中从箭头A方向观察时对拾取头及贴装头的动作进行说明的图。
图21是表示图19的芯片供给部的主要部分的概要剖视图。
图22是表示图19的芯片贴装机的控制系统的概要结构的框图。
图23是表示半导体器件的制造方法的流程图。
附图标记说明
10：芯片贴装机(芯片贴装装置)
AA：贴附区域
CM1～CM4：拍摄装置
CNT：控制部
S：基板
SCT：滑槽(搬送路径)
具体实施方式
以下，使用附图来说明实施方式、变形例及实施例。不过，在以下说明中，有时对同一构成要素标注同一附图标记并省略重复说明。此外，为了使说明更明确，附图与实际的情形相比，有时示意性表示各部分的宽度、厚度、形状等，但只是一个例子，并不限定本发明的解释。
首先，使用图1～图3来说明本发明人所研究的技术。图1的(a)是表示通常视野光学系统的立体图，图1的(b)是表示广视野光学系统的立体图。
在依次进行基板S的定位、贴附(Attachment)(芯片贴装或糊剂涂敷)、检查的动作中，如图1的(a)所示，当使用利用低分辨率的拍摄装置CML的通常视野光学系统时，由于只拍摄比一个贴附区域AA(Attachment Area)稍大的区域，所以需要进行次数与贴附区域AA的数量相当的拍摄及图像识别。在此，作为一个例子而示出了基板S上一列有六个贴附区域AA且具有五列贴附区域的例子。低分辨率的拍摄装置是指仅能以足够的分辨率拍摄比一个贴附区域稍大的区域的拍摄装置，例如是分辨率为大约30万～大约130万像素的拍摄装置。
因此，如图1的(a)所示，需要反复进行如下动作：使拍摄装置CML沿基板S的宽度方向(Y轴方向)移动以进行该列中的其它贴附区域的拍摄及图像识别，并进行基于该图像识别的处理。此外，在一列的拍摄之后，将基板S沿基板搬送方向(X轴方向)移动以进行下一列的拍摄。
因此，需要具有使拍摄装置CML的支承部件(未图示)沿基板S的宽度方向移动的移动机构，导致拍摄装置CML的支承机构复杂化及大型化且变得昂贵。另外，由于花费拍摄装置CML向宽度方向的移动时间，还由于需要花费直到因随着支承部件的移动而产生的振动所造成的拍摄装置CML的摇晃平息为止的拍摄等待时间，所以无法使芯片贴装机高速化。或者，为了防止振动而需要具有振动防止机构，芯片贴装机变得更加昂贵。另外，若具有在贴附区域的上空且是拍摄装置的下方往复动作的机构部，则需要估计好未被该机构部遮蔽拍摄视野的时机来进行拍摄。为了确保该拍摄时机而无法使芯片贴装机高速化。
另一方面，当并非针对搬送基板后的每次贴附都反复进行上述动作、而是如图1的(b)所示使用利用高分辨率的拍摄装置CMH的广视野光学系统时，对于前阶段的定位或后阶段的检查，在基板S的所有贴附区域(所有接片(tab)归拢在一起)内或在基板的宽度方向上的至少一列贴附区域内进行拍摄并进行识别，会使处理时间高效化，能够解决上述问题。在此，高分辨率的拍摄装置是指能够以足够的分辨率对至少相当于基板S的宽度方向上的一列的所有区域一并进行拍摄的拍摄装置，例如是分辨率为大约500万像素以上的拍摄装置。一列包含多个贴附区域，例如包含四个贴附区域。
但是，广视野光学系统(广域摄像头)存在以下问题。使用图2及图3来说明该问题。图2的(a)是使用微距镜头的广视野光学系统的概念图，图2的(b)是使用远心镜头的广视野光学系统的概念图。图3的(a)是表示糊剂的立体形状的图像的图，图3的(b)是表示利用微距镜头在广域内观察基板时的糊剂上的亮线的图。
(1)焦阑性的确保
即使只是单纯降低微距镜头的倍率也会变成广域，但随着从视野的中心偏离会成为从斜上方观察的状态，如图2的(a)所示，对于视野中心的拍摄对象物OBC，看不到侧面，但对于左侧的拍摄对象物OBL，能看到右侧面，对于右侧的拍摄对象物OBR，能看到左侧面，会看到立体形状的侧面。另外，倍率会根据拍摄对象物OBL的高度而变化，而且若高度改变则例如会变得难以对准。例如，涂敷于基板上的糊剂和层叠于基板上的芯片的高度因位置而异。
这些问题能够通过使用远心镜头而消除。由于远心镜头聚集平行光，所以在所有拍摄对象物中都不会再看到侧面。但在该情况下，如图2的(b)所示，通常需要口径比想看的视野大的镜头，例如若想要确保100mm见方的视野，则需要其对角为141mm以上的口径，焦距也会随之变长。从效率性的观点来看，将这种大型镜头安装在芯片贴装装置上并不优选。
(2)视野内的均匀的照明的照射
在想要使用非远心镜头确保广域的情况下，在视野的端部变成从斜上方观察的状态。这是由于视野的右端与左端或上端与下端方向相反，所以照明的照射方向容易变得不均匀。另外，即使在照射了使用远心光的平行光的情况下，也难以获得在拍摄视野内均匀照射的图像。例如图3的(a)所示，呈十字形涂敷于基板上的糊状粘接剂PA形成为中心部分高且顶端部分低。在利用微距镜头于广域内观察涂敷有图3的(a)所示的糊状粘接剂的基板的情况下，如图3的(b)所示，拍摄视野的中央部因从正上方观察拍摄对象物而较亮，但周边部因斜着观察而较暗，另外，由于糊状粘接剂的高度不均匀，所以糊状粘接剂PA上的亮线会移动。在此，拍摄装置的视野中心位于图3的(b)的图像中心。在基板S上一列有六个贴附区域即接片TB，且示出了七列。在基板S的右侧的四列接片TB上涂敷有糊状粘接剂PA。
接着，使用图4～图5对解决上述问题的实施方式进行说明。图4的(a)是对实施方式的拍摄装置的多联化进行说明的俯视图，图4的(b)是在图4的(a)中从箭头A方向观察时的侧视图。图5是对实施方式的拍摄装置所使用的照明装置进行说明的图，图5的(a)是照明装置的剖视图，图5的(b)是侧视图。
作为解决上述问题的实施方式而进行拍摄装置的多联化(立体(stereo)化)。例如图4所示，在基板S的上方沿基板S的宽度方向(Y轴方向)排成一列地固定配置有多个拍摄装置CM1～CM4。在此，拍摄装置CM1～CM4分别是分辨率与拍摄装置CML相同或比其高的拍摄装置，且是无法以足够的分辨率对相当于基板S的宽度方向上的一列的所有区域一并进行拍摄的拍摄装置。另外，虽然拍摄装置CM1～CM4也可以分别使用远心镜头，但优选使用微距镜头等非远心镜头。这些拍摄装置CM1～CM4在相同高度沿水平方向隔开规定间隔，各拍摄装置CM1～CM4的光轴彼此平行且相对于基板S垂直。此外，拍摄装置CM1～CM4的光轴也可以在拍摄视野中的容许对焦模糊的范围内从相对于基板S的垂直线稍微倾斜。
在本实施方式中，拍摄装置CM1～CM4分别拍摄贴附区域AA11～AA14内的拍摄对象物。另外，拍摄装置CM1～CM4的各拍摄视野IA1～IA4并不重叠。另外，通过将基板S沿搬送方向(Y轴方向)移动而依次拍摄剩余列的拍摄对象物。通过使拍摄装置多联化而能够在拍摄对象物的大致正上方进行拍摄，并能提高拍摄视野内的照明的均匀性以进行检查。另外，通过使拍摄装置多联化而无需挪动拍摄装置，能够获得与广视野光学系统相同的处理效率。
在此，例如图4的(a)、(b)所示，基板S以矩形且平板状的方式横竖具有多个贴附区域AA11～AA14、AA21～AA24、……。基板S构成为，搬送方向(X轴方向)上的长度大于宽度方向(Y轴方向)上的长度。
多联化的拍摄装置优选为各自具有同样的照明系统。例如图5的(a)所示，在拍摄装置CM1～CM4与基板S之间配置有在内部具备面发光照明(光源)SL、半透半反镜(半透射镜)HM的照明装置LD。来自面发光照明SL的照射光由半透半反镜HM在与拍摄装置CM1～CM4相同的光轴上反射，并照射到基板S的贴附区域AA11～AA14的拍摄对象物上。在与拍摄装置CM1～CM4相同的光轴上照射到贴附区域AA11～AA14的拍摄对象物上的该散射光由贴附区域AA11～AA14的拍摄对象物反射，其中的正反射光透射过半透半反镜HM而到达拍摄装置CM1～CM4，并形成贴附区域AA11～AA14的拍摄对象物的影像。即，照明装置LD具有同轴落射照明(同轴照明)的功能。
如图5的(b)所示，面发光照明SL及半透半反镜HM的Y轴方向上的长度构成为比基板S的宽度方向上的拍摄装置CM1～CM4的整个拍摄视野稍大，面发光照明SL分割为比拍摄装置CM1～CM4的各拍摄视野稍大的发光区域SL1～SL4，能够各自点亮/熄灭。同轴照明装置的发光区域是分开的，因此能够对每个拍摄装置CM1～CM4进行调光。由此，能够提高拍摄装置CM1～CM4的拍摄视野的所有区域内的照明的均匀性。此外，在如后述那样拍摄装置CM1～CM4的拍摄视野分别重叠的情况下，发光区域SL1～SL4也重叠。
接着，使用图6至图8对多个拍摄装置的拍摄视野的重叠进行说明。图6是对多个拍摄装置的拍摄视野的重叠进行说明的俯视图。图7是在图6中从箭头A方向观察时的侧视图。图8是对拍摄视野的重叠量进行说明的图。
在上述实施方式中示出了拍摄装置CM1～CM4各自的拍摄视野IA1～IA4不重叠的例子。但是，由于当进行拍摄装置的多联化时多种多样的产品间距(贴附区域的间距)与拍摄装置的间距并不一定相同，所以如图6及图7所示优选使拍摄视野之间以一定程度重叠。
在图6及图7中，作为一个例子而示出了设有四台拍摄装置、并在基板S的一列设有六个贴附区域的例子，拍摄装置的间距大于贴附区域的间距。因此，使相邻的拍摄装置的拍摄视野重叠，例如在一个拍摄装置的拍摄视野内包含两个以上拍摄对象物。因此，拍摄装置CM1～CM4各自是分辨率比拍摄装置CML高的拍摄装置。虽然拍摄装置CM1～CM4各自是无法以足够的分辨率对相当于基板S的宽度方向上的一列的所有区域一并进行拍摄的拍摄装置，但也可以是能够以足够的分辨率对相当于基板S的宽度方向上的一列的所有区域一并进行拍摄的拍摄装置。在此，例如图6所示，基板S以矩形且平板状的方式横竖具有多个贴附区域AA11～AA16、AA21～AA26、……。基板S构成为搬送方向(X轴方向)上的长度大于宽度方向(Y轴方向)上的长度。
拍摄视野的重叠区域OVL只要是能够包含最大尺寸的拍摄对象物的大小即可(只要保持最大产品尺寸即可)。由此，对于所有拍摄对象物而言，在任何拍摄视野中都容纳该拍摄对象物整体。如图8所示，重叠区域OVL只要是将拍摄对象物OB2容纳的大小即可，例如，若是衬底(substrate)基板，只要具有最大接片尺寸的重叠量，则对于所有接片而言，该接片的全景就会进入某一视野中。
使用图9至图15来说明多个拍摄图像的合成。图9是说明图像拼接和坐标映射的图。图10是说明使用校准板的图像拼接和坐标变换的示意图。图11是说明失真的图。图12是表示仿射变换及射影变换的变换矩阵的公式的图。图13是对由基板的目标模型进行的图像拼接和坐标变换进行说明的图。图14是利用多个拍摄装置拍摄到的在多联引线框架的接片上涂敷有糊状粘接剂的状态的图像，图14的(a)是并未随着时间经过而变化的情况下的拍摄图像，图14的(b)是随着时间经过而变化的情况下的拍摄图像。图15是对空间再修正进行说明的图，图15的(a)是表示空间再修正之前的状态的图，图15的(b)是表示空间再修正之后的状态的图。
为了抑制重叠量，控制部CNT利用图像拼接等来合成由多个拍摄装置拍摄到的图像。由于通常的图像拼接是想要使多个图像顺利拼合，所以若保持原样则有时会失去图像的校准。
因此，在实施方式中，在由多台拍摄装置拍摄到的图像的合成中，
(A)在将芯片贴装装置出货时或调整时，进行使用校准板的图像拼接和坐标变换；
(B)在将芯片贴装装置微调时或在连续运转过程中，基于基板的目标模型进行图像拼接，并基于配置在滑槽上的目标模型进行坐标变换。
使用图9至图12对上述(A)进行说明。
如图9所示，控制部CNT在调整芯片贴装装置时投射出成为将多联化的拍摄装置的所有拍摄视野覆盖的标尺(scale)的坐标标识CMRK，并以落入重叠区域OVL范围内的坐标标识CMRK的同一交点IP为基准对图像进行基于射影变换和仿射变换等的坐标变换，从而获得将各拍摄装置之间的图像顺利拼合而得到的一幅图像(合成图像)。在此，关于坐标标识CMRK，准备了校准板作为调整工具，并在该板上做记号来使用，坐标标识CMRK例如为格子状。当进行坐标变换时，需要具有保证整个空间的位置关系的标识。若具有图9所示的将整个合成视野覆盖的坐标标识CMRK，则能够在进行射影变换等的坐标变换时保证整个空间的位置关系，并能利用各交点间距进行图像空间坐标与实际空间坐标的匹配。
如图10所示，控制部CNT通过例如三台拍摄装置将具有格子状图案的一个大校准板CP划分视野来拍摄。三台拍摄装置因是彼此相邻的拍摄装置而具有视野以一定程度重叠的重叠区域OV12、OV23。重叠区域OV12、OV23内的格子图案的交点IP用黑点表示。
首先，控制部CNT通过仿射变换或射影变换而以相邻的拍摄装置中的某一个作为基准来对另一个拍摄装置的图像的像素坐标进行变换。在此，作为例子而将基准图像设为图像IV1、将变换图像设为图像IV2来进行说明。变换以使彼此变换的图像中的交点IP的坐标(黑点坐标)与对应的基准图像中的交点IP的坐标(黑点坐标)一致的方式计算仿射变换或射影变换的变换矩阵的各参数。在此，通常仿射变换的变换矩阵如图12的公式(1)所示，射影变换的行列式如图12的公式(2)所示。在变换矩阵的计算中通常只要有三个点的坐标即可，但通过对与格子状的网格相当的部分分别进行变换而不是使变换唯一，能够实现更准确的变换，因此，优选针对每个网格进行变换。
在作为基准的图像IV1具有以图11所示的樽形或线卷形等为代表的失真的情况下，优选使用先进入视野内的校准板CP的所有交点IP预先将原始图像变换成与正立的直角坐标系相匹配的图像而进行失真修正(第一失真修正)。由此，重叠区域OV12、OV23以外也能通过单纯的倍率调整而合并到合成图像中。
由于在像素坐标系中进行坐标匹配，所以图像IV2的变换后的坐标能够谋求变成整数值，但由仿射变换或射影变换所变换的像素并不一定会纳入这种场所，有时变换后的坐标会变成中间的值。那时，变换后的图像的各坐标根据接近的变换后的坐标的浓淡值来进行以最近邻法和双线性法、双三次法等为代表的浓淡值插值。
使用图13至图15对上述(B)进行说明。
对于生产工作前的调整作业中的变换，由于在视野内图像空间中以等间距配置有多个表示坐标基准的校准板CP的交点IP，所以图像空间与实际坐标空间的匹配比较容易。相对于此，在连续运转过程中或简单调整中，不使用校准板CP而进行图像合成和坐标匹配。关于图像合成，由于只要知道彼此表示相同场所的位置即可，所以利用基板上的定位用目标标记TM等。由于定位用目标标记TM作为贴附(贴装或涂糊剂)时的接片的定位工序而完成了模板模型的登记，所以可以利用定位用目标标记TM。如图13所示，当多个接片进入图像的重叠区域OV12、OV23内时，使用相邻的接片的定位用目标标记TM来确保三个以上的点。当只有一个接片进入重叠区域内时，预先将三个点的定位用目标标记TM登记在一个接片上而作为模板图像模型。
若是该方法则能够实现图像之间的基于坐标匹配的合成，但无法进行与实际空间的对位。即使以某一图像为基准进行匹配，若不先进行与坐标空间的匹配而是直接合成的话，则如图11所示，与作为基准图像的图像IV1相邻的图像IV2及与图像IV2相邻的图像IV3会受到图像IV1的失真的影响。当因失真造成的偏差从图像IV1起依次相邻时，最远位置的图像IV3被最大程度地放大。为了抑制该放大量，在滑槽SCT上的已知的坐标上设置标识SMRK，并再次从图像中测定所设置的标识SMRK的坐标，由此在合成后的图像中一并变换。由于此处的图像失真依赖于拍摄装置的镜头，所以优选在实施了最初变换时的变换(第一失真修正)之后进行图像合成，并为了匹配所有坐标而使用滑槽SCT上的标识SMRK。即，控制部CNT在使用坐标标识CMRK进行了实际空间与图像空间的修正之后掌握另行设于作为搬送路径的滑槽SCT上的标识SMRK的坐标。在此，滑槽SCT位于基板S的宽度方向上的两端部的外侧。
如上所述，坐标标识CMRK在芯片贴装装置的生产工作之前作为调整作业进行匹配。但是，随着工作的进展，由于拍摄装置的自发热及其饱和状态、和拍摄装置之间的热分布的波动，如图14的(b)所示，各拍摄装置的拍摄视野有时会分别随着时间经过而稍微位移。在此，拍摄装置CM2的拍摄视野IA2内的图像相对于拍摄装置CM1的拍摄视野IA1内的图像向右偏移。即，拍摄装置CM2向右发生了位移。另外，由四边形的框包围的部位表示各接片的左下的角部附近。在要求μm单位的精度的芯片贴装装置中无法忽视该偏移。即使在工作过程中也需要修正那些细微的偏移。以下，使用图15对修正该细微的偏移的方法进行说明。
如上所述，当在连续工作过程中拍摄装置之间发生偏移时，已知的具有间距的基板S的接片间间距有时会产生差异。控制部CNT通过定期测定该已知的接片间间距来检测由拍摄装置的热量等因素造成的固有的位移。另外，控制部CNT也通过定期测定已知的滑槽SCT上的标识SMRK之间的距离来检测由拍摄装置的热量等因素造成的固有的位移。
当检测到该位移时，控制部CNT使用基板S上的定位用目标标记TM等特征标识来再次计算对图像进行合成变换的射影变换矩阵和仿射变换矩阵。此时，所求出的射影变换矩阵和仿射变换矩阵虽然能够进行图像拼合，但如图15的(a)所示，有时会变成无法实现图像空间与实际空间的匹配的状态。因此，控制部CNT使用最初所测定的滑槽SCT上的标识SMRK以其坐标为基准进行再次变换。由此，获得图15的(b)所示的合成图像。
此外，倍率会根据基板P的厚度(基板P的上表面的高度)而变化，而且若高度改变则会变得难以对准。使用图16及图17来说明用于减少基板的厚度的影响的方法。
图16是对改变校准板的高度的方法进行说明的图，图16的(a)是表示基板被搬送并载置于贴附载台上的状态的剖视图，图16的(b)是表示校准板的上下移动的剖视图。图17是对设于滑槽上的标识进行说明的图，图17的(a)是表示基板被搬送并载置于贴附载台上的状态的剖视图，图17的(b)是设有标识的滑槽的俯视图，图17的(b)是其它例子中的设有标识的滑槽的剖视图。
控制部CNT为了与高度位移对应而使校准板CP向上下微动，从而针对每个高度获得射影变换矩阵。控制部CNT根据已知的基板的厚度和糊剂高度、芯片厚度等来计算对准图案位置和检查视野位置的预想高度，并针对每个高度自动选择使用所保持的哪个射影变换矩阵。控制部CNT在相邻的拍摄装置之间的重叠区域内进行基板上的同一点的识别，并测定高度。控制部CNT根据该测定值自动选择要使用的射影变换矩阵。
具体而言，当最初基于校准板CP进行修正时，如图16的(b)所示，使设置有校准板CP的贴附载台BS上下移动，从而针对贴附载台BS的每个高度测定校准板CP的交点的坐标。贴附载台的上下移动机构构成为能够进行μm单位的上下移动。
另外，设置于滑槽SCT上的标识SMRK优选处于与基板P的上表面的高度相同的高度。如图17的(a)、(b)所示，例如在滑槽SCT上成形出深度及直径不同的洞(孔)。如图17的(c)所示，表示标识SMRK的洞也可以针对每个深度单独设置。标识SMRK若与基板P的上表面高度一致则也可以不是洞。
根据实施方式，具有以下一个或多个效果。
(a)由于能够从大致正上方观察各拍摄对象物，所以能够防止在单纯的低倍率光学系统中发生的、视野边缘处的图像在高度方向上的倾斜。
(b)由于能够检测由拍摄装置的热量等因素造成的固有的位移、并能在芯片贴装机的运转动作中实施拍摄装置之间的修正，所以能够减少拍摄装置随时间经过而位移的影响。
(c)由于能够与高度位移对应、并且不再受因基板类型造成的厚度变化的影响，所以能够减少类型差异的影响。
(d)根据至少上述(a)～(c)中的任一项，能够实现定位精度的稳定化、检查的稳定化。
＜变形例＞
以下，对实施方式的代表性的变形例进行例示。在以下变形例的说明中，对于具有与上述实施方式中说明的结构及功能相同的结构及功能的部分，能够使用与上述实施方式相同的附图标记。而且，关于相关部分的说明，在技术上不矛盾的范围内能够适当引用上述实施方式中的说明。另外，上述实施方式的一部分及变形例的全部或一部分在技术上不矛盾的范围内能够适当地组合适用。
图18是对变形例中的拍摄装置的多联化进行说明的立体图。在实施方式中，说明了利用多个拍摄装置对基板S的宽度方向上的一列拍摄对象物进行拍摄的例子，但也可以是在基板S的长度方向上也配置有多个拍摄装置、即、将多个拍摄装置呈格子状配置，并对多列拍摄对象物进行拍摄。
例如图18所示，配置有四列拍摄装置组CM10～CM40，各拍摄装置组分别具有配置成一列的实施方式的四台拍摄装置CM1～CM4，十六台拍摄装置呈格子状配置。在此，在基板S上以一列六个的方式配置有五列拍摄对象部，相邻的拍摄装置的拍摄视野重叠。
如图18所示，不仅能够同时拍摄基板S的第一列的所有拍摄对象物，而且能够同时拍摄直到第二列之后的几列为止的所有拍摄对象物，并识别所合成的图像，因此，与实施方式相比能够减少移动基板S进行拍摄的次数。
【实施例】
对适用了上述实施方式的实施例进行以下说明。图19是表示实施例中的芯片贴装机的概要的俯视图。图20是在图19中从箭头A方向观察时对拾取头及贴装头的动作进行说明的图。
芯片贴装机10大体上具有：供给向基板S安装的芯片D的芯片供给部1；拾取部2；中间载台部3；预制部9；贴装部4；搬送部5；基板供给部6；基板搬出部7；和监视并控制各部分的动作的控制部8。Y轴方向是芯片贴装机10的前后方向，X轴方向是左右方向。芯片供给部1配置在芯片贴装机10的近前侧，贴装部4配置在里侧。在此，基板S上形成有最终成为一个封装的多个产品区域(以下称为封装区域P)。例如，在基板S是引线框架的情况下，封装区域P具有供芯片D载置的接片。
首先，芯片供给部1供给向基板S的封装区域P安装的芯片D。芯片供给部1具有保持晶圆11的晶圆保持台12、和从晶圆11顶起芯片D的用虚线表示的剥离单元13。芯片供给部1通过未图示的驱动机构沿XY轴方向移动，并使待拾取的芯片D移动到剥离单元13的位置。
拾取部2具有：拾取芯片D的拾取头21；使拾取头21沿Y轴方向移动的拾取头的Y驱动部23；使筒夹22升降、旋转及沿X轴方向移动的未图示的各驱动部；和掌握待从晶圆11拾取的芯片D的拾取位置的晶圆识别摄像头24。拾取头21具有将被顶起的芯片D吸附保持在顶端的筒夹22(一并参照图14)，从芯片供给部1拾取芯片D，并将其载置于中间载台31。拾取头21具有使筒夹22升降、旋转及沿X轴方向移动的未图示的各驱动部。
中间载台部3具有临时载置芯片D的中间载台31、和用于识别中间载台31上的芯片D的载台识别摄像头32。
预制部9具有注射器91、使注射器91沿Y方向及Z方向移动的驱动部93、和掌握注射器91的涂敷位置等的作为拍摄装置的粘接剂识别摄像头94。在此，粘接剂识别摄像头94例如是实施方式的多联化的拍摄装置CM1～CM4，拍摄装置CM1～CM4构成为分别使用照明装置LD进行拍摄。预制部9利用注射器91在由搬送部5搬送来的基板S上涂敷环氧树脂等糊状粘接剂。注射器91构成为在内部封入有糊状粘接剂、并通过空气压力将糊状粘接剂从喷嘴顶端挤出而涂敷到基板S上。在基板S例如是将多个单位引线框架横向排成一列并一连串地连续设置的多联引线框架的情况下，针对每个单位引线框架的接片涂敷糊状粘接剂。
贴装部4从中间载台31拾取芯片D，并将其贴装到被搬送来的基板S的涂敷有糊状粘接剂的封装区域P上。贴装部4具有：与拾取头21同样地具备将芯片D吸附保持在顶端的筒夹42(一并参照图20)的贴装头41；使贴装头41沿Y轴方向移动的Y驱动部43；和对基板S的封装区域P的位置识别标记(未图示)进行拍摄并识别贴装位置的基板识别摄像头44。在此，基板识别摄像头44例如是实施方式的多联化的拍摄装置CM1～CM4，拍摄装置CM1～CM4构成为分别使用照明装置LD进行拍摄。根据这种结构，贴装头41基于载台识别摄像头32的拍摄数据来修正拾取位置、姿势，从中间载台31拾取芯片D，并基于基板识别摄像头44的拍摄数据在基板上贴装芯片D。
搬送部5具有夹持搬送基板S的基板搬送爪51、和供基板S移动的搬送通道52。基板S通过利用沿着搬送通道52设置的未图示的滚珠丝杠来驱动设于搬送通道52的基板搬送爪51的未图示的螺母而移动。根据这种结构，基板S从基板供给部6沿着搬送通道52移动到贴装位置，并在贴装之后移动到基板搬出部7，从而将基板S交付给基板搬出部7。
接着，使用图21对芯片供给部1的结构进行说明。图21是表示图19的芯片供给部的主要部分的概要剖视图。
芯片供给部1具备沿水平方向(XY轴方向)移动的晶圆保持台12、和沿上下方向移动的剥离单元13。晶圆保持台12具有保持晶圆环14的扩展环15、和将固定于晶圆环14上的切割蓝膜(dicing tape)16水平定位的支承环17。晶圆11中被切割成网眼状的芯片D粘接固定于切割蓝膜16上。剥离单元13配置于支承环17的内侧。
芯片供给部1在芯片D的顶起时使保持着晶圆环14的扩展环15下降。其结果是，由晶圆环14保持着的切割蓝膜16被拉伸而使芯片D的间隔变大，通过剥离单元13从芯片D下方顶起切割蓝膜16或使其水平移动，从而提高了芯片D的拾取性。
如图22所示，控制系统80具备控制部8、驱动部86、信号部87和光学系统88。控制部8大体上主要具有由CPU(Central Processor Unit)构成的控制及运算装置81、存储装置82、输入输出装置83、总线84和电源部85。存储装置82具有存储有处理程序等的由RAM构成的主存储装置82a、和存储有控制所需的控制数据和图像数据等的由HDD构成的辅助存储装置82b。输入输出装置83具有：显示装置状态和信息等的监视器83a；输入操作员的指示的触摸面板83b；操作监视器的鼠标83c；和取入来自光学系统88的图像数据的图像取入装置83d。另外，输入输出装置83具有：马达控制装置83e，其对芯片供给部1的XY工作台(未图示)和贴装头工作台的ZY驱动轴等驱动部86进行控制；和I/O信号控制装置83f，其取入或控制各种传感器信号，并从照明装置等的开关等信号部87取入或控制信号。光学系统88中包括图20所示的晶圆识别摄像头24、粘接剂识别摄像头94、载台识别摄像头32、基板识别摄像头44。控制及运算装置81经由总线84取入所需的数据并进行运算，并对贴装头41等的控制、监视器83a等发送信息。
控制部8经由图像取入装置83d将由光学系统88拍摄到的图像数据保存于存储装置82。基于所保存的图像数据并通过被编程的软件来使用控制及运算装置81进行芯片D及基板S的定位、糊状粘接剂的涂敷图案的检查、和芯片D及基板S的表面检查。基于控制及运算装置81算出的芯片D及基板S的位置并利用软件经由马达控制装置83e使驱动部86运动。通过该过程来进行晶圆11上的芯片D的定位，并利用芯片供给部1及芯片贴装部4的驱动部进行动作而将芯片D贴装到基板S上。光学系统88所使用的识别摄像头是灰度仪、彩色摄像头等，使光强度数值化。
接着，使用图23对使用实施例的芯片贴装机的半导体器件的制造方法进行说明。图23是表示使用图19的芯片贴装机的半导体器件的制造方法的流程图。
(步骤S51：晶圆、基板搬入工序)
切割蓝膜16粘贴有从晶圆11分割出的芯片D，将保持着该切割蓝膜16的晶圆环14储存到晶圆盒(未图示)内，并搬入至芯片贴装机10。控制部8从填充有晶圆环14的晶圆盒向芯片供给部1供给晶圆环14。另外，准备基板S，并将其搬入至芯片贴装机10。控制部8利用基板供给部6将基板S安装到基板搬送爪51上。
(步骤S52：拾取工序)
控制部8使晶圆环14移动以使得能够通过晶圆保持台12从晶圆环14拾取所希望的芯片D，并基于由晶圆识别摄像头24拍摄到的数据进行定位及表面检查。控制部8通过剥离单元13将定位后的芯片D从切割蓝膜16剥离。
控制部8通过拾取头21从晶圆11拾取被剥离的芯片D。这样，从切割蓝膜16剥离的芯片D被拾取头21的筒夹22吸附、保持着搬送至下一工序(步骤BS13)。而且，当将芯片D搬送至下一工序的筒夹22返回到芯片供给部1时，按照上述步骤将下一个芯片D从切割蓝膜16剥离，并且之后按照同样的步骤从切割蓝膜16将芯片D一个一个剥离。
(步骤S53：贴装工序)
控制部8通过粘接剂识别摄像头94获取涂敷前的基板S的表面的图像，以确认应涂敷糊状粘接剂的面。若应涂敷的面没有问题，则控制部8从注射器91向由搬送部5搬送的基板S涂敷糊状粘接剂。在基板S是多联引线框架的情况下，在所有接片上涂敷糊状粘接剂。控制部8在涂敷后利用粘接剂识别摄像头94再次确认是否准确地涂敷了糊状粘接剂，并检查所涂敷的糊状粘接剂。若涂敷没有问题，则控制部8通过搬送部将基板S搬送至贴装载台BS，并基于由基板识别摄像头44拍摄到的图像数据进行定位。
控制部8将通过拾取头21从晶圆11拾取的芯片D载置到中间载台31，利用贴装头41从中间载台31再次拾取芯片D，并将其贴装到定位后的基板S上。控制部8基于由基板识别摄像头44拍摄到的图像数据来进行芯片D是否贴装于所希望的位置等的检查。
(步骤S54：基板搬出工序)
控制部8利用基板搬出部7从基板搬送爪51取出贴装有芯片D的基板S。从芯片贴装机10搬出基板S。
以上，基于实施方式、变形例及实施例对由本案发明人所完成的发明进行了具体说明，但本发明并不限定于上述实施方式、变形例及实施例，当然能够进行各种变更。
例如，在实施例中对利用预制部在基板上涂敷糊状粘接剂的例子进行了说明，但将芯片粘接到基板上的粘接剂也可以使用粘贴在晶圆11与切割蓝膜16之间的被称为粘片膜(DAF)的膜状的粘接材料来代替由注射器91涂敷的糊状粘接剂。DAF适用于在基板S上的芯片上载置多枚芯片而构成的层叠封装。
另外，在实施例中对如下例子进行了说明：在芯片供给部1与贴装部4之间设有中间载台部3，将利用拾取头21从芯片供给部1拾取的芯片D载置到中间载台31上，利用贴装头41从中间载台31再次拾取芯片D，并将其贴装到被搬送来的基板S上。但也可以将利用贴装头41从芯片供给部1拾取的芯片D贴装到基板S上。

Claims (23)

1.一种芯片贴装装置，其特征在于，具备：
搬送基板的搬送路径；
多个拍摄装置，其在所述搬送路径的上方沿着所述基板的宽度方向固定配置成一列；和
控制部，其构成为，利用多个所述拍摄装置对位于所述基板上的沿着所述宽度方向的一列多个贴附区域进行拍摄而获取多个图像，基于所获取的多个所述图像生成合成图像，并基于所述合成图像识别所述贴附区域的拍摄对象物，
各拍摄装置的拍摄视野在所述基板上重叠，所重叠的所述拍摄视野以比所述贴附区域大的方式构成。
2.根据权利要求1所述的芯片贴装装置，其特征在于，所述控制部构成为，基于位于所重叠的所述拍摄视野内的坐标标识来生成所述合成图像。
3.根据权利要求2所述的芯片贴装装置，其特征在于，所述坐标标识是覆盖所有所述拍摄装置的视野的格子状标尺，
所述控制部构成为，投射出所述坐标标识，并以进入所重叠的所述拍摄视野内的所述坐标标识的同一交点为基准对图像进行射影变换，从而将各拍摄装置之间的图像拼合以生成所述合成图像。
4.根据权利要求3所述的芯片贴装装置，其特征在于，所述搬送路径在所述基板的宽度方向上的两端的外侧分别具有多个基准标识，
所述基板具有以规定间隔配置的多个接片，
所述控制部构成为，利用所述拍摄装置对所述接片的间隔或所述基准标识的间隔进行测定，并检测所述拍摄装置之间的位移。
5.根据权利要求4所述的芯片贴装装置，其特征在于，所述基板还具有特征标识，
所述控制部构成为，在检测出所述拍摄装置之间的位移的情况下，基于所述特征标识再次计算对图像进行合成变换的射影变换矩阵。
6.根据权利要求5所述的芯片贴装装置，其特征在于，所述控制部构成为，基于预先测定的所述基准标识以其坐标为基准来再次计算所述射影变换矩阵。
7.根据权利要求6所述的芯片贴装装置，其特征在于，所述控制部构成为，
使所述基板向上下微动以针对每个高度求出射影变换矩阵，
根据所述基板的厚度或糊剂高度或芯片厚度来计算对准图案位置或检查视野位置的预想高度，并基于算出的预想高度而选择针对每个高度而保持的所述射影变换矩阵中的某一个。
8.根据权利要求7所述的芯片贴装装置，其特征在于，所述控制部构成为，在相邻的拍摄装置之间的重叠的拍摄视野内进行所述基板上的同一点的识别，测定高度，并基于所测定的所述高度而选择针对每个高度而保持的所述射影变换矩阵。
9.根据权利要求1至8中任一项所述的芯片贴装装置，其特征在于，还具备与多个所述拍摄装置分别对应地设置的多个照明装置，
所述控制部构成为，对多个所述照明装置独立进行调光。
10.根据权利要求1至8中任一项所述的芯片贴装装置，其特征在于，所述控制部构成为，将所述基板沿该基板的长度方向搬送，从而利用多个所述拍摄装置对下一列的多个贴附区域进行拍摄。
11.根据权利要求1至8中任一项所述的芯片贴装装置，其特征在于，所述拍摄对象物是涂敷于所述基板上的糊状粘接剂。
12.根据权利要求11所述的芯片贴装装置，其特征在于，所述控制部构成为，通过所述拍摄装置进行涂敷于所述基板上的糊状粘接剂的外观检查。
13.根据权利要求1至8中任一项所述的芯片贴装装置，其特征在于，所述拍摄对象物是在所述基板上或已贴装完的芯片上贴装的芯片。
14.一种半导体器件的制造方法，其特征在于，具备如下工序：
向芯片贴装装置搬入基板的工序，该芯片贴装装置构成为，具备搬送具有多个贴附区域的基板的搬送路径、在所述搬送路径的上方沿着所述基板的宽度方向固定配置成一列的多个拍摄装置、和与多个所述拍摄装置分别对应地设置的多个照明装置，各拍摄装置的拍摄视野在所述基板上重叠，所重叠的所述拍摄视野以比所述贴附区域大的方式构成；
利用多个所述拍摄装置对位于所述基板上的沿着所述宽度方向的一列多个所述贴附区域进行拍摄而获取多个图像，基于所获取的多个所述图像生成合成图像，并基于所述合成图像识别所述贴附区域的拍摄对象物的工序；和
将所述基板沿该基板的长度方向搬送，从而利用多个所述拍摄装置对下一列的多个贴附区域进行拍摄的工序。
15.根据权利要求14所述的半导体器件的制造方法，其特征在于，基于位于所重叠的所述拍摄视野内的坐标标识来生成所述合成图像。
16.根据权利要求15所述的半导体器件的制造方法，其特征在于，所述坐标标识是覆盖所有所述拍摄装置的视野的格子状标尺，
投射出所述坐标标识，并以进入所重叠的所述拍摄视野内的所述坐标标识的同一交点为基准对图像进行射影变换，从而将各拍摄装置之间的图像拼合以生成所述合成图像。
17.根据权利要求16所述的半导体器件的制造方法，其特征在于，所述搬送路径在所述基板的宽度方向上的两端的外侧分别具有多个基准标识，
所述基板具有以规定间隔配置的多个接片，
利用所述拍摄装置对所述接片的间隔或所述基准标识的间隔进行测定，并检测所述拍摄装置之间的位移。
18.根据权利要求17所述的半导体器件的制造方法，其特征在于，所述基板还具有特征标识，
在检测出所述拍摄装置之间的位移的情况下基于所述特征标识再次计算对图像进行合成变换的射影变换矩阵。
19.根据权利要求18所述的半导体器件的制造方法，其特征在于，基于预先测定的所述基准标识以其坐标为基准来再次计算所述射影变换矩阵。
20.根据权利要求19所述的半导体器件的制造方法，其特征在于，使所述基板向上下微动以针对每个高度求出射影变换矩阵，
根据所述基板的厚度或糊剂高度或芯片厚度来计算对准图案位置或检查视野位置的预想高度，并基于算出的预想高度而选择针对每个高度而保持的所述射影变换矩阵中的某一个。
21.根据权利要求20所述的半导体器件的制造方法，其特征在于，在相邻的拍摄装置之间的重叠的拍摄视野内进行所述基板上的同一点的识别，测定高度，并基于所测定的所述高度而选择针对每个高度而保持的所述射影变换矩阵。
22.根据权利要求14至21中任一项所述的半导体器件的制造方法，其特征在于，还具备在所述基板上涂敷糊状粘接剂的工序，
所述拍摄对象物是所涂敷的所述糊状粘接剂。
23.根据权利要求14至21中任一项所述的半导体器件的制造方法，其特征在于，还具备在所述基板上或已贴装完的芯片上贴装芯片的工序，
所述拍摄对象物是所贴装的所述芯片。
CN202110219292.8A 2020-03-09 2021-02-26 芯片贴装装置及半导体器件的制造方法 Active CN113380661B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020039656A JP7373436B2 (ja) 2020-03-09 2020-03-09 ダイボンディング装置および半導体装置の製造方法
JP2020-039656 2020-03-09

Publications (2)

Publication Number Publication Date
CN113380661A true CN113380661A (zh) 2021-09-10
CN113380661B CN113380661B (zh) 2023-09-29

Family

ID=77569626

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110219292.8A Active CN113380661B (zh) 2020-03-09 2021-02-26 芯片贴装装置及半导体器件的制造方法

Country Status (4)

Country Link
JP (1) JP7373436B2 (zh)
KR (1) KR102506283B1 (zh)
CN (1) CN113380661B (zh)
TW (1) TWI798619B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115008007A (zh) * 2022-06-15 2022-09-06 东莞市德镌精密设备有限公司 一种针刺式pcb焊接排晶机

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08316259A (ja) * 1995-05-15 1996-11-29 Rohm Co Ltd 半導体製品のワイヤボンディング方法および装置
JP2006324599A (ja) * 2005-05-20 2006-11-30 Canon Machinery Inc ダイボンダ用撮像装置
CN102498387A (zh) * 2009-09-22 2012-06-13 赛博光学公司 高速、高解析度、三维太阳能电池检查系统
JP2013187509A (ja) * 2012-03-09 2013-09-19 Seiko Epson Corp 実装部材の位置情報取得方法及び装置、電子デバイスの製造方法
JP2013197277A (ja) * 2012-03-19 2013-09-30 Hitachi High-Tech Instruments Co Ltd ダイボンダ
WO2014068766A1 (ja) * 2012-11-02 2014-05-08 富士機械製造株式会社 部品実装機
CN104103629A (zh) * 2013-04-03 2014-10-15 株式会社迪思科 板状物
KR20190112641A (ko) * 2018-03-26 2019-10-07 파스포드 테크놀로지 주식회사 다이 본딩 장치 및 반도체 장치의 제조 방법
CN110648942A (zh) * 2018-06-27 2020-01-03 捷进科技有限公司 芯片贴装机及半导体器件的制造方法
US20200058121A1 (en) * 2018-08-17 2020-02-20 Tokyo Electron Limited Method for correcting processing condition and substrate processing system
CN111279462A (zh) * 2017-10-26 2020-06-12 株式会社新川 接合装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008170298A (ja) 2007-01-12 2008-07-24 Oki Electric Ind Co Ltd 外観検査装置及び外観検査方法
JP4844431B2 (ja) 2007-03-01 2011-12-28 パナソニック株式会社 電子部品実装用装置および電子部品実装用装置における情報コードの読取り方法
US20110175997A1 (en) 2008-01-23 2011-07-21 Cyberoptics Corporation High speed optical inspection system with multiple illumination imagery
MY169616A (en) * 2009-02-06 2019-04-23 Agency Science Tech & Res Methods for examining a bonding structure of a substrate and bonding structure inspection devices
JP5421967B2 (ja) * 2011-09-07 2014-02-19 東京エレクトロン株式会社 接合方法、プログラム、コンピュータ記憶媒体及び接合システム
JP2013172011A (ja) 2012-02-21 2013-09-02 Panasonic Corp 部品実装装置、撮像装置および撮像方法
JP2014216621A (ja) 2013-04-30 2014-11-17 株式会社日立製作所 基板処理装置および基板処理方法
JP6435099B2 (ja) 2014-02-26 2018-12-05 Juki株式会社 電子部品実装装置及び電子部品実装方法
JP6818608B2 (ja) * 2017-03-28 2021-01-20 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
JP6976205B2 (ja) 2018-03-19 2021-12-08 東レエンジニアリング株式会社 チップ位置測定装置
JP7102271B2 (ja) * 2018-07-17 2022-07-19 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08316259A (ja) * 1995-05-15 1996-11-29 Rohm Co Ltd 半導体製品のワイヤボンディング方法および装置
JP2006324599A (ja) * 2005-05-20 2006-11-30 Canon Machinery Inc ダイボンダ用撮像装置
CN102498387A (zh) * 2009-09-22 2012-06-13 赛博光学公司 高速、高解析度、三维太阳能电池检查系统
JP2013187509A (ja) * 2012-03-09 2013-09-19 Seiko Epson Corp 実装部材の位置情報取得方法及び装置、電子デバイスの製造方法
JP2013197277A (ja) * 2012-03-19 2013-09-30 Hitachi High-Tech Instruments Co Ltd ダイボンダ
WO2014068766A1 (ja) * 2012-11-02 2014-05-08 富士機械製造株式会社 部品実装機
CN104103629A (zh) * 2013-04-03 2014-10-15 株式会社迪思科 板状物
CN111279462A (zh) * 2017-10-26 2020-06-12 株式会社新川 接合装置
KR20190112641A (ko) * 2018-03-26 2019-10-07 파스포드 테크놀로지 주식회사 다이 본딩 장치 및 반도체 장치의 제조 방법
CN110648942A (zh) * 2018-06-27 2020-01-03 捷进科技有限公司 芯片贴装机及半导体器件的制造方法
KR20200001514A (ko) * 2018-06-27 2020-01-06 파스포드 테크놀로지 주식회사 다이 본더 및 반도체 장치의 제조 방법
US20200058121A1 (en) * 2018-08-17 2020-02-20 Tokyo Electron Limited Method for correcting processing condition and substrate processing system

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115008007A (zh) * 2022-06-15 2022-09-06 东莞市德镌精密设备有限公司 一种针刺式pcb焊接排晶机
CN115008007B (zh) * 2022-06-15 2023-09-22 东莞市德镌精密设备有限公司 一种针刺式pcb焊接排晶机

Also Published As

Publication number Publication date
JP2021141270A (ja) 2021-09-16
JP7373436B2 (ja) 2023-11-02
CN113380661B (zh) 2023-09-29
TW202135642A (zh) 2021-09-16
KR20210113955A (ko) 2021-09-17
KR102506283B1 (ko) 2023-03-07
TWI798619B (zh) 2023-04-11

Similar Documents

Publication Publication Date Title
CN110364455B (zh) 芯片贴装装置及半导体装置的制造方法
JP2003526935A (ja) 改善された画像システムを備えた選出配置装置
JP7029900B2 (ja) ダイボンディング装置および半導体装置の製造方法
JP2009094283A (ja) 実装基板の生産方法、表面実装機及び実装基板生産管理装置
CN113380661B (zh) 芯片贴装装置及半导体器件的制造方法
KR20220089639A (ko) 다이 본딩 장치 및 반도체 장치의 제조 방법
JP6952623B2 (ja) ダイボンディング装置および半導体装置の製造方法
JP6836938B2 (ja) ダイボンディング装置および半導体装置の製造方法
JP2008124336A (ja) 半導体チップの外形認識方法および位置補正方法
TWI818620B (zh) 黏晶裝置及半導體裝置的製造方法
JP7178426B2 (ja) 三次元計測装置、及び、ワーク作業装置
TWI786739B (zh) 晶粒接合裝置及半導體裝置之製造方法
CN112867386A (zh) 自动贴片装置及其吸嘴和自动贴片方法
JP6259616B2 (ja) ダイボンダ及び半導体製造方法
CN115116922A (zh) 芯片贴装装置及半导体器件的制造方法
JP2002076696A (ja) 実装機における基板認識装置
JP7377655B2 (ja) ダイボンディング装置および半導体装置の製造方法
CN116759329A (zh) 安装装置、检查装置及半导体器件的制造方法
JP2022051472A (ja) 焦点調整治具、ダイボンディング装置および半導体装置の製造方法
CN116313891A (zh) 安装装置、照明系统的调整方法及半导体器件的制造方法
JP2023089746A (ja) 画像認識装置及び部品実装機
CN114823414A (zh) 芯片贴装装置及半导体器件的制造方法
JPH05136600A (ja) 電子部品認識装置
JPH04299542A (ja) ダイボンディング装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant