CN110364455B - 芯片贴装装置及半导体装置的制造方法 - Google Patents

芯片贴装装置及半导体装置的制造方法 Download PDF

Info

Publication number
CN110364455B
CN110364455B CN201910188130.5A CN201910188130A CN110364455B CN 110364455 B CN110364455 B CN 110364455B CN 201910188130 A CN201910188130 A CN 201910188130A CN 110364455 B CN110364455 B CN 110364455B
Authority
CN
China
Prior art keywords
mounting head
mounting
target
chip
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910188130.5A
Other languages
English (en)
Other versions
CN110364455A (zh
Inventor
小桥英晴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fasford Technology Co Ltd
Original Assignee
Fasford Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fasford Technology Co Ltd filed Critical Fasford Technology Co Ltd
Publication of CN110364455A publication Critical patent/CN110364455A/zh
Application granted granted Critical
Publication of CN110364455B publication Critical patent/CN110364455B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67282—Marking devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67712—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrate being handled substantially vertically
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/83122—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors by detecting inherent features of, or outside, the semiconductor or solid-state body
    • H01L2224/83129—Shape or position of the other item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02T—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO TRANSPORTATION
    • Y02T10/00—Road transport of goods or passengers
    • Y02T10/10—Internal combustion engine [ICE] based vehicles
    • Y02T10/12—Improving ICE efficiencies

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)
  • Supply And Installment Of Electrical Components (AREA)

Abstract

本发明提供一种使定位精度进一步提高的芯片贴装装置。芯片贴装装置包括：贴装头，其将所拾取的裸芯片载置于基板；目标标识，其设置在所述贴装头的上部并发光；以及摄像装置，其对所述基板的位置识别标记及所述目标标识进行拍摄。所述摄像装置在焦点偏移的状态下对所述目标标识进行拍摄。

Description

芯片贴装装置及半导体装置的制造方法
技术领域
本公开涉及芯片贴装装置，能够应用于例如具有识别基板的相机(摄像头)的芯片贴装机。
背景技术
在半导体装置的制造工序的一部分包括将半导体芯片(以下简称为裸芯片)搭载于布线基板或引线框等(以下简称为基板)来组装封装体的工序，组装封装体工序的一部分包括从半导体晶片(以下简称为晶片)分割裸芯片的工序(切割工序)、和将分割后的裸芯片搭载在基板上的芯片贴装工序。芯片贴装工序中使用的半导体制造装置为芯片贴装机等芯片贴装装置。
芯片贴装机是以焊料、镀金、树脂为接合材料，将裸芯片贴装(搭载并粘接)到基板上或贴装到已贴装裸芯片之上的装置。在例如将裸芯片贴装于基板表面的芯片贴装机中，重复进行以下动作(作业)，即：使用被称为筒夹的吸附喷嘴，从晶片吸附拾取裸芯片(拾取工序)，将其搬运到基板上并施加按压力，并且对接合材料进行加热而进行贴装(贴装工序)。
在上述的拾取工序及贴装工序时，配合各工序利用摄像装置对裸芯片或基板进行拍摄，基于拍摄到的图像通过图像处理进行定位及检查。
现有技术文献
专利文献
专利文献1：日本特开2016-171107号公报
专利文献2：日本特开2016-197629号公报
专利文献3：日本特开2016-197630号公报
发明内容
但是，由于现如今的封装小型/薄型化、基于裸芯片薄型化的叠层芯片(chip onchip)的层叠技术的发展，裸芯片贴装需要更加严苛的少于10μm的量级的定位。为了提高定位精度，准确掌握与贴装处理有关的贴装头、摄像系统等安装单元的由位置和旋转角规定的姿态是很重要的。
本公开的课题在于提供一种使定位精度进一步提高的芯片贴装装置。
其他课题和新的特征根据本说明书的记载及附图应能明确。
对本公开中的代表性构造的概要简单说明如下。
即，芯片贴装装置包括：贴装头，其将所拾取的裸芯片载置于基板；目标标识，其设置在所述贴装头的上部并发光；以及摄像装置，其对所述基板的位置识别标记及所述目标标识进行拍摄。所述摄像装置在焦点偏移的状态下对所述目标标识进行拍摄。
发明的效果
根据上述芯片贴装装置，能够进一步提高定位精度。
附图说明
图1是说明贴装头及相机的坐标系的图。
图2是说明使贴装头及相机的坐标系对准的方法的图。
图3是说明贴装头的在X轴或Y轴的动作中产生的俯仰对Z轴的影响的图。
图4是说明贴装头的位移的图。
图5是表示实施方式的相机、贴装头与基板的关系的图。
图6是说明发光目标标识与对位标记的关系的图。
图7是表示图6的发光目标标识的拍摄图像的图。
图8是表示发光目标标识的构成例的图。
图9是说明实施方式的发光目标标识与其他目标标识的对比的图。
图10是说明贴装头的位置偏移的图。
图11是说明第一变形例的发光目标标识的图。
图12是说明第二变形例的发光目标标识的图。
图13是说明贴装头的倾斜测量的图。
图14是说明贴装头的倾斜测量的图。
图15是说明第三变形例的发光目标标识的图。
图16是表示第四变形例的发光目标标识的构成例的图。
图17是说明接近圆形像的重叠的图。
图18是表示实施例的芯片贴装机的构成例的概略俯视图。
图19是说明在图18中从箭头A方向观察时的概略构成的图。
图20是表示图18的芯片供给部的构成的外观立体图。
图21是表示图18的芯片供给部的主要部分的概略剖视图。
图22是表示图18的芯片贴装机的控制系统的概略构成的框图。
图23是说明图18的芯片贴装机中的芯片贴装工序的流程图。
其中，附图标记说明如下：
10…芯片贴装机
1…芯片供给部
13…上推单元
2…拾取部
24…晶片识别相机
3…中间台部
31…中间台
32…台识别相机
4…贴装部
41…贴装头
42…筒夹
44…基板识别相机
5…搬运部
51…基板搬运爪
8…控制部
S…基板
BS…贴装台
D…裸芯片
P…封装体区域
CA…相机
HD…贴装头
LTM…发光目标标识
具体实施方式
以下使用附图说明实施方式、变形例及实施例。其中，在以下的说明中，有时对同一构成要素标注同一附图标记，省略重复的说明。此外，附图为了使说明更明确，有与实际方式相比示意性地示出各部分的宽度、厚度、形状等的情况，但这只是一个例子，并不限定本发明的解释。
首先，使用图1至图4说明定位的课题。图1是说明贴装头及相机的坐标系的图。图2是说明使贴装头及相机的坐标系对准的方法的图。图3是说明贴装头的在X轴或Y轴上的动作中产生的俯仰对Z轴的影响的图。图4是说明贴装头的位移的图。
如图1所示，对基板等工件进行拍摄的相机CA搭载于XY工作台DU1，贴装头HD搭载于其他XY工作台DU2。希望通过准确掌握贴装装置中的贴装头的位置而使贴装精度稳定化。但是，很难从机械角度使搭载于不同XY工作台的贴装头HD与相机CA(光学系统)的坐标系完全一致。
为了准确掌握贴装头HD的位置，存在如下的方法：利用贴装头HD在压敏纸PSP上设置多个凹痕，创建贴装头和光学系统的两个平面坐标系的变换矩阵。在该方法中，若没有设置足够量的凹痕，则无法消除贴装头HD的XY工作台DU2的俯仰、偏转的影响。由此，实质上无法以该方法进行俯仰、偏转的修正。另外，在框架等发生热变形而使贴装头HD的XY工作台DU2与相机CA的XY工作台DU1的位置关系发生了变化的情况下，无法消除其影响。而且无法实时地监视贴装头HD的位置。
如图3所示，贴装头HD在X轴或Y轴的动作中产生的俯仰会对Z轴造成影响。即，由于搭载有贴装头HD的XY工作台DU2产生的俯仰、偏转等，还会产生贴装头HD的仰角位移、仰角方向位移、自身在θ方向上的位移。由于仰角变化而会对贴装头HD的着落位置造成影响(着落位置变化)。由此，为了实现准确的贴装，还需要掌握搭载于XY工作台的贴装头HD在Z轴上的倾斜(仰角)，如图4所示，需要检测贴装头HD的XY位移(XY的偏置坐标)、以及Z位移(头的高度)、仰角(头的仰角(α))及仰角方向(头的仰角的方向(β))、头自身的θ方向上的位移(头的旋转(θ))。
＜实施方式＞
接下来，使用图5至8说明作为解决上述课题的一例的实施方式。图5是表示实施方式的相机、贴装头与基板的关系的图。图6是说明发光目标标识与对位标记的关系的图。图7是表示图6的发光目标标识的拍摄图像的图。图8是表示发光目标标识的构成例的图。
如图5所示，由作为摄像装置的相机CA一并监视基板S上的目标位置(位置识别标记)TP和贴装头的坐标。由此，能够由相机CA的图像内的坐标系进行一元管理，能够计算准确的偏置量。另外，能够实时地监视贴装头HD的位置，还能够应对热变形等。
为了监视贴装头HD的坐标，如图6所示，在贴装头HD上安装由LED光源构成的发光目标标识LTM，并利用相机CA检测其位置。此时，为了焦点对准基板S上的目标，发光目标标识LTM位于比相机CA的焦距(Lf)短的距离(Lh)，拍摄图像由于焦点偏移，如图7所示，光源(发光目标标识LTM)映现为圆形，形成圆形像CI。圆形像CI线性地追随贴装头HD的动作。由此，即使是该焦点偏移的圆形像CI，也能够求出相机CA与贴装头HD的相对位置。另外，圆形像CI映现为比焦点对准时的光源像大。利用映现较大的圆的定位精度与映现较小的圆相比，在图像运算上的定位精度更优异。通常，在为圆的情况下，作为图像边界面的圆周长越长则定位精度越高。
并且，若将LED直接搭载于贴装头HD，则由于LED发光时自身发热的影响而使发光目标标识LTM的位置移动，因此，如图8所示，优选使还作为热源的光源LS远离贴装头HD并利用光纤OF向贴装头HD上部的发光目标标识LTM的位置导光。通过使用光纤使发光光源的目标标识部与热源分离，从而能够使发光目标标识LTM的位置稳定。
在此与其他例进行对比。图9是说明实施方式的发光目标标识与其他目标标识的对比的图，图9的(A)是表示相机使焦点与基板上的目标对准的情况的图，图9的(B)是表示在贴装头搭载有第一对比例的目标标识的情况的图，图9的(C)是表示在贴装头搭载有第二对比例的目标标识的情况的图，图9的(D)是表示图9的(C)的贴装头倾斜的情况的图，图9的(E)是表示在贴装头搭载有实施方式的发光目标标识的情况的图。
根据下述理由，可以说作为搭载于贴装头HD的目标标识而使用发光光源的实施方式的方法优良。
在图9的(A)所示的相机CA的位置，焦点与基板S上的目标对准。
如图9的(B)所示，若将玻璃蒸镀型的不发光的通常的目标标识TM搭载于贴装头HD的上部，则成为与目标标识TM没有对准焦点而焦点偏移地进行拍摄的情况，周围与图像重合，难以识别目标标识TM。另外，需要另外设置照明，周围也会被照亮。由此，需要以使目标标识TM显露的方式进行周边设计。如图9的(E)所示，在搭载光点小的LED对其进行识别(使用发光目标标识LTM)的实施方式中，能够增强与周围的对比度差。
如图9的(C)所示，考虑安装反射镜MR或棱镜等，将目标标识TM搭载于贴装头HD的侧部并对焦的情况，若使用反射镜MR或棱镜等，在如图9的(D)所示贴装头HD的仰角变化时，很难掌握位置。
接下来，使用图10说明贴装头的位置偏移修正。图10是说明贴装头的位置偏移的图，图10的(A)、(D)是表示无位置偏移的情况的图，图10的(B)是表示贴装头向Y轴正方向位置偏移的情况的图，图10的(C)是表示贴装头向Y轴负方向位置偏移的情况的图。
如图10的(B)、(C)所示，在贴装头HD的移动量增减的情况下，通过利用相机CA识别在贴装头HD的上部设置的发光目标标识LTM，能够检测移动量的增减(位置偏移量)。能够通过对该增减量进行修正来准确地控制贴装位置。
根据实施方式，能够获得以下所示的一个或多个效果。
(1)通过利用一个相机测量作为工件的基板和贴装头的位置，能够在一个相机图像的坐标系进行相对位置检测。不需要进行相机间或单元间的基于坐标对准的不必要的修正处理。
(2)能够随时实现贴装头坐标的测量。由此，能够减少对于在动工前生成的修正数据的依赖度。
(3)通过使用发光目标标识，能够稳定地获得未对焦状态下的拍摄图像。
(4)通过准确掌握贴装头的空间位置，能够提高贴装的精度。
＜变形例＞
以下例示几个实施方式的代表性变形例。在以下的变形例说明中，可以对具有与上述实施方式中说明的内容同样的构成及功能的部分，使用与上述实施方式同样的附图标记。并且，对有关部分的说明，能够在技术上不矛盾的范围内，适当援用上述实施方式中的说明。另外，上述的实施方式的一部分及多个变形例的全部或一部分能够在技术上不矛盾的范围内适当组合应用。
在实施方式中，搭载于贴装头的发光目标标识为一个，但通过搭载多个发光目标标识，能够实现与贴装头的旋转或高度、仰角有关的测量。
(第一变形例)
第一变形例是测量贴装头的旋转及高度的例子，使用图11进行说明。
图11是说明第一变形例的发光目标标识的图，图11的(A)是实施方式的发光目标标识的主视图，图11的(B)是第一变形例的发光目标标识的主视图，图11的(C)是贴装头旋转的情况下的发光目标标识的主视图，图11的(D)是贴装头升高的情况下的发光目标标识的主视图，图11的(E)是第一变形例的发光目标标识的侧视图，图11的(F)是图11的(A)的拍摄图像，图11的(G)是图11的(B)的拍摄图像，图11的(H)是图11的(C)的拍摄图像，图11的(I)是图11的(D)的拍摄图像。
如图11的(A)及图11的(B)所示，在第一变形例中，将五个比实施方式的发光目标标识LTM小的发光目标标识搭载于贴装头HD。按照将一个发光目标标识LTM1配置于中央，将四个发光目标标识LTM2、LTM3、LTM4、LTM5在四个方向上等距离配置于该发光目标标识LTM1的周边，以使三个发光目标标识LTM1、LTM2、LTM3在第一方向上位于一条直线上的方式配置。以使三个发光目标标识LTM1、LTM4、LTM5在第二方向上位于一条直线上的方式配置。第一方向是与第二方向正交的方向。如图11的(A)、(B)示出贴装头HD的高度相同的情况，如图11的(E)、(F)所示，发光目标标识为圆形像，第一变形例的发光目标标识LTM1至LTM5的圆形像比实施方式的发光目标标识LTM的圆形像小。
若贴装头HD旋转，则如图11的(H)所示，由于位于一条直线上的多个发光目标标识的像的位置也旋转，因此能够测量θ。另外，若贴装头HD的高度改变，则如图11的(I)所示，发光目标标识的像的大小及发光目标标识的像间距离也变化。通过测量发光目标标识的像间距离的变化，能够测量贴装头HD的Z(高度)位移。
另外，通过测量发光目标标识的像的大小，也能够测量贴装头HD的Z(高度)的位移。
通过使发光目标标识数量为多个，能够检测贴装头的高度和θ旋转的位移。
(第二变形例)
第二变形例是检测贴装头的倾斜成分的例子，使用图12至14进行说明。
图12是说明第二变形例的发光目标标识的图。图13是说明贴装头的倾斜测量的图，图13的(A)是贴装头没有倾斜的情况下的发光目标标识的图像，图13的(B)是贴装头没有倾斜但在XY方向上位移的情况下的发光目标标识的图像，图13的(C)是贴装头存在倾斜的情况下的发光目标标识的图像。图14是说明贴装头的倾斜测量的图，图14的(A)及(D)是表示贴装头没有倾斜的状态的图，图14的(B)、(C)是表示贴装头有倾斜的状态的图。
如图12所示，多个发光目标标识LTM各自的设置高度不同(ΔH＞0)。换言之，在贴装头HD的上部的高度不同的位置搭载发光目标标识LTM。此时，即使发光目标标识LTM的尺寸相同，由于焦点距离不同，如图13的(A)所示，该焦点偏移的圆形像的尺寸也不同。通过测量该圆形像的中心间距离，能够区分是贴装头HD倾斜还是贴装头HD的移动距离不同。如图13的(B)所示，若被摄体间距离不同的两个发光目标标识LTM的像等距离(Lb＝La)移动，则贴装头HD在XY方向移动，若如图13的(C)所示，两个发光目标标识LTM的像的距离改变(Lc≠La)，则能够判断贴装头HD倾斜。
由此，如图14的(B)、(C)所示，在贴装头HD倾斜的情况下，通过改变多个发光目标标识的设置高度，能够检测贴装头的仰角位移和仰角方向。
(第三变形例)
第三变形例是测量贴装头的旋转、高度及倾斜的例子，使用图15进行说明。图15是说明第三变形例的发光目标标识的图。
如图15所示，第三变形例是将第一变形例与第二变形例组合得到的例子，在第三变形例中，以与第一变形例同样的配置，将五个发光目标标识搭载在贴装头HD的上部。将一个发光目标标识LTM1配置在中央，将四个发光目标标识LTM2、LTM3、LTM4、LTM5在四个方向上等距离地配置在该发光目标标识LTM1的周边，以使三个发光目标标识LTM1、LTM2、LTM3在第一方向上位于一条直线上的方式配置。以使三个发光目标标识LTM1、LTM4、LTM5在第二方向上位于一条直线上的方式配置。第一方向是与第二方向正交的方向。另外，改变在第一方向上沿一条直线配置的三个发光目标标识的高度，改变在第二方向上沿一条直线配置的三个发光目标标识的高度。由此，能够测量贴装头的旋转、高度及倾斜。
只要增加发光目标标识的数量或距离的种类并使用统计计算处理，就能够更准确地测量。
(第四变形例)
图16是表示第四变形例的发光目标标识的构成例的图。图17是说明接近圆形像的重叠的图。
第三变形例的发光目标标识LTM1至LTM5通过根据部位不同其厚度不同的石英玻璃QG的一体型来制作，例如在发光目标标识LTM1、LTM2、LTM3的位置形成孔(光导通路)OC1、OC2、OC3，从光源LS1、LS2、LS3经由光纤OF1、OF2、OF3向孔OC1、OC2、OC3导光。由此，能够使相对位置稳定。另外，通过利用电源/控制部PC1、PC2、PC3对各光源LS1、LS2、LS3的发光进行独立控制，从而能够使某一方光源逐个点亮，防止图17所示的接近圆形像的重叠的影响。发光目标标识LTM4、LTM5也同样地构成。
以下对将上述实施方式应用于芯片贴装机的例子进行以下说明。
实施例
图18是表示实施例的芯片贴装机的概略俯视图。图19是说明在图18中从箭头A方向观察时的拾取头及贴装头的动作的图。
芯片贴装机10大体具有：向印刷有一个或多个成为最终封装体的产品区域(以下称为封装体区域P)的基板S供给要安装的裸芯片D的芯片供给部1；拾取部2；中间台部3；贴装部4；搬运部5；基板供给部6；基板搬出部7；和监视并控制各部分的动作的控制部8。Y轴方向是芯片贴装机10的前后方向，X轴方向是左右方向。芯片供给部1配置在芯片贴装机10的近前侧，贴装部4配置在里侧。
首先，芯片供给部1向基板S的封装体区域P供给要安装的裸芯片D。芯片供给部1具有保持晶片11的晶片保持台12、和从晶片11上推裸芯片D的由虚线表示的上推单元13。芯片供给部1通过未图示的驱动机构而沿XY方向移动，使要拾取的裸芯片D移动到上推单元13的位置。
拾取部2具有拾取裸芯片D的拾取头21、使拾取头21沿Y方向移动的拾取头的Y驱动部23、和使筒夹22升降、旋转及沿X方向移动的未图示的各驱动部。拾取头21具有将被上推的裸芯片D吸附保持在前端的筒夹22(也参照图19)，从芯片供给部1拾取裸芯片D并将其载置到中间台31上。拾取头21具有使筒夹22升降、旋转及沿X方向移动的未图示的各驱动部。
中间台部3具有临时载置裸芯片D的中间台31、和用于识别中间台31上的裸芯片D的台识别相机32。
贴装部4从中间台31拾取裸芯片D，并将其贴装在被搬运来的基板S的封装体区域P上、或以层叠到已贴装到基板S的封装体区域P上的裸芯片上的形式进行贴装。贴装部4具有：与拾取头21同样地具备将裸芯片D吸附保持在前端的筒夹42(也参照图19)的贴装头41；使贴装头41沿Y方向移动的Y驱动部43；和拍摄基板S的封装体区域P的位置识别标记(未图示)并识别贴装位置的基板识别相机44。在此，贴装头41与实施方式的贴装头HD对应，在其上部具有实施方式及第一变形例至第三变形例中的某一个发光目标标识LTM。
通过这种结构，贴装头41基于台识别相机32的摄像数据来修正拾取位置和姿势，从中间台31拾取裸芯片D，并基于基板识别相机44的摄像数据在基板S上贴装裸芯片D。
搬运部5具有抓起基板S并进行搬运的基板搬运爪51、和使基板S移动的搬运通道52。基板S通过由沿着搬运通道52设置的未图示的滚珠丝杠驱动设于搬运通道52上的基板搬运爪51的未图示的螺母而移动。
通过这种结构，基板S从基板供给部6沿着搬运通道52移动到贴装位置，并在贴装之后移动到基板搬出部7，然后将基板S转移到基板搬出部7上。
控制部8具备储存对芯片贴装机10的各部分的动作进行监视及控制的程序(软件)的存储器、和执行储存在存储器内的程序的中央处理装置(CPU)。
接下来，使用图20及图21说明芯片供给部1的构成。图20是表示芯片供给部的外观立体图的图。图21是表示芯片供给部的主要部的概略剖视图。
芯片供给部1具备沿水平方向(XY方向)移动的晶片保持台12、和沿上下方向移动的上推单元13。晶片保持台12具有保持晶片环14的扩展环15、和将保持在晶片环14上且粘接有多个裸芯片D的切割带16水平地定位的支承环17。上推单元13配置在支承环17的内侧。
芯片供给部1在上推裸芯片D时使保持着晶片环14的扩展环15下降。其结果是，保持在晶片环14上的切割带16被拉伸而使裸芯片D的间隔扩大，通过上推单元13从裸芯片D下方上推裸芯片D，提高了裸芯片D的拾取性。此外，伴随着薄型化，将裸芯片粘接到基板上的粘接剂从液状变成了膜状，在晶片11与切割带16之间粘贴有被称为裸芯片粘片膜(DAF)18的膜状粘接材料。在具有裸芯片粘片膜18的晶片11中，相对于晶片11和裸芯片粘片膜18进行切割。因此，在剥离工序中将晶片11和裸芯片粘片膜18从切割带16剥离。
芯片贴装机10具有：识别晶片11上的裸芯片D的姿势的晶片识别相机24；识别载置于中间台31上的裸芯片D的姿势的台识别相机32；和识别贴装台BS上的安装位置的基板识别相机44。必须进行识别相机之间的姿势偏移修正的是干预贴装头41的拾取的台识别相机32、和干预基于贴装头41向安装位置的贴装的基板识别相机44。
使用图22说明控制部8。图22是表示控制系统的概略构成的框图。控制系统80包括控制部8、驱动部86、信号部87和光学系统88。控制部8大致包括主要由CPU(CentralProcessor Unit：中央处理器)构成的控制/运算装置81、存储装置82、输入输出装置83、总线84和电源部85。存储装置82包括：主存储装置82a，其由存储有处理程序等的RAM构成；以及辅助存储装置82b，其由存储有控制所需的控制数据和/或图像数据等的HDD或SSD等构成。输入输出装置83包括：监视器83a，其显示装置状态或信息等；触控面板83b，其输入操作者的指示；鼠标83c，其操作监视器；以及图像获取装置83d，其获取来自光学系统88的图像数据。另外，输入输出装置83包括：马达控制装置83e，其对芯片供给部1的XY工作台(未图示)或贴装头工作台的ZY驱动轴等的驱动部86进行控制；以及I/O信号控制装置83f，其对多种传感器信号或来自照明装置等的开关等信号部87的信号进行获取或控制。光学系统88包含晶片识别相机24、台识别相机32、基板识别相机44。控制/运算装置81经由总线84获取需要的数据并进行运算，向拾取头21等的控制或监视器83a等发送信息。
控制部8经由图像获取装置83d将由晶片识别相机24、台识别相机32及基板识别相机44拍摄到的图像数据保存于存储装置82。利用基于所保存的图像数据进行编程的软件，使用控制/运算装置81进行裸芯片D及基板S的封装体区域P的定位以及裸芯片D及基板S的表面检查。基于控制/运算装置81计算出的裸芯片D及基板S的封装体区域P的位置，通过软件经由马达控制装置83e使驱动部86动作。通过该处理进行晶片上的裸芯片定位，通过拾取部2及贴装部4的驱动部使拾取部2及贴装部4各自动作，将裸芯片D贴装到基板S的封装体区域P上。所使用的晶片识别相机24、台识别相机32及基板识别相机44是灰度、彩色等，使光强度数值化。
图23是说明图18的芯片贴装机中的芯片贴装工序的流程图。
在实施例的芯片贴装工序中，首先，控制部8将保持着晶片11的晶片环14从晶片盒中取出并载置到晶片保持台12上，并将晶片保持台12搬运到进行裸芯片D的拾取的基准位置(晶片装载(工序P1))。其次，控制部8根据由晶片识别相机24获取的图像，以使晶片11的配置位置与该基准位置准确地一致的方式进行微调。
接着，控制部8使载置有晶片11的晶片保持台12以规定节距进行节距移动并保持水平，由此将最初要拾取的裸芯片D配置到拾取位置上(裸芯片搬运(工序P2))。晶片11预先通过探测器等检查装置检查每个裸芯片，针对每个裸芯片生成表示好坏的地图数据，并将其存储到控制部8的存储装置82内。根据地图数据进行成为拾取对象的裸芯片D是佳品还是次品的判定。控制部8在裸芯片D为次品的情况下使载置有晶片11的晶片保持台12以规定节距进行节距移动，并将下一个要拾取的裸芯片D配置到拾取位置上，从而跳过次品的裸芯片D。
控制部8通过晶片识别相机24拍摄作为拾取对象的裸芯片D的主面(上表面)，并根据所获取的图像算出作为拾取对象的裸芯片D相对于上述拾取位置的位置偏移量。控制部8基于该位置偏移量使载置有晶片11的晶片保持台12移动，将作为拾取对象的裸芯片D准确地配置到拾取位置上(裸芯片定位(工序P3))。
接下来，控制部8根据利用晶片识别相机24获取的图像进行裸芯片D的表面检查(工序P4)。在此，控制部8通过表面检查判定是否存在问题，在判定为裸芯片D的表面没有问题的情况下进入下一工序(后述的工序P9)，在判定为有问题的情况下，进行表面图像的目测确认，或者进一步进行高灵敏度的检查或改变照明条件等的检查，在有问题的情况下进行跳过处理，在没有问题的情况下，进行下一工序的处理。在跳过处理中，跳过裸芯片D的工序P9以后的工序，使供晶片11载置的晶片保持台12以规定节距进行节距移动，将下一个待拾取的裸芯片D配置在拾取位置。
控制部8利用基板供给部6将基板S载置于搬运通道52(基板装载(工序P5))。控制部8使抓握搬运基板S的基板搬运爪51移动至贴装位置(基板搬运(工序P6))。
利用基板识别相机44对基板S的封装体区域P的位置识别标记(未图示)进行拍摄，识别贴装位置并进行定位(基板定位(工序P7))。
接下来，控制部8根据利用基板识别相机44获取的图像进行基板S的封装体区域P的表面检查(工序P8)。在此，控制部8通过表面检查判定是否存在问题，在判定为基板S的封装体区域P的表面没有问题的情况下进入下一工序(后述的工序P9)，而在判定为有问题的情况下，对表面图像进行目测确认，或者进一步进行高灵敏度的检查或进行改变照明条件等的检查，在有问题的情况下进行跳过处理，在没有问题的情况下进行下一工序的处理。在跳过处理中，跳过针对基板S的封装体区域P的相应标签的工序P10以后的工序，在基板动工信息中进行不良登记。
控制部8在利用芯片供给部1将拾取对象的裸芯片D准确地配置在拾取位置后，利用包含筒夹22的拾取头21，从切割带16拾取裸芯片D(裸芯片处理(工序P9))，载置在中间台31上((工序P10)。控制部8利用台识别相机32，对裸芯片D进行拍摄，进行载置于中间台31的裸芯片的姿态偏移(旋转偏移)的检测(工序P11)。控制部8在存在姿态偏移的情况下，利用在中间台31设置的旋转驱动装置(未图示)，使中间台31在与具有安装位置的安装面平行的面上旋转，对姿态偏移进行修正。
控制部8根据利用台识别相机32获取的图像，进行裸芯片D的表面检查(工序P12)。在此，控制部8通过表面检查判定是否存在问题，在判定为裸芯片D的表面没有问题的情况下进入下一工序(后述的工序P13)，但在判定为有问题的情况下，对表面图像进行目测确认，或者进一步进行高灵敏度的检查或改变照明条件等的检查，在有问题的情况下，将该裸芯片载置于未图示的残次品托盘等进行跳过处理，在没有问题的情况下进行下一工序的处理。在跳过处理中，跳过裸芯片D的工序P13以后的工序，使供晶片11载置的晶片保持台12以规定节距进行节距移动，将下一个待拾取的裸芯片D配置在拾取位置。
控制部8利用包含筒夹42的贴装头41从中间台31拾取裸芯片D，芯片贴装到基板S的封装体区域P或已贴装于基板S的封装体区域P的裸芯片上(裸芯片粘结(工序P13))。控制部8使用基板识别相机44对搭载在贴装头41上部的发光目标标识进行拍摄，识别贴装头41的位置及姿态，在位置或姿态有偏移的情况下进行修正。
控制部8在贴装了裸芯片D后，利用基板识别相机44拍摄裸芯片D、基板S而检查其贴装位置是否准确(裸芯片和基板的相对位置检查(工序P14))。此时，与裸芯片的对位同样地，求出裸芯片的中心和标签的中心，检查相对位置是否正确。
接下来，控制部8根据利用基板识别相机44获取的图像，进行裸芯片D及基板S的表面检查(工序P15)。在此，控制部8通过表面检查判定是否存在问题，在判定为所贴装的裸芯片D的表面没有问题的情况下进入下一工序(后述的工序P9)，而在判定为有问题的情况下，对表面图像进行目测确认，或者进一步进行高灵敏度的检查或改变照明条件等的检查，在有问题的情况下进行跳过处理，在没有问题的情况下进行下一工序的处理。在跳过处理中，在基板动工信息中进行不良登记。
以后，按照同样的步骤逐个将裸芯片D与基板S的封装体区域P贴装。若一个基板的贴装完成，则利用基板搬运爪51将基板S移动至基板搬出部7(基板搬运(工序P16))，并交付至基板搬出部7(基板卸载(工序P17))。
以后，按照同样的步骤，将裸芯片D逐个从切割带16剥离(工序P9)。若除了残次品以外的全部裸芯片D的拾取完成，则将以晶片11的外形保持有这些裸芯片D的切割带16及晶片环14等向晶片盒卸载(工序P18)。
以上基于实施方式、变形例及实施例对本发明的发明人提出的发明进行了具体说明，但本发明不限定于上述实施方式、变形例及实施例，当然能够进行多种变更。
例如，在实施例中，在裸芯片位置识别后进行了裸芯片外观检查识别，但也可以在裸芯片外观检查识别后进行裸芯片位置识别。
另外，在实施例中，在晶片的背面贴附有DAF，但也可以没有DAF。
另外，在实施例中，拾取头及贴装头分别具有一个，但也可以分别具有两个以上。另外，在实施例中具有中间台，但也可以没有中间台。在该情况下，拾取头和贴装头也可以兼用。
另外，在实施例中，使裸芯片的表面朝上地进行贴装，但也可以在拾取裸芯片后使裸芯片的表背翻转，使裸芯片的背面朝上地进行贴装。在该情况下，也可以不设置中间台。这种装置称为倒装芯片贴装机。

Claims (15)

1.一种芯片贴装装置，其特征在于，包括：
贴装头，其将所拾取的裸芯片载置于基板；
多个目标标识，其设置于所述贴装头的上部并发光；以及
摄像装置，其对所述基板的位置识别标记及多个所述目标标识进行拍摄，
多个所述目标标识各自的厚度不同，在各所述目标标识的位置形成有光导通路，从多个光源向所述光导通路分别导光，
所述摄像装置在焦点偏移的状态下对多个所述目标标识进行拍摄。
2.根据权利要求1所述的芯片贴装装置，其特征在于，
还具有控制装置，该控制装置对所述贴装头及所述摄像装置进行控制，
所述摄像装置在使焦点对准所述位置识别标记的状态下，对所述目标标识进行拍摄。
3.根据权利要求2所述的芯片贴装装置，其特征在于，
所述控制装置基于所述目标标识的圆形像，测量所述贴装头的位置。
4.根据权利要求2所述的芯片贴装装置，其特征在于，
所述贴装头在直线上具有多个所述目标标识，
所述控制装置基于所述目标标识的圆形像，测量所述贴装头的旋转或高度。
5.根据权利要求3所述的芯片贴装装置，其特征在于，
所述贴装头在直线上具有多个所述目标标识，
所述控制装置基于所述目标标识的圆形像，测量所述贴装头的旋转或高度。
6.根据权利要求2所述的芯片贴装装置，其特征在于，
多个所述目标标识的高度不同，
所述控制装置基于所述目标标识的圆形像，测量所述贴装头的倾斜或倾斜的朝向。
7.根据权利要求3所述的芯片贴装装置，其特征在于，
多个所述目标标识的高度不同，
所述控制装置基于所述目标标识的圆形像，测量所述贴装头的倾斜或倾斜的朝向。
8.根据权利要求4所述的芯片贴装装置，其特征在于，
多个所述目标标识的高度不同，
所述控制装置基于所述目标标识的圆形像，测量所述贴装头的倾斜或倾斜的朝向。
9.根据权利要求1至8中任一项所述的芯片贴装装置，其特征在于，
所述目标标识的光源位于与所述贴装头分开的位置，所述目标标识与所述光源通过光纤连接。
10.根据权利要求1至8中任一项的所述芯片贴装装置，其特征在于，还包括：
拾取头，其拾取所述裸芯片；以及
中间台，其供所拾取的所述裸芯片载置，
所述贴装头拾取在所述中间台之上载置的所述裸芯片。
11.一种半导体装置的制造方法，其特征在于，包括：
准备芯片贴装装置的工序，该芯片贴装装置包括贴装头和摄像装置，所述贴装头在其上部搭载发光的多个目标标识，所述摄像装置对基板的位置识别标记及多个所述目标标识进行拍摄，多个所述目标标识各自的厚度不同，在各所述目标标识的位置形成有光导通路，从多个光源向所述光导通路分别导光；
将保持着粘贴有裸芯片的切割带的晶片环保持器搬入的工序；
搬入基板的工序；
拾取所述裸芯片的工序；以及
将所拾取的所述裸芯片贴装在所述基板上或贴装在已贴装于所述基板的裸芯片上的贴装工序，
在所述贴装工序中，所述摄像装置在焦点偏移的状态下对所述目标标识进行拍摄。
12.根据权利要求11所述的半导体装置的制造方法，其特征在于，
在所述贴装工序中，所述摄像装置在使焦点对准所述位置识别标记的状态下，对所述目标标识进行拍摄。
13.根据权利要求12所述的半导体装置的制造方法，其特征在于，
在所述贴装工序中，基于所述目标标识的圆形像，测量所述贴装头的位置。
14.根据权利要求13所述的半导体装置的制造方法，其特征在于，
所述贴装头在直线上具有多个所述目标标识设置，
在所述贴装工序中，基于所述目标标识的圆形像，测量所述贴装头的旋转或高度。
15.根据权利要求14所述的半导体装置的制造方法，其特征在于，
多个所述目标标识的高度不同，
在所述贴装工序中，基于所述目标标识的圆形像，测量所述贴装头的倾斜。
CN201910188130.5A 2018-03-26 2019-03-13 芯片贴装装置及半导体装置的制造方法 Active CN110364455B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018059008A JP7018341B2 (ja) 2018-03-26 2018-03-26 ダイボンディング装置および半導体装置の製造方法
JP2018-059008 2018-03-26

Publications (2)

Publication Number Publication Date
CN110364455A CN110364455A (zh) 2019-10-22
CN110364455B true CN110364455B (zh) 2023-04-07

Family

ID=68167558

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910188130.5A Active CN110364455B (zh) 2018-03-26 2019-03-13 芯片贴装装置及半导体装置的制造方法

Country Status (4)

Country Link
JP (1) JP7018341B2 (zh)
KR (2) KR102215915B1 (zh)
CN (1) CN110364455B (zh)
TW (1) TWI702660B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI730506B (zh) * 2019-11-21 2021-06-11 日商新川股份有限公司 電子零件封裝裝置
JP7465199B2 (ja) * 2019-12-11 2024-04-10 芝浦メカトロニクス株式会社 実装装置
KR102350557B1 (ko) * 2020-03-06 2022-01-14 세메스 주식회사 다이 본딩 방법 및 다이 본딩 장치
JP7373436B2 (ja) * 2020-03-09 2023-11-02 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
JP7436251B2 (ja) * 2020-03-16 2024-02-21 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
JP7437987B2 (ja) * 2020-03-23 2024-02-26 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
KR102652796B1 (ko) * 2020-07-20 2024-03-28 세메스 주식회사 반도체 소자 본딩 장치 및 반도체 소자 본딩 방법
CN112070834B (zh) * 2020-08-11 2024-05-10 深圳市大族半导体装备科技有限公司 兼容多芯片定位方法、装置、设备和介质
DE102021111953A1 (de) * 2021-05-07 2022-11-10 Mühlbauer Gmbh & Co. Kg Optische Bauteilinspektion
CN114566445B (zh) * 2022-01-22 2023-09-08 苏州艾科瑞思智能装备股份有限公司 一种面向晶圆三维集成的高精度微组装设备
CN115586191B (zh) * 2022-11-11 2023-03-14 苏州恒视智能科技有限公司 新能源电池的极耳叠层自动调整检测机构

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104465413A (zh) * 2013-09-18 2015-03-25 株式会社日立高新技术仪器 芯片贴装机

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2821972B2 (ja) * 1993-03-25 1998-11-05 ローム株式会社 発光ダイオードチップの吸着確認装置
JPH11214428A (ja) * 1998-01-22 1999-08-06 Kaijo Corp ボンディング装置
JP2001185474A (ja) * 1999-12-27 2001-07-06 Nikon Corp アライメント方法、アライメント装置、基板、マスク、及び露光装置
JP4167790B2 (ja) * 2000-03-10 2008-10-22 東レエンジニアリング株式会社 チップ実装装置
CH697294B1 (de) * 2003-12-22 2008-08-15 Oerlikon Assembly Equipment Ag Verfahren für die Kalibration der Greifachse des Bondkopfs eines Automaten für die Montage von Halbleiterchips auf einem Substrat.
CH698357B1 (de) * 2006-12-22 2013-09-13 Kulicke & Soffa Die Bonding Gmbh Verfahren zum Kalibrieren der x-y Positionierung eines Positionierwerkzeugs, sowie Vorrichtung mit einem derartigen Positionierwerkzeug.
CH698334B1 (de) * 2007-10-09 2011-07-29 Esec Ag Verfahren für die Entnahme und Montage von auf einem Wafertisch bereitgestellten Halbleiterchips auf einem Substrat.
US7810698B2 (en) * 2008-11-20 2010-10-12 Asm Assembly Automation Ltd. Vision system for positioning a bonding tool
CN102386118B (zh) * 2010-09-02 2016-03-23 丽佳达普株式会社 基板粘合装置以及基板粘合方法
JP2012248728A (ja) * 2011-05-30 2012-12-13 Hitachi High-Tech Instruments Co Ltd ダイボンダ及びボンディング方法
KR101897825B1 (ko) * 2012-01-02 2018-09-12 세메스 주식회사 다이 본딩 장치
JP2014036068A (ja) * 2012-08-08 2014-02-24 Shinkawa Ltd ダイボンダおよびボンディングツールの位置検出方法
JP2014179561A (ja) * 2013-03-15 2014-09-25 Hitachi High-Tech Instruments Co Ltd ボンディングヘッドとそれを備えたダイボンダ
JP6510838B2 (ja) 2015-03-11 2019-05-08 ファスフォードテクノロジ株式会社 ボンディング装置及びボンディング方法
JP6510837B2 (ja) * 2015-03-11 2019-05-08 ファスフォードテクノロジ株式会社 ボンディング装置及びボンディング方法
JP6438826B2 (ja) 2015-04-02 2018-12-19 ファスフォードテクノロジ株式会社 ボンディング装置及びボンディング方法
JP6470088B2 (ja) * 2015-04-02 2019-02-13 ファスフォードテクノロジ株式会社 ボンディング装置及びボンディング方法
JP6667326B2 (ja) * 2016-03-17 2020-03-18 ファスフォードテクノロジ株式会社 ダイボンダおよびボンディング方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104465413A (zh) * 2013-09-18 2015-03-25 株式会社日立高新技术仪器 芯片贴装机

Also Published As

Publication number Publication date
CN110364455A (zh) 2019-10-22
JP2019175888A (ja) 2019-10-10
TW201941315A (zh) 2019-10-16
KR102215915B1 (ko) 2021-02-16
KR20200135260A (ko) 2020-12-02
JP7018341B2 (ja) 2022-02-10
KR20190112641A (ko) 2019-10-07
KR102399836B1 (ko) 2022-05-20
TWI702660B (zh) 2020-08-21

Similar Documents

Publication Publication Date Title
CN110364455B (zh) 芯片贴装装置及半导体装置的制造方法
US20100171966A1 (en) Alignment apparatus for semiconductor wafer
CN110729210B (zh) 半导体制造装置以及半导体器件的制造方法
CN109906029B (zh) 电子部件安装装置以及电子部件安装方法
CN108364880B (zh) 半导体制造装置及半导体器件的制造方法
JP7225337B2 (ja) 半導体製造装置および半導体装置の製造方法
CN109524320B (zh) 半导体制造装置及半导体器件的制造方法
JP2019029611A (ja) ダイボンディング装置および半導体装置の製造方法
WO2020049127A1 (en) Die attach systems, and methods for integrated accuracy verification and calibration using such systems
KR20180109678A (ko) 다이 본딩 장치 및 반도체 장치의 제조 방법
KR20220089639A (ko) 다이 본딩 장치 및 반도체 장치의 제조 방법
JP6952623B2 (ja) ダイボンディング装置および半導体装置の製造方法
JP6836938B2 (ja) ダイボンディング装置および半導体装置の製造方法
CN113436986B (zh) 芯片贴装装置及半导体器件的制造方法
CN111725086B (zh) 半导体制造装置以及半导体器件的制造方法
KR20210113955A (ko) 다이 본딩 장치 및 반도체 장치의 제조 방법
JP6259616B2 (ja) ダイボンダ及び半導体製造方法
JPH0818164A (ja) 発光デバイスの組立装置
JP2013197278A (ja) 半導体製造装置
JP2023092401A (ja) 実装装置、照明システムの調整方法および半導体装置の製造方法
CN115410947A (zh) 芯片贴装装置及半导体器件的制造方法
TW202310144A (zh) 工件處理系統、校準工件處理系統的方法及製造半導體封裝的方法
CN116759328A (zh) 安装装置、检查装置、元件组装方法及半导体器件的制造方法
CN116759329A (zh) 安装装置、检查装置及半导体器件的制造方法
CN116403936A (zh) 半导体制造装置、检查装置及半导体器件的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant