JPH08316259A - 半導体製品のワイヤボンディング方法および装置 - Google Patents

半導体製品のワイヤボンディング方法および装置

Info

Publication number
JPH08316259A
JPH08316259A JP11541395A JP11541395A JPH08316259A JP H08316259 A JPH08316259 A JP H08316259A JP 11541395 A JP11541395 A JP 11541395A JP 11541395 A JP11541395 A JP 11541395A JP H08316259 A JPH08316259 A JP H08316259A
Authority
JP
Japan
Prior art keywords
wire
coordinates
bonding
semiconductor chip
image pickup
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11541395A
Other languages
English (en)
Inventor
Yoshitaka Horie
佳孝 堀江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP11541395A priority Critical patent/JPH08316259A/ja
Publication of JPH08316259A publication Critical patent/JPH08316259A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements

Landscapes

  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 ワイヤボンディング作業を全体として迅速に
行い、生産性を良好に向上させる。 【構成】 長手方向に搬送されるリードフレーム1上に
搬送方向所定間隔おきに搭載された半導体チップ11の
各パッド12と、それに対応するリード13の先端部と
を、ワイヤにより結線する半導体製品のワイヤボンディ
ング装置であって、リードフレーム1の側方所定位置に
配置され、各パッド12とリード13の先端部とを結線
するワイヤボンダ2と、ワイヤボンダ2よりも搬送方向
上手側に配置され、結線中の半導体チップ11よりも搬
送方向上手側に位置する半導体チップ11の各パッド1
2を撮像する撮像装置3と、撮像装置3により撮像され
た映像情報に基づいて、各パッド12におけるボンディ
ング位置の座標を求める座標演算手段6とを備えた。

Description

【発明の詳細な説明】
【0001】
【技術分野】本願発明は、長手方向に搬送されるリード
フレーム上に搬送方向所定間隔おきに搭載された半導体
チップの各パッドと、それに対応するリードの先端部と
を、ワイヤにより結線する、半導体製品のワイヤボンデ
ィング方法および装置に関する。
【0002】
【従来技術】トランジスタ、ダイオード、IC、LSI
等の半導体製品における従来の製造プロセスの大要は、
ウエーハ処理工程やダイシング工程を経た後に、ペレッ
トボンディング工程およびワイヤボンディング工程が実
行され、その後、モールド工程、メッキ処理工程、マー
ク工程、さらには切断成型工程等を経て、選別工程が実
行される。
【0003】上記ペレットボンディング工程は、前工程
でダイシングされたペレットすなわち半導体チップを、
リードフレームのアイランドすなわちタブに接着剤を用
いて固定する工程である。この場合の接着剤としては、
銀ペースト等の導電性樹脂が使用される。
【0004】上記ワイヤボンディング工程は、半導体チ
ップ上に配置された内部電極であるパッドと、リードフ
レーム上の外部電極すなわちリードの先端部との間を、
金線により結線する工程であり、この工程においては、
ファーストボンディング処理と、セカンドボンディング
処理とが実行される。上記ファーストボンディング処理
は、キャピラリと称される工具に金線を引き通し、この
金線の先端に放電により熱を加えて形成した金のボール
を、上記キャピラリにより半導体チップ上のパッドに熱
圧着させるものである。また、上記セカンドボンディン
グ処理は、上記キャピラリを移動させて金線をリードフ
レームのリードの先端部まで引き出し、この金線の所定
引き出し位置を上記キャピラリによりリードの先端部に
圧着させるものである。
【0005】特に、上記製造プロセスの中のペレットボ
ンディング工程やワイヤボンディング工程は、半導体製
品の信頼性に大きな影響を与えるものである。具体的に
は、半導体チップがリードフレームの所定位置に正確に
ボンディングされていること、ワイヤボンディング部の
金線のボールが半導体チップのパッド上に正確に付着し
ていること、あるいはボールの形状が適切であること等
が、電気特性に影響を与えるのみならず、長期使用に耐
え得るか否か等の耐久性や信頼性に大きな影響を与える
ものである。
【0006】このため、近年においては、リードフレー
ムのアイランドに搭載される半導体チップ上の各パッド
と、これに対応する各リードの先端部との間を、ワイヤ
ボンディングにより結線するに先立って、そのファイン
ピッチ化ならびに高精度化の要請に応じるため、以下に
示すような画像認識による位置決め手法が採用されるに
至っている。
【0007】すなわち、この手法は、ITVカメラ等の
撮像手段により上記半導体チップ上の特定位置と上記各
リードの先端部とを撮影し、この画像上における基準座
標すなわち画像中心に対する上記撮影対象物の変位量を
求め、この変位量に基づく補正を加えることにより、上
記半導体チップ上の各パッド位置と各リードの先端部位
置とを認識するものである。そして、この認識された各
パッド位置と各リード先端部位置とをワイヤボンディン
グに先立って記憶手段に記憶させておき、この記憶され
た各データに基づいてワイヤボンダのツールすなわちキ
ャピラリを移動させていくものである。
【0008】このような手法を用いて、長手方向に搬送
されるリードフレーム上に搬送方向所定間隔おきに搭載
された半導体チップの各パッドと、それに対応するリー
ドの先端部とを、ワイヤにより結線するに際しては、従
来、ワイヤボンダと撮像装置とを、リードフレームの側
方所定位置に近接配置し、先ず、撮像装置により、半導
体チップの各パッドと、それに対応するリードの先端部
とを撮像して、それらの位置を認識し、記憶した後に、
ワイヤボンダにより、上記記憶に従って、半導体チップ
の各パッドと、それに対応するリードの先端部とを結線
していた。
【0009】しかしながら、このような従来の方式で
は、位置認識の後に結線を行うので、ワイヤボンディン
グ作業に位置認識の時間と結線の時間とが個別に必要で
あり、生産性が悪いという課題があった。
【0010】
【発明の開示】本願発明は、上記した事情のもとで考え
出されたものであって、ワイヤボンディング作業を全体
として迅速に行え、生産性を良好に向上させることので
きる半導体製品のワイヤボンディング方法および装置を
提供することを、その課題とする。
【0011】上記の課題を解決するため、本願発明で
は、次の技術的手段を講じている。
【0012】本願発明の第1の側面によれば、長手方向
に搬送されるリードフレーム上に搬送方向所定間隔おき
に搭載された半導体チップの各パッドと、それに対応す
るリードの先端部とを、ワイヤにより結線する半導体製
品のワイヤボンディング方法であって、リードフレーム
の側方所定位置に配置されたワイヤボンダにより、各パ
ッドとリードの先端部とを結線しながら、ワイヤボンダ
よりも搬送方向上手側に配置された撮像装置により、結
線中の半導体チップよりも搬送方向上手側に位置する半
導体チップの各パッドを撮像して、それら各パッドにお
けるボンディング位置の座標を予め求めておくことを特
徴とする、半導体製品のワイヤボンディング方法が提供
される。
【0013】このようにすれば、ワイヤボンダの作業領
域に導入された半導体チップについての結線と、それよ
り上手側に位置する半導体チップについてのボンディン
グ位置の座標認識とを同時に行うことができるので、ワ
イヤボンディング作業を全体として迅速に行え、生産性
を良好に向上させることができる。
【0014】好ましい実施例によれば、撮像装置によ
り、各パッドの他に、それに対応するリードの先端部を
撮像して、各パッドとリードの先端部とにおけるボンデ
ィング位置の座標を予め求めておく。
【0015】このようにすれば、例えばICのように、
ボンディング位置が多数あり、隣接リード間の間隔が微
小な場合であっても、正確に結線を行える。
【0016】また、好ましい実施例によれば、ワイヤボ
ンダの近傍に撮像装置とは別の撮像装置を配置し、結線
の直前に、少数のボンディング位置の座標を求めて、既
に求めた座標と異なっていれば、新たに求めた座標に基
づいて、既に求めた全ての座標を補正する。
【0017】このようにすれば、例えばICのように、
ボンディング位置が多数あり、隣接パッド間および隣接
リード間の間隔が微小で、リードフレームの搬送誤差が
ボンディング位置の許容誤差を越える可能性があるよう
な場合であっても、正確に結線を行える。
【0018】本願発明の第2の側面によれば、長手方向
に搬送されるリードフレーム上に搬送方向所定間隔おき
に搭載された半導体チップの各パッドと、それに対応す
るリードの先端部とを、ワイヤにより結線する半導体製
品のワイヤボンディング装置であって、リードフレーム
の側方所定位置に配置され、各パッドとリードの先端部
とを結線するワイヤボンダと、ワイヤボンダよりも搬送
方向上手側に配置され、結線中の半導体チップよりも搬
送方向上手側に位置する半導体チップの各パッドを撮像
する撮像装置と、撮像装置により撮像された映像情報に
基づいて、各パッドにおけるボンディング位置の座標を
求める座標演算手段と、を備えたことを特徴とする、半
導体製品のワイヤボンディング装置が提供される。
【0019】この半導体製品のワイヤボンディング装置
によれば、本願発明の上記半導体製品のワイヤボンディ
ング方法を良好に実施し得る。
【0020】好ましい実施例によれば、撮像装置は、各
パッドの他に、それに対応するリードの先端部を撮像
し、座標演算手段は、各パッドおよびリードの先端部に
おけるボンディング位置の座標を求める構成とする。
【0021】また、好ましい実施例によれば、ワイヤボ
ンダの近傍に配置され、ワイヤボンダによる結線の直前
に少数のボンディング位置を撮像する、上記撮像装置と
は別の撮像装置と、この別の撮像装置により撮像された
映像情報に基づいて、少数のボンディング位置の座標を
新たに求め、その座標が座標演算手段により既に求めら
れている座標と異なっていれば、新たに求めた座標に基
づいて、既に求められている全ての座標を補正する座標
補正手段とを備えた構成とする。
【0022】本願発明のその他の特徴および利点は、添
付図面を参照して以下に行う詳細な説明によって、より
明らかとなろう。
【0023】
【実施例】以下、本願発明の好ましい実施例を、図面を
参照して具体的に説明する。
【0024】図1は、本願発明に係る半導体製品のワイ
ヤボンディング装置の配置説明図であって、リードフレ
ーム1の側方には、ワイヤボンダ2と、撮像装置3とが
配置されており、ワイヤボンダ2の近傍には、撮像装置
3とは別の撮像装置4が配置されている。これらワイヤ
ボンダ2と撮像装置3,4とは、マイクロコンピュータ
からなる制御装置5に接続されており、この制御装置5
は、座標演算手段6や座標補正手段7などを、予め格納
されたプログラムに基づいて実現しており、RAMから
なるメモリ8などを備えている。
【0025】リードフレーム1は、図外の搬送装置によ
り、長手方向すなわち矢印A方向に所定ピッチで搬送さ
れ、搬送方向所定間隔おきに半導体チップ11が搭載さ
れている。半導体チップ11上には、多数のパッド12
が配置されており、リードフレーム1上には、多数のリ
ード13が配置されている。
【0026】ワイヤボンダ2は、リードフレーム1の側
方所定位置に配置され、半導体チップ11上の各パッド
12と、それに対応するリードフレーム1上のリード1
3の先端部とを、例えば金線などのワイヤにより結線す
る。
【0027】撮像装置3は、ワイヤボンダ2よりもリー
ドフレーム1の搬送方向上手側に配置され、ワイヤボン
ダ2により結線されている半導体チップ11よりもリー
ドフレーム1の搬送方向上手側に位置する半導体チップ
11上の各パッド12と、それに対応するリードフレー
ム1上のリード13とを撮像する。
【0028】撮像装置4は、ワイヤボンダ2の近傍に配
置され、ワイヤボンダ2による結線の直前に、これから
結線しようとする半導体チップ11に関して、予め決め
られた少数のボンディング位置を撮像する。
【0029】制御装置5は、ワイヤボンダ2や撮像装置
3,4を制御する。
【0030】座標演算手段6は、撮像装置3により撮像
された映像情報に基づいて、半導体チップ11上の各パ
ッド12と、それに対応するリードフレーム1上のリー
ド13の先端部との各々の中心位置すなわちボンディン
グ位置の座標を求める。
【0031】座標補正手段7は、撮像装置4により撮像
された映像情報に基づいて、予め決められた少数のボン
ディング位置の座標を新たに求め、その座標が座標演算
手段6により既に求められている座標と異なっていれ
ば、新たに求めた座標に基づいて、既に求められている
全ての座標を補正する。
【0032】図2は、リードフレーム1の平面図であっ
て、半導体チップ11を搭載する前の状態を示してい
る。リードフレーム1は、樹脂パッケージされるべき領
域を画成する四辺のダムバー14のそれぞれについて、
先端側ほど相互間ピッチが狭くなる多数本のリード13
を備えている。そして、これらのリード13で囲まれた
正方形の領域には、半導体チップ11がボンディングさ
れるアイランド15が形成されている。なお、このアイ
ランド15は、4本のサポートフレーム16によって支
持された状態にある。
【0033】図3は、リードフレーム1の要部拡大平面
図であって、アイランド15上には半導体チップ11が
ボンディングされており、半導体チップ11上には、多
数のパッド12が配置されている。これら各パッド12
と、それに対応するリード13の先端部13aとが、ワ
イヤボンダ2により金線17を用いて結線される。な
お、各リード13の先端部13aは、その切断加工時に
作用する応力の影響などを受けて、相互間寸法に多少の
ばらつきが生じているのが通例である。また、パッド1
2も、アイランド15上への半導体チップ11のボンデ
ィング誤差などに起因して、位置ずれを生じている場合
がある。
【0034】図4は、ワイヤボンダ2および撮像装置4
の外観斜視図であって、ワイヤボンダ2は、移動テーブ
ル18上に搭載されている。この移動テーブル18は、
相互に直交するX方向およびY方向への移動を案内する
ガイド用テーブル19,20上に保持されている。すな
わち、ガイド用テーブル20は、ガイド用テーブル19
に案内されてX方向に移動可能であり、移動テーブル1
8は、ガイド用テーブル20に案内されてY方向に移動
可能である。ワイヤボンダ2は、半導体チップ11の各
パッド12と、それに対応するリードフレーム1のリー
ド13の先端部13aとの、各ボンディング位置に対し
て、金線17を所定の手段により熱圧着または圧着させ
るツールであるキャピラリ21を備えており、このキャ
ピラリ21は、駆動アーム22の先端部に固着されてい
る。この駆動アーム22は、リードフレーム1の搬送方
向に沿う支軸23により回動可能に保持されている。
【0035】さらに、移動テーブル18上には、撮像装
置4が搭載されている。すなわち、移動テーブル18上
には、支柱24が固着されており、この支柱24には、
アーム25が固着されている。そして、このアーム25
により、撮像装置4が支持されている。
【0036】図5は、撮像装置3の外観斜視図であっ
て、撮像装置3は、移動テーブル26上に搭載されてい
る。すなわち、移動テーブル26上には、支柱27が固
着されており、この支柱27には、アーム28が固着さ
れている。そして、このアーム28により、撮像装置3
が支持されている。移動テーブル26は、相互に直交す
るX方向およびY方向への移動を案内するガイド用テー
ブル29,30上に保持されている。すなわち、ガイド
用テーブル30は、ガイド用テーブル29に案内されて
X方向に移動可能であり、移動テーブル26は、ガイド
用テーブル30に案内されてY方向に移動可能である。
【0037】次に動作を説明する。ワイヤボンディング
に際しては、ワイヤボンダ2が、制御装置5により制御
されて、半導体チップ11の各パッド12と、それに対
応するリードフレーム1のリード13の先端部13aと
を、金線17により結線する。このとき、制御装置5
は、メモリ8からボンディング位置の座標を読み出し
て、それに基づいてワイヤボンダ2を移動させる。この
ボンディング位置の座標は、予め撮像装置3により撮像
された映像情報に基づいて、座標演算手段6により演算
され、ワイヤボンダ2による結線の直前に、撮像装置4
により撮像された映像情報に基づいて、必要に応じて、
座標補正手段7により補正されたものである。
【0038】すなわち、ワイヤボンダ2による結線作業
と同時に、撮像装置3が、ワイヤボンダ2により結線作
業が行われている半導体チップ11よりもリードフレー
ム1搬送方向上手側の半導体チップ11、すなわち未だ
結線が行われていない半導体チップ11に関して、半導
体チップ11の各パッド12と、それに対応するリード
フレーム1のリード13の先端部13aとを順次撮像し
て、その映像情報を制御装置5の座標演算手段6に出力
する。これにより座標演算手段6が、撮像装置4からの
映像情報に基づいて、各パッド12およびリード13の
先端部13aを認識し、各パッド12やリード13の先
端部13aの各々の中心位置であるボンディング位置の
座標を演算する。各パッド12およびリード13の先端
部13aの認識に関しては、パッド12やリード13は
他の部分よりも光の反射率が大きく、明度が高いので、
撮像した映像の各ドットを、所定の明度を閾値として二
値化することにより、容易に認識できる。その結果、各
々の中心位置であるボンディング位置を演算することも
容易である。また、ボンディング位置の座標の演算は、
撮像装置4の移動位置を表す座標と、その移動位置にお
いて撮像した画面中の中心位置の相対座標とに基づい
て、予め決められている所定の点を基準とした絶対座標
として容易に演算可能である。かくして座標演算手段6
により演算されたボンディング位置の座標は、メモリ8
に記憶される。
【0039】ワイヤボンダ2による結線が完了すると、
図外の搬送装置により、リードフレーム1が図1に示す
矢印A方向に所定距離、すなわち半導体チップ11の1
ピッチ分搬送される。これにより、座標演算手段6によ
り既にボンディング位置の座標を演算されている半導体
チップ11が、ワイヤボンダ2および撮像装置4による
作業領域に位置する。そして、先ず撮像装置4が、多数
のボンディング位置のうち、予め決められている1個な
いしは数個のボンディング位置の付近を撮像して、その
映像情報を座標補正手段7に出力する。これにより座標
補正手段7が、上記の座標演算手段6の動作と同様の動
作により、撮像装置4により撮像されたボンディング位
置の座標を演算する。そして、その結果を既に座標演算
手段6により演算されてメモリ8に記憶されている座標
と比較し、もしも異なっていれば、新たに演算した座標
に基づいて、メモリ8に記憶されている全ての座標を補
正する。このとき、2個以上のボンディング位置を新た
に演算すれば、半導体チップ11の回転方向の位置ずれ
も検出でき、そしてそれを補正できる。リードフレーム
1の搬送による半導体チップ11の位置決め誤差は、例
えば50μm程度であるので、各パッド12やリード1
3の先端部13aが小さく、しかもそのピッチも小さい
場合、既に求めているボンディング位置の座標を補正す
る必要が生じる場合がある。
【0040】次に、ワイヤボンダ2が、制御装置5によ
り制御されて、メモリ8に記憶されている座標の位置に
金線17を順次ボンディングすることにより、半導体チ
ップ11の各パッド12と、それらに対応するリードフ
レーム1のリード13の先端部13aとを結線する。
【0041】以下、同様に、撮像装置4による1個ある
いは数個のボンディング位置の撮像と、それに続くワイ
ヤボンダ2による結線とが繰り返され、また、それと同
時に、撮像装置3による全てのボンディング位置の撮像
が繰り返される。
【0042】このように、ワイヤボンダ2による結線
と、撮像装置4による全てのボンディング位置の座標認
識とを同時に行うので、ワイヤボンディング作業を全体
として迅速に行え、生産性を良好に向上させることがで
きる。
【0043】また、ワイヤボンダ2の近傍に、撮像装置
3とは別の撮像装置4を配置し、ワイヤボンダ2による
結線の直前に、撮像装置4により少数のボンディング位
置の付近を撮像し、座標補正手段7により、それらのボ
ンディング位置の座標を新たに求めて、座標演算手段6
により既に求めた座標と異なっていれば、新たに求めた
座標に基づいて、既に求めた全ての座標を補正するの
で、例えばICのように、ボンディング位置が多数あ
り、隣接パッド12,12間および隣接リード13,1
3間の間隔が微小で、リードフレーム1の搬送誤差がボ
ンディング位置の許容誤差を越える可能性があるような
場合であっても、正確に結線を行える。
【0044】図6に示すように、例えば、半導体チップ
11がトランジスタやダイオードなどの場合、半導体チ
ップ11上のパッド12の個数が少ないので、パッド1
2やリード13の先端部13aが大きく、それらのピッ
チも大きいことから、リードフレーム1の搬送誤差によ
るボンディング位置のずれはさほど大きな問題にならな
い。このような場合は、図7に示すように、撮像装置4
や座標補正手段7を設けなくてもよい。すなわち、リー
ドフレーム1の搬送誤差が生じても、パッド12やリー
ド13の先端部13aが大きいので、ワイヤボンダ2の
キャピラリ21から繰り出される金線17がパッド12
やリード13の先端部13a上に確実に乗り、ワイヤボ
ンダ2により半導体チップ11の各パッド12と、それ
に対応するリードフレーム1のリード13の先端部13
aとを、良好に結線できる。この場合、図8に示すよう
に、ワイヤボンダ2が搭載される移動テーブル18上に
は、撮像装置4は搭載されない。
【0045】また、この場合、撮像装置3により半導体
チップ11上のパッド12のみを撮像して、座標演算手
段6により各パッド12の座標のみを演算してもよい。
これは、リード13の先端部13aの位置ずれよりも、
半導体チップ11のアイランド15上へのボンディング
の位置ずれに起因するパッド12の位置ずれの方が大き
いと考えられるからである。
【0046】また、上記実施例では、ワイヤボンダ2に
より結線を行う1つ前の半導体チップ11について、撮
像装置3および座標演算手段6によりボンディング位置
の座標を求めたが、この実施例のように、ワイヤボンダ
2により結線を行う2つ前の半導体チップ11につい
て、撮像装置3および座標演算手段6によりボンディン
グ位置の座標を求めてもよく、あるいはワイヤボンダ2
により結線を行う3つ以上前の半導体チップ11につい
て、撮像装置3および座標演算手段6によりボンディン
グ位置の座標を求めてもよい。要するに、座標演算手段
6により求めたボンディング位置の座標を、メモリ8に
記憶させることにより、ワイヤボンダ2による結線時ま
で保持できればよいのである。
【0047】なお、ワイヤボンダ2や撮像装置3,4な
どの具体的構成は、上記各実施例のように限定されるも
のではなく、各種設計条件に応じて適宜決定すればよい
ことは勿論である。
【0048】また、撮像装置4と座標補正手段7とによ
り少数のボンディング位置を認識する代わりに、半導体
チップ11上に認識マークが形成されている場合は、撮
像装置3と座標演算手段6とにより予め認識マークの座
標を求め認識マークの座標を求めておき、ワイヤボンダ
2による結線の直前に、撮像装置4と座標補正手段7と
により再度認識マークの座標を求めるようにしてもよ
い。
【図面の簡単な説明】
【図1】本願発明に係る半導体製品のワイヤボンディン
グ装置の配置説明図である。
【図2】リードフレームの平面図である。
【図3】リードフレームの要部拡大平面図である。
【図4】ワイヤボンダおよび撮像装置の外観斜視図であ
る。
【図5】撮像装置の外観斜視図である。
【図6】別の実施例におけるリードフレームの要部拡大
平面図である。
【図7】別の実施例における半導体製品のワイヤボンデ
ィング装置の配置説明図である。
【図8】別の実施例におけるワイヤボンダの外観斜視図
である。
【符号の説明】
1 リードフレーム 2 ワイヤボンダ 3 撮像装置 4 撮像装置 6 座標演算手段 7 座標補正手段 11 半導体チップ 12 パッド 13 リード 13a 先端部 17 金線

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 長手方向に搬送されるリードフレーム上
    に搬送方向所定間隔おきに搭載された半導体チップの各
    パッドと、それに対応するリードの先端部とを、ワイヤ
    により結線する半導体製品のワイヤボンディング方法で
    あって、前記リードフレームの側方所定位置に配置され
    たワイヤボンダにより、前記各パッドとリードの先端部
    とを結線しながら、前記ワイヤボンダよりも前記搬送方
    向上手側に配置された撮像装置により、前記結線中の半
    導体チップよりも前記搬送方向上手側に位置する半導体
    チップの各パッドを撮像して、それら各パッドにおける
    ボンディング位置の座標を予め求めておくことを特徴と
    する、半導体製品のワイヤボンディング方法。
  2. 【請求項2】 前記撮像装置により、前記各パッドの他
    に、それに対応するリードの先端部を撮像して、各パッ
    ドとリードの先端部とにおけるボンディング位置の座標
    を予め求めておくことを特徴とする、請求項1に記載の
    半導体製品のワイヤボンディング方法。
  3. 【請求項3】 前記ワイヤボンダの近傍に前記撮像装置
    とは別の撮像装置を配置し、前記結線の直前に、少数の
    ボンディング位置の座標を求めて、既に求めた座標と異
    なっていれば、新たに求めた座標に基づいて、既に求め
    た全ての座標を補正することを特徴とする、請求項1ま
    たは請求項2に記載の半導体製品のワイヤボンディング
    方法。
  4. 【請求項4】 長手方向に搬送されるリードフレーム上
    に搬送方向所定間隔おきに搭載された半導体チップの各
    パッドと、それに対応するリードの先端部とを、ワイヤ
    により結線する半導体製品のワイヤボンディング装置で
    あって、 前記リードフレームの側方所定位置に配置され、前記各
    パッドとリードの先端部とを結線するワイヤボンダと、 前記ワイヤボンダよりも前記搬送方向上手側に配置さ
    れ、前記結線中の半導体チップよりも前記搬送方向上手
    側に位置する半導体チップの各パッドを撮像する撮像装
    置と、 前記撮像装置により撮像された映像情報に基づいて、前
    記各パッドにおけるボンディング位置の座標を求める座
    標演算手段と、 を備えたことを特徴とする、半導体製品のワイヤボンデ
    ィング装置。
JP11541395A 1995-05-15 1995-05-15 半導体製品のワイヤボンディング方法および装置 Pending JPH08316259A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11541395A JPH08316259A (ja) 1995-05-15 1995-05-15 半導体製品のワイヤボンディング方法および装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11541395A JPH08316259A (ja) 1995-05-15 1995-05-15 半導体製品のワイヤボンディング方法および装置

Publications (1)

Publication Number Publication Date
JPH08316259A true JPH08316259A (ja) 1996-11-29

Family

ID=14661963

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11541395A Pending JPH08316259A (ja) 1995-05-15 1995-05-15 半導体製品のワイヤボンディング方法および装置

Country Status (1)

Country Link
JP (1) JPH08316259A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017069555A (ja) * 2015-09-28 2017-04-06 三菱マテリアル株式会社 熱電変換モジュール及び熱電変換装置
CN113380661A (zh) * 2020-03-09 2021-09-10 捷进科技有限公司 芯片贴装装置及半导体器件的制造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017069555A (ja) * 2015-09-28 2017-04-06 三菱マテリアル株式会社 熱電変換モジュール及び熱電変換装置
CN113380661A (zh) * 2020-03-09 2021-09-10 捷进科技有限公司 芯片贴装装置及半导体器件的制造方法
CN113380661B (zh) * 2020-03-09 2023-09-29 捷进科技有限公司 芯片贴装装置及半导体器件的制造方法

Similar Documents

Publication Publication Date Title
US6279226B1 (en) Lead bonding machine for bonding leads of a chip disposed over a carrier tape to an electrode pad formed on the chip
US20060128040A1 (en) Bond positioning method for wire-bonding process and substrate for the bond positioning method
KR20070090670A (ko) 다이 픽업위치 보정방법
JPH08316259A (ja) 半導体製品のワイヤボンディング方法および装置
US8149276B2 (en) Pressure-bonded ball diameter detecting apparatus and pressure-bonded ball diameter detecting method
JP4004513B2 (ja) 半導体集積回路装置の製造方法
JPH05347326A (ja) ワイヤボンディング装置におけるキャピラリのセッティング方法
JPS6120345A (ja) ボンディング方法およびボンディング装置
JP2533375B2 (ja) テ―プボンディングにおけるリ―ドとバンプの位置検出方法
KR101171985B1 (ko) 비전 시스템을 구비한 피씨비용 디스펜서
JPS5826664B2 (ja) 自動ワイヤボンデイング方法
JP3686064B2 (ja) ボンディング方法及びボンディング装置
KR100629272B1 (ko) 와이어 본딩 방법
JP2977953B2 (ja) ワイヤボンディング方法
JPH08111430A (ja) ワイヤボンダーのボンディング位置補正方法、およびその装置
JP2792285B2 (ja) 半導体装置の製造方法
JP3320614B2 (ja) ボンディング方法およびボンディング装置
JPH0758157A (ja) テープ・キャリャ・パッケージ接続装置および接続方法
JPS61190953A (ja) ワイヤボンダ
JPS6126116A (ja) 位置合せ装置
JP2005079412A (ja) 半導体装置の製造方法およびそれに用いられるワイヤボンダ
JPH03136341A (ja) ワイヤボンディング方法およびこれを用いた半導体装置の製造方法
JPH0210574B2 (ja)
JPH031550A (ja) ワイヤボンダ
JPH09330945A (ja) 半導体装置の製造方法