JP2021193744A - 半導体製造装置および半導体装置の製造方法 - Google Patents

半導体製造装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP2021193744A
JP2021193744A JP2021148231A JP2021148231A JP2021193744A JP 2021193744 A JP2021193744 A JP 2021193744A JP 2021148231 A JP2021148231 A JP 2021148231A JP 2021148231 A JP2021148231 A JP 2021148231A JP 2021193744 A JP2021193744 A JP 2021193744A
Authority
JP
Japan
Prior art keywords
die
image
semiconductor
substrate
semiconductor manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021148231A
Other languages
English (en)
Other versions
JP7225337B2 (ja
Inventor
英晴 小橋
Hideharu Kobashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fasford Technology Co Ltd
Original Assignee
Fasford Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fasford Technology Co Ltd filed Critical Fasford Technology Co Ltd
Priority to JP2021148231A priority Critical patent/JP7225337B2/ja
Publication of JP2021193744A publication Critical patent/JP2021193744A/ja
Application granted granted Critical
Publication of JP7225337B2 publication Critical patent/JP7225337B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67144Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52Mounting semiconductor bodies in containers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67092Apparatus for mechanical treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • H01L21/67253Process monitoring, e.g. flow or thickness monitoring
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • H01L21/67259Position monitoring, e.g. misposition detection or presence detection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004Devices characterised by their operation
    • FMECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21LIGHTING
    • F21YINDEXING SCHEME ASSOCIATED WITH SUBCLASSES F21K, F21L, F21S and F21V, RELATING TO THE FORM OR THE KIND OF THE LIGHT SOURCES OR OF THE COLOUR OF THE LIGHT EMITTED
    • F21Y2115/00Light-generating elements of semiconductor light sources
    • F21Y2115/20Electroluminescent [EL] light sources

Abstract

【課題】クラックの認識精度を向上することが可能な半導体製造装置及び半導体装置の製造方法を提供する。【解決手段】半導体製造装置は、ダイDを撮像する撮像装置と、ダイの上方に配置され、ダイの表面に明るさの変化を生じさせる遮蔽板SHLと、撮像装置を制御する制御装置と、を備える。制御装置は、ダイの表面の明部、暗部及び明部と暗部の間のグラデーション部を変化させ、撮像装置でダイを撮像する。【選択図】図20

Description

本開示は半導体製造装置に関し、例えばダイを認識するカメラを備えるダイボンダに適用可能である。
円板状のウェハを先行してダイシングして半導体チップを製造する場合には、ダイシング時の切削抵抗などにより半導体チップに切断面から内部に延びるクラックが発生することがある。個片化後の半導体チップは、クラックの有無などが検査されてその製品としての良否判定が行われる(例えば、特開2008−98348号公報)。
特開2008−98348号公報 特開2008−66452号公報
半導体チップ(ダイ)の表面上の異常検出を撮像画像の2値化や良品との画像差分法の手法で行うと、1画素未満の幅のクラックを見つけることができない。
本開示の課題は、クラックの認識精度を向上することが可能な技術を提供することである。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本開示のうち代表的なものの概要を簡単に説明すれば下記の通りである。
すなわち、半導体製造装置は、ダイを撮像する撮像装置と、前記ダイと前記撮像装置とを結ぶ線上に配置される照明装置と、前記撮像装置および前記照明装置を制御する制御装置と、を備える。前記制御装置は、前記照明装置で前記ダイの一部を照明し、明部、暗部、および明部と暗部の間のグラデーション部を前記ダイの上に形成し、前記撮像装置で前記ダイを撮像する。
上記半導体製造装置によれば、クラックの認識精度を向上することができる。
ダイボンダの構成例を示す概略上面図 図1において矢印A方向から見たときの概略構成を説明する図 図1のダイ供給部の構成を示す外観斜視図 図2のダイ供給部の主要部を示す概略断面図 図1のダイボンダの制御系の概略構成を示すブロック図 図1のダイボンダにおけるダイボンディング工程を説明するフローチャート 倣い動作を説明するためのフローチャート ユニークな部分(選択領域)の例を示す図 登録画像および類似画像の例を示す図 連続着工動作を説明するためのフローチャート クラックがあるダイの画像を示す図 図11の画像を2値化した画像を示す図 良品のダイの画像を示す図 図11の画像と図13の画像の差分を示す図 クラックが太い場合の画像を示す図 クラックが細い場合の画像を示す図 クラックの間接検出方式を説明するための画像を示す図 ウェハ供給部の光学系を説明するための図 同軸照明の光源を説明するための図 クラックの間接検出方式を説明するための図 クラックの間接検出方式を説明するための画像を示す図 クラックの間接検出方式を説明するための画像を示す図 照明の発光面と遮蔽面を説明するための図 照明部を説明するための図 面発光照明を説明するための図 クラックの撮像画像
半導体装置の製造工程の一部に半導体チップ(以下、単にダイという。)を配線基板やリードフレーム等(以下、単に基板という。)に搭載してパッケージを組み立てる工程があり、パッケージを組み立てる工程の一部に、半導体ウェハ(以下、単にウェハという。)からダイを分割する工程と、分割したダイを基板の上に搭載するボンディング工とがある。ボンディング工程に使用される半導体製造装置がダイボンダである。
ダイボンダは、はんだ、金メッキ、樹脂を接合材料として、ダイを基板または既にボンディングされたダイの上にボンディング(搭載して接着)する装置である。ダイを、例えば、基板の表面にボンディングするダイボンダにおいては、コレットと呼ばれる吸着ノズルを用いてダイをウェハから吸着してピックアップし、基板上に搬送し、押付力を付与すると共に、接合材を加熱することによりボンディングを行うという動作(作業)が繰り返して行われる。コレットは、吸着孔を有し、エアを吸引して、ダイを吸着保持する保持具であり、ダイと同程度の大きさを有する。
<実施形態>
以下に、実施形態に係る半導体製造装置について説明する。なお、括弧内の符号は例示であってこれに限定されるものではない。
半導体製造装置(10)は、ダイ(D)を撮像する撮像装置(ID)と、ダイ(D)と撮像装置(ID)とを結ぶ線上に配置される照明装置(LD)と、撮像装置(ID)および照明装置(LD)を制御する制御装置(8)と、を備える。制御装置(8)は、照明装置(LD)でダイ(D)の一部を照明し、明部(B)、暗部(S)、および明部(B)と暗部(S)の間にグラデーション部(M)をダイ(D)の上に形成し、撮像装置(ID)でダイ(D)を撮像する。
これにより、ダイの表面上の異常検出を2値化や良品との画像差分法の手法で検出できない1画素未満の幅のクラックを見つけることができ、クラックの認識精度を向上させることが可能である。
以下、実施例について、図面を用いて説明する。ただし、以下の説明において、同一構成要素には同一符号を付し繰り返しの説明を省略することがある。なお、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。
図1は実施例に係るダイボンダの概略を示す上面図である。図2は図1において矢印A方向から見たときに、ピックアップヘッド及びボンディングヘッドの動作を説明する図である。
ダイボンダ10は、大別して、一つ又は複数の最終1パッケージとなる製品エリア(以下、パッケージエリアPという。)をプリントした基板9に実装するダイDを供給する供給部1と、ピックアップ部2、中間ステージ部3と、ボンディング部4と、搬送部5、基板供給部6と、基板搬出部7と、各部の動作を監視し制御する制御部8と、を有する。Y軸方向がダイボンダ10の前後方向であり、X軸方向が左右方向である。ダイ供給部1がダイボンダ10の手前側に配置され、ボンディング部4が奥側に配置される。
まず、ダイ供給部1は基板9のパッケージエリアPに実装するダイDを供給する。ダイ供給部1は、ウェハ11を保持するウェハ保持台12と、ウェハ11からダイDを突き上げる点線で示す突上げユニット13と、を有する。ダイ供給部1は図示しない駆動手段によってXY方向に移動し、ピックアップするダイDを突上げユニット13の位置に移動させる。
ピックアップ部2は、ダイDをピックアップするピックアップヘッド21と、ピックアップヘッド21をY方向に移動させるピックアップヘッドのY駆動部23と、コレット22を昇降、回転及びX方向移動させる図示しない各駆動部と、を有する。ピックアップヘッド21は、突き上げられたダイDを先端に吸着保持するコレット22(図2も参照)を有し、ダイ供給部1からダイDをピックアップし、中間ステージ31に載置する。ピックアップヘッド21は、コレット22を昇降、回転及びX方向移動させる図示しない各駆動部を有する。
中間ステージ部3は、ダイDを一時的に載置する中間ステージ31と、中間ステージ31上のダイDを認識する為のステージ認識カメラ32を有する。
ボンディング部4は、中間ステージ31からダイDをピックアップし、搬送されてくる基板9のパッケージエリアP上にボンディングし、又は既に基板9のパッケージエリアPの上にボンディングされたダイの上に積層する形でボンディングする。ボンディング部4は、ピックアップヘッド21と同様にダイDを先端に吸着保持するコレット42(図2も参照)を備えるボンディングヘッド41と、ボンディングヘッド41をY方向に移動させるY駆動部43と、基板9のパッケージエリアPの位置認識マーク(図示せず)を撮像し、ボンディング位置を認識する基板認識カメラ44とを有する。
このような構成によって、ボンディングヘッド41は、ステージ認識カメラ32の撮像データに基づいてピックアップ位置・姿勢を補正し、中間ステージ31からダイDをピックアップし、基板認識カメラ44の撮像データに基づいて基板にダイDをボンディングする。
搬送部5は、基板9を掴み搬送する基板搬送爪51と、基板9が移動する搬送レーン52と、を有する。基板9は、搬送レーン52に設けられた基板搬送爪51の図示しないナットを搬送レーン52に沿って設けられた図示しないボールネジで駆動することによって移動する。
このような構成によって、基板9は、基板供給部6から搬送レーン52に沿ってボンディング位置まで移動し、ボンディング後、基板搬出部7まで移動して、基板搬出部7に基板9を渡す。
制御部8は、ダイボンダ10の各部の動作を監視し制御するプログラム(ソフトウェア)を格納するメモリと、メモリに格納されたプログラムを実行する中央処理装置(CPU)と、を備える。
次に、ダイ供給部1の構成について図3および図4を用いて説明する。図3はダイ供給部の外観斜視図を示す図である。図4はダイ供給部の主要部を示す概略断面図である。
ダイ供給部1は、水平方向(XY方向)に移動するウェハ保持台12と、上下方向に移動する突上げユニット13と、を備える。ウェハ保持台12は、ウェハリング14を保持するエキスパンドリング15と、ウェハリング14に保持され複数のダイDが接着されたダイシングテープ16を水平に位置決めする支持リング17と、を有する。突上げユニット13は支持リング17の内側に配置される。
ダイ供給部1は、ダイDの突き上げ時に、ウェハリング14を保持しているエキスパンドリング15を下降させる。その結果、ウェハリング14に保持されているダイシングテープ16が引き伸ばされダイDの間隔が広がり、突上げユニット13によりダイD下方よりダイDを突き上げ、ダイDのピックアップ性を向上させている。なお、薄型化に伴いダイを基板に接着する接着剤は、液状からフィルム状となり、ウェハ11とダイシングテープ16との間にダイアタッチフィルム(DAF)18と呼ばれるフィルム状の接着材料を貼り付けている。ダイアタッチフィルム18を有するウェハ11では、ダイシングは、ウェハ11とダイアタッチフィルム18に対して行なわれる。従って、剥離工程では、ウェハ11とダイアタッチフィルム18をダイシングテープ16から剥離する。なお、以降では、ダイアタッチフィルム18の存在を無視して、説明する。
ダイボンダ10は、ウェハ11上のダイDの姿勢を認識するウェハ認識カメラ24と、中間ステージ31に載置されたダイDの姿勢を認識するステージ認識カメラ32と、ボディングステージBS上の実装位置を認識する基板認識カメラ44とを有する。認識カメラ間の姿勢ずれ補正しなければならないのは、ボンディングヘッド41によるピックアップに関与するステージ認識カメラ32と、ボンディングヘッド41による実装位置へのボンディングに関与する基板認識カメラ44である。本実施例ではウェハ認識カメラ24を用いてダイDのクラックを検出する。
制御部8について図5を用いて説明する。図5は制御系の概略構成を示すブロック図である。制御系80は制御部8と駆動部86と信号部87と光学系88とを備える。制御部8は、大別して、主としてCPU(Central Processor Unit)で構成される制御・演算装置81と、記憶装置82と、入出力装置83と、バスライン84と、電源部85とを有する。記憶装置82は、処理プログラムなどを記憶しているRAMで構成されている主記憶装置82aと、制御に必要な制御データや画像データ等を記憶しているHDDで構成されている補助記憶装置82bとを有する。入出力装置83は、装置状態や情報等を表示するモニタ83aと、オペレータの指示を入力するタッチパネル83bと、モニタを操作するマウス83cと、光学系88からの画像データを取り込む画像取込装置83dと、を有する。また、入出力装置83は、ダイ供給部1のXYテーブル(図示せず)やボンディングヘッドテーブルのZY駆動軸等の駆動部86を制御するモータ制御装置83eと、種々のセンサ信号や照明装置などのスイッチ等の信号部87から信号を取り込み又は制御するI/O信号制御装置83fとを有する。光学系88には、ウェハ認識カメラ24、ステージ認識カメラ32、基板認識カメラ44が含まれる。制御・演算装置81はバスライン84を介して必要なデータを取込み、演算し、ピックアップヘッド21等の制御や、モニタ83a等に情報を送る。
制御部8は画像取込装置83dを介してウェハ認識カメラ24、ステージ認識カメラ32および基板認識カメラ44で撮像した画像データを記憶装置82に保存する。保存した画像データに基づいてプログラムしたソフトウェアにより、制御・演算装置81を用いてダイDおよび基板9のパッケージエリアPの位置決め、並びにダイDおよび基板9の表面検査を行う。制御・演算装置81が算出したダイDおよび基板9のパッケージエリアPの位置に基づいてソフトウェアによりモータ制御装置83eを介して駆動部86を動かす。このプロセスによりウェハ上のダイの位置決めを行い、ピックアップ部2およびボンディング部4の駆動部で動作させダイDを基板9のパッケージエリアP上にボンディングする。使用するウェハ認識カメラ24、ステージ認識カメラ32および基板認識カメラ44はグレースケール、カラー等であり、光強度を数値化する。
図6は図1のダイボンダにおけるダイボンディング工程を説明するフローチャートである。
実施例のダイボンディング工程では、まず、制御部8は、ウェハ11を保持しているウェハリング14をウェハカセットから取り出してウェハ保持台12に載置し、ウェハ保持台12をダイDのピックアップが行われる基準位置まで搬送する(ウェハローディング(工程P1))。次いで、制御部8は、ウェハ認識カメラ24によって取得した画像から、ウェハ11の配置位置がその基準位置と正確に一致するように微調整を行う。
次に、制御部8は、ウェハ11が載置されたウェハ保持台12を所定ピッチでピッチ移動させ、水平に保持することによって、最初にピックアップされるダイDをピックアップ位置に配置する(ダイ搬送(工程P2))。ウェハ11は、予めプローバ等の検査装置により、ダイ毎に検査され、ダイ毎に良、不良を示すマップデータが生成され、制御部8の記憶装置82に記憶される。ピックアップ対象となるダイDが良品であるか、不良品であるかの判定はマップデータにより行われる。制御部8は、ダイDが不良品である場合は、ウェハ11が載置されたウェハ保持台12を所定ピッチでピッチ移動させ、次にピックアップされるダイDをピックアップ位置に配置し、不良品のダイDをスキップする。
制御部8は、ウェハ認識カメラ24によってピックアップ対象のダイDの主面(上面)を撮影し、取得した画像からピックアップ対象のダイDの上記ピックアップ位置からの位置ずれ量を算出する。制御部8は、この位置ずれ量を基にウェハ11が載置されたウェハ保持台12を移動させ、ピックアップ対象のダイDをピックアップ位置に正確に配置する(ダイ位置決め(工程P3))。
次いで、制御部8は、ウェハ認識カメラ24によって取得した画像から、ダイDの表面検査を行う(工程P4)。ダイの表面検査(外観検査)の詳細については後述する。ここで、制御部8は、表面検査で問題があるかどうかを判定し、ダイDの表面に問題なしと判定した場合には次工程(後述する工程P9)へ進むが、問題ありと判定した場合には、表面画像を目視で確認し、問題がある場合はスキップ処理し、問題がない場合は次工程の処理を行う。スキップ処理は、ダイDの工程P9以降をスキップし、ウェハ11が載置されたウェハ保持台12を所定ピッチでピッチ移動させ、次にピックアップされるダイDをピックアップ位置に配置する。
制御部8は、基板供給部6で基板9を搬送レーン52に載置する(基板ローディング(工程P5))。制御部8は、基板9を掴み搬送する基板搬送爪51をボンディング位置まで移動させる(基板搬送(工程P6))。
基板認識カメラ44にて基板を撮像して位置決めを行う(基板位置決め(工程P7))。
次いで、制御部8は、基板認識カメラ44によって取得した画像から、基板9のパッケージエリアPの表面検査を行う(工程P8)。基板表面検査の詳細については後述する。ここで、制御部8は、表面検査で問題があるかどうかを判定し、基板9のパッケージエリアPの表面に問題なしと判定した場合には次工程(後述する工程P9)へ進むが、問題ありと判定した場合には、表面画像を目視で確認し、問題がある場合はスキップ処理し、問題がない場合は次工程の処理を行う。スキップ処理は、基板9のパッケージエリアPの該当タブへの工程P10以降をスキップし、基板着工情報に不良登録を行う。
制御部8は、ピックアップ対象のダイDを正確にピックアップ位置に配置した後、コレット22を含むピックアップヘッド21によってダイDをダイシングテープ16からピックアップし(ダイハンドリング(工程P9))、中間ステージ31に載置する((工程P10)。制御部8は、中間ステージ31に載置したダイの姿勢ずれ(回転ずれ)の検出をステージ認識カメラ32にて撮像して行う(工程P11)。制御部8は、姿勢ずれがある場合は中間ステージ31に設けられた旋回駆動装置(不図示)によって実装位置を有する実装面に平行な面で中間ステージ31を旋回させて姿勢ずれを補正する。
制御部8は、ステージ認識カメラ32によって取得した画像から、ダイDの表面検査を行う(工程P12)。ダイの表面検査(外観検査)の詳細については後述する。ここで、制御部8は、表面検査で問題があるかどうかを判定し、ダイDの表面に問題なしと判定した場合には次工程(後述する工程P13)へ進むが、問題ありと判定した場合には、表面画像を目視で確認し、問題がある場合はスキップ処理し、問題がない場合は次工程の処理を行う。スキップ処理は、ダイDの工程P13以降をスキップし、ウェハ11が載置されたウェハ保持台12を所定ピッチでピッチ移動させ、次にピックアップされるダイDをピックアップ位置に配置する。
制御部8は、コレット42を含むボンディングヘッド41によって中間ステージ31からダイDをピックアップし、基板9のパッケージエリアPまたは既に基板9のパッケージエリアPにボンディングされているダイにダイボンディングする(ダイアタッチ((工程P13))。
制御部8は、ダイDをボンディングした後、そのボンディング位置が正確になされているかを検査する(ダイと基板の相対位置検査(工程P14))。このとき、後述するダイの位置合わせと同様にダイの中心と、タブの中心を求め、相対位置が正しいかを検査する。
次いで、制御部8は、基板認識カメラ44によって取得した画像から、ダイDおよび基板9の表面検査を行う(工程P15)。ダイDおよび基板9の表面検査の詳細については後述する。ここで、制御部8は、表面検査で問題があるかどうかを判定し、ボンディングされたダイDの表面に問題なしと判定した場合には次工程(後述する工程P9)へ進むが、問題ありと判定した場合には、表面画像を目視で確認し、問題がある場合はスキップ処理し、問題がない場合は次工程の処理を行う。スキップ処理では、基板着工情報に不良登録を行う。
以後、同様の手順に従ってダイDが1個ずつ基板9のパッケージエリアPにボンディングする。1つの基板のボンディングが完了すると、基板搬送爪51で基板9を基板搬出部7まで移動して(基板搬送(工程P16))、基板搬出部7に基板9を渡す(基板アンローディング(工程P17))。
以後、同様の手順に従ってダイDが1個ずつダイシングテープ16から剥がされる(工程P9)。不良品を除くすべてのダイDのピックアップが完了すると、それらダイDをウェハ11の外形で保持していたダイシングテープ16およびウェハリング14等をウェハカセットへアンローディングする(工程P18)。
ダイ位置決めの方法について図7〜10を用いて説明する。図7は倣い動作を説明するためのフローチャートである。図8はユニークな部分(選択領域)の例を示す図である。図9は登録画像および類似画像の例を示す図である。図10は連続着工動作を説明するためのフローチャートである。
ダイ位置決めアルゴリズムは、主にテンプレートマッチングを用い、一般に知られている正規化相関式での演算とする。その結果を一致率とする。テンプレートマッチングはリファレンス学習の倣い動作と連続着工用動作がある。
まず、倣い動作について説明する。制御部8はリファレンスサンプルをピックアップ位置に搬送する(ステップS1)。制御部8はウェハ認識カメラVSWでリファレンスサンプルの画像PCrを取得する(ステップS2)。ダイボンダの操作者がヒューマンインタフェース(タッチパネル83bやマウス83c)により画像内から、図8に示すようなユニークな部分UAを選択する(ステップS3)。制御部8は選択されたユニークな部分(選択領域)UAとリファレンスサンプルとの位置関係(座標)を記憶装置82に保存する(ステップS4)。制御部8は選択領域の画像(テンプレート画像)PTを記憶装置82に保存する(ステップS5)。基準となるワーク画像とその座標を記憶装置に保存する。
次に、連続動作について説明する。制御部8は連続着工用に部材(製品用ウェハ)をピックアップ位置に搬送する(ステップS11)。制御部8はウェハ認識カメラVSWで製品用ダイの画像PCnを取得する(ステップS2)。図9に示すように、制御部8は倣い動作で保存していたテンプレート画像PTと製品用ダイの取得画像PCnとを比較し、最も類似した部分の画像PTnの座標を算出する(ステップS13)。その座標とリファレンスサンプルで測定した座標とを比較し、製品用ダイの位置(画像PTnとテンプレート画像PTとのオフセット)を算出する(ステップS14)。
ダイ外観検査認識(クラックや異物等の異常検出)について図11〜14を用いて説明する。図11はクラックがあるダイの画像を示す図である。図12は図11の画像を2値化した画像を示す図である。図13は良品のダイの画像を示す図である。図14は図11の画像と図13の画像の差分を示す図である。
ダイ表面上の異常検出は2値化や画像差分法などの手法を用いる。クラックCRがある
ダイの画像PCa(図11)の2値化を行った画像PC2(図12)を生成し、異常部分(クラックCR)を検出する。クラックCRがあるダイの画像PCa(図11)と良品のダイの画像PCn(図13)との差分をとった画像PCa−nを生成し、クラックCRを検出する。
上記の手法の課題について図15、16を用いて説明する。図15はクラックが太い場合の画像である。図16はクラックが細い場合の画像である。上記の手法ではクラックを直接見るものであり、図15に示すように画像PCa1のクラックCR1が太い場合は検出できるが、図16に示すように画像PCa2のクラックCR2が細くなったり、色が薄くなったりすると、検出は難しい。すなわち、上記手法には以下の課題がある。
(1)1画素未満の幅のクラックは見つけられない
クラック幅が1画素未満の場合にクラックを画像で写そうとすると、その像が薄れてしまい認識できなくなる。クラックの方向などを考慮した場合、実質は3画素以上の幅が無いと確実には検出できない。
(2)ダイの表面模様の影響を受けやすい
ダイ表面に複雑な模様がある場合は、その表面を走るクラックとの識別が難しくなる。
(3)クラックの明るさを制御することが難しい
クラックのみを明るくないしは暗く写し出すことが難しい。
上記の課題はダイ位置決め認識時と同様にクラックの直接観察を行っている為生じる問題であることと、製品不良はクラックの有無できまり、その幅は考慮する必要が無いことから、クラックの間接検出方式を考案した。
図17はクラックの間接検出方式を説明するための画像である。クラックの間接検出方式はクラックがあるときに周囲に発生する変化をとらえる方式である。例えば、図17に示すように、クラックCRを境界としてダイの画像PCの明るさが変われば、クラックCRの幅に関係せずに、クラックをとらえることができる。図17ではクラックCRの右側の画像は暗く、左側の画像は明るい。以下、クラックの間接検出方式の具体的な手段について説明する。
まず、基板認識カメラについて図18を用いて説明する。図18はボンディング部の光学系を説明するための図であり、基板認識カメラおよびダイに画像撮影用の光を照射する照明部の配置を示している。
基板認識カメラ44の撮像部IDは鏡筒BTの一端と接続され、鏡筒BTの他端には対物レンズ(図示は省略)が取り付けられ、この対物レンズを通してダイDの主面の画像を撮影する構成となっている。
撮像部IDとダイDとを結ぶ線上の鏡筒BTとダイDとの間には、面発光照明(光源)SL、ハーフミラー(半透過鏡)HMを内部に備えた照明部LDが配置されている。面発光照明SLからの照射光は、ハーフミラーHMによって撮像部IDと同じ光軸で反射され、ダイDに照射される。撮像部IDと同じ光軸でダイDに照射されたその散乱光は、ダイDで反射し、そのうちの正反射光がハーフミラーHMを透過して撮像部IDに達し、ダイDの映像を形成する。すなわち、照明部LDは同軸落射照明(同軸照明)の機能を有する。
基板認識カメラ44およびその照明部LDについて説明したが、ステージ認識カメラ32およびその照明部、ウェハ認識カメラ24およびその照明部も同様である。
同軸照明のメカニズムについて図19を用いて説明する。図19は同軸照明の光源を説明するための図である。
同軸照明は光源をそのまま配置をするとダイ−カメラ間の光路をふさいでしまうので、図19に示すようにハーフミラーHMを置いて光路から外れた位置に光源SLを配置する。しかし、ダイDからみればハーフミラーHMによってダイ−カメラ間の仮想位置に光源(仮想光源)VSLがあるのともみなすことできる。ただし、仮想光源VSLは実際の光源SLより光度は低下する。以下、同軸照明の光源の位置は光の仮想光源VSLで示す。
本実施例では貫通クラックに自然に生じるより少ない角度差を利用する。角度差が少ない分、検出しにくくなるため、ダイを貫通するクラック部の僅かな段差を浮かび上がらせる照明方法およびそれを検出する方法を用いる。
図20はクラックの間接検出方式を説明するための図である。図21はクラックの間接検出方式を説明するための画像を示す図であり、図21(A)は影になる領域が少ない場合、図21(B)は影になる領域が中程度の場合、図21(C)は影になる領域が多い場合である。図22はクラックの間接検出方式を説明するための画像を示す図であり、図22(A)はエッジ抽出フィルタ未使用時のクラックがある画像、図22(B)はエッジ抽出フィルタ未使用時のクラックがない画像、図22(C)はエッジ抽出フィルタ使用時のクラックがある画像、図22(D)はエッジ抽出フィルタ使用時のクラックがない画像である。
図20に示すように、仮想光源VSLの発光面の一部を例えば遮蔽板SHLで遮蔽する。図20、21に示すように、遮蔽する領域によって影になる領域Sが発生し、影とそうでない領域Bの境界に、グラデーションがかった中間領域Mが発生する。この中間領域Mにクラックが発生すると、図22(A)に示すようにクラックCRの境界面を境に明暗差がはっきり現れやすい。僅かな段差によりクラックCRが撮像される。
この方法で得た画像(図22(A))を、ソベルフィルタ、ラプラシアンフィルタ、ロバーツフィルタ、プレウィットフィルタなどのエッジ抽出フィルタを用いることで、図2(C)に示すように既存の模様とクラック部分とをグラデーション領域から分離するこ
とができる。
分離後の画像(図22(C))は、クラックの無い(良品)ダイで同じ処理を施した画像(図22(D))との差分処理を行うことで、クラック部分と既存の模様を分離することができる。これは、クラックがあるダイと良品ダイとの写りが同じでないため、差分処理した画像(差分画像)の濃淡を確認することで検出することができる。それによりクラック部分の位置や長さを検出することができる。差分画像の他に、画像内に意図しないエッジが無いか検出するエッジ検出(ソベルフィルタ・微分フィルタなどの空間フィルタの利用を含む。)や指定エリアの平均輝度・ヒストグラムの変化を検出する輝度データを用いてもよい。
図23は照明の発光面と遮蔽面を説明するための図であり、図23(A)は好ましい例を示す図であり、図23(B)は好ましくない例を示す図である。
図23(A)では発光面EAと遮蔽面SAとの境界面A1がはっきりしており、また発光面EAおよび遮蔽面SAにムラがない。図23(B)では発光面EAと遮蔽面SAの間に中間領域B1があり境界面がはっきりしておらず、また発光面EAおよび遮蔽面SAにムラがある。境界面に淡さが無く、発光面および遮蔽面にムラがないことが好ましい。
実施例のクラックの間接検出方式は、クラックを境界面の平面としての不連続性と照明照射エリアの境界面を利用し、境界面を挟んだ両側の明度にコントラストを与え、微少幅クラックを検出しやすくする。通常(例えば直接検出方式のダイ位置決め認識)はダイの全景を見る為に十分な発光面面積を持つ同軸照明を用意する。仮想光源VSLの発光面積をダイDの面積よりも十分大きくする。
一方、間接検出方式では発光面面積(または照射面積)を小さくする手段を設けて発光面と遮蔽面を形成する。ただし、直接検出方式と間接検出方式の両方式を切替可能とするため、発光面面積を大きくしたり小さくしたりする手段(発光面を制御する手段)を設ける。発光面を制御する手段は、
(a)遮蔽板(図20の遮蔽板SHL)の移動
(b)液晶のON/OFF
(c)平面配列したLEDの部分的なON/OFFによる発光エリア、遮光エリアの切換え
(d)ダイを照射する照明の移動
(e)クラックを撮像するカメラの移動
(f)不連続性の照射エリアの境界面に対し、例えば中間ステージを利用してダイを移動させる。
等の方法により実現する。以下、発光面の制御は(c)の平面配列したLEDの部分的ON/OFFを例に説明する。図24は照明部の斜視図である。図25は面発光照明の断面図である。図26はクラックの撮像画像を示す図である。
照明部LD内の面発光照明SLは面発光タイプのLED光源であり、平面配列したLEDを有するLED基板SL1と、LED基板SL1に対向して設けられる拡散板SL2と、LED基板SL1と拡散板SL2の間に設けられる遮蔽板SL3と、を備える。遮蔽板SL3を境界としてLEDを点灯(ON)する領域と、消灯(OFF)する領域を設ける。例えば、LED基板SL1を上部の第1領域SL1Aと下部の第2領域SL1Bに分割する。直接検出方式では第1領域SL1Aおよび第2領域SL1Bの両方のLEDをONして発光面面積を大きくする。間接検出方式では、例えば第1領域SL1AのLEDをONし、第2領域SL1BのLEDをOFFして、発光面面積を小さくして発光面と遮蔽面を形成する。これにより、図20と同様にすることができる。
上述したように、面発光タイプのLED光源の内部に遮蔽板を挿入し、境界ごとに発光を制御すると図26に示すようにクラック検出可能エリアCDAではクラックの可視化が可能になり、ダイ表面に現れた照明の反射面境界付近のクラックが可視化することができる。このとき、光を拡散する拡散板表面の発光面境界がしっかりできていることが好ましい。
発光面と遮蔽面とを切り替えることで、検出可能エリアを広げることができる。また、遮蔽板SL3を動かす、または複数設けて発光面と遮蔽面との領域を変更することで検出可能エリアを広げることができる。
拡散板SL2の代わりに液晶パネルを用いてもよい。この場合、遮蔽板SL3は不要であり、液晶パネルの透過/非透過の領域を制御することで検査可能エリアを広げることができる。
クラックの外観検査は、ダイ位置認識を行う場所であるダイ供給部、中間ステージ、およびボンディングステージの少なくとも1か所で行うが、中間ステージおよびボンディングステージの2か所で行うのが好ましく、すべての箇所で行うのがより好ましい。中間ステージに行えば、ダイ供給部で検出できなかったクラックまたはピックアップ工程以降で発生したクラック(ボンディング工程よりも前に顕在化しなかったクラック)をボンディング前に検出することができる。また、ボンディングステージに行えば、ダイ供給部および中間ステージで検出できなかったクラック(ボンディング工程よりも前に顕在化しなかったクラック)またはボンディング工程以降で発生したクラックを、次のダイを積層するボンディング前に、または基板排出前に検出することができる。
以上、本発明者によってなされた発明を実施形態および実施例に基づき具体的に説明したが、本発明は、上記実施形態および実施例に限定されるものではなく、種々変更可能であることはいうまでもない。
例えば、実施例では同軸照明は対物レンズ−ダイ間に配置するタイプについて説明したが、レンズ内挿入タイプであってもよい。
また、実施例ではダイ位置認識の後にダイ外観検査認識を行っているが、ダイ外観検査認識の後にダイ位置認識を行ってもよい。
また、実施例ではウェハの裏面にDAFが貼付されているが、DAFはなくてもよい。
また、実施例ではピックアップヘッドおよびボンディングヘッドをそれぞれ1つ備えているが、それぞれ2つ以上であってもよい。また、実施例では中間ステージを備えているが、中間ステージがなくてもよい。この場合、ピックアップヘッドとボンディングヘッドは兼用してもよい。
また、実施例ではダイの表面を上にしてボンディングされるが、ダイをピックアップ後ダイの表裏を反転させて、ダイの裏面を上にしてボンディングしてもよい。この場合、中間ステージは設けなくてもよい。この装置はフリップチップボンダという。
また、実施例ではボンディングヘッドを備えるが、ボンディングヘッドがなくてもよい。この場合は、ピックアップされたダイは容器等に載置される。この装置はピックアップ装置という。
また、先に検出されたクラックの方向に合わせ、発光エリア遮光エリアの再調整および再検査を行うようにしてもよい。これにより、検出率を向上させることができる。
10・・・ダイボンダ
1・・・ダイ供給部
13・・・突上げユニット
2・・・ピックアップ部
24・・・ウェハ認識カメラ
3・・・アライメント部
31・・・中間ステージ
32・・・ステージ認識カメラ
4・・・ボンディング部
41・・・ボンディングヘッド
42・・・コレット
44・・・基板認識カメラ
5・・・搬送部
51・・・基板搬送爪
8・・・制御部
9・・・基板
BS・・・ボンディングステージ
D・・・ダイ
P・・・パッケージエリア
LD・・・照明部
HM・・・ハーフミラー
SL・・・光源
SL1・・・LED基板
SL1A・・・第1領域
SL1B・・・第2領域
SL2・・・拡散板
SL3・・・遮蔽板

Claims (12)

  1. ダイを撮像する撮像装置と、
    前記ダイの上方に配置され、前記ダイの表面に明るさの変化を生じさせる遮蔽板と、
    前記撮像装置を制御する制御装置と、
    を備え、
    前記制御装置は、前記ダイの表面の明部、暗部、および明部と暗部の間のグラデーション部を変化させ、前記撮像装置で前記ダイを撮像するよう構成される半導体製造装置。
  2. 請求項1の半導体製造装置において、
    前記制御装置は、前記撮像装置で前記ダイを撮像し、前記グラデーション部の画像に基づいてクラックの有無を判定するように構成される半導体製造装置。
  3. 請求項2の半導体製造装置において、
    前記制御装置は前記遮蔽板を移動することにより前記ダイの表面の明部、暗部、および明部と暗部の間のグラデーション部を変化させるよう構成される半導体製造装置。
  4. 請求項3の半導体製造装置において、
    発光面と前記発光面を前記遮蔽板により遮光して形成される遮蔽面とを有する照明装置を備える半導体製造装置。
  5. 請求項4の半導体製造装置において、さらに、
    前記ダイが貼り付けられたダイシングテープを保持するウェハリングホルダを有するダイ供給部を備え、
    前記制御装置は前記撮像装置および前記照明装置を用いて前記ダイシングテープに貼り付けられたダイを撮像するように構成される半導体製造装置。
  6. 請求項4の半導体製造装置において、さらに、
    前記ダイを基板または既にボンディングされているダイ上にボンディングするボンディングヘッドを備え、
    前記制御装置は前記撮像装置および前記照明装置を用いて前記基板またはダイ上にボンディングされたダイを撮像するように構成される半導体製造装置。
  7. 請求項4の半導体製造装置において、さらに、
    前記ダイをピックアップするピックアップヘッドと、
    前記ピックアップされたダイが載置される中間ステージと、
    を備え、
    前記制御装置は前記撮像装置および前記照明装置を用いて前記中間ステージの上に載置されたダイを撮像するように構成される半導体製造装置。
  8. (a)請求項1乃至4の何れか1項の半導体製造装置を準備する工程と、
    (b)ダイをピックアップする工程と、
    (c)前記ピックアップしたダイを基板または既に基板にボンディングされているダイ上にボンディングする工程と、
    を含む半導体装置の製造方法。
  9. 請求項8の半導体装置の製造方法において、
    前記(b)工程は前記ピックアップされたダイを中間ステージに載置し、
    前記(c)工程は前記中間ステージに載置されたダイをピックアップする半導体装置の製造方法。
  10. 請求項8の半導体装置の製造方法において、
    さらに、(d)前記(b)工程の前に、前記遮蔽板を有する照明装置および前記撮像装置を用いて前記ダイの外観を検査する工程を含む半導体装置の製造方法。
  11. 請求項8の半導体装置の製造方法において、
    さらに、(e)前記(c)工程の後に、前記遮蔽板を有する照明装置および前記撮像装置を用いて前記ダイの外観を検査する工程を含む半導体装置の製造方法。
  12. 請求項9の半導体装置の製造方法において、
    さらに、(f)前記(b)工程の後であって前記(c)工程の前に、前記遮蔽板を有する照明装置および前記撮像装置を用いて前記ダイの外観を検査する工程を含む半導体装置の製造方法。
JP2021148231A 2017-05-18 2021-09-13 半導体製造装置および半導体装置の製造方法 Active JP7225337B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021148231A JP7225337B2 (ja) 2017-05-18 2021-09-13 半導体製造装置および半導体装置の製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017099163A JP6975551B2 (ja) 2017-05-18 2017-05-18 半導体製造装置および半導体装置の製造方法
JP2021148231A JP7225337B2 (ja) 2017-05-18 2021-09-13 半導体製造装置および半導体装置の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2017099163A Division JP6975551B2 (ja) 2017-05-18 2017-05-18 半導体製造装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2021193744A true JP2021193744A (ja) 2021-12-23
JP7225337B2 JP7225337B2 (ja) 2023-02-20

Family

ID=64499182

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2017099163A Active JP6975551B2 (ja) 2017-05-18 2017-05-18 半導体製造装置および半導体装置の製造方法
JP2021148231A Active JP7225337B2 (ja) 2017-05-18 2021-09-13 半導体製造装置および半導体装置の製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2017099163A Active JP6975551B2 (ja) 2017-05-18 2017-05-18 半導体製造装置および半導体装置の製造方法

Country Status (4)

Country Link
JP (2) JP6975551B2 (ja)
KR (1) KR102104936B1 (ja)
CN (1) CN108962784B (ja)
TW (1) TWI702673B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7299728B2 (ja) * 2019-03-22 2023-06-28 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法
JP7437987B2 (ja) * 2020-03-23 2024-02-26 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
JP2022182232A (ja) * 2021-05-28 2022-12-08 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003185590A (ja) * 2001-12-18 2003-07-03 Stk Technology Co Ltd ワーク検査方法および装置
JP2005098773A (ja) * 2003-09-24 2005-04-14 Okamoto Machine Tool Works Ltd 半導体基板のクラックの有無を検査する表面検査装置
JP2007220754A (ja) * 2006-02-14 2007-08-30 Shibuya Kogyo Co Ltd 不良電子部品の回収装置
CN101071107A (zh) * 2006-05-08 2007-11-14 三菱电机株式会社 图像检查装置以及采用该图像检查装置的图像检查方法
JP2008066452A (ja) * 2006-09-06 2008-03-21 Renesas Technology Corp 半導体装置の製造方法
JP2016009848A (ja) * 2014-06-26 2016-01-18 ファスフォードテクノロジ株式会社 半導体若しくは電子部品実装装置及び半導体若しくは電子部品実装方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2995349B2 (ja) * 1991-03-29 1999-12-27 マツダ株式会社 表面状態検査用照明装置
JPH07312375A (ja) * 1994-05-18 1995-11-28 Fujitsu Ltd 半導体装置の製造方法及び製造装置
JP2897754B2 (ja) * 1997-03-27 1999-05-31 日本電気株式会社 半導体装置の検査方法
JP2004311576A (ja) * 2003-04-03 2004-11-04 Toshiba Corp 半導体装置の製造方法
JP2005191060A (ja) * 2003-12-24 2005-07-14 Seiko Epson Corp 露光装置及び露光方法
JP4830772B2 (ja) * 2006-10-11 2011-12-07 ヤマハ株式会社 半導体チップの検査方法
KR20080015363A (ko) * 2006-08-14 2008-02-19 야마하 가부시키가이샤 웨이퍼 및 반도체 소자의 검사 방법 및 장치
JP2008103493A (ja) * 2006-10-18 2008-05-01 Lintec Corp チップのピックアップ方法及びピックアップ装置
JP2008249397A (ja) * 2007-03-29 2008-10-16 Toyota Motor Corp 表面検査装置
JP4358889B1 (ja) * 2008-06-27 2009-11-04 日本エレクトロセンサリデバイス株式会社 ウエーハ欠陥検査装置
JP2010091361A (ja) * 2008-10-07 2010-04-22 Yamatake Corp 画像検査方法および画像検査装置
CN102313740B (zh) * 2010-07-05 2013-05-29 汉王科技股份有限公司 太阳能电池板裂痕检测方法
JP2016076505A (ja) * 2013-01-23 2016-05-12 株式会社新川 ダイボンダおよびダイボンダによる半導体ダイの破損検出方法
CN103499297B (zh) * 2013-10-25 2016-01-13 爱科维申科技(天津)有限公司 一种基于ccd的高精度测量方法
CN103679167A (zh) * 2013-12-18 2014-03-26 杨新锋 一种ccd图像处理的方法
KR20150073512A (ko) * 2013-12-23 2015-07-01 세메스 주식회사 다이 검사 장치
KR101550263B1 (ko) * 2014-02-27 2015-09-15 뉴인텍 주식회사 광학검사장치
US9262821B2 (en) * 2014-05-12 2016-02-16 Kla-Tencor Corp. Inspection recipe setup from reference image variation
CN104409376B (zh) * 2014-10-20 2017-12-15 上海技美电子科技有限公司 晶圆检测装置
JP6584234B2 (ja) * 2015-08-31 2019-10-02 ファスフォードテクノロジ株式会社 ダイボンダ、ボンディング方法および半導体装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003185590A (ja) * 2001-12-18 2003-07-03 Stk Technology Co Ltd ワーク検査方法および装置
JP2005098773A (ja) * 2003-09-24 2005-04-14 Okamoto Machine Tool Works Ltd 半導体基板のクラックの有無を検査する表面検査装置
JP2007220754A (ja) * 2006-02-14 2007-08-30 Shibuya Kogyo Co Ltd 不良電子部品の回収装置
CN101071107A (zh) * 2006-05-08 2007-11-14 三菱电机株式会社 图像检查装置以及采用该图像检查装置的图像检查方法
JP2008066452A (ja) * 2006-09-06 2008-03-21 Renesas Technology Corp 半導体装置の製造方法
JP2016009848A (ja) * 2014-06-26 2016-01-18 ファスフォードテクノロジ株式会社 半導体若しくは電子部品実装装置及び半導体若しくは電子部品実装方法

Also Published As

Publication number Publication date
CN108962784B (zh) 2022-05-31
JP7225337B2 (ja) 2023-02-20
TWI702673B (zh) 2020-08-21
TW201911448A (zh) 2019-03-16
JP2018195735A (ja) 2018-12-06
KR102104936B1 (ko) 2020-04-27
CN108962784A (zh) 2018-12-07
KR20180127204A (ko) 2018-11-28
JP6975551B2 (ja) 2021-12-01

Similar Documents

Publication Publication Date Title
CN106920762B (zh) 半导体制造装置、半导体器件的制造方法及芯片贴装机
KR102100889B1 (ko) 다이 본딩 장치 및 반도체 장치의 제조 방법
JP7225337B2 (ja) 半導体製造装置および半導体装置の製造方法
TWI729397B (zh) 半導體製造裝置及半導體裝置之製造方法
JP7029900B2 (ja) ダイボンディング装置および半導体装置の製造方法
CN109524320B (zh) 半导体制造装置及半导体器件的制造方法
JP2022098312A (ja) ダイボンディング装置および半導体装置の製造方法
CN111725086B (zh) 半导体制造装置以及半导体器件的制造方法
KR102516586B1 (ko) 다이 본딩 장치 및 반도체 장치의 제조 방법
KR20220161174A (ko) 다이 본딩 장치 및 반도체 장치의 제조 방법
JP2023100562A (ja) 半導体製造装置、検査装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210913

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220823

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220830

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220922

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230124

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230208

R150 Certificate of patent or registration of utility model

Ref document number: 7225337

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150