CN108962784B - 半导体制造装置及半导体器件的制造方法 - Google Patents

半导体制造装置及半导体器件的制造方法 Download PDF

Info

Publication number
CN108962784B
CN108962784B CN201810472295.0A CN201810472295A CN108962784B CN 108962784 B CN108962784 B CN 108962784B CN 201810472295 A CN201810472295 A CN 201810472295A CN 108962784 B CN108962784 B CN 108962784B
Authority
CN
China
Prior art keywords
bare chip
manufacturing apparatus
substrate
light
semiconductor manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810472295.0A
Other languages
English (en)
Other versions
CN108962784A (zh
Inventor
小桥英晴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fasford Technology Co Ltd
Original Assignee
Fasford Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fasford Technology Co Ltd filed Critical Fasford Technology Co Ltd
Publication of CN108962784A publication Critical patent/CN108962784A/zh
Application granted granted Critical
Publication of CN108962784B publication Critical patent/CN108962784B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21Y—INDEXING SCHEME ASSOCIATED WITH SUBCLASSES F21K, F21L, F21S and F21V, RELATING TO THE FORM OR THE KIND OF THE LIGHT SOURCES OR OF THE COLOUR OF THE LIGHT EMITTED
    • F21Y2115/00—Light-generating elements of semiconductor light sources
    • F21Y2115/20—Electroluminescent [EL] light sources

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Die Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Dicing (AREA)

Abstract

当用二值化或与良品的图像差分法这样的方法来进行半导体芯片(裸芯片)的表面上的异常检测时，不能够发现宽度小于一个像素的裂纹。半导体制造装置具备拍摄裸芯片的拍摄装置、配置在将所述裸芯片和所述拍摄装置连结的线上的照明装置以及控制所述拍摄装置及所述照明装置的控制装置。所述控制装置用所述照明装置照明所述裸芯片的一部分，在所述裸芯片上形成明部、暗部及明部与暗部之间的渐变部，并用所述拍摄装置拍摄所述裸芯片。

Description

半导体制造装置及半导体器件的制造方法
技术领域
本公开涉及半导体制造装置，例如能够应用于具备识别裸芯片(Die)的摄像机的芯片接合机(Die Bonder)。
背景技术
在首先切割圆板状的晶片来制造半导体芯片的情况下，因切割时的切削阻力等而有时在半导体芯片上产生从切断面向内部延伸的裂纹。单片化后的半导体芯片被检查裂纹的有无等并进行作为其产品的好坏判定(例如日本特开2008-98348号公报)。
在先技术文献
专利文献
专利文献1：日本特开2008-98348号公报
专利文献2：日本特开2008-66452号公报
发明内容
发明要解决的课题
当用拍摄图像的二值化或与良品的图像差分法这样的方法来进行半导体芯片(裸芯片)的表面上的异常检测时，不能够发现宽度小于一个像素的裂纹。
本公开的课题在于提供能够提高裂纹的识别精度的技术。
其他课题及新的特征可以从本说明书的记述及附图得以明确。
用于解决课题的手段
如果简单地说明本公开中的代表性内容的概要，则如下。
即，半导体制造装置具备拍摄裸芯片的拍摄装置、配置在将所述裸芯片和所述拍摄装置连结的线上的照明装置以及控制所述拍摄装置及所述照明装置的控制装置。所述控制装置用所述照明装置照明所述裸芯片的一部分，在所述裸芯片上形成明部、暗部及明部与暗部之间的渐变部，并用所述拍摄装置拍摄所述裸芯片。
发明的效果
根据上述半导体制造装置，能够提高裂纹的识别精度。
附图说明
图1是示出芯片接合机的结构例的概略俯视图。
图2是说明在图1中从箭头A方向观察时的概略结构的图。
图3是示出图1的裸芯片供给部的结构的外观立体图。
图4是示出图2的裸芯片供给部的主要部分的概略剖视图。
图5是示出图1的芯片接合机的控制系统的概略结构的框图。
图6是说明图1的芯片接合机中的裸芯片接合(Bonding)工序的流程图。
图7是用于说明模仿动作的流程图。
图8是示出特征部分(选择区域)的例子的图。
图9是示出登记图像及类似图像的例子的图。
图10是用于说明连续加工动作的流程图。
图11是示出有裂纹的裸芯片的图像的图。
图12是示出将图11的图像二值化而得到的图像的图。
图13是示出良品的裸芯片的图像的图。
图14是示出图11的图像与图13的图像的差别的图。
图15是示出裂纹较粗的情况下的图像的图。
图16是示出裂纹较细的情况下的图像的图。
图17是示出用于说明裂纹的间接检测方式的图像的图。
图18是用于说明晶片供给部的光学系统的图。
图19是用于说明同轴照明的光源的图。
图20是用于说明裂纹的间接检测方式的图。
图21是示出用于说明裂纹的间接检测方式的图像的图。
图22是示出用于说明裂纹的间接检测方式的图像的图。
图23是用于说明照明的发光面和遮蔽面的图。
图24是用于说明照明部的图。
图25是用于说明面发光照明的图。
图26是裂纹的拍摄图像。
附图标记的说明
10…芯片接合机
1…裸芯片供给部
13…顶起单元
2…拾取部
24…晶片识别摄像机
3…中间载台部
31…中间载台
32…载台识别摄像机
4…接合部
41…接合头
42…筒夹
44…基板识别摄像机
5…输送部
51…基板输送爪
8…控制部
9…基板
BS…接合载台
D…裸芯片
P…封装区域
LD…照明部
HM…半反射镜
SL…光源
SL1…LED基板
SL1A…第一区域
SL1B…第二区域
SL2…扩散板
SL3…遮蔽板
具体实施方式
在半导体器件的制造工序的一部分中具有将半导体芯片(以下，仅称为裸芯片。)搭载于布线基板或引线框架等(以下，仅称为基板。)并组装成封装(package)的工序，在组装成封装的工序的一部分中具有从半导体晶片(以下，仅称为晶片。)分割裸芯片的工序、将分割得到的裸芯片搭载在基板上的接合工序。在接合工序中使用的半导体制造装置是芯片接合机。
芯片接合机是将焊锡、镀金料、树脂作为接合材料，并将裸芯片接合(搭载并粘接)于基板或已经接合的裸芯片上的装置。在将裸芯片例如接合于基板的表面的芯片接合机中，重复进行如下动作(作业)：通过使用被称为筒夹的吸附嘴从晶片吸附并拾取裸芯片，输送到基板上并赋予推压力，并且加热接合材料，从而进行接合。筒夹是具有吸附孔，吸引空气并吸附保持裸芯片的保持件，具有与裸芯片同程度的大小。
<实施方式>
以下说明实施方式的半导体制造装置。此外，括号内的标号为例示，不限定于此。
半导体制造装置(10)具备：拍摄裸芯片(D)的拍摄装置(ID)、配置在将裸芯片(D)和拍摄装置(ID)连结的线上的照明装置(LD)以及控制拍摄装置(ID)及照明装置(LD)的控制装置(8)。控制装置(8)用照明装置(LD)对裸芯片(D)的一部分进行照明，在裸芯片(D)上形成明部(B)、暗部(S)及明部(B)与暗部(S)之间的渐变部(M)，并用拍摄装置(ID)拍摄裸芯片(D)。
由此，能够发现用二值化或与良品的图像差分法这样的方法进行裸芯片的表面上的异常检测时不能检测出的宽度小于一个像素的裂纹，能够使裂纹的识别精度提高。
以下，使用附图说明实施例。其中，在以下说明中，有时对相同的构成要素标注相同的附图标记并省略重复的说明。此外，为了使说明更明确，有时与实施方式相比，附图对各部分的宽度、厚度、形状等示意性地表示，但这仅为一例，不限定本发明的解释。
【实施例】
图1是示出实施例的芯片接合机的概略的俯视图。图2是说明在图1中从箭头A方向观察时拾取头及接合头的动作的图。
芯片接合机10大体上具有：供给将要安装于基板9的裸芯片D的供给部1、拾取部2、中间载台部3、接合部4、输送部5、基板供给部6、基板输出部7以及监视并控制各部的动作的控制部8，所述基板9印刷有一个或多个最终成为一个封装的产品区域(以下，称为封装区域P。)。Y轴方向是芯片接合机10的前后方向，X轴方向是左右方向。裸芯片供给部1配置在芯片接合机10的跟前侧，接合部4配置在里侧。
首先，裸芯片供给部1供给将要安装于基板9的封装区域P的裸芯片D。裸芯片供给部1具有保持晶片11的晶片保持台12、从晶片11顶起裸芯片D的用虚线示出的顶起单元13。裸芯片供给部1利用未图示的驱动部件在XY方向移动，并使拾取的裸芯片D向顶起单元13的位置移动。
拾取部2具有：拾取裸芯片D的拾取头21、使拾取头21在Y方向移动的拾取头的Y驱动部23以及使筒夹22升降、旋转及在X方向移动的未图示的各驱动部。拾取头21具有将顶起的裸芯片D吸附保持于前端的筒夹22(也参照图2)，从裸芯片供给部1拾取裸芯片D并载置于中间载台31。拾取头21具有使筒夹22升降、旋转及在X方向移动的未图示的各驱动部。
中间载台部3具有暂时载置裸芯片D的中间载台31、用于识别中间载台31上的裸芯片D的载台识别摄像机32。
接合部4从中间载台31拾取裸芯片D，接合在输送来的基板9的封装区域P上，或者以层叠于已经接合在基板9的封装区域P上的裸芯片上的形式接合。接合部4具有：与拾取头21同样地具备将裸芯片D吸附保持于前端的筒夹42(也参照图2)的接合头41、使接合头41在Y方向移动的Y驱动部43以及拍摄基板9的封装区域P的位置识别标记(未图示)并识别接合位置的基板识别摄像机44。
利用这种结构，接合头41基于载台识别摄像机32的拍摄数据校正拾取位置、姿势，从中间载台31拾取裸芯片D，并基于基板识别摄像机44的拍摄数据将裸芯片D接合于基板。
输送部5具有把持输送基板9的基板输送爪51和供基板9移动的输送道52。通过用沿着输送道52设置的未图示的滚珠丝杠驱动设置在输送道52上的基板输送爪51的未图示的螺母，从而移动基板9。
利用这种结构，基板9从基板供给部6沿着输送道52移动到接合位置，在接合后移动到基板输出部7，并将基板9交付给基板输出部7。
控制部8具备：存储程序(软件)的存储器和执行存储于存储器的程序的中央处理装置(CPU)，所述程序监视并控制芯片接合机10的各部的动作。
接着，使用图3及图4说明裸芯片供给部1的结构。图3是示出裸芯片供给部的外观立体图的图。图4是示出裸芯片供给部的主要部分的概略剖视图。
裸芯片供给部1具备在水平方向(XY方向)移动的晶片保持台12和在上下方向移动的顶起单元13。晶片保持台12具有：保持晶片环14的扩展环15、将切割带16水平地定位的支承环17，所述切割带16保持于晶片环14并粘接有多个裸芯片D。顶起单元13配置在支承环17的内侧。
裸芯片供给部1在裸芯片D的顶起时使保持有晶片环14的扩展环15下降。结果，保持于晶片环14的切割带16被拉伸而裸芯片D的间隔扩展，利用顶起单元13从裸芯片D下方顶起裸芯片D，使裸芯片D的拾取性提高。此外，伴随着薄型化，将裸芯片粘接于基板的粘接剂从液状成为膜状，在晶片11与切割带16之间贴附有被称为粘片膜(DAF)18的膜状粘接材料。在具有粘片膜18的晶片11中，对晶片11和粘片膜18进行切割。因此，在剥离工序中，从切割带16剥离晶片11和粘片膜18。此外，以后忽视粘片膜18的存在并进行说明。
芯片接合机10具有：识别晶片11上的裸芯片D的姿势的晶片识别摄像机24、识别载置在中间载台31上的裸芯片D的姿势的载台识别摄像机32以及识别接合载台BS上的安装位置的基板识别摄像机44。必须进行识别摄像机间的姿势偏移校正的是与利用接合头41的拾取相关的载台识别摄像机32、与利用接合头41的向安装位置的接合相关的基板识别摄像机44。在本实施例中，使用晶片识别摄像机24检测裸芯片D的裂纹。
使用图5说明控制部8。图5是示出控制系统的概略结构的框图。控制系统80具备控制部8、驱动部86、信号部87及光学系统88。控制部8大体上主要具有由CPU(CentralProcessor Unit)构成的控制运算装置81、存储装置82、输入输出装置83、总线84以及电源部85。存储装置82具有：存储有处理程序等的由RAM构成的主存储装置82a、存储有控制所需的控制数据或图像数据等的由HDD构成的辅助存储装置82b。输入输出装置83具有：显示装置状态或信息等的监视器83a、输入操作者的指示的触摸面板83b、操作监视器的鼠标83c以及取入来自光学系统88的图像数据的图像取入装置83d。另外，输入输出装置83具有：控制裸芯片供给部1的XY工作台(未图示)或接合头工作台的ZY驱动轴等驱动部86的马达控制装置83e、从各种传感器或照明装置等的开关等信号部87取入信号或进行控制的I/O信号控制装置83f。在光学系统88中包含晶片识别摄像机24、载台识别摄像机32以及基板识别摄像机44。控制运算装置81经由总线84取入需要的数据并进行运算，向拾取头21等的控制或监视器83a等发送信息。
控制部8经由图像取入装置83d将用晶片识别摄像机24、载台识别摄像机32以及基板识别摄像机44拍摄到的图像数据保存于存储装置82。基于保存的图像数据，利用编程而成的软件，使用控制运算装置81进行裸芯片D及基板9的封装区域P的定位和裸芯片D及基板9的表面检查。基于控制运算装置81算出的裸芯片D及基板9的封装区域P的位置，利用软件经由马达控制装置83e使驱动部86移动。通过该处理进行晶片上的裸芯片的定位，用拾取部2及接合部4的驱动部使之动作，将裸芯片D接合在基板9的封装区域P上。使用的晶片识别摄像机24、载台识别摄像机32以及基板识别摄像机44为灰度、彩色等，将光强度数值化。
图6是说明图1的芯片接合机中的裸芯片接合工序的流程图。
在实施例的裸芯片接合工序中，首先，控制部8从晶片盒取出保持有晶片11的晶片环14并载置于晶片保持台12，将晶片保持台12输送到进行裸芯片D的拾取的基准位置(晶片装载(工序P1))。接着，控制部8根据利用晶片识别摄像机24取得的图像，以晶片11的配置位置与该基准位置正确地一致的方式进行微调整。
接着，控制部8通过使载置有晶片11的晶片保持台12以规定间距进行间距移动并将其保持为水平，从而将最初拾取的裸芯片D配置于拾取位置(裸芯片输送(工序P2))。预先利用探针等检查装置，按裸芯片检查晶片11，并按裸芯片生成示出良、不良的映射数据，并存储于控制部8的存储装置82。利用映射数据判定成为拾取对象的裸芯片D是良品还是不良品。控制部8在裸芯片D为不良品的情况下，使载置有晶片11的晶片保持台12以规定间距进行间距移动，将接着要拾取的裸芯片D配置在拾取位置，跳过作为不良品的裸芯片D。
控制部8利用晶片识别摄像机24拍摄作为拾取对象的裸芯片D的主面(上表面)，并根据取得的图像算出作为拾取对象的裸芯片D的相对于上述拾取位置的位置偏移量。控制部8以该位置偏移量为基础使载置有晶片11的晶片保持台12移动，将作为拾取对象的裸芯片D正确地配置在拾取位置(裸芯片定位(工序P3))。
接着，控制部8根据利用晶片识别摄像机24取得的图像进行裸芯片D的表面检查(工序P4)。将在后面说明裸芯片的表面检查(外观检查)的详细情况。在此，控制部8判定在表面检查中是否有问题，在判定为裸芯片D的表面没有问题的情况下进入下一工序(后述的工序P9)，在判定为有问题的情况下，通过目视确认表面图像，在有问题的情况下进行跳过处理，在没有问题的情况下进行下一工序的处理。跳过处理是指跳过裸芯片D的工序P9以后的工序，使载置有晶片11的晶片保持台12以规定间距进行间距移动，将接着要拾取的裸芯片D配置在拾取位置。
控制部8用基板供给部6将基板9载置于输送道52(基板装载(工序P5))。控制部8使把持输送基板9的基板输送爪51移动到接合位置(基板输送(工序P6))。
用基板识别摄像机44拍摄基板并进行定位(基板定位(工序P7))。
接着，控制部8根据利用基板识别摄像机44取得的图像，进行基板9的封装区域P的表面检查(工序P8)。将在后面说明基板表面检查的详细情况。在此，控制部8判定在表面检查中是否有问题，在判定为基板9的封装区域P的表面没有问题的情况下进入下一工序(后述的工序P9)，在判定为有问题的情况下，通过目视确认表面图像，在有问题的情况下进行跳过处理，在没有问题的情况下进行下一工序的处理。跳过处理是指跳过对基板9的封装区域P的对应芯片焊盘(tab)的工序P10以后的工序，并在基板加工信息中进行不良登记。
控制部8在将作为拾取对象的裸芯片D正确地配置在拾取位置后，利用包括筒夹22的拾取头21从切割带16拾取裸芯片D(裸芯片操作(工序P9))，并载置于中间载台31(工序P10)。控制部8用载台识别摄像机32拍摄并进行载置在中间载台31上的裸芯片的姿势偏移(旋转偏移)的检测(工序P11)。控制部8在有姿势偏移的情况下利用设置于中间载台31的旋转驱动装置(未图示)使中间载台31在与具有安装位置的安装面平行的面内旋转而校正姿势偏移。
控制部8根据利用载台识别摄像机32取得的图像进行裸芯片D的表面检查(工序P12)。将在后面说明裸芯片的表面检查(外观检查)的详细情况。在此，控制部8判定在表面检查中是否有问题，在判定为裸芯片D的表面没有问题的情况下进入下一工序(后述的工序P13)，在判定为有问题的情况下，通过目视确认表面图像，在有问题的情况下进行跳过处理，在没有问题的情况下进行下一工序的处理。跳过处理是指跳过裸芯片D的工序P13以后的工序，使载置有晶片11的晶片保持台12以规定间距进行间距移动，将接着要拾取的裸芯片D配置在拾取位置。
控制部8利用包括筒夹42的接合头41从中间载台31拾取裸芯片D，并接合于基板9的封装区域P或已经接合在基板9的封装区域P的裸芯片上(粘片(工序P13))。
控制部8在接合裸芯片D后检查其接合位置是否正确(裸芯片与基板的相对位置检查(工序P14))。此时，与后述的裸芯片的位置匹配同样地，求出裸芯片的中心和芯片焊盘的中心，并检查相对位置是否正确。
接着，控制部8根据利用基板识别摄像机44取得的图像进行裸芯片D及基板9的表面检查(工序P15)。将在后面说明裸芯片D及基板9的表面检查的详细情况。在此，控制部8判定在表面检查中是否有问题，在判定为接合的裸芯片D的表面没有问题的情况下进入下一工序(后述的工序P9)，在判定为有问题的情况下，通过目视确认表面图像，在有问题的情况下进行跳过处理，在没有问题的情况下进行下一工序的处理。在跳过处理中，在基板加工信息中进行不良登记。
以后，按照同样的步骤，将裸芯片D逐个接合于基板9的封装区域P。当一块基板的接合完成时，用基板输送爪51将基板9移动到基板输出部7(基板输送(工序P16))，并向基板输出部7交付基板9(基板卸载(工序P17))。
以后，按照同样的步骤，逐个地从切割带16剥离裸芯片D(工序P9)。当除不良品之外的全部裸芯片D的拾取完成时，向晶片盒卸载以晶片11的外形保持这些裸芯片D的切割带16及晶片环14等(工序P18)。
使用图7～10说明裸芯片定位的方法。图7是用于说明模仿动作的流程图。图8是示出特征部分(选择区域)的例子的图。图9是示出登记图像及类似图像的例子的图。图10是用于说明连续加工动作的流程图。
裸芯片定位算法设为主要使用模板匹配，通过一般已知的标准化相关式进行的运算。将其结果作为一致率。模板匹配有参考学习的模仿动作和连续加工用动作。
首先，说明模仿动作。控制部8将参考样本输送到拾取位置(步骤S1)。控制部8用晶片识别摄像机VSW取得参考样本的图像PCr(步骤S2)。芯片接合机的操作者通过人机界面(触摸面板83b或鼠标83c)从图像内选择图8所示的特征部分UA(步骤S3)。控制部8将选择的特征部分(选择区域)UA与参考样本的位置关系(坐标)保存于存储装置82(步骤S4)。控制部8将选择区域的图像(模板图像)PT保存于存储装置82(步骤S5)。将成为基准的工件图像及其坐标保存于存储装置。
接着，说明连续动作。控制部8将连续加工用的部件(产品用晶片)输送到拾取位置(步骤S11)。控制部8用晶片识别摄像机VSW取得产品用裸芯片的图像PCn(步骤S12)。如图9所示，控制部8对在模仿动作中保存的模板图像PT和产品用裸芯片的取得图像PCn进行比较，算出最类似的部分的图像PTn的坐标(步骤S13)。对该坐标和用参考样本测定的坐标进行比较，算出产品用裸芯片的位置(图像PTn与模板图像PT的偏移)(步骤S14)。
使用图11～14说明裸芯片外观检查识别(裂纹、异物等的异常检测)。图11是示出有裂纹的裸芯片的图像的图。图12是示出将图11的图像二值化而得到的图像的图。图13是示出良品的裸芯片的图像的图。图14是示出图11的图像与图13的图像的差分的图。
裸芯片表面上的异常检测使用二值化、图像差分法等方法。生成对有裂纹CR的裸芯片的图像PCa(图11)进行二值化得到的图像PC2(图12)，并检测异常部分(裂纹CR)。生成取得有裂纹CR的裸芯片的图像PCa(图11)与良品的裸芯片的图像PCn(图13)的差分得到的图像PCa-n，并检测裂纹CR。
使用图15、16说明上述方法的课题。图15是裂纹较粗的情况下的图像。图16是裂纹较细的情况下的图像。在上述方法中直接观察裂纹，如图15所示，在图像PCa1的裂纹CR1较粗的情况下能够检测，但如图16所示图像PCa2的裂纹CR2变细或颜色变淡时，检测较困难。即，上述方法有以下课题。
(1)不能发现宽度小于一个像素的裂纹
在裂纹宽度小于一个像素的情况下，当用图像反映裂纹时，该像会变淡而不能识别。在考虑裂纹的方向等的情况下，实质上当没有3个像素以上的宽度时，不能可靠地检测。
(2)容易受到裸芯片的表面花纹的影响
在裸芯片表面上有复杂的花纹的情况下，难以识别出在其表面延伸的裂纹。
(3)难以控制裂纹的亮度
难以较亮或较暗地仅映出裂纹。
因为上述课题是由于与裸芯片定位识别时同样地进行裂纹的直接观察而产生的问题、产品不良由裂纹的有无决定且无需考虑其宽度，所以提出了裂纹的间接检测方式。
图17是用于说明裂纹的间接检测方式的图像。裂纹的间接检测方式是在有裂纹时捕捉在周围产生的变化的方式。例如，如图17所示，如果裸芯片的图像PC的亮度以裂纹CR为边界变化，则能够与裂纹CR的宽度无关地捕捉裂纹。图17中，裂纹CR的右侧的图像较暗，左侧的图像较亮。以下，说明裂纹的间接检测方式的具体手段。
首先，使用图18说明基板识别摄像机。图18是用于说明接合部的光学系统的图，示出基板识别摄像机及向裸芯片照射图像拍摄用的光的照明部的配置。
基板识别摄像机44的拍摄部ID与镜筒BT的一端连接，在镜筒BT的另一端上安装有物镜(图示省略)，成为通过该物镜拍摄裸芯片D的主面的图像的结构。
在将拍摄部ID与裸芯片D连结的线上的镜筒BT与裸芯片D之间配置有照明部LD，所述照明部LD在内部具备面发光照明(光源)SL和半反射镜(半透光镜)HM。来自面发光照明SL的照射光在与拍摄部ID相同的光轴上由半反射镜HM反射，并照射于裸芯片D。在与拍摄部ID相同的光轴上向裸芯片D照射的该散射光由裸芯片D反射，其中的正反射光透射经过半反射镜HM并到达拍摄部ID，形成裸芯片D的影像。即，照明部LD具有同轴落射照明(同轴照明)的功能。
以上说明了基板识别摄像机44及其照明部LD，载台识别摄像机32及其照明部、晶片识别摄像机24及其照明部也同样如此。
使用图19说明同轴照明的机制。图19是用于说明同轴照明的光源的图。
由于同轴照明中在直接配置光源时会阻挡裸芯片-摄像机间的光路，所以，如图19所示，放置半反射镜HM并将光源SL配置在离开光路的位置。但是，如果从裸芯片D看来，由于半反射镜HM，也能够视为光源(假想光源)VSL位于裸芯片-摄像机间的假想位置。但是，假想光源VSL与实际的光源SL相比光度降低。以下，同轴照明的光源的位置用光的假想光源VSL示出。
在本实施例中，利用在贯通裂纹自然地产生的更少的角度差。由于角度差较少，则相应地变得难以检测，所以使用使贯通裸芯片的裂纹部的微小台阶浮现的照明方法及检测该台阶的方法。
图20是用于说明裂纹的间接检测方式的图。图21是示出用于说明裂纹的间接检测方式的图像的图，图21(A)是成为暗面的区域较少的情况，图21(B)是成为暗面的区域为中等程度的情况，图21(C)是成为暗面的区域较多的情况。图22是示出用于说明裂纹的间接检测方式的图像的图，图22(A)是不使用边缘提取滤波器时的有裂纹的图像，图22(B)是不使用边缘提取滤波器时的没有裂纹的图像，图22(C)是使用边缘提取滤波器时的有裂纹的图像，图22(D)是使用边缘提取滤波器时的没有裂纹的图像。
如图20所示，例如用遮蔽板SHL遮蔽假想光源VSL的发光面的一部分。如图20、21所示，利用遮蔽的区域产生成为暗面的区域S，在暗面与不是暗面的区域B的边界处产生类似渐变的中间区域M。当在该中间区域M中产生裂纹时，如图22(A)所示，以裂纹CR的边界面为边界，明暗差容易清楚地显现。利用微小的台阶拍摄裂纹CR。
通过对用该方法得到的图像(图22(A))使用索贝尔(Sobel)滤波器、拉普拉斯(Laplacian)滤波器、罗伯茨(Roberts)滤波器以及普瑞维特(Prewitt)滤波器等边缘提取滤波器，从而能够如图22(C)所示从渐变区域分离已有的花纹和裂纹部分。
通过进行分离后的图像(图22(C))与在没有裂纹(良品)的裸芯片实施相同的处理得到的图像(图22(D))的差分处理，从而能够将裂纹部分和已有的花纹分离。这是由于有裂纹的裸芯片与良品裸芯片的图像不相同，所以能够通过对差分处理得到的图像(差分图像)的浓淡进行确认从而检测。由此，能够检测裂纹部分的位置、长度。除了差分图像以外，也可以使用检测在图像内是否有不期望的边缘的边缘检测(包括索贝尔滤波器、微分滤波器等空间滤波器的利用。)、检测指定区域的平均辉度、直方图的变化的辉度数据。
图23是用于说明照明的发光面和遮蔽面的图，图23(A)是示出优选的例子的图，图23(B)是示出不优选的例子的图。
在图23(A)中，清晰地形成有发光面EA与遮蔽面SA的边界面A1，另外在发光面EA及遮蔽面SA中没有不均。在图23(B)中，在发光面EA与遮蔽面SA之间具有中间区域B1，且边界面不清晰，另外在发光面EA及遮蔽面SA中有不均。优选的是，在边界面没有变淡，且在发光面及遮蔽面中没有不均。
实施例的裂纹的间接检测方式利用以裂纹为边界面的平面的不连续性和照明照射区域的边界面，给夹着边界面的两侧的亮度带来对比，容易检测微小宽度裂纹。通常(例如直接检测方式的裸芯片定位识别)，为了观察裸芯片的全景而准备具有充分的发光面面积的同轴照明。使假想光源VSL的发光面面积比裸芯片D的面积充分大。
另一方面，在间接检测方式中，设置减小发光面面积(或照射面积)的手段而形成发光面和遮蔽面。但是，为了能够切换直接检测方式和间接检测方式这两种方式，设置增大或减小发光面面积的手段(控制发光面的手段)。控制发光面的手段利用如下等方法实现：
(a)遮蔽板(图20的遮蔽板SHL)的移动
(b)液晶的ON/OFF
(c)通过平面排列的LED的部分的ON/OFF进行的发光区域、遮光区域的切换
(d)照射裸芯片的照明的移动
(e)拍摄裂纹的摄像机的移动
(f)利用例如中间载台使裸芯片相对于不连续性的照射区域的边界面移动。以下，以(c)的平面排列的LED的部分的ON/OFF为例说明发光面的控制。图24是照明部的立体图。图25是面发光照明的剖视图。图26是示出裂纹的拍摄图像的图。
照明部LD内的面发光照明SL是面发光型的LED光源，具备：具有平面排列的LED的LED基板SL1、与LED基板SL1相对地设置的扩散板SL2以及设置于LED基板SL1与扩散板SL2之间的遮蔽板SL3。以遮蔽板SL3为边界设置将LED点亮(开启)的区域和熄灭(关闭)的区域。例如，将LED基板SL1分割为上部的第一区域SL1A和下部的第二区域SL1B。在直接检测方式中，使第一区域SL1A及第二区域SL1B双方的LED接通而增大发光面面积。在间接检测方式中，例如将第一区域SL1A的LED开启，将第二区域SL1B的LED关闭，减小发光面面积而形成发光面和遮蔽面。由此，能够设为与图20相同。
如上所述，在面发光型的LED光源的内部插入遮蔽板并按边界控制发光时，如图26所示，在可检测裂纹区域CDA中，能够进行裂纹的可视化，在裸芯片表面上出现的照明的反射面边界附近的裂纹能够可视化。此时，优选的是，扩散光的扩散板表面的发光面边界可靠地形成。
通过切换发光面和遮蔽面，从而能够扩展可检测区域。另外，通过使遮蔽板SL3移动或设置多个发光面和遮蔽面的区域并变更，从而能够扩展可检测区域。
也可以使用液晶面板代替扩散板SL2。在该情况下，不需要遮蔽板SL3，通过控制液晶面板的透射/非透射的区域，从而能够扩展可检查区域。
裂纹的外观检查在作为进行裸芯片位置识别的位置的裸芯片供给部、中间载台及接合载台中的至少一处进行，但优选在中间载台及接合载台这两处进行，更优选在全部位置进行。如果在中间载台进行，则能够在接合前检测出在裸芯片供给部不能检测出的裂纹或在拾取工序以后产生的裂纹(在接合工序之前没有显著化的裂纹)。另外，如果在接合载台进行，则能够在层叠下一裸芯片的接合前或在基板排出前检测出在裸芯片供给部及中间载台不能检测出的裂纹(在接合工序前没有显著化的裂纹)或在接合工序以后产生的裂纹。
以上，基于实施方式及实施例具体地说明了由本发明人做出的发明，但本发明不限定于上述实施方式及实施例，当然能够进行各种变更。
例如，在实施例中说明了同轴照明配置在物镜-裸芯片间的类型，但也可以是插入透镜内的类型。
另外，在实施例中在裸芯片位置识别之后进行裸芯片外观检查识别，但也可以在裸芯片外观检查识别之后进行裸芯片位置识别。
另外，在实施例中在晶片的背面贴附有DAF，但也可以没有DAF。
另外，在实施例中分别具备一个拾取头及接合头，但也可以分别具备两个以上。另外，在实施例中具备中间载台，但也可以没有中间载台。在该情况下，拾取头和接合头可以兼用。
另外，在实施例中使裸芯片的表面朝上进行接合，但也可以在拾取裸芯片后使裸芯片的正反反转而使裸芯片的背面朝上进行接合。在该情况下，也可以不设置中间载台。该装置称为倒装焊接机(flip chip bonder)。
另外，在实施例中具备接合头，但也可以没有接合头。在该情况下，被拾取的裸芯片载置于容器等。该装置称为拾取装置。
另外，也可以是，与在先检测出的裂纹的方向相匹配地进行发光区域、遮光区域的再调整及再检查。由此，能够使检出率提高。

Claims (19)

1.一种半导体制造装置，具备：
拍摄装置，所述拍摄装置拍摄裸芯片；
照明装置，所述照明装置配置在将所述裸芯片和所述拍摄装置连结的线上；以及
控制装置，所述控制装置控制所述拍摄装置及所述照明装置，
所述控制装置构成为：用所述照明装置照明所述裸芯片的一部分，在所述裸芯片上形成明部、暗部及明部与暗部之间的渐变部，并用所述拍摄装置拍摄所述裸芯片，基于在裂纹的两侧亮度不同的所述渐变部的图像来判定宽度小于一个像素的裂纹的有无。
2.根据权利要求1所述的半导体制造装置，其中，
所述控制装置构成为：进行在所述裸芯片的拍摄图像上使用边缘提取滤波器实施处理得到的图像与在没有裂纹的裸芯片上实施使用所述边缘提取滤波器的处理得到的图像的差分处理。
3.根据权利要求1所述的半导体制造装置，其中，
所述照明装置具有发光面和遮蔽面。
4.根据权利要求3所述的半导体制造装置，其中，
所述照明装置是具备半反射镜和发光源的同轴照明，所述半反射镜配置在所述拍摄装置的中心线上，所述发光源配置在所述半反射镜的旁边。
5.根据权利要求4所述的半导体制造装置，其中，
所述发光源为面发光源，并具有第一区域和第二区域，能够单独地控制所述第一区域的点亮及熄灭和所述第二区域的点亮及熄灭。
6.根据权利要求5所述的半导体制造装置，其中，
所述第一区域为所述发光面，所述第二区域为所述遮蔽面。
7.根据权利要求6所述的半导体制造装置，其中，
所述发光源具备：具有平面排列的LED的LED基板、与所述LED基板相对地设置的扩散板以及设置于所述LED基板与所述扩散板之间的遮蔽板，
所述遮蔽板配置于所述第一区域与所述第二区域的边界。
8.根据权利要求6所述的半导体制造装置，其中，
所述发光源具备：具有平面排列的LED的LED基板、与所述LED基板相对地设置的液晶面板，
所述液晶面板形成所述第一区域和所述第二区域。
9.根据权利要求1所述的半导体制造装置，其中，
所述控制装置构成为：使所述拍摄装置移动，照明所述裸芯片的一部分，在所述裸芯片上形成明部、暗部及明部与暗部之间的渐变部，并用所述拍摄装置拍摄所述裸芯片。
10.根据权利要求1所述的半导体制造装置，其中，
所述控制装置构成为：使所述裸芯片移动，照明所述裸芯片的一部分，在所述裸芯片上形成明部、暗部及明部与暗部之间的渐变部，并用所述拍摄装置拍摄所述裸芯片。
11.根据权利要求5至8中任一项所述的半导体制造装置，其中，
还具备使所述发光源移动的机构，
所述控制装置构成为：使所述发光源移动并形成所述第一区域和所述第二区域。
12.根据权利要求1所述的半导体制造装置，其中，
还具备裸芯片供给部，所述裸芯片供给部具有晶片环保持件，所述晶片环保持件保持贴附有所述裸芯片的切割带，
所述控制装置构成为：使用所述拍摄装置及所述照明装置拍摄贴附于所述切割带的裸芯片。
13.根据权利要求1所述的半导体制造装置，其中，
还具备接合头，所述接合头将所述裸芯片接合于基板或已经接合的裸芯片上，
所述控制装置构成为：使用所述拍摄装置及所述照明装置拍摄接合在所述基板或裸芯片上的裸芯片。
14.根据权利要求1所述的半导体制造装置，其中，还具备：
拾取头，所述拾取头拾取所述裸芯片；和
中间载台，所述中间载台载置所述拾取的裸芯片，
所述控制装置构成为：使用所述拍摄装置及所述照明装置，拍摄载置在所述中间载台上的裸芯片。
15.一种半导体器件的制造方法，具备：
a：准备权利要求1至10中任一项所述的半导体制造装置的工序；
b：搬入晶片环保持件的工序，所述晶片环保持件保持贴附有裸芯片的切割带；
c：搬入基板的工序；
d：拾取所述裸芯片的工序；以及
e：将所述拾取的裸芯片接合于所述基板或已经接合在所述基板的裸芯片上的工序。
16.根据权利要求15所述的半导体器件的制造方法，其中，
所述d工序中将所述拾取的裸芯片载置于中间载台，
所述e工序中拾取载置于所述中间载台的裸芯片。
17.根据权利要求15所述的半导体器件的制造方法，其中，
还具备f：在所述d工序之前使用所述拍摄装置及所述照明装置检查所述裸芯片的外观的工序。
18.根据权利要求15所述的半导体器件的制造方法，其中，
还具备g：在所述e工序之后使用所述拍摄装置及所述照明装置检查所述裸芯片的外观的工序。
19.根据权利要求16所述的半导体器件的制造方法，其中，
还具备h：在所述d工序之后且所述e工序之前使用所述拍摄装置及所述照明装置检查所述裸芯片的外观的工序。
CN201810472295.0A 2017-05-18 2018-05-17 半导体制造装置及半导体器件的制造方法 Active CN108962784B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-099163 2017-05-18
JP2017099163A JP6975551B2 (ja) 2017-05-18 2017-05-18 半導体製造装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN108962784A CN108962784A (zh) 2018-12-07
CN108962784B true CN108962784B (zh) 2022-05-31

Family

ID=64499182

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810472295.0A Active CN108962784B (zh) 2017-05-18 2018-05-17 半导体制造装置及半导体器件的制造方法

Country Status (4)

Country Link
JP (2) JP6975551B2 (zh)
KR (1) KR102104936B1 (zh)
CN (1) CN108962784B (zh)
TW (1) TWI702673B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7299728B2 (ja) * 2019-03-22 2023-06-28 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法
JP7437987B2 (ja) * 2020-03-23 2024-02-26 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
JP2022182232A (ja) * 2021-05-28 2022-12-08 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
JP7485728B2 (ja) 2022-06-20 2024-05-16 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置、基板処理装置の制御方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04301749A (ja) * 1991-03-29 1992-10-26 Mazda Motor Corp 表面状態検査用照明装置
CN101933130A (zh) * 2008-06-27 2010-12-29 日商英益达股份有限公司 硅晶圆的缺陷检查装置及其缺陷检查方法
CN102313740A (zh) * 2010-07-05 2012-01-11 汉王科技股份有限公司 太阳能电池板裂痕检测方法
CN104409376A (zh) * 2014-10-20 2015-03-11 上海技美电子科技有限公司 晶圆检测装置
CN104937702A (zh) * 2013-01-23 2015-09-23 株式会社新川 粘晶装置以及利用粘晶装置的半导体晶粒的破损检测方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07312375A (ja) * 1994-05-18 1995-11-28 Fujitsu Ltd 半導体装置の製造方法及び製造装置
JP2897754B2 (ja) * 1997-03-27 1999-05-31 日本電気株式会社 半導体装置の検査方法
JP2003185590A (ja) * 2001-12-18 2003-07-03 Stk Technology Co Ltd ワーク検査方法および装置
JP2004311576A (ja) * 2003-04-03 2004-11-04 Toshiba Corp 半導体装置の製造方法
JP4392213B2 (ja) * 2003-09-24 2009-12-24 株式会社岡本工作機械製作所 半導体基板のクラックの有無を検査する表面検査装置
JP2005191060A (ja) * 2003-12-24 2005-07-14 Seiko Epson Corp 露光装置及び露光方法
JP4984210B2 (ja) * 2006-02-14 2012-07-25 澁谷工業株式会社 不良電子部品の回収装置
JP4878907B2 (ja) * 2006-05-08 2012-02-15 三菱電機株式会社 画像検査装置およびこの画像検査装置を用いた画像検査方法
JP4830772B2 (ja) * 2006-10-11 2011-12-07 ヤマハ株式会社 半導体チップの検査方法
KR20080015363A (ko) * 2006-08-14 2008-02-19 야마하 가부시키가이샤 웨이퍼 및 반도체 소자의 검사 방법 및 장치
JP5054949B2 (ja) * 2006-09-06 2012-10-24 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2008103493A (ja) * 2006-10-18 2008-05-01 Lintec Corp チップのピックアップ方法及びピックアップ装置
JP2008249397A (ja) * 2007-03-29 2008-10-16 Toyota Motor Corp 表面検査装置
JP2010091361A (ja) * 2008-10-07 2010-04-22 Yamatake Corp 画像検査方法および画像検査装置
CN103499297B (zh) * 2013-10-25 2016-01-13 爱科维申科技（天津）有限公司 一种基于ccd的高精度测量方法
CN103679167A (zh) * 2013-12-18 2014-03-26 杨新锋 一种ccd图像处理的方法
KR20150073512A (ko) * 2013-12-23 2015-07-01 세메스 주식회사 다이 검사 장치
KR101550263B1 (ko) * 2014-02-27 2015-09-15 뉴인텍 주식회사 광학검사장치
US9262821B2 (en) * 2014-05-12 2016-02-16 Kla-Tencor Corp. Inspection recipe setup from reference image variation
JP6324823B2 (ja) * 2014-06-26 2018-05-16 ファスフォードテクノロジ株式会社 半導体若しくは電子部品実装装置及び半導体若しくは電子部品実装方法
JP6584234B2 (ja) * 2015-08-31 2019-10-02 ファスフォードテクノロジ株式会社 ダイボンダ、ボンディング方法および半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04301749A (ja) * 1991-03-29 1992-10-26 Mazda Motor Corp 表面状態検査用照明装置
CN101933130A (zh) * 2008-06-27 2010-12-29 日商英益达股份有限公司 硅晶圆的缺陷检查装置及其缺陷检查方法
CN102313740A (zh) * 2010-07-05 2012-01-11 汉王科技股份有限公司 太阳能电池板裂痕检测方法
CN104937702A (zh) * 2013-01-23 2015-09-23 株式会社新川 粘晶装置以及利用粘晶装置的半导体晶粒的破损检测方法
CN104409376A (zh) * 2014-10-20 2015-03-11 上海技美电子科技有限公司 晶圆检测装置

Also Published As

Publication number Publication date
TW201911448A (zh) 2019-03-16
CN108962784A (zh) 2018-12-07
JP2018195735A (ja) 2018-12-06
KR20180127204A (ko) 2018-11-28
JP2021193744A (ja) 2021-12-23
TWI702673B (zh) 2020-08-21
KR102104936B1 (ko) 2020-04-27
JP6975551B2 (ja) 2021-12-01
JP7225337B2 (ja) 2023-02-20

Similar Documents

Publication Publication Date Title
TWI624887B (zh) 半導體製造裝置及半導體裝置的製造方法
CN108573901B (zh) 裸芯片接合装置及半导体器件的制造方法
CN108962784B (zh) 半导体制造装置及半导体器件的制造方法
CN110729210B (zh) 半导体制造装置以及半导体器件的制造方法
CN109524320B (zh) 半导体制造装置及半导体器件的制造方法
JP7029900B2 (ja) ダイボンディング装置および半導体装置の製造方法
KR102516586B1 (ko) 다이 본딩 장치 및 반도체 장치의 제조 방법
CN111725086B (zh) 半导体制造装置以及半导体器件的制造方法
CN115410947A (zh) 芯片贴装装置及半导体器件的制造方法
JP2022098312A (ja) ダイボンディング装置および半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant