KR20080015363A - 웨이퍼 및 반도체 소자의 검사 방법 및 장치 - Google Patents

웨이퍼 및 반도체 소자의 검사 방법 및 장치 Download PDF

Info

Publication number
KR20080015363A
KR20080015363A KR1020070079846A KR20070079846A KR20080015363A KR 20080015363 A KR20080015363 A KR 20080015363A KR 1020070079846 A KR1020070079846 A KR 1020070079846A KR 20070079846 A KR20070079846 A KR 20070079846A KR 20080015363 A KR20080015363 A KR 20080015363A
Authority
KR
South Korea
Prior art keywords
wafer
semiconductor chip
inspection
image
tape
Prior art date
Application number
KR1020070079846A
Other languages
English (en)
Inventor
요시히로 오오꾸라
요시오 후꾸다
Original Assignee
야마하 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2006220898A external-priority patent/JP4973062B2/ja
Priority claimed from JP2006277490A external-priority patent/JP4830772B2/ja
Application filed by 야마하 가부시키가이샤 filed Critical 야마하 가부시키가이샤
Publication of KR20080015363A publication Critical patent/KR20080015363A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501—Semiconductor wafers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501—Semiconductor wafers
    • G01N21/9505—Wafer internal defects, e.g. microcracks

Landscapes

  • General Physics & Mathematics (AREA)
  • Immunology (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Pathology (AREA)
  • General Health & Medical Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)

Abstract

반도체 칩에 적합한 개별적으로 분리된 웨이퍼는, 광축이 웨이퍼의 표면을 수직으로 또는 경사지게 가로지르도록 표면이 수지층으로 밀봉된 웨이퍼의 배면에 적외선이 조사되고 이에 따라 웨이퍼에 형성된 크랙을 명확하게 표시하는 이미지가 반사 광선을 기초로 생성되는, 검사를 받는다. 외관 검사 공정 전에 또는 후에, 검사를 받는 반도체 칩에 대해 결함 요소, 크랙 자국 및 외래 자국 중 적어도 하나를 검출하도록, 복수개의 반도체 칩이 일단 부착되었다가 이후에 분리되는 다이싱 테이프의 표면의 이미지를 이용하여 테이프 검사 공정이 수행된다.
반도체 칩, 웨이퍼, 크랙, 검사, 결함, 자국, 다이싱, 테이프

Description

웨이퍼 및 반도체 소자의 검사 방법 및 장치 {Method and Apparatus for Inspection of Wafer and Semiconductor Device}
본 발명은 웨이퍼의 검사 방법 및 장치에 관한 것으로, 특히 다이싱(dicing) 중에 웨이퍼에 형성되는 크랙을 검출하는 방법 및 장치에 관한 것이다. 본 발명은 또한 제작 중에 반도체 소자에 형성되는 크랙 및 결함(defect)의 검사 방법에 관한 것이다.
본 출원은 그 내용이 여기에서 참조로 포함되는 일본 특허 출원 번호 제2006-220898호 및 일본 특허 출원 번호 제2006-277490호를 우선권 주장한다.
최근 다기능 및 고도의 첨단 기능을 갖는 휴대용 단말기와 같은 전자 기기의 개발에 따라, 전가 기기에 사용되는 반도체 칩은 소형화되고, 두께가 감소되고, 고속 처리가 가능하도록 강하게 요구된다. 그러한 요구에 적합하도록 WL-CSP(즉, 웨이퍼 레벨 칩 사이즈 패키지: Wafer Level Chip Size Package)와 같은 하우징에 싸인 반도체 칩이 엔지니어 및 제작자의 관심을 끌고 있다. WL-CSP의 전형적인 예, 즉 WL-CSP 1은 도10 및 도11을 참조로 설명될 것이다. IC(3), 패드 전극(4), 패드 전극을 통해 IC(3)에 전기적으로 연결된 리와이어(re-wire)(5) 및 전극 단자(6)(예 를 들어, 금속 포스트)가 다결정 실리콘 또는 단결정 실리콘으로 구성되는 디스크 형상을 갖는 웨이퍼(2)의 표면(2a)에 형성된다. 더욱이, 열, 노광 및 물리적 충격으로부터 IC(3)를 보호하기 위한 수지 밀봉(즉, 수지층(7)의 형성)이 또한 웨이퍼(2)의 표면(2a)에서 수행된다. 제작 최종 단계에서, 개별적인 IC는 다이싱 라인(8)을 따른 다이싱에 의해 각각 분리된다. 따라서, 각각이 평면도로 볼 때 직사각형 형상의 분리된 웨이퍼 부분(2)(즉, 기판)을 갖는 복수개의 반도체 칩을 디스크 형상의 단일 웨이퍼(2)를 이용하여 동시에 생산하는 것이 가능하다. 이는 제작 효율을 현저하게 향상시키고, 또한 크기가 패키징 후 IC(3)의 크기와 사실상 동일한 반도체 칩(1)에 대한 현저한 소형화를 실현 가능하게 한다.
WL-CSP에 의해 둘러싸인 반도체 칩(1)의 제작 중에 또는 반도체 칩을 생산하도록 디스크 형상의 웨이퍼가 사전에 다이싱되는 종래의 공지된 반도체 칩 제작 중에, 웨이퍼(2)의 절단 표면으로부터 반도체 칩(1) 내부에 연장된 크랙이 다이싱의 절단 저항에 의해 발생할 수 있다. 이러한 이유로 개별적으로 분리된 반도체 칩(또는 웨이퍼의 개별적으로 분리된 부분, 즉 기판)은 크랙 발생 유무를 판단하도록 검사를 받고, 이에 따라 제품의 품질을 확인한다.
일본 특허 출원 공개 번호 제H06-148144호는 순수를 저장하는 물탱크 및 이러한 물탱크의 순수 내에 배치된 초음파 프로브가 장착된 초음파 이미지 장치를 이용하여 반도체 칩(또는 개별적으로 분리된 웨이퍼)을 검사하는 검사 장치의 예를 교시한다. 이러한 검사 장치에서, 반도체 칩(또는 검사된 대상)은 순수에 부분적으로 잠겨서, 초음파 프로브가 순수를 통해 초음파를 송수신하면서 반도체 칩의 하 부를 스캔하며, 이에 따라 반도체 내부는 수신된 반사 신호에 기초하여 시각적 이미지로 전환된다. 이는 반도체 칩 또는 웨이퍼의 내부에 크랙 발생 유무를 판단하는 비파괴 검사의 수행을 가능하게 한다.
초음파 이미지 장치를 이용한 초음파 검사에서, 반도체 칩(또는 개별적으로 분리된 웨이퍼)이 부분적으로 잠기는 순수의 공급이 필요하고, 검사 후에는 부착된 수분을 제거하기 위한 건식 베이킹이 필요하다. 즉, 초음파 검사에서는 복잡하고 다루기 힘든 작업이 필요하다. 게다가 초음파 검사는 순수에 침지된 초음파 프로브의 유지 보수를 위해 인력(human power)이 필요하다. 더욱이 검사 동안 순수에 반도체 칩이 잠기기 때문에, 반도체 칩은 부착된 수분에 의한 얼룩 형성과 같은 부차적인 외관 결함을 입게 된다.
경사진 방향으로 연장된 크랙을 정확하게 검출하기 위해 초음파 프로브의 스캐닝 속도를 감소시키거나, 또는 한 지점에서 여러 번 스캐닝을 수행해야 할 필요가 있다. 이는 검사 시간을 증가시킨다. 반도체 칩은 검사 동안에 순수에 부분적으로 잠기기 때문에, 개별적으로 분리된 웨이퍼의 하부면 및 측면(또는 절단면)에 대해 동시에 검사를 수행하기가 매우 어렵다. 이 또한 검사 시간을 증가시킨다.
일본 특허 출원 공개 번호 제2003-51518호에는 IC 및 패드 전극이 다결정 실리콘 또는 단결정 실리콘으로 구성된 디스크 형상을 갖는 웨이퍼의 표면에 형성되고 다이싱에 사용되는 연장 시트(또는 다이싱 테이프)가 웨이퍼의 배면에 부착되는 반도체 소자의 제작 방법을 교시한다. 이 상태에서 프로브는 반도체 칩의 품질을 확인하기 위해 웨이퍼에 형성된 반도체 칩의 전기적 특성을 검사하는데 사용되고, 검사 결과는 반도체 칩에 대응하는 소정 위치에서 다이싱 테이프 상에 기록된다. 이후 웨이퍼는 개별적인 반도체 칩을 분리하도록 절단(또는 다이싱)되고, 개별적인 반도체 칩은 다이싱 테이프로부터 분리될 때 검사 결과에 기초하여 선별된다.
다이싱 동안에, 웨이퍼를 이용하여 생산되는 반도체 칩의 배면에 크랙이 형성될 수 있고, 또는 반도체 칩이 부분적으로 손상될 수 있다. 전술한 문헌은 다이싱 전에 반도체 칩의 전기적 특성에 대한 검사를 교시할 뿐이어서, 이는 반도체 칩의 검사로서 불충분한 방법이다.
다른 종래의 공지된 기술은, 다이싱 이후에 반도체 칩이 배면 이미지를 캡처하도록 다이싱 테이프로부터 각각 분리되어 반도체 칩의 배면에 형성된 크랙 및 결함이 육안으로 검출될 수 있는 외관 검사를 교시하고 있으나, 이 방법은 미세한 크랙 및 미세한 결함을 항상 검출하지는 못한다. 다이싱 전에, 반도체 칩을 형성하는 웨이퍼의 배면은 반도체 칩이 각각 두께가 감소하도록 그라인더로 연마되는데, 연마된 흔적은 반도체 칩의 배면에 남아있어, 이는 외관 검사로 크랙을 검출하는 것을 매우 어렵게 한다.
본 발명의 목적은 다이싱되어 개별적으로 분리된 웨이퍼에 발생하는 크랙의 효율적이고 신뢰성 있는 검출을 실현할 수 있는 웨이퍼 검사 방법 및 장치를 제공하는 것이다.
본 발명의 다른 목적은 반도체 칩에 형성되는 미세한 크랙 및 미세한 결함을 용이하게 검출하는 방법을 제공하는 것이다.
본 발명의 제1 태양에서는, 표면이 수지층으로 밀봉된 웨이퍼의 배면에 광축이 웨이퍼 표면을 가로지르도록 적외선이 조사되어, 웨이퍼에 형성된 크랙을 검출하도록 반사 광선을 기초로 이미지가 생성되는, 다이싱 후에 개별적으로 분리된 웨이퍼를 검사하는 웨이퍼 검사 방법이 제공된다. 적외선의 광축은 웨이퍼의 표면을 경사지게 가로지르는 것이 바람직하다. 평면도로 볼 때 직사각형 형상을 갖는 웨이퍼의 4개 측면에 복수개의 적외선이 동시에 조사되는 것이 바람직하다.
표면이 수지층으로 밀봉된 웨이퍼를 검사하는 크랙 검사 장치는, 웨이퍼를 향하여 적외선을 출력하는 조명 유닛과 이미지를 생성하도록 웨이퍼에 조사되는 적외선의 반사 광선을 수광하는 이미지 캡처 유닛을 포함한다. 평면도로 볼 때 직사각형 형상을 갖는 웨이퍼의 4개 측면에 복수개의 적외선이 동시에 조사되는 것이 바람직하다. 조명 유닛은 적외선 편광 필터를 더 포함하는 것이 바람직하다.
이상에서, 적외선은 다이싱에 의해 개별적으로 분리된 웨이퍼의 배면에 조사 되고, 웨이퍼에 형성된 크랙의 계면에서 적외선의 불규칙한 반사로 인해 반사 광선이 발생하는 웨이퍼를 통해 전달된다. 이미지는 웨이퍼에 형성된 크랙을 검출하도록 반사 광선을 기초로 생성된다. 이는 검사 후에 제거되어야 하는 순수를 필요로 하고 검사 동안 물속에서 얼룩과 같은 외관 결함을 일으키는 초음파 이미지 장치를 이용한 통상적으로 공지된 기술에 비하여 매우 단순한 방법이다. 더욱이, 크랙의 길이와 무관하게, 웨이퍼에 경사지게 연장된 크랙의 에지를 정확하게 검출할 수 있고, 웨이퍼의 전체 검사 시간을 단축할 수 있다.
광축이 웨이퍼 표면을 경사지게 가로지르도록 적외선이 조사될 때, 웨이퍼에 형성된 크랙을 명확하게 표시하고 강조하는 이미지를 생성할 수 있다. 이는 웨이퍼의 직사각형 표면에 도달하는 적외선이 규칙적으로 반사하는 한편, 크랙에 도달하는 적외선은 크랙의 계면 형상에 대응하여 불규칙적으로 반사하기 때문이다. 이러한 이유로, 적외선이 웨이퍼 표면에 수직으로 조사되면, 반사 광선은 웨이퍼 표면에 수직인 방향으로 발생하고, 따라서, 반사 광선을 기초로 생성된 이미지는 표면에 형성된 IC 패턴과 함께 크랙을 표시한다. 적외선이 웨이퍼의 표면에 경사지게 조사되면, 이미지 픽업 유닛은 웨이퍼 표면의 규칙적 반사에 의해 발생하는 반사 광선을 수광하지 않고, 크랙의 형상에 따른 불규칙 반사에 의해 발생하는 반사 광선을 수광하며, 따라서, 수광된 반사 광선을 기초로 생성된 이미지는 명확하게 크랙을 표시하는데, 크랙은 웨이퍼의 다른 부분과 비교하여 대비 강조된다. 이는 웨이퍼에 형성된 크랙의 존재를 신뢰성 있게 그리고 시각적으로 인식할 수 있게 한다.
복수개의 적외선이 직사각형 형상을 갖는 웨이퍼의 4개 측부에 동시에 조사되면, 4개 측부로부터 웨이퍼의 내부로 연장된 크랙을 동시에 검출할 수 있다. 이는 단축된 검사 시간을 갖는 효율적인 웨이퍼 검사 방법을 실현한다. 적외선 편광 필터가 조명 유닛에 설치되면, 웨이퍼의 4개 측부에 조사된 복수개의 적외선 사이의 간섭을 확실하게 피할 수 있으며, 이에 따라 명확하게 크랙을 표시하는 이미지를 생성할 수 있다.
본 발명의 제2 태양에서는, 웨이퍼의 표면에 형성되고 다이싱에 의해 개별적으로 분리되고 웨이퍼의 배면이 다이싱 테이프의 표면에 형성된 접착층에 부착된 집적 회로를 갖는 복수개의 반도체 칩을 검사하는 검사 방법이 소개되는데, 접착층에 접착된 반도체 칩의 결함 요소와 다이싱 테이프의 표면에 형성된 반도체 칩의 크랙 자국과 다이싱 테이프의 표면에 형성된 외래 자국 중 적어도 하나를 나타내고 복수개의 반도체 칩이 분리되는 다이싱 테이프의 이미지를 이용하여 테이프 검사 공정이 수행된다. 여기에서 결함 요소는 다이싱 테이프에 부착된 반도체 칩으로부터 검출된다. 크랙 자국은 반도체 칩의 배면에 노출된 크랙에 접착되지 않은 접착층의 소정 부분에 의해 형성되고, 반도체 칩의 배면에 노출된 크랙의 주변 부분만이 여전히 접착층에 접착되어, 다이싱 테이프의 표면에 크랙 자국을 명확하게 표시한다. 주름과 같은 외래 자국은 다이싱 테이프와 장착대(mount stage) 사이 또는 다이싱 테이프와 웨이퍼 사이로 유입되는 먼지와 같은 이물질에 의해 형성된다. 이물질의 존재에 의해 다이싱 정밀도가 저하되어 결함 및 크랙과 같은 비정상이 웨이퍼의 절단면에 대응하는 반도체 칩의 측면에 발생한다.
다이싱 테이프의 재질은 결함 요소의 재질과 상이하기 때문에, 테이프 검사 공정에서 캡처된 다이싱 테이프의 이미지에서 결함 요소와 다이싱 테이프 사이의 접촉을 용이하게 강조할 수 있으며, 이는 반도체 칩의 미세한 결함을 용이하게 검출할 수 있게 한다. 특히, 테이프 검사 공정을 통해 반도체 칩의 배면에서 볼 때 상대적으로 작지만 반도체 칩의 측면에서 볼 때 상대적으로 큰 크기의 결함을 검출할 수 있다.
이상에서, 결함 요소, 크랙 자국 및 외래 자국 중 적어도 하나가 다이싱 라인의 일측의 다이싱 테이프의 표면에서 검출되면, 다이싱 라인의 양측에 부착된 반도체 칩은 모두 결함이 있는 제품으로 판단된다. 더욱이, 테이프 검사 공정 전에 또는 후에, 반도체 칩의 배면에 노출된 결함 또는 크랙을 검출하도록 다이싱 테이프의 표면으로부터 분리되는 반도체 칩의 배면 이미지를 이용하여 외관 검사 공정이 수행된다. 이와 달리, 테이프 검사 공정 전에, 반도체 칩의 배면에 노출된 결함 또는 크랙을 검출하도록 다이싱 테이프의 표면으로부터 분리되는 반도체 칩의 배면 이미지를 이용하여 외관 검사 공정이 수행되고, 외관 검사 공정에서 결함이나 크랙의 어느 것도 검출되지 않은 반도체 칩이 테이프 검사 공정을 받는다.
외관 검사 공정 및 테이프 검사 공정을 모두 수행함에 따라, "결함이 있는" 반도체 칩을 확실하게 제거할 수 있다. 상대적으로 큰 크기의 크랙 및 결함을 포함하는 반도체 칩을 결함이 있는 제품으로 사전에 판단하는 외관 검사 공정이 테이프 검사 공정 전에 수행되면, 미세한 결함 요소, 크랙 자국 및 외래 자국을 검사하 기 위한 테이프 검사 공정을 받는 반도체 칩의 개수를 감소시킬 수 있으며, 따라서 반도체 칩 관련 검사 효율을 향상시킬 수 있다.
본 발명의 이들 및 다른 목적, 태양 및 실시예는 아래 도면을 참조로 더욱 상세히 설명될 것이다.
본 발명은 첨부된 도면을 참조로 한 예를 통해 더 상세히 설명될 것이다.
1. 제1 실시예
본 발명의 제1 실시예에 따라 웨이퍼를 검사하는, 구체적으로는 다이싱되어 개별적으로 분리된 웨이퍼에 발생한 크랙을 검출하는 방법 및 장치가 도1 내지 도7을 참조로 설명될 것이다.
구체적으로, 제1 실시예는 웨이퍼 레벨 칩 사이즈 패키지(WL-CSP)에 의해 둘러싸인 반도체 칩(1)을 형성하는 웨이퍼(2)의 검사 방법과 웨이퍼(2)의 크랙 검사 장치(A)에 관한 것이다. 여기에서, IC(3), 패드 전극(4), 패드 전극(4)을 통해 IC(3)에 전기적으로 연결되는 리와이어(5) 및 전극 단자(즉, 금속 포스트)(6)는 다결정 실리콘 또는 단결정 실리콘으로 구성되는 디스크 형상을 갖는 웨이퍼의 표면(2a)에 형성되고, 열, 노광 및 물리적 충격으로부터 IC(3)를 보호하기 위한 수지 밀봉(즉, 수지층(7)의 형성)이 이루어지고, 제작의 마지막 단계에서 웨이퍼(2)는 개별적으로 분리된 반도체 칩(또는 WL-CSP)(1)을 생산하도록 다이싱 라인(8)을 따라 다이싱된다. 부가적으로, 제1 실시예는 WL-CSP(1)의 검사에 반드시 한정되지 않고, IC(3), 리와이어(5) 및 수지층(6)이 다이싱된 와이퍼(2)의 개별적으로 분리 된 부분에 형성되는 반도체 칩(1)의 검사에 적용 가능하다.
다음으로, 웨이퍼(2)에 적용된 크랙 검사 장치(A)는 도1 및 도2를 참조로 설명될 것이다. 크랙 검사 장치(A)는, 검사 전에 복수개의 반도체 칩(1)을 저장하는 제1 칩 트레이(10)를 장착하기 위한 제1 장착대(11)와, 검사 후에 반도체 칩(1)을 저장하는 제2 칩 트레이(12)를 장착하기 위한 제2 장착대(13)와, 반도체 칩(1)의 개별적으로 분리된 웨이퍼(2)에 대한 적외선 조사와 반사된 빛의 수광을 통해 이미지를 생성하는 이미지 캡처부(14)와, 검사 전의 반도체 칩(1)을 저장하는 제1 칩 트레이(10)를 검사 위치로 이송하고 검사 후의 반도체 칩(1)을 제2 칩 트레이(13)에 저장하는 이송부(15)로 구성된다. 이미지 캡처부(14)는 이송부(15)에 의해 제1 장착대(11) 및 제2 장착대(13)와 반대 측에 위치한다.
도1 내지 도3에 도시된 바와 같이, 이송부(15)는 XY 테이블(15a)과, 수직 방향으로 XY 테이블(15a)에 장착된 회전 액추에이터(15b)와, 회전 액추에이터(15b)의 회전축(15c)의 상단에 연결된 다관절 아암(multiple-articulation arm)(16)으로 구성된다. 다관절 아암(16)은 모두 수평 방향으로 서로 평행하게 배열된 제1 아암(16a), 제2 아암(16b) 및 제3 아암(16c)으로 구성된다. 제1 아암(16a)의 제1 단부는 제1 아암(16a)이 회전축(15c)의 회전을 추종하여 운동하도록 회전축(15c)의 상단에 연결된다. 제2 아암(16b)의 제1 단부는 제1 아암(16a)의 제2 단부에 회전식으로 축 방향 지지되고, 제2 아암(16b)은 그에 포함된 벨트 전동 장치(16d)에 의해 제1 아암(16a)의 제2 단부에 대해 회전할 수 있다. 제3 아암(16c)의 제1 단부는 제2 아암(16b)의 제2 단부에 회전식으로 축 방향 지지되고, 제3 아암(16c)은 그 에 포함된 벨트 전동 장치(16e)에 의해 제2 아암(16b)의 제2 단부에 대해 회전할 수 있다. 콜릿(collet)(16f)은 제3 아암(16c)의 제2 단부로부터 하향 돌출되고, 반도체 칩(1)을 파지하도록 반도체 칩(1)의 상부면에 흡착된다. 진공 흡착 장치(미도시)가 제3 아암(16c)의 콜릿(16f) 내부에 배열되고, 진공 흡착 장치의 동작에 의해 반도체 칩(1)의 상부면은 콜릿(16f)의 개구에 흡착되어 반도체 칩(1)이 콜릿(16f)에 의해 확실하게 파지된다. 도4에 도시된 바와 같이 돌기(9)가 반도체 칩(1)에 형성되면, 콜릿(16f)은 (웨이퍼(2)의 절단면(2b)에 대응하는) 반도체 칩(1)의 측면을 단단히 파지하도록 형성된다.
도1 내지 도3에 도시된 바와 같이, 이미지 캡처부(14)는 (웨이퍼(2)의 배면(2c)에 대응하는) 반도체 칩(1)의 배면에 적외선을 조사하도록, 이송부(15)에 의해 소정 위치로 이송되는 반도체 칩(1) 아래에 배열되는데, 이는 조명 유닛(23)과 IR 카메라(즉, 적외선 카메라 또는 이미지 캡처 유닛)(26)로 구성된다. 구체적으로, 조명 유닛(23)은 예를 들어 파장이 1100nm인 적외선을 출력할 수 있는 IR 공급원(즉, 적외선 공급원 또는 광원)(20)과, IR 공급원(20)으로부터 출력된 적외선의 광경로를 제한하는 광섬유 다발(21)과, 광섬유 다발(21)의 선단으로부터 출력된 적외선의 방향을 변화시키는 반사경(22)을 포함하고, 조명 유닛(26)은 렌즈(24)와 이미지 캡처 소자(25)를 포함한다.
조명 유닛(23)의 IR 공급원(20)은 직사각형 박스 형상을 갖는 하우징 내부에 저장된다. 광성유 다발(21) 중 하나는 하우징의 내부에 배열되는 한편, 광섬유 다발(21)의 선단은 IR 카메라(26)의 내부에 배열된 반사경(22)에 근접하게 연장된다. 즉, 광섬유 다발(21)의 일단부는 IR 공급원(20)으로부터 출력된 적외선을 수광하고, 수광된 적외선은 광섬유 다발(21)의 선단을 거쳐 반사경을 향하여 출력된다. 반사경(22)은 IR 카메라(26)의 하우징(26a) 내부에 배열되고, 광섬유 다발(21)의 선단으로부터 출력되어 이후 적외선 광축(O1)이 웨이퍼(2)의 표면(2a)을 경사지게 가로지르는 방식으로 상부에 위치하는 반도체 칩(1)의 웨이퍼(2)에 조사되는 적외선의 방향을 변화시키도록 제 위치에 장착된다. 반사경(22)은 반사경(22)의 각도를 변화시키기 위한 제어기(미도시)와 연결된 하프 미러(half mirror)이다. 이는 적외선 광축(O1)의 방향을 자유롭게 변화시키는 것을 가능하게 한다.
IR 카메라(26)는 원통 형상을 갖는 하우징(26a)에 설치되는데, 예를 들어 여기에는 렌즈(24)와 렌즈(24) 아래에 위치하는 이미지 캡처 소자(25)가 장착된다. 이미지 캡처 소자(25)에 연결된 와이어는 하우징(26a)의 하단으로부터 외측으로 연장되어 모니터와 같은 디스플레이(26b)에 연결된다. 반사경(22)은 방향이 반사경(22)에 의해 변화되는 적외선의 광축(O1)이 IR 카메라(26)의 광학 시스템의 광축(O2)을 가로지르는 방식으로 렌즈(24)의 상부에 배열된다.
다음으로, 크랙 검사 장치(A)를 이용하여 웨이퍼(2)에 발생한 크랙(S)을 검출하는 방법이 도1 내지 도3 및 도5 내지 도7을 참조로 설명될 것이다.
먼저, 복수개의 반도체 칩(1)을 저장하는 제1 칩 트레이(10)는 제1 장착대(11)에 장착되고, "비어있는" 제2 칩 트레이(12)는 제2 장착대(13)에 장착된다. 다음으로, 이송부(15)가 작동하여 제3 아암(16c)의 제2 단부에 부착된 콜릿(16f)은 이송되어야 하는 각 반도체 칩(1)을 파지하도록 제1 칩 트레이(10) 위로 이동한다. 파지된 반도체 칩(1)은 제1 칩 트레이(10)로부터 순차적으로 추출되어 이미지 캡처부(14)를 향하여 이송되며, 각 반도체 칩(1)은 이미지 캡처부(14)의 반사경(22)이 아래에 위치하는 소정 검사 위치에 배치된다.
다음으로, 이미지 캡처부(14)의 IR 공급원(20)은 반도체 칩(1)의 배면, 즉 웨이퍼(2)의 배면(2c)에 적외선을 조사한다. 적외선은 광섬유 다발(21)을 통해 전달되어 제2 단부로부터 반사경(22)을 향하여 출력된다. 이후 반사경(22)은 적외선 광축(O1)이 웨이퍼(2)의 표면(2a)을 경사지게 가로지르는 방식으로 방향을 바꾸고, 적외선은 이에 상응하게 웨이퍼(2)의 배면(2c)에 조사된다.
구체적으로, 도5에 도시된 바와 같이, 각각이 1110nm의 소정 파장을 갖고 웨이퍼(2)의 배면(2c)에 조사되는 적외선(T)은 웨이퍼(2)를 통하여 전달된다. 전달된 적외선(T)은 소정의 파장 범위에서 수지층(7)에 의해 흡수되는 흡수율이 상대적으로 작고, 수지층(7)을 통해 전달되는 전달율이 상대적으로 작아서, 다수의 적외선은 수지층(7)과 웨이퍼(2)의 표면(2a) 사이의 결합 계면에서 반사된다. 이때, 적외선(T)은 그의 광축(O1)이 웨이퍼(2)의 표면(2a)을 경사지게 가로지르는 방식으로 웨이퍼(2)의 표면(2a)에 각각 조사되어서, 표면(2a)에 도달하는 적외선(T)의 반사 광선(T1)은 표면(2a)에서 규칙적으로 반사된다. 그러므로, 규칙적으로 반사되는 반사 광선(T1)이 다시 웨이퍼(2)를 통하여 전달되어 웨이퍼(2)의 외부를 향하여 출력되더라도, IR 카메라(26) 렌즈(24)의 광 변환 범위로부터 이탈되어, 이미지 캡처 소자(25)에 의해 이미지를 형성하지 않는다.
반도체 칩(1) 각각을 개별적으로 분리하기 위한 다이싱 동안의 절단 저항 때 문에 크랙(S)이 웨이퍼(2)에 형성되고 웨이퍼(2)의 절단면(또는 측면)(2b)으로부터 내향 연장되면, 웨이퍼(2)를 통하여 전달되는 적외선(T)은 크랙(S) 계면의 형상에 적절한 방향으로 분산되거나 불규칙적으로 반사된다. 규칙적으로 반사되는 적외선(T1)과 무관하게, 불규칙적으로 반사되는 적외선(T2) 일부는 하프 미러, 즉 반사경(22)을 관통하며 전달되고, IR 카메라(26)의 렌즈(24)에 의해 수광된다. 따라서, 크랙(S)에서 불규칙적으로 반사되는 반사 광선(T2)은 렌즈(24)에서 집광되어, 이미지 캡처 소자(25)는 이에 상응하여 이미지를 생성한다. 도6은 (크랙(S)의 계면에서 불규칙적으로 반사된) 불규칙 반사 부분과 (웨이퍼(2)의 표면(2a)에서 규칙적으로 반사된) 규칙 반사 부분 사이에서 대비가 강조되며, 이에 따라 크랙(S)의 에지를 명확하게 표시할 수 있는 이미지 캡처 소자(25)에 의해 캡처된 이미지의 예를 도시한다. 적외선이 반도체 칩(1)에 조사되는 단순 작동에 의해 생성되는 이미지를 이용함으로써, 반도체 칩(1)에서 크랙(S)의 발생 유무에 대하여 조작자가 시각적으로 인식하는 것이 가능하고, 이는 제품의 품질을 용이하게 확인할 수 있게 한다. 크랙(S)이 반도체 칩(1)에 경사지게 형성되더라도, 이미지는 적외선(T)이 반도체 칩(1)에 조사될 때 크랙(S)에서 불규칙적으로 반사되는 반사 광선(T2)을 기초로 생성되며, 이는 크랙(S)의 에지를 명확하게 표시하는 이미지를 확실하게 생성할 수 있게 한다.
광축(O1)이 웨이퍼(2)의 표면(2a)에 수직으로 가로지르는 방식으로 적외선(T)이 웨이퍼(2)의 표면(2a)에 조사되면, 이미지 캡처 소자(25)는, 크랙(S)의 계면에서 불규칙적으로 반사되는 반사 광선(T2)의 불규칙 반사 부분과 웨이퍼(2)의 표면(2a)에서 규칙적으로 반사되는 반사 광선(T2)의 규칙 반사 부분을 수광할 때 이미지를 생성하고, 이미지는 도7에서도 잘 도시된 바와 같이 표면(2a)에 형성된 IC(3)의 패턴도 동시에 표시한다. 이는 크랙(S)과 반도체 칩(1)의 다른 부분 사이의 대비의 차이를 감소시켜서, 반도체 칩(1)에 형성된 크랙(S)을 구별하기가 다소 어렵게 된다.
웨이퍼(2)에 형성된 크랙(S)을 표시하는 이미지의 생성 완료 후에, 반도체 칩(1)은 각각 이송부(15)에 의해 이송되고 제2 칩 트레이(12)에 저장된다. 이때, 크랙(S)을 갖는 반도체 칩(1)이 제1 칩 트레이(10)로 복귀되는 방식으로 크랙(S)과 관련된 검사 결과에 응답하여 반도체 칩(1)을 분류할 수 있다.
제1 실시예에 따른 웨이퍼 검사 방법 및 크랙 검사 장치(A)에서, 적외선(T)은 적외선(T)이 웨이퍼(2)를 통하여 전달되도록 웨이퍼(2)의 배면(2a)에 조사되고, 적외선(T)은 웨이퍼(2)에 형성된 크랙(S)의 계면에서 불규칙적으로 반사된다. 이미지 캡처 소자(25)는 불규칙적으로 반사된 반사 광선(T2)을 수광하여 이미지를 생성하고, 이에 의해 웨이퍼(2)에 형성된 크랙(S) 관련 검사를 수행할 수 있다. 즉, 반사 광선(T2)을 기초로 이미지를 생성하도록 적외선(T)이 웨이퍼(2)에 조사되는 단순한 조작으로, 웨이퍼(2)에 형성되는 크랙을 확실하게 검출할 수 있다. 종래의 공지된 초음파 이미지 장치를 이용하여 수행되는 이전 검사와 비교하여, 본 실시예는 순수가 필요하지 않고, 검사 후에 웨이퍼(2)(또는 반도체 칩(1))로부터 수분을 제거할 필요가 없고, 웨이퍼(2)의 오염과 같은 외적 결함의 발생을 피할 수 있는 장점이 있다. 적외선을 이용한 검사에 의해, 본 실시예는 "경사지게 형성된" 크 랙(2)을 정확하게 검출할 수 있어서, 전체적인 검사 시간을 단축할 수 있다.
광축(O1)이 표면(2a)을 경사지게 가로지르는 방식으로 적외선(T)이 웨이퍼(2)의 표면(2a)에 조사되면, 크랙(S)과 반도체 칩(1) 다른 부분 사이의 강조된 대비를 갖는 명확한 이미지를 생성할 수 있다. 이는 표면(2a)에서 규칙적으로 반사되는 반사 광선(T1)의 수광 없이, 크랙(S)의 형상에 따라 불규칙적으로 반사되는 반사 광선(T2)을 기초로 크랙(S)을 강조한 명확한 이미지를 생성할 수 있게 한다.
제1 실시예는 전술된 것에 반드시 한정되는 것은 아니고 다양한 방식으로 변형될 수 있다. 제1 실시예는 크랙 검사 장치(A)가 이미지 캡처부(14), 제1 장착대(11), 제2 장착대(13) 및 이송부(15)를 포함하는 것을 교시한다. 여기에서, 크랙 검사 장치(A)는 적어도 이미지 캡처부(14)를 포함하도록 재설계될 수 있다. 이미지 캡처부(14)는 (IR 공급원(20), 광섬유 다발(21) 및 반사경(22)으로 구성되는) 조명 유닛(20)과 (렌즈(24) 및 이미지 픽업 소자(25)로 구성되는) 이미지 픽업 유닛(26)으로 구성되어야 하는 것은 아니다. 즉, 이미지 픽업부(14)는 조명 유닛(23)이 적어도 적외선(T)을 출력하는 IR 공급원(20)을 포함하도록 재설계될 수 있다. 이 경우 IR 공급원(20)으로부터 출력된 적외선(T)을 수광 및 집광하는 렌즈를 구비할 필요가 있어서, 적외선(T)은 렌즈를 통해 웨이퍼(2)에 조사된다.
이러한 관점에서, (반도체 칩(1)의 제작 공정에 사용되는) 외부 검사 장치와 같은 다른 장치에 이미지 캡처부(14)를 구비할 수 있어서, 외부 검사 장치가 장착된 기존의 이송부 및 칩 트레이 장착대를 이용하여 외부 검사를 수행하는 동안 크랙 검사가 웨이퍼(2)에 대해 수행된다.
본 실시예는, IR 공급원(20)이 조명 유닛(23)의 직사각형 박스 형상의 하우징에 저장되고 이미지 캡처 유닛(26)에 포함되는 렌즈(24) 및 이미지 캡처 소자(25)는 원통 형상의 하우징(26a)에 저장되도록 설계되는데, 하우징은 반드시 전술한 형상으로 한정되는 것은 아니다. 본 실시예는, 조명 유닛(23)의 반사경(22)이 이미지 캡처 유닛(26)의 하우징(26a) 내부에 배열되도록 설계되는 반면, 반사경(22)이 이미지 캡처 유닛(26)에 독립적으로 배열되도록 반사경(22)이 조명 유닛(23)의 광섬유 다발(21)의 제2 단부에 연결되는 박스(22a)와 일체로 형성되는 도8에 도시된 바와 같이 재설계될 수 있다. 이 경우, 반사경(22)에 의해 편광되는 적외선(T)의 광축(O1)은 제어 장치(미도시)에 의해 웨이퍼(2)의 표면(2a)을 가로지르는 방식으로 변하고, 이미지 캡처 유닛(26)과 웨이퍼(2) 사이에 반사경(22)을 배열하여 크랙(S)을 검출할 수 있다. 부가적으로, 반사경(22)이 이미지 캡처 유닛(26)의 광학 시스템의 광축(O2) 상에 배열되지 않으면, 반사경(22)은 반드시 하프 미러로서 기능을 할 필요가 없다.
본 실시예는 IR 공급원(20)이 파장 1100nm 이상의 적외선(T)을 출력하는 것으로 설명하고 있다. 물론 파장은 IR 공급원(20)의 출력 빔이 적외선 영역에 속하는 한 반드시 1100nm 이상으로 한정되는 것은 아니다. 본 실시예는 웨이퍼(2)가 다결정 실리콘 또는 단결정 실리콘으로 구성된다고 설명하지만, 웨이퍼(2)는 반드시 실리콘 재질로 구성될 필요는 없다. 본 실시예는, 다이싱 테이프가 배면에 부착된 웨이퍼 및 다이싱 후에 다이싱 테이프를 사용하여 유지되는 웨이퍼와 같은 다른 타입의 웨이퍼로 용이하게 변형될 수 있고, 조명 유닛(23)으로부터 출력된 적외 선은 크랙을 검출하도록 다이싱 테이프를 통하여 전달될 수 있다.
다음으로, 크랙을 검출하기 위해 다이싱되어 개별적으로 분리된 웨이퍼가 검사되는 제1 실시예의 변형예가 도9를 참조로 설명될 것이다. 즉, 도9에 도시된 크랙 검사 장치(B)는 이미지 캡처부(14)의 구성을 제외하고는 도3에 도시된 크랙 검사 장치(A)와 기본적으로 유사하다. 크랙 검사 장치(B)에서, 크랙 검사 장치(A)와 동일한 부분은 동일한 도면 부호로 지정되어, 그의 상세한 설명은 생략될 것이다.
이미지 캡처부(14)는 4개의 조명 유닛(23)과 1개의 이미지 캡처 유닛(26)으로 구성되는데, 도9는 2개의 조명 유닛(23)을 단순히 도시한다. 각 조명 유닛(23)은 IR 공급원(20), 광섬유 다발(21) 및 반사경(22)으로 구성되고, 이미지 캡처 유닛(26)은 렌즈(24)와 이미지 캡처 소자(25)로 구성된다.
4개의 조명 유닛(23)은 평면도로 볼 때 직사각형 형상을 갖는 반도체 칩(1)의 4개 측면을 따라, 즉 웨이퍼(2)의 4개 측면(또는 4개 절단면)(2b)을 따라 각각 배열된다. 각 조명 유닛(23)은 광축(O1)이 웨이퍼(2)의 표면(2a)을 경사지게 가로지르도록 적외선(T)을 출력하도록 조정된다. 즉, 4개 조명 유닛(23)은 적외선(T)이 각각 4개 측면으로부터 반도체 칩(1)의 내부로 조사되도록 배치된다. 조명 유닛(23) 각각은 그로부터 출력된 적외선(T)을 편광시키기 위한 적외선 편광 필터(30)를 포함한다. 적외선 편광 필터(30)에 의해 4개의 조명 유닛(23)으로부터 출력된 적외선(T)은 서로 간섭되지 않도록 조정된다. 이미지 캡처 유닛(26)은 그의 광학 시스템의 광축(O2)이 웨이퍼(2)의 표면(2a)을 수직으로 가로지르는 방식으로 반도체 칩(1)의 바로 아래에 배열된다.
전술한 구성을 갖는 크랙 검사 장치(B)에서, 4개의 조명 유닛(23)은 (도5에 도시된 바와 같은) 적외선(T)을 웨이퍼(2)의 4개 측면(2b)에 동시에 조사한다. 이후, 웨이퍼(2)에 형성된 크랙(S)에서 불규칙적인 반사에 의한 반사 광선(T2)은 크랙(S)을 명확하게 표시하는 이미지를 생성하도록 이미지 캡처 유닛(26)에 의해 부분적으로 수광된다. 제1 실시예의 변형예에서, 적외선(T)은 웨이퍼(2)의 4개 측면(2b)에 동시에 조사되고 적외선 편광 필터(30)에 의해 상호 간섭되지 않도록 조정되며, 따라서 단일 검사는 4개 측면(2b)으로부터 웨이퍼(2)의 내부로 연장된 크랙을 명확하게 표시하는 이미지를 생성하게 한다.
크랙 검사 장치(B)를 사용하는 검사 방법에서, 적외선(T)은 4개 측면(2b)으로부터 웨이퍼(2)의 내부로 연장되는 크랙을 동시에 검출하도록 평면도로 볼 때 직사각형 형상을 갖는 웨이퍼(2)의 4개 측면(2b)에 동시에 조사된다. 이는 효과적으로 검사를 수행할 수 있게 하고, 따라서 전체 검사 시간을 단축할 수 있게 한다. 여기에서, 조명 유닛(23)에 설치된 적외선 편광 필터(30)에 의해 웨이퍼(2)의 4개 측면(2b)에 조사되는 적외선(T) 사이의 간섭을 피할 수 있고, 따라서 크랙(S)을 명확하게 표시하는 이미지를 확실하게 생성할 수 있다.
제1 실시예의 전술한 변형예는 본 발명의 범위 내에서 더 변형될 수 있다. 예를 들어, 적외선 편광 필터(30)는 반드시 조명 유닛(23)에 설치될 필요는 없다. 즉, 조명 유닛(23)으로부터 출력된 적외선(T) 사이에 간섭이 발생하지 않는다고 추정되면, 적외선 편광 필터(30)는 생략할 수 있다.
제1 실시예의 전술한 변형예는 각각이 IR 공급원(20), 광섬유 다발(21) 및 반사경(22)으로 구성되고 적외선(T)이 웨이퍼(2)의 4개 측면(2b)에 동시에 조사되는 4개의 조명 유닛(23)을 이용하는 것으로 설계되지만, 이는 한정하려는 것이 아니다. 웨이퍼(2)의 4개 측면(2b)에 적외선(T)을 동시에 조사할 수 있도록 4개의 광섬유 다발(21)이 단일 IR 공급원(20)에 연결되는 방식으로 더 변형될 수 있다.
2. 제2 실시예
본 발명의 제2 실시예에 따른 반도체 칩의 검사 방법은 도12 내지 도18을 참조로 설명될 것이다. 도12 및 도13에 도시된 바와 같이, 검사받는 복수개의 반도체 칩(101)은 다결정 실리콘 또는 단결정 실리콘으로 구성된 디스크 형상의 웨이퍼(103)에 의해 생산된다.
복수개의 IC(105)와, 패드 전극(107)과, 패드 전극(107)을 통해 IC(5)에 전기적으로 연결된 리와이어(109)와, 전극단자(또는 금속 포스트)(111)와, 열, 노광 및 물리적 충격으로부터 IC(105)를 보호하는 수지층(113)이 웨이퍼(103)의 표면(103a)에 형성된다. 이후, 웨이퍼(103)는 표면(103a) 위의 다이싱 라인(또는 절단 라인)을 따라 디스크 형상의 얇은 연마석을 이용하여 절단(또는 다이싱)되고, 따라서 복수개의 반도체 칩(101)으로 개별적으로 분리된다.
전술한 다이싱 공정에서, 다이싱 테이프(119)(즉, 신장 및 수축 가능한 시트)는 장착대(117)의 표면(117a)에 부착되고, 표면(103a)의 반대편인 웨이퍼(103)의 배면(103b)은 다이싱 테이프(119)의 표면(119a) 바로 위에 배열된다. 접착 특성을 갖는 접착층(121)(도16 및 도17 참조)이 다이싱 테이프(119)의 표면(119a)에 형성되고, 따라서 웨이퍼(103)의 배면(103a)은 다이싱 테이프(119)의 표면(119a)에 접착된다.
전술한 반도체 칩(101)은 웨이퍼 레벨 칩 사이즈 패키지(즉, WL-CSP)에 감싸진다. 다이싱 라인(115)에 인접한 웨이퍼(103)의 절단면(103a)은 반도체 칩(101)의 측면(101c)을 형성하고, 웨이퍼(103)의 배면(103b)은 반도체 칩(101)의 배면(101b)을 형성한다.
다이싱 공정의 완료 후에, 상호 인접한 반도체 칩(101)은 다이싱 테이프(119)의 신장 또는 확장에 의해 서로 다소 이격되고, 반도체 칩(101)은 각각 콜릿(미도시)에 의해 다이싱 테이프(119)로부터 분리되고 도14에 도시된 칩 트레이(123)로 이송된다.
도12 및 도14에 도시된 바와 같은 이송 공정에서, 상호 개별적으로 분리된 복수의 반도체 칩(101) 내에서, 웨이퍼(103)의 둘레에 위치한 반도체 칩(101)의 소정 개수(예를 들어, 24개)는 다이싱 테이프(119)로부터 분리되지만 칩 트레이(123)로 이송되지 않고, 반면에 웨이퍼(103) 둘레의 내부로 유효 영역에 위치한 남아있는 (예를 들어, 36개) 반도체 칩(101)은 단지 칩 트레이(123)로 이송된다.
칩 트레이(123)로 이송되는 웨이퍼(103)의 유효 영역의 반도체 칩(101)에 대한 위치 데이터는 반도체 칩(101)에 상응하는 다이싱 테이프(129)에 기록된 위치 데이터와 관련된다. 반도체 칩(101)의 위치 데이터는, 예를 들면 퍼스널 컴퓨터(미도시)의 저장 장치에 저장된다.
본 발명의 검사 방법은 웨이퍼(103)의 유효 영역에 위치한 반도체 칩(101)에 관한 테이프 검사 공정, 전기적 특성 검사 공정 및 외관 검사 공정을 포함한다.
전기적 특성 검사 공정에서, 프로브(미도시)가 반도체 칩(101)의 전기적 특성을 검사하는데 사용되고, IC(105), 패드 전극(107), 리와이어(109) 및 전극 단자(111)에 관한 전도성을 검사하는데 사용된다. 전기적 특성 검사 공정은 다이싱 공정과 이송 공정 사이에 수행된다. 검사 결과는 반도체 칩(101)의 위치 데이터와 관련된 저장 장치에 저장된다.
수반되는 외관 검사 공정 및 테이프 검사 공정은 전기적 특성 검사 공정에서 품질이 결함으로 판단된 반도체 칩(101)에 대해서 반드시 수행될 필요는 없다. 이는 외관 검사 공정 및 테이프 검사 공정을 받는 반도체 칩(101)의 총 개수를 감소시켜, 검사 효율을 향상시킨다. 이송 공정에서, 전기적 특성 검사 공정에서 품질이 결함으로 판단된 반도체 칩(101)은 다이싱 테이프(119)로부터 분리되지만 반드시 칩 트레이(123)로 이송될 필요는 없다. 즉, 전기적 특성 검사에서 품질이 양호하다고 판단된 반도체 칩(101)만 칩 트레이(123)로 이송할 수 있다.
외관 검사 공정에서, 이미지 캡처 장치(미도시)는 이송 공정에서 다이싱 테이프(119)로부터 분리된 반도체 칩(101)의 배면(101b)의 이미지를 캡처하고, 이미지를 기초로 하여 반도체 칩(101)의 배면(101b)에 노출된 결함(LP) 및 크랙(CP)(도16 및 도18 참조)에 대한 검사를 수행한다. 결함(LP) 및 크랙(CP)은 반도체 칩(101)의 배면(101b)에 노출된 결함(LP) 및 크랙(CP)에 관한 이미지에서 시각적으로 관찰된 대비를 검출함으로써 검출된다.
외관 검사 공정에서는, 배면(101b)의 관찰에서 결함(LP) 및 크랙(CP) 중 적어도 어느 하나가 검출되는 반도체 칩(101)에 상응하는 결함이 있는 제품을 검출할 수 있다. 검사 결과는 다이싱 테이프(119) 위의 반도체 칩(101)의 위치 데이터와 관련된 저장 장치에 저장된다.
외관 검사 공정의 완료 후에, 외관 검사 공정이 완료된 모든 반도체 칩(101)을 칩 트레이(123)로 이송할 수 있다. 이와 달리, 외관 검사 공정에서 결함(LP) 또는 크랙(CP)의 어느 것도 검출되지 않은 반도체 칩(101)에 상응하는 양호한 제품만을 칩 트레이(123)로 이송할 수 있다.
이송 공정 완료 후에 수행되는 테이프 검사 공정에서, 이미지 캡처 장치(미도시)는, 접착층(121)에 부착된 반도체 칩(101)의 크랙 또는 결함과, 접착층(121)에 형성된 반도체 칩(101)의 크랙 자국과, 다이싱 테이프(119)에 형성된 외래 자국의 검사를 수행하도록 다이싱 테이프(19)의 표면(119a)의 이미지를 캡처한다.
다이싱 테이프(119)의 표면(119a)의 이미지는 백색광 또는 레이저 빔이 다이싱 테이프(119)의 표면(119a)에 조사되는 방식으로 생성되고, 이후에 반사광은 이미지를 생성하도록 이미지 캡처 장치에 의해 집광된다.
도15에 도시된 바와 같이, 다이싱 테이프(119)의 표면(119a)의 이미지는, 다이싱 라인(115) 상의 흔적(imprint)(115a)(이하, 다이싱 흔적(115a)이라고 함)과 같은 흔적, 결함 요소(BP), 크랙 자국(CM) 및 외래 자국(DM)을 명확하게 표시한다. 도15의 이미지는 다이싱 흔적(115a)에 의해 둘러싸인 표면(119a)의 소정 영역 내에서 반도체 칩(101)이 접착된 4개의 접착 영역(S1 내지 S4)을 표시한다.
상대적으로 큰 크기를 갖는 결함 요소(BP1)는 제2 접착 영역(S2)(즉, 도15에서 상부 우측 구역)의 다이싱 흔적(115a)에 인접한 위치에서 제1 접착 영역(S1) (즉, 도15에서 상부 좌측 구역) 상에 접착된다. 게다가 각각이 상대적으로 작은 크기를 갖는 결함 요소(BP2, BP3)는 다이싱 흔적(115a)에 인접한 위치에서 제2 접착 영역(S2) 상에 접착되고, 각각이 상대적으로 작은 크기를 갖는 결함 요소(BP4, BP5)는 제4 접착 영역(S4)(즉, 도15에서 하부 우측 구역)의 다이싱 흔적(115a)에 인접한 위치에서 제3 접착 영역(S3) (즉, 도15에서 하부 좌측 구역) 상에 접착된다. 더욱이 각각이 상대적으로 작은 크기를 갖는 결함 요소(BP6, BP7)는 다이싱 흔적(115a)에 인접하지 않은 위치에서 제3 접착 영역(S3) 상에 접착된다.
결함 요소(BP)는 다이싱 테이프(119)에 접착되고 이후 다이싱 테이프(119)로부터 분리되는 반도체 칩(101)로부터 남아있는 실리콘 결함이고, 이들 각각은 도16 및 도17에 도시된 반도체 칩(101)의 결함(LP)에 상응한다.
다이싱 테이프(119)의 재질은 실리콘으로 된 결함 요소(BP)와 상이하기 때문에, 도15의 이미지에서 다이싱 테이프(119)와 결함 요소(BP) 사이에 대비를 명확하게 검출할 수 있다. 구체적으로, 실리콘으로 구성된 결함 요소(BP)의 반사율은 다이싱 테이프(119)의 표면(119a)의 반사율보다 높고, 따라서 다이싱 테이프(119)의 표면(119a)은 도15의 이미지의 결함 요소(BP)보다 밝다. 그러므로, 미세한 결함 요소(BP)가 반도체 칩(101)의 결함(LP)에 대응하여 다이싱 테이프(119)의 표면(119a)에 남아있을 때에도, 결함 요소(BP)와 다이싱 테이프(119) 사이의 대비에 의해 미세한 결함 요소(BP)를 용이하게 검출할 수 있다.
다양한 타입의 결함 요소(BP)가 다이싱 테이프(119)의 표면(119a)에 남아있다. 예를 들어, 도16은 반도체 칩(101)의 배면(101b) 및 측면(101c)에서 그 크기 가 상대적으로 큰 결함(LP)에 대응하여 결함 요소(BP)가 다이싱 테이프(119)의 표면(119a)에 남아있는 것을 도시한다. 도17은 크기가 반도체 칩(101)의 배면(101b)에서는 상대적으로 작지만 측면(101c)에서는 상대적으로 큰 결함(LP)에 대응하여 결함 요소(BP)가 다이싱 테이프(119)의 표면(119a)에 남아있는 것을 도시한다.
도16에 도시된 반도체 칩(101)의 배면(101b)에서 그 크기가 상대적으로 큰 반도체 칩(101)의 결함(LP) 및 결함 요소(BP)를 외관 검사 공정 및 테이프 검사 공정을 통해 검출하는 것은 용이하다. 대조적으로, 도17에 도시된 반도체 칩(101)의 배면(101b)에서 그 크기가 상대적으로 작은 반도체 칩(101)의 결함(LP) 및 결함 요소(BP)를 외관 검사 공정을 통해 검출하는 것은 어렵다. 그러나, 결함 요소(BP)와 다이싱 테이프(119) 사이의 대비가 강조될 수 있는 테이프 검사 공정을 통해 도17에 도시된 결함(LP) 및 결함 요소(BP)를 검출하는 것은 용이하다.
도15에서, 얇은 선형 크랙 자국(CM)은 제4 접착 영역(S4)에 형성되고, 제3 접착 영역(S3)과 제4 접착 영역(S4) 사이의 다이싱 흔적(115a)으로부터 연장되며, 선단이 나머지 다이싱 흔적(115a)에 도달하지 않고 제4 접착 영역(S4) 내에서 중단된다.
즉, 크랙 자국(CM)은 크랙(CP)의 자국(도18 참조)이고, 반도체 칩(101)의 배면(101b)에 노출된 크랙(CP)에 접착되지 않은 접착층(121)에 의해 형성된다. 다시 말하면, 크랙(CP)에 상응하는 반도체 칩(101)의 배면(101b)의 소정 부분은 접착층(121)에 접착되지 않고, 크랙(CP)의 주변 부분이 접착층(121)에 접착된다. 이는 접착층(121)에 대한 반도체 칩(101)의 접착으로 인해 다이싱 테이프(119)의 표 면(119a)에서 크랙 마크(CM)가 관찰되는 것을 가능하게 한다.
이상에서, 크랙(CP)에 접착되지 않은 (크랙 마크(CM)에 상응하는) 접착층(121)의 소정 부분과 반도체 칩(101)의 배면(101b)에 접착되는 접착층(121)의 다른 부분 사이의 대비는 반도체 칩(101)의 배면(101b)과 배면(101b)에 노출된 크랙(CP) 사이의 대비에 비하여 강조된다. 구체적으로, 크랙(CP)에 접착되지 않은 접착층(121)의 소정 부위의 반사율은 반도체 칩(101)의 배면(101b)에 접착된 접착층(121)의 다른 부분의 반사율보다 크므로, 도15의 이미지에서 크랙 자국(CM)은 반도체 칩(101)의 배면(101b)에 접착된 다이싱 테이프(119)의 표면(119a)보다 밝다.
전술한 바와 같이, 반도체 칩(101)의 배면(101b)에 노출된 미세한 크랙(CP)과 다이싱 테이프(119)의 표면(119a)에 형성된 크랙 자국(CM)은 용이하게 검출될 수 있다.
제4 접착 영역(S4)에 접착된 반도체 칩(101)이 도7에 도시된 바와 같이 확대 현미경을 사용하여 시각적으로 관찰된다면, 크랙(CP)이 크랙 자국(CM)에 상응하여 배면(101b)에 노출되는 것이 확인된다. 구체적으로, 크랙(CP)이 측면(101c)에 도달하도록 실리콘으로 구성된 반도체 칩(101)의 내부를 통하여 연장되고 배면(101b)에 노출된 크랙(CP)이 측면(101c)에 노출된 크랙(CP)보다 얇다는 것이 확인된다. 즉, 배면(101b)에 노출된 크랙(CP)의 제1 부분은 측면(101c)에 노출된 크랙(CP)의 제2 부분보다 작고 그에 따라서 외관 검사 공정에 의해 검출하기가 매우 어렵다.
다이싱 공정에서 (웨이퍼(103)의 절단면(103c)에 상응하는) 반도체 칩(101)의 측면(101c)에 형성된 크랙이 배면(101b)에 도달하도록 반도체 칩(101)의 내부를 통해 연장될 때, 매우 작은 크기의 반도체 칩(101)의 배면(101b)에 노출되는 미세한 크랙(CP)이 형성될 수 있다. 따라서, 테이프 검사 공정에 의해 다이싱 공정에서 반도체 칩(101)의 측면(101c)에 형성된 미세한 크랙(CP)을 용이하게 검출하는 것이 가능하다.
도15에 도시된 바와 같이, 외래 자국(DM)은 제3 접착 영역(S3)에서 제1 접착 영역(S1)의 다이싱 흔적(115a)에 인접한 위치에 형성된다.
도15의 이미지에서 시각적으로 인식되는 외래 흔적(DM)은, 다이싱 공정에서 다이싱 테이프(119)가 장착대(117)에 장착될 때 다이싱 테이프(119)와 장착대(117) 사이에 유입되거나 또는 웨이퍼(103)가 다이싱 테이프(119)의 표면(119a)에 접착될 때 다이싱 테이프(119)와 웨이퍼(103) 사이에 유입되는, 먼지와 같은 이물질에 의해 다이싱 테이프(119)에 형성되는 주름과 같은 외래 흔적이다.
이물질의 존재에 의해, 다이싱 공정에서 다이싱 정밀도가 저하되어 반도체 칩(101)의 측면(101c)에 상응하는 웨이퍼(103)의 절단면(103c)에 결함 또는 크랙과 같은 비정상이 형성될 수 있다. 전술한 외래 자국이 반도체 칩(101)의 배면(101b)에 형성될 가능성은 낮다.
테이프 검사 공정에서, 이미지 캡처 처리된 다이싱 테이프(119)의 표면(119a)에 조사되는 광은 주름과 같은 외래 자국(DM)에서 불규칙적으로 반사하므로, 외래 자국(DM)은 도15의 이미지에서 다이싱 테이프(119)의 표면(119a)과 비교하여 더 밝고 명확해진다.
이러한 이유로, 다이싱 테이프(119)의 이미지를 간단하게 캡처하여 외래 자 국(DM)을 용이하게 검출할 수 있으므로, 반도체 칩(101)의 측면(101c)에서 비정상이 발생하는 것을 용이하게 검출할 수 있다.
테이프 검사 공정에서, 결함 요소(BP), 크랙 자국(CM) 및 외래 자국(DM) 중 적어도 하나가 전술한 이미지를 기초로 반도체 칩(101)에 접착되는 다이싱 테이프(119)의 접착 영역에서 검출되면, 반도체 칩(101)은 결함이 있는 제품으로 판단된다. 결함이 있는 제품으로 판단된 반도체 칩(101)은, 저장 장치에 저장된 다이싱 테이프(119) 상의 반도체 칩(101)의 위치 데이터와 칩 트레이(123)에서의 반도체 칩(101)의 위치 데이터를 기초로 칩 트레이(123)로부터 제거된다.
도15에 도시된 다이싱 테이프(119)의 이미지에서, 4개의 접착 영역(S1 내지 S4) 각각은 결함 요소(BP), 크랙 자국(CM) 및 외래 자국(DM) 중 적어도 하나를 포함하므로, 4개의 접착 영역(S1 내지 S4)에 각각 부착된 4개의 반도체 칩(101) 모두는 결함이 있는 제품으로 검출된다.
전술한 테이프 검사 공정은 외관 검사 공정이 완료된 모든 반도체 칩(101)에 대해 수행될 수 있다. 이와 달리, 외관 검사 공정에서 결함 또는 크랙의 어느 것도 검출되지 않아 양호한 제품으로 판단된 반도체 칩(101)에 대해서만 테이프 검사 공정이 수행될 수 있다.
전술한 검사 방법에서, 복수개의 반도체 칩(101)에 접착된 다이싱 테이프(119)가 다이싱 공정 이후에 단순히 이미지 캡처 처리되어, 반도체 칩(101)에 형성된 미세한 결함(LP) 및 미세한 크랙(CP)을 용이하게 검출할 수 있다. 다이싱 테이프(119)의 이미지를 단순히 캡처함으로써 외래 자국(DM)이 용이하게 검출될 수 있기 때문에, 반도체 칩(101)의 측면(101c)에서 비정상이 발생하는 것을 용이하게 검출할 수 있다. 정리하면, 테이프 검사 공정의 결과를 기초로 반도체 칩(101)의 품질을 정확하게 판단할 수 있다.
본 실시예는 종래에 사용되는 다이싱 테이프를 사용하여 반도체 칩(101)을 검사하고, 이는 부가적인 검사 장치를 사용할 필요성을 제거하므로, 이는 저비용 검사를 실현한다.
본 실시예는 외관 검사 공정 및 테이프 검사 공정을 모두 수행하여 "결함이 있는" 반도체 칩(101)을 확실하게 제거한다.
특히, 외관 검사 공정이 테이프 검사 공정 전에 수행되고, 테이프 검사 공정은 외관 검사 공정에서 결함(LP) 또는 크랙(CP)의 어느 것도 검출되지 않은 "양호한" 반도체 칩(101)에 대해서만 수행된다. 이는 외관 검사 공정에 의해 상대적으로 큰 결함(LP) 및 상대적으로 큰 크랙(CP)을 갖는 "결함이 있는" 반도체 칩을 사전에 제거한다. 이는 크랙 자국(CM) 및 외래 자국(DM) 뿐만 아니라 미세한 결함 요소(BP)를 검출하기 위한 테이프 검사 공정을 받는 반도체 칩(101)의 개수를 감소시켜, 반도체 칩(101)에 대한 검사 효율을 향상시킬 수 있다.
본 실시예는 테이프 검사 공정에서 다이싱 테이프(119)의 이미지를 생성하도록 다이싱 테이프(119)의 표면(119a)에 반사된 빛이 집광되고 이미지 캡처 처리되도록 설계되지만, 이는 한정하려는 것은 아니다. 즉, 본 실시예는 결함 요소(BP), 크랙 자국(CM) 및 외래 자국(DM)을 구별하는 다이싱 테이프(119)의 이미지 생성을 단순히 요구한다.
예를 들어, 다이싱 테이프(119)가 투명 필름 또는 반투명 필름을 이용하여 이미지 캡처 처리되고, 광은 다이싱 테이프(119)의 표면(119a)에 조사되어, 이미지 캡처 소자(미도시)가 다이싱 테이프(119)를 통해 전달된 광에 대해 집광 및 이미지 캡처 처리를 수행한다. 이 경우, 다이싱 테이프(119)의 표면(119a)에 조사된 광은 다이싱 테이프(119)의 표면(119a)에 부착된 결함 요소(BP)와 표면(119a)에 형성된 크랙 자국(CM) 및 외래 자국(DM)에서 반사되어, 다이싱 테이프(119)의 이미지는 결함 요소(BP), 크랙 자국(CM) 및 외래 자국(DM)을 명확하게 표시한다.
본 발명은 테이프 검사 공정에서 반도체 칩(101)의 품질 판단에 대해서 본 실시예에 반드시 한정될 필요는 없다. 예를 들어, 결함 요소(BP), 크랙 자국(CM) 및 외래 자국(DM) 중 적어도 하나가 2개의 반도체 칩(101)을 분할하는 다이싱 라인(115)의 일측에 다이싱 테이프(119) 표면(119a)의 소정 접착 영역에서 검출되면, 다이싱 라인(115)의 양측에 접착된 2개의 반도체 칩(101)을 결함이 있는 제품으로 판단할 수 있다.
도 15의 이미지가 제2 접착 영역(S2)에 부착된 결함 요소(BP2, BP3)를 명확하게 표시하지 않는다고 가정하자. 이 경우, 제2 접착 영역(S2)과 다이싱 흔적(115a)이 접해 있는 위치에서 제1 접착 영역(S1)에 부착된 비교적 큰 결함 요소(BP1)에 기초하여, 제1 접착 영역(S1) 및 제2 접착 영역(S2)에 각각 부착된 반도체 칩(101)은 모두 결함이 있는 제품으로 판단된다.
도 15의 이미지가 제3 접착 영역(S3)에 부착된 결함 요소(BP4 내지 BP7) 및 외래 자국(DM)을 명확하게 표시하지 않는다고 가정하자. 이 경우, 제3 접착 영 역(S3)과 다이싱 흔적(115a)이 접해 있는 위치에서 제4 접착 영역(S4)에 형성된 크랙 자국(CM)에 기초하여, 제3 접착 영역(S3) 및 제4 접착 영역(S4)에 각각 부착된 반도체 칩(101)은 모두 결함이 있는 제품으로 판단된다.
도 15의 이미지가 제1 접착 영역(S1)에 부착된 결함 요소(BP1)를 명확하게 표시하지 않는다고 가정하자. 이 경우, 제1 접착 영역(S1)과 다이싱 흔적(115a)이 접해 있는 위치에서 제3 접착 영역(S3)에 형성된 외래 자국(DM)에 기초하여, 제1 접착 영역(S1) 및 제3 접착 영역(S3)에 각각 부착된 반도체 칩(101)은 모두 결함이 있는 제품으로 판단된다.
반도체 칩(101)의 품질이 전술한 바와 같이 판단된 이유는, 다이싱 라인(115)의 일측에 부착된 하나의 반도체 칩(101)의 측면(101c) 및 배면(101b)에 결함(LP) 및 크랙(CP)이 형성되면, 하나의 반도체 칩(101)의 측면(101c)에 인접하는 다른 반도체 칩(101)의 측면(101c)에 결함(LP) 및 크랙(CP)과 같은 비정상이 잘 발생할 것 같기 때문이다. 즉, 전술한 품질 판단에 의해, "결함이 있는" 반도체 칩(101)을 확실하게 제거할 수 있다.
본 실시예는 외관 검사 공정이 테이프 검사 공정 전에 수행되는 것으로 설명되지만, 이는 한정하려는 것이 아니다. 즉, 외관 검사 공정은 테이프 검사 공정 후에 수행될 수도 있다. 이 경우, "결함이 있는" 반도체 칩(101)을 확실하게 제거할 수 있다. 물론, 외관 검사 공정의 수행 없이 테이프 검사 공정만을 수행할 수도 있다.
본 실시예에서, 반도체 칩(101)은 웨이퍼(103)의 표면(103a)에 형성된, 리와 이어(109), 전극 단자(111) 및 수지층(113)으로 구성되지만, 이는 한정하려는 것은 아니다. 본 실시예는 적어도 IC(105) 및 패드 전극(107)이 웨이퍼(103)의 표면(103a)에 형성되는 것을 요구한다. 다시 말하면, 다이싱 공정은 IC(105) 및 패드 전극(107)이 형성되는 표면(103a)을 갖는 웨이퍼(103)에 대해 수행될 수 있다.
마지막으로, 본 발명은 전술한 실시예에 반드시 한정되지 않으므로, 첨부된 특허청구범위에 의해 한정된 발명의 범위 내에서 다양한 방식으로 더욱 변형될 수 있다.
도1은 본 발명의 제1 실시예에 따라 웨이퍼에 적용된 크랙 검사 장치의 전체 구성을 도시한 평면도.
도2는 복수개의 반도체 칩을 포함하는 제1 칩 트레이 장착용 제1 장착대, 이미지 캡처부 및 이송부를 포함하는 크랙 검사 장치를 개략적으로 도시한 측면도.
도3은 이송부에 포함되는 다관절 아암의 콜릿에 의해 파지되는 반도체 칩과 함께 이미지 캡처부에 포함되는 이미지 캡처 유닛 및 조명 유닛을 도시한 확대 측면도.
도4는 이미지 캡처 유닛과 함께 이송부 콜릿의 변형예를 도시한 부분 측단면도.
도5는 크랙 검사 장치가 웨이퍼에 적외선을 조사하는 반도체 칩을 도시한 단면도.
도6은 크랙 검사 장치에 의해 웨이퍼로부터 캡처된 이미지를 도시한 도면.
도7은 적외선의 광축이 웨이퍼 표면에 수직 관통하게 하여 생성된 이미지를 도시한 도면.
도8은 제1 실시예의 변형예에 따른 크랙 검사 장치의 구성을 도시한 부분 측단면도.
도9는 본 발명의 제2 실시예에 따른 크랙 검사 장치의 구성을 도시한 부분 측단면도.
도10은 다이싱 전에 (웨이퍼 레벨 칩 사이즈 패키지를 구현한) 웨이퍼를 도 시한 평면도.
도11은 웨이퍼의 단면도.
도12는 검사를 받으며 다이싱 테이프에 부착된 복수개의 반도체 칩을 개략적으로 도시한 평면도.
도13은 각각이 웨이퍼를 이용하여 형성되고 다이싱 테이프에 부착된 반도체 칩의 구성을 도시한 단면도.
도14는 다이싱 테이프로부터 분리되어 칩 트레이로 이송된 반도체 칩을 개략적으로 도시한 평면도.
도15는 반도체 칩이 분리된 다이싱 테이프의 표면을 나타내는 이미지를 도시한 도면.
도16은 반도체 칩이 분리된 다이싱 테이프의 표면에 남아있는 결함 요소를 나타내는 단면도를 포함하는 도면.
도17은 반도체 칩이 분리된 다이싱 테이프의 표면에 남아있는 결함 요소를 나타내는 단면도를 포함하는 도면.
도18은 도 15에 도시된 이미지의 소정 영역에 부착된 반도체 칩을 도시한 사시도.

Claims (12)

  1. 다이싱 후에 개별적으로 분리된 웨이퍼를 검사하는 웨이퍼 검사 방법이며,
    표면이 수지층으로 밀봉된 상기 웨이퍼의 배면에 광축이 상기 웨이퍼의 표면을 가로지르도록 적외선이 조사되어, 상기 웨이퍼에 형성된 크랙을 검출하도록 반사 광선을 기초로 이미지가 생성되는 웨이퍼 검사 방법.
  2. 제1항에 있어서, 상기 적외선은 광축이 상기 웨이퍼의 표면을 경사지게 가로지르도록 상기 웨이퍼의 배면에 조사되는 웨이퍼 검사 방법.
  3. 제2항에 있어서, 평면도로 볼 때 직사각형 형상을 갖는 웨이퍼의 4개 측면에 복수개의 적외선이 동시에 조사되는 웨이퍼 검사 방법.
  4. 표면이 수지층으로 밀봉된 웨이퍼를 검사하는 크랙 검사 장치이며,
    웨이퍼를 향하여 적외선을 출력하는 조명 유닛과,
    이미지를 생성하도록 상기 웨이퍼에 조사되는 적외선의 반사 광선을 수광하는 이미지 캡처 유닛을 포함하는 크랙 검사 장치.
  5. 제4항에 있어서, 상기 조명 유닛은 복수개의 적외선이 평면도로 볼 때 직사각형 형상을 갖는 웨이퍼의 4개 측면에 동시에 조사되는 방식으로 배열되는 크랙 검사 장치.
  6. 제5항에 있어서, 상기 조명 유닛은 적외선 편광 필터를 더 포함하는 크랙 검사 장치.
  7. 웨이퍼의 표면에 형성되고 다이싱에 의해 개별적으로 분리되고 웨이퍼의 배면이 다이싱 테이프의 표면에 형성된 접착층에 부착된 집적 회로를 갖는 복수개의 반도체 칩을 검사하는 검사 방법이며,
    접착층에 접착된 반도체 칩의 결함 요소와, 다이싱 테이프의 표면에 형성된 상기 반도체 칩의 크랙 자국과, 상기 다이싱 테이프의 표면에 형성된 외래 자국 중 적어도 하나를 나타내고, 상기 복수개의 반도체 칩이 분리되는 상기 다이싱 테이프의 이미지를 이용하여 테이프 검사 공정이 수행되는 검사 방법.
  8. 제7항에 있어서, 상기 결함 요소, 크랙 자국 및 외래 자국 중 적어도 하나가 다이싱 라인의 일측의 다이싱 테이프의 표면에서 검출되면, 상기 다이싱 라인의 양측에 부착된 반도체 칩 모두 결함이 있는 제품으로 판단되는 검사 방법.
  9. 제7항에 있어서, 상기 테이프 검사 공정 전에 또는 후에, 상기 다이싱 테이프의 표면으로부터 분리되는 상기 반도체 칩의 배면의 이미지를 이용하여 외관 검사 공정이 수행되어, 상기 반도체 칩의 배면에 노출된 결함 또는 크랙을 검출하는 검사 방법.
  10. 제8항에 있어서, 상기 테이프 검사 공정 전에 또는 후에, 상기 다이싱 테이프의 표면으로부터 분리되는 상기 반도체 칩의 배면의 이미지를 이용하여 외관 검사 공정이 수행되어, 상기 반도체 칩의 배면에 노출된 결함 또는 크랙을 검출하는 검사 방법.
  11. 제7항에 있어서, 상기 테이프 검사 공정 전에, 상기 반도체 칩의 배면에 노출된 결함 또는 크랙을 검출하도록 상기 다이싱 테이프의 표면으로부터 분리되는 상기 반도체 칩의 배면의 이미지를 이용하여 외관 검사 공정이 수행되고, 상기 외관 검사 공정에서 상기 결함 또는 크랙의 어느 것도 검출되지 않은 반도체 칩이 테이프 검사 공정을 받는 검사 방법.
  12. 제8항에 있어서, 상기 테이프 검사 공정 전에, 상기 반도체 칩의 배면에 노출된 결함 또는 크랙을 검출하도록 상기 다이싱 테이프의 표면으로부터 분리되는 상기 반도체 칩의 배면의 이미지를 이용하여 외관 검사 공정이 수행되고, 상기 외관 검사 공정에서 상기 결함 또는 크랙의 어느 것도 검출되지 않은 반도체 칩이 테이프 검사 공정을 받는 검사 방법.
KR1020070079846A 2006-08-14 2007-08-09 웨이퍼 및 반도체 소자의 검사 방법 및 장치 KR20080015363A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2006-00220898 2006-08-14
JP2006220898A JP4973062B2 (ja) 2006-08-14 2006-08-14 半導体チップの検査方法及びウェハのクラック検査装置
JP2006277490A JP4830772B2 (ja) 2006-10-11 2006-10-11 半導体チップの検査方法
JPJP-P-2006-00277490 2006-10-11

Publications (1)

Publication Number Publication Date
KR20080015363A true KR20080015363A (ko) 2008-02-19

Family

ID=39050857

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070079846A KR20080015363A (ko) 2006-08-14 2007-08-09 웨이퍼 및 반도체 소자의 검사 방법 및 장치

Country Status (3)

Country Link
US (1) US8224062B2 (ko)
KR (1) KR20080015363A (ko)
TW (1) TW200817701A (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011009641A (ja) * 2009-06-29 2011-01-13 Toshiba Corp 半導体装置の製造方法及びインプリント用テンプレート
US20120218402A1 (en) * 2011-02-24 2012-08-30 Universal Instruments Corporation Component placement process and apparatus
CN103376259A (zh) * 2012-04-11 2013-10-30 百励科技股份有限公司 元件内部缺陷的检测装置及方法
KR101961097B1 (ko) 2012-09-06 2019-03-25 삼성전자 주식회사 반도체 패키지 검사 장치
TWI487896B (zh) * 2013-09-18 2015-06-11 Yeou Feng Trading Co Ltd 檢測晶圓上的晶粒的方法
US9689804B2 (en) 2013-12-23 2017-06-27 Kla-Tencor Corporation Multi-channel backside wafer inspection
JP6211955B2 (ja) 2014-03-07 2017-10-11 東芝メモリ株式会社 半導体製造装置及び半導体製造方法
TWI702390B (zh) 2014-12-05 2020-08-21 美商克萊譚克公司 在工作件中用於缺陷偵測的裝置，方法及電腦程式產品
US20170104905A1 (en) * 2015-09-18 2017-04-13 Aspire Pharmaceutical Inc. Real Time Imaging and Wireless Transmission System and Method for Material Handling Equipment
DE102016101452B4 (de) * 2016-01-27 2018-10-11 Infineon Technologies Ag Inspektion elektronischer Chips durch Rückseitenbeleuchtung
JP2017212255A (ja) * 2016-05-23 2017-11-30 株式会社ジェイデバイス 半導体製造装置及び製造方法
TWI631352B (zh) * 2016-08-02 2018-08-01 旺矽科技股份有限公司 Measuring system
TWI621859B (zh) * 2016-08-02 2018-04-21 Mpi Corp 量測系統
US10504761B2 (en) * 2017-02-08 2019-12-10 Semiconductor Technologies & Instruments Pte. Ltd. Method system for generating 3D composite images of objects and determining object properties based thereon
JP6975551B2 (ja) * 2017-05-18 2021-12-01 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法
JP6871070B2 (ja) * 2017-06-06 2021-05-12 浜松ホトニクス株式会社 半導体デバイス検査方法
US10755404B2 (en) 2017-12-07 2020-08-25 International Business Machines Corporation Integrated circuit defect detection using pattern images
US20190257876A1 (en) * 2018-02-21 2019-08-22 Asm Technology Singapore Pte Ltd System and method for detecting defects in an electronic device
CN109164112A (zh) * 2018-09-26 2019-01-08 深圳森阳环保材料科技有限公司 一种基于无人机的缆索表面缺陷检测系统
JP6755603B1 (ja) 2019-12-25 2020-09-16 上野精機株式会社 電子部品の処理装置
JP7385504B2 (ja) * 2020-03-06 2023-11-22 浜松ホトニクス株式会社 検査装置及び処理システム
CN112466787A (zh) * 2020-11-25 2021-03-09 上海果纳半导体技术有限公司 晶圆缺陷检测设备

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58130256A (ja) 1982-01-27 1983-08-03 Hitachi Ltd 蒸気タ−ビン用シユラウドリング
JPS59135353A (ja) 1983-01-24 1984-08-03 Toshiba Corp 表面傷検出装置
JPH06148144A (ja) 1992-11-09 1994-05-27 Canon Inc 超音波映像装置
US5334844A (en) * 1993-04-05 1994-08-02 Space Systems/Loral, Inc. Optical illumination and inspection system for wafer and solar cell defects
JPH0868619A (ja) 1994-08-30 1996-03-12 Japan Energy Corp 化合物半導体単結晶基板の評価方法
JPH08220008A (ja) 1995-02-15 1996-08-30 Mitsubishi Electric Corp 赤外検査装置
JPH1083975A (ja) 1996-09-06 1998-03-31 Omron Corp 導体ウエハの粘着テープおよび貼着方法
JP2897754B2 (ja) * 1997-03-27 1999-05-31 日本電気株式会社 半導体装置の検査方法
JPH10312979A (ja) 1997-05-12 1998-11-24 Disco Abrasive Syst Ltd ウェーハの切削状況の検出方法
US6236049B1 (en) 1999-09-16 2001-05-22 Wayne State University Infrared imaging of ultrasonically excited subsurface defects in materials
TW516083B (en) 2000-09-18 2003-01-01 Olympus Optical Co Optical sensor
JP2003051518A (ja) 2001-08-06 2003-02-21 Sony Corp 半導体装置の製造方法
JP2004087634A (ja) 2002-08-26 2004-03-18 Sumitomo Bakelite Co Ltd 半導体基板加工用粘着テープ
JP4304690B2 (ja) 2002-12-27 2009-07-29 国際技術開発株式会社 テープ部材の検査装置
US7525659B2 (en) 2003-01-15 2009-04-28 Negevtech Ltd. System for detection of water defects
JP4443981B2 (ja) * 2004-03-31 2010-03-31 浜松ホトニクス株式会社 半導体光検出素子及び光検出装置
JP2005332982A (ja) 2004-05-20 2005-12-02 Renesas Technology Corp 半導体装置の製造方法
DE102004029212B4 (de) 2004-06-16 2006-07-13 Leica Microsystems Semiconductor Gmbh Vorrichtung und Verfahren zur optischen Auf- und/oder Durchlichtinspektion von Mikrostrukturen im IR
US7326929B2 (en) * 2006-02-06 2008-02-05 Northrop Grumman Corporation Method and apparatus for inspection of semiconductor devices

Also Published As

Publication number Publication date
US8224062B2 (en) 2012-07-17
US20080037859A1 (en) 2008-02-14
TW200817701A (en) 2008-04-16

Similar Documents

Publication Publication Date Title
KR20080015363A (ko) 웨이퍼 및 반도체 소자의 검사 방법 및 장치
JP4973062B2 (ja) 半導体チップの検査方法及びウェハのクラック検査装置
US8077305B2 (en) Imaging semiconductor structures using solid state illumination
US8396281B2 (en) Apparatus and method for inspecting substrate internal defects
JP2008224432A (ja) 太陽電池のフォトルミネセンスによる欠陥検査装置及び方法
JP2010522441A (ja) 半導体ウエハの異物検査及びリペアシステムとその方法
JP4830772B2 (ja) 半導体チップの検査方法
JP2019054203A (ja) 半導体製造装置および半導体装置の製造方法
JP5830229B2 (ja) ウエハ欠陥検査装置
KR100294128B1 (ko) 반도체 칩상의 본딩패드에 대한 테스트방법
TW202027897A (zh) 雷射加工方法，半導體裝置製造方法及檢查裝置
JP2018195735A (ja) 半導体製造装置および半導体装置の製造方法
TW201423089A (zh) 檢測裝置
KR100638965B1 (ko) 금속 잔류물 검사 장비 및 방법
CN113436986B (zh) 芯片贴装装置及半导体器件的制造方法
TWI813782B (zh) 雷射加工方法、半導體裝置製造方法及檢查裝置
JP7093158B2 (ja) 検査装置
JP4827490B2 (ja) 半導体装置の製造システム
KR20200112639A (ko) 반도체 제조 장치 및 반도체 장치의 제조 방법
JP2008085252A (ja) 半導体集積回路装置の製造方法
JP2007030118A (ja) ドレッサ検査装置、ドレッサの検査方法、ｃｍｐ装置およびｃｍｐ装置の検査方法
TWI823297B (zh) 黏晶裝置及半導體裝置的製造方法
JP2024027724A (ja) 電子部品の外観検査装置および電子部品の外観検査方法
JPH09189531A (ja) 半導体レーザのワイヤの検査方法
JP2003185590A (ja) ワーク検査方法および装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application