JP6975551B2 - 半導体製造装置および半導体装置の製造方法 - Google Patents

半導体製造装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP6975551B2
JP6975551B2 JP2017099163A JP2017099163A JP6975551B2 JP 6975551 B2 JP6975551 B2 JP 6975551B2 JP 2017099163 A JP2017099163 A JP 2017099163A JP 2017099163 A JP2017099163 A JP 2017099163A JP 6975551 B2 JP6975551 B2 JP 6975551B2
Authority
JP
Japan
Prior art keywords
die
light emitting
region
image
image pickup
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017099163A
Other languages
English (en)
Other versions
JP2018195735A (ja
Inventor
英晴 小橋
Original Assignee
ファスフォードテクノロジ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ファスフォードテクノロジ株式会社 filed Critical ファスフォードテクノロジ株式会社
Priority to JP2017099163A priority Critical patent/JP6975551B2/ja
Priority to TW107113799A priority patent/TWI702673B/zh
Priority to KR1020180054614A priority patent/KR102104936B1/ko
Priority to CN201810472295.0A priority patent/CN108962784B/zh
Publication of JP2018195735A publication Critical patent/JP2018195735A/ja
Priority to JP2021148231A priority patent/JP7225337B2/ja
Application granted granted Critical
Publication of JP6975551B2 publication Critical patent/JP6975551B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21Y—INDEXING SCHEME ASSOCIATED WITH SUBCLASSES F21K, F21L, F21S and F21V, RELATING TO THE FORM OR THE KIND OF THE LIGHT SOURCES OR OF THE COLOUR OF THE LIGHT EMITTED
    • F21Y2115/00—Light-generating elements of semiconductor light sources
    • F21Y2115/20—Electroluminescent [EL] light sources

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Die Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Dicing (AREA)

Description

本開示は半導体製造装置に関し、例えばダイを認識するカメラを備えるダイボンダに適用可能である。
円板状のウェハを先行してダイシングして半導体チップを製造する場合には、ダイシング時の切削抵抗などにより半導体チップに切断面から内部に延びるクラックが発生することがある。個片化後の半導体チップは、クラックの有無などが検査されてその製品としての良否判定が行われる（例えば、特開２００８−９８３４８号公報）。
特開２００８−９８３４８号公報 特開２００８−６６４５２号公報
半導体チップ（ダイ）の表面上の異常検出を撮像画像の２値化や良品との画像差分法の手法で行うと、１画素未満の幅のクラックを見つけることができない。
本開示の課題は、クラックの認識精度を向上することが可能な技術を提供することである。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本開示のうち代表的なものの概要を簡単に説明すれば下記の通りである。
すなわち、半導体製造装置は、ダイを撮像する撮像装置と、前記ダイと前記撮像装置とを結ぶ線上に配置される照明装置と、前記撮像装置および前記照明装置を制御する制御装置と、を備える。前記制御装置は、前記照明装置で前記ダイの一部を照明し、明部、暗部、および明部と暗部の間のグラデーション部を前記ダイの上に形成し、前記撮像装置で前記ダイを撮像する。
上記半導体製造装置によれば、クラックの認識精度を向上することができる。
ダイボンダの構成例を示す概略上面図 図１において矢印Ａ方向から見たときの概略構成を説明する図 図１のダイ供給部の構成を示す外観斜視図 図２のダイ供給部の主要部を示す概略断面図 図１のダイボンダの制御系の概略構成を示すブロック図 図１のダイボンダにおけるダイボンディング工程を説明するフローチャート 倣い動作を説明するためのフローチャート ユニークな部分（選択領域）の例を示す図 登録画像および類似画像の例を示す図 連続着工動作を説明するためのフローチャート クラックがあるダイの画像を示す図 図１１の画像を２値化した画像を示す図 良品のダイの画像を示す図 図１１の画像と図１３の画像の差分を示す図 クラックが太い場合の画像を示す図 クラックが細い場合の画像を示す図 クラックの間接検出方式を説明するための画像を示す図 ウェハ供給部の光学系を説明するための図 同軸照明の光源を説明するための図 クラックの間接検出方式を説明するための図 クラックの間接検出方式を説明するための画像を示す図 クラックの間接検出方式を説明するための画像を示す図 照明の発光面と遮蔽面を説明するための図 照明部を説明するための図 面発光照明を説明するための図 クラックの撮像画像
半導体装置の製造工程の一部に半導体チップ（以下、単にダイという。）を配線基板やリードフレーム等（以下、単に基板という。）に搭載してパッケージを組み立てる工程があり、パッケージを組み立てる工程の一部に、半導体ウェハ（以下、単にウェハという。）からダイを分割する工程と、分割したダイを基板の上に搭載するボンディング工程とがある。ボンディング工程に使用される半導体製造装置がダイボンダである。
ダイボンダは、はんだ、金メッキ、樹脂を接合材料として、ダイを基板または既にボンディングされたダイの上にボンディング（搭載して接着）する装置である。ダイを、例えば、基板の表面にボンディングするダイボンダにおいては、コレットと呼ばれる吸着ノズルを用いてダイをウェハから吸着してピックアップし、基板上に搬送し、押付力を付与すると共に、接合材を加熱することによりボンディングを行うという動作（作業）が繰り返して行われる。コレットは、吸着孔を有し、エアを吸引して、ダイを吸着保持する保持具であり、ダイと同程度の大きさを有する。
＜実施形態＞
以下に、実施形態に係る半導体製造装置について説明する。なお、括弧内の符号は例示であってこれに限定されるものではない。
半導体製造装置（１０）は、ダイ（Ｄ）を撮像する撮像装置（ＩＤ）と、ダイ（Ｄ）と撮像装置（ＩＤ）とを結ぶ線上に配置される照明装置（ＬＤ）と、撮像装置（ＩＤ）および照明装置（ＬＤ）を制御する制御装置（８）と、を備える。制御装置（８）は、照明装置（ＬＤ）でダイ（Ｄ）の一部を照明し、明部（Ｂ）、暗部（Ｓ）、および明部（Ｂ）と暗部（Ｓ）の間にグラデーション部（Ｍ）をダイ（Ｄ）の上に形成し、撮像装置（ＩＤ）でダイ（Ｄ）を撮像する。
これにより、ダイの表面上の異常検出を２値化や良品との画像差分法の手法で検出できない１画素未満の幅のクラックを見つけることができ、クラックの認識精度を向上させることが可能である。
以下、実施例について、図面を用いて説明する。ただし、以下の説明において、同一構成要素には同一符号を付し繰り返しの説明を省略することがある。なお、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。
図１は実施例に係るダイボンダの概略を示す上面図である。図２は図１において矢印Ａ方向から見たときに、ピックアップヘッド及びボンディングヘッドの動作を説明する図である。
ダイボンダ１０は、大別して、一つ又は複数の最終１パッケージとなる製品エリア（以下、パッケージエリアＰという。）をプリントした基板９に実装するダイＤを供給する供給部１と、ピックアップ部２、中間ステージ部３と、ボンディング部４と、搬送部５、基板供給部６と、基板搬出部７と、各部の動作を監視し制御する制御部８と、を有する。Ｙ軸方向がダイボンダ１０の前後方向であり、Ｘ軸方向が左右方向である。ダイ供給部１がダイボンダ１０の手前側に配置され、ボンディング部４が奥側に配置される。
まず、ダイ供給部１は基板９のパッケージエリアＰに実装するダイＤを供給する。ダイ供給部１は、ウェハ１１を保持するウェハ保持台１２と、ウェハ１１からダイＤを突き上げる点線で示す突上げユニット１３と、を有する。ダイ供給部１は図示しない駆動手段によってＸＹ方向に移動し、ピックアップするダイＤを突上げユニット１３の位置に移動させる。
ピックアップ部２は、ダイＤをピックアップするピックアップヘッド２１と、ピックアップヘッド２１をＹ方向に移動させるピックアップヘッドのＹ駆動部２３と、コレット２２を昇降、回転及びＸ方向移動させる図示しない各駆動部と、を有する。ピックアップヘッド２１は、突き上げられたダイＤを先端に吸着保持するコレット２２（図２も参照）を有し、ダイ供給部１からダイＤをピックアップし、中間ステージ３１に載置する。ピックアップヘッド２１は、コレット２２を昇降、回転及びＸ方向移動させる図示しない各駆動部を有する。
中間ステージ部３は、ダイＤを一時的に載置する中間ステージ３１と、中間ステージ３１上のダイＤを認識する為のステージ認識カメラ３２を有する。
ボンディング部４は、中間ステージ３１からダイＤをピックアップし、搬送されてくる基板９のパッケージエリアＰ上にボンディングし、又は既に基板９のパッケージエリアＰの上にボンディングされたダイの上に積層する形でボンディングする。ボンディング部４は、ピックアップヘッド２１と同様にダイＤを先端に吸着保持するコレット４２（図２も参照）を備えるボンディングヘッド４１と、ボンディングヘッド４１をＹ方向に移動させるＹ駆動部４３と、基板９のパッケージエリアＰの位置認識マーク（図示せず）を撮像し、ボンディング位置を認識する基板認識カメラ４４とを有する。
このような構成によって、ボンディングヘッド４１は、ステージ認識カメラ３２の撮像データに基づいてピックアップ位置・姿勢を補正し、中間ステージ３１からダイＤをピックアップし、基板認識カメラ４４の撮像データに基づいて基板にダイＤをボンディングする。
搬送部５は、基板９を掴み搬送する基板搬送爪５１と、基板９が移動する搬送レーン５２と、を有する。基板９は、搬送レーン５２に設けられた基板搬送爪５１の図示しないナットを搬送レーン５２に沿って設けられた図示しないボールネジで駆動することによって移動する。
このような構成によって、基板９は、基板供給部６から搬送レーン５２に沿ってボンディング位置まで移動し、ボンディング後、基板搬出部７まで移動して、基板搬出部７に基板９を渡す。
制御部８は、ダイボンダ１０の各部の動作を監視し制御するプログラム（ソフトウェア）を格納するメモリと、メモリに格納されたプログラムを実行する中央処理装置（ＣＰＵ）と、を備える。
次に、ダイ供給部１の構成について図３および図４を用いて説明する。図３はダイ供給部の外観斜視図を示す図である。図４はダイ供給部の主要部を示す概略断面図である。
ダイ供給部１は、水平方向（ＸＹ方向）に移動するウェハ保持台１２と、上下方向に移動する突上げユニット１３と、を備える。ウェハ保持台１２は、ウェハリング１４を保持するエキスパンドリング１５と、ウェハリング１４に保持され複数のダイＤが接着されたダイシングテープ１６を水平に位置決めする支持リング１７と、を有する。突上げユニット１３は支持リング１７の内側に配置される。
ダイ供給部１は、ダイＤの突き上げ時に、ウェハリング１４を保持しているエキスパンドリング１５を下降させる。その結果、ウェハリング１４に保持されているダイシングテープ１６が引き伸ばされダイＤの間隔が広がり、突上げユニット１３によりダイＤ下方よりダイＤを突き上げ、ダイＤのピックアップ性を向上させている。なお、薄型化に伴いダイを基板に接着する接着剤は、液状からフィルム状となり、ウェハ１１とダイシングテープ１６との間にダイアタッチフィルム（ＤＡＦ）１８と呼ばれるフィルム状の接着材料を貼り付けている。ダイアタッチフィルム１８を有するウェハ１１では、ダイシングは、ウェハ１１とダイアタッチフィルム１８に対して行なわれる。従って、剥離工程では、ウェハ１１とダイアタッチフィルム１８をダイシングテープ１６から剥離する。なお、以降では、ダイアタッチフィルム１８の存在を無視して、説明する。
ダイボンダ１０は、ウェハ１１上のダイＤの姿勢を認識するウェハ認識カメラ２４と、中間ステージ３１に載置されたダイＤの姿勢を認識するステージ認識カメラ３２と、ボンディングステージＢＳ上の実装位置を認識する基板認識カメラ４４とを有する。認識カメラ間の姿勢ずれ補正しなければならないのは、ボンディングヘッド４１によるピックアップに関与するステージ認識カメラ３２と、ボンディングヘッド４１による実装位置へのボンディングに関与する基板認識カメラ４４である。本実施例ではウェハ認識カメラ２４を用いてダイＤのクラックを検出する。
制御部８について図５を用いて説明する。図５は制御系の概略構成を示すブロック図である。制御系８０は制御部８と駆動部８６と信号部８７と光学系８８とを備える。制御部８は、大別して、主としてＣＰＵ（Central Processor Unit）で構成される制御・演算装置８１と、記憶装置８２と、入出力装置８３と、バスライン８４と、電源部８５とを有する。記憶装置８２は、処理プログラムなどを記憶しているＲＡＭで構成されている主記憶装置８２ａと、制御に必要な制御データや画像データ等を記憶しているＨＤＤで構成されている補助記憶装置８２ｂとを有する。入出力装置８３は、装置状態や情報等を表示するモニタ８３ａと、オペレータの指示を入力するタッチパネル８３ｂと、モニタを操作するマウス８３ｃと、光学系８８からの画像データを取り込む画像取込装置８３ｄと、を有する。また、入出力装置８３は、ダイ供給部１のＸＹテーブル（図示せず）やボンディングヘッドテーブルのＺＹ駆動軸等の駆動部８６を制御するモータ制御装置８３ｅと、種々のセンサ信号や照明装置などのスイッチ等の信号部８７から信号を取り込み又は制御するＩ／Ｏ信号制御装置８３ｆとを有する。光学系８８には、ウェハ認識カメラ２４、ステージ認識カメラ３２、基板認識カメラ４４が含まれる。制御・演算装置８１はバスライン８４を介して必要なデータを取込み、演算し、ピックアップヘッド２１等の制御や、モニタ８３ａ等に情報を送る。
制御部８は画像取込装置８３ｄを介してウェハ認識カメラ２４、ステージ認識カメラ３２および基板認識カメラ４４で撮像した画像データを記憶装置８２に保存する。保存した画像データに基づいてプログラムしたソフトウェアにより、制御・演算装置８１を用いてダイＤおよび基板９のパッケージエリアＰの位置決め、並びにダイＤおよび基板９の表面検査を行う。制御・演算装置８１が算出したダイＤおよび基板９のパッケージエリアＰの位置に基づいてソフトウェアによりモータ制御装置８３ｅを介して駆動部８６を動かす。このプロセスによりウェハ上のダイの位置決めを行い、ピックアップ部２およびボンディング部４の駆動部で動作させダイＤを基板９のパッケージエリアＰ上にボンディングする。使用するウェハ認識カメラ２４、ステージ認識カメラ３２および基板認識カメラ４４はグレースケール、カラー等であり、光強度を数値化する。
図６は図１のダイボンダにおけるダイボンディング工程を説明するフローチャートである。
実施例のダイボンディング工程では、まず、制御部８は、ウェハ１１を保持しているウェハリング１４をウェハカセットから取り出してウェハ保持台１２に載置し、ウェハ保持台１２をダイＤのピックアップが行われる基準位置まで搬送する（ウェハローディング（工程Ｐ１））。次いで、制御部８は、ウェハ認識カメラ２４によって取得した画像から、ウェハ１１の配置位置がその基準位置と正確に一致するように微調整を行う。
次に、制御部８は、ウェハ１１が載置されたウェハ保持台１２を所定ピッチでピッチ移動させ、水平に保持することによって、最初にピックアップされるダイＤをピックアップ位置に配置する（ダイ搬送（工程Ｐ２））。ウェハ１１は、予めプローバ等の検査装置により、ダイ毎に検査され、ダイ毎に良、不良を示すマップデータが生成され、制御部８の記憶装置８２に記憶される。ピックアップ対象となるダイＤが良品であるか、不良品であるかの判定はマップデータにより行われる。制御部８は、ダイＤが不良品である場合は、ウェハ１１が載置されたウェハ保持台１２を所定ピッチでピッチ移動させ、次にピックアップされるダイＤをピックアップ位置に配置し、不良品のダイＤをスキップする。
制御部８は、ウェハ認識カメラ２４によってピックアップ対象のダイＤの主面（上面）を撮影し、取得した画像からピックアップ対象のダイＤの上記ピックアップ位置からの位置ずれ量を算出する。制御部８は、この位置ずれ量を基にウェハ１１が載置されたウェハ保持台１２を移動させ、ピックアップ対象のダイＤをピックアップ位置に正確に配置する（ダイ位置決め（工程Ｐ３））。
次いで、制御部８は、ウェハ認識カメラ２４によって取得した画像から、ダイＤの表面検査を行う（工程Ｐ４）。ダイの表面検査（外観検査）の詳細については後述する。ここで、制御部８は、表面検査で問題があるかどうかを判定し、ダイＤの表面に問題なしと判定した場合には次工程（後述する工程Ｐ９）へ進むが、問題ありと判定した場合には、表面画像を目視で確認し、問題がある場合はスキップ処理し、問題がない場合は次工程の処理を行う。スキップ処理は、ダイＤの工程Ｐ９以降をスキップし、ウェハ１１が載置されたウェハ保持台１２を所定ピッチでピッチ移動させ、次にピックアップされるダイＤをピックアップ位置に配置する。
制御部８は、基板供給部６で基板９を搬送レーン５２に載置する（基板ローディング（工程Ｐ５））。制御部８は、基板９を掴み搬送する基板搬送爪５１をボンディング位置まで移動させる（基板搬送（工程Ｐ６））。
基板認識カメラ４４にて基板を撮像して位置決めを行う（基板位置決め（工程Ｐ７））。
次いで、制御部８は、基板認識カメラ４４によって取得した画像から、基板９のパッケージエリアＰの表面検査を行う（工程Ｐ８）。基板表面検査の詳細については後述する。ここで、制御部８は、表面検査で問題があるかどうかを判定し、基板９のパッケージエリアＰの表面に問題なしと判定した場合には次工程（後述する工程Ｐ９）へ進むが、問題ありと判定した場合には、表面画像を目視で確認し、問題がある場合はスキップ処理し、問題がない場合は次工程の処理を行う。スキップ処理は、基板９のパッケージエリアＰの該当タブへの工程Ｐ１０以降をスキップし、基板着工情報に不良登録を行う。
制御部８は、ピックアップ対象のダイＤを正確にピックアップ位置に配置した後、コレット２２を含むピックアップヘッド２１によってダイＤをダイシングテープ１６からピックアップし（ダイハンドリング（工程Ｐ９））、中間ステージ３１に載置する（（工程Ｐ１０）。制御部８は、中間ステージ３１に載置したダイの姿勢ずれ（回転ずれ）の検出をステージ認識カメラ３２にて撮像して行う（工程Ｐ１１）。制御部８は、姿勢ずれがある場合は中間ステージ３１に設けられた旋回駆動装置（不図示）によって実装位置を有する実装面に平行な面で中間ステージ３１を旋回させて姿勢ずれを補正する。
制御部８は、ステージ認識カメラ３２によって取得した画像から、ダイＤの表面検査を行う（工程Ｐ１２）。ダイの表面検査（外観検査）の詳細については後述する。ここで、制御部８は、表面検査で問題があるかどうかを判定し、ダイＤの表面に問題なしと判定した場合には次工程（後述する工程Ｐ１３）へ進むが、問題ありと判定した場合には、表面画像を目視で確認し、問題がある場合はスキップ処理し、問題がない場合は次工程の処理を行う。スキップ処理は、ダイＤの工程Ｐ１３以降をスキップし、ウェハ１１が載置されたウェハ保持台１２を所定ピッチでピッチ移動させ、次にピックアップされるダイＤをピックアップ位置に配置する。
制御部８は、コレット４２を含むボンディングヘッド４１によって中間ステージ３１からダイＤをピックアップし、基板９のパッケージエリアＰまたは既に基板９のパッケージエリアＰにボンディングされているダイにダイボンディングする（ダイアタッチ（（工程Ｐ１３））。
制御部８は、ダイＤをボンディングした後、そのボンディング位置が正確になされているかを検査する（ダイと基板の相対位置検査（工程Ｐ１４））。このとき、後述するダイの位置合わせと同様にダイの中心と、タブの中心を求め、相対位置が正しいかを検査する。
次いで、制御部８は、基板認識カメラ４４によって取得した画像から、ダイＤおよび基板９の表面検査を行う（工程Ｐ１５）。ダイＤおよび基板９の表面検査の詳細については後述する。ここで、制御部８は、表面検査で問題があるかどうかを判定し、ボンディングされたダイＤの表面に問題なしと判定した場合には次工程（後述する工程Ｐ９）へ進むが、問題ありと判定した場合には、表面画像を目視で確認し、問題がある場合はスキップ処理し、問題がない場合は次工程の処理を行う。スキップ処理では、基板着工情報に不良登録を行う。
以後、同様の手順に従ってダイＤが１個ずつ基板９のパッケージエリアＰにボンディングする。１つの基板のボンディングが完了すると、基板搬送爪５１で基板９を基板搬出部７まで移動して（基板搬送（工程Ｐ１６））、基板搬出部７に基板９を渡す（基板アンローディング（工程Ｐ１７））。
以後、同様の手順に従ってダイＤが１個ずつダイシングテープ１６から剥がされる（工程Ｐ９）。不良品を除くすべてのダイＤのピックアップが完了すると、それらダイＤをウェハ１１の外形で保持していたダイシングテープ１６およびウェハリング１４等をウェハカセットへアンローディングする（工程Ｐ１８）。
ダイ位置決めの方法について図７〜１０を用いて説明する。図７は倣い動作を説明するためのフローチャートである。図８はユニークな部分（選択領域）の例を示す図である。図９は登録画像および類似画像の例を示す図である。図１０は連続着工動作を説明するためのフローチャートである。
ダイ位置決めアルゴリズムは、主にテンプレートマッチングを用い、一般に知られている正規化相関式での演算とする。その結果を一致率とする。テンプレートマッチングはリファレンス学習の倣い動作と連続着工用動作がある。
まず、倣い動作について説明する。制御部８はリファレンスサンプルをピックアップ位置に搬送する（ステップＳ１）。制御部８はウェハ認識カメラＶＳＷでリファレンスサンプルの画像ＰＣｒを取得する（ステップＳ２）。ダイボンダの操作者がヒューマンインタフェース（タッチパネル８３ｂやマウス８３ｃ）により画像内から、図８に示すようなユニークな部分ＵＡを選択する（ステップＳ３）。制御部８は選択されたユニークな部分（選択領域）ＵＡとリファレンスサンプルとの位置関係（座標）を記憶装置８２に保存する（ステップＳ４）。制御部８は選択領域の画像（テンプレート画像）ＰＴを記憶装置８２に保存する（ステップＳ５）。基準となるワーク画像とその座標を記憶装置に保存する。
次に、連続動作について説明する。制御部８は連続着工用に部材（製品用ウェハ）をピックアップ位置に搬送する（ステップＳ１１）。制御部８はウェハ認識カメラＶＳＷで製品用ダイの画像ＰＣｎを取得する（ステップＳ２）。図９に示すように、制御部８は倣い動作で保存していたテンプレート画像ＰＴと製品用ダイの取得画像ＰＣｎとを比較し、最も類似した部分の画像ＰＴｎの座標を算出する（ステップＳ１３）。その座標とリファレンスサンプルで測定した座標とを比較し、製品用ダイの位置（画像ＰＴｎとテンプレート画像ＰＴとのオフセット）を算出する（ステップＳ１４）。
ダイ外観検査認識（クラックや異物等の異常検出）について図１１〜１４を用いて説明する。図１１はクラックがあるダイの画像を示す図である。図１２は図１１の画像を２値化した画像を示す図である。図１３は良品のダイの画像を示す図である。図１４は図１１の画像と図１３の画像の差分を示す図である。
ダイ表面上の異常検出は２値化や画像差分法などの手法を用いる。クラックＣＲがあるダイの画像ＰＣａ（図１１）の２値化を行った画像ＰＣ２（図１２）を生成し、異常部分（クラックＣＲ）を検出する。クラックＣＲがあるダイの画像ＰＣａ（図１１）と良品のダイの画像ＰＣｎ（図１３）との差分をとった画像ＰＣａ−ｎを生成し、クラックＣＲを検出する。
上記の手法の課題について図１５、１６を用いて説明する。図１５はクラックが太い場合の画像である。図１６はクラックが細い場合の画像である。上記の手法ではクラックを直接見るものであり、図１５に示すように画像ＰＣａ１のクラックＣＲ１が太い場合は検出できるが、図１６に示すように画像ＰＣａ２のクラックＣＲ２が細くなったり、色が薄くなったりすると、検出は難しい。すなわち、上記手法には以下の課題がある。
（１）１画素未満の幅のクラックは見つけられない
クラック幅が１画素未満の場合にクラックを画像で写そうとすると、その像が薄れてしまい認識できなくなる。クラックの方向などを考慮した場合、実質は３画素以上の幅が無いと確実には検出できない。
（２）ダイの表面模様の影響を受けやすい
ダイ表面に複雑な模様がある場合は、その表面を走るクラックとの識別が難しくなる。
（３）クラックの明るさを制御することが難しい
クラックのみを明るくないしは暗く写し出すことが難しい。
上記の課題はダイ位置決め認識時と同様にクラックの直接観察を行っている為生じる問題であることと、製品不良はクラックの有無できまり、その幅は考慮する必要が無いことから、クラックの間接検出方式を考案した。
図１７はクラックの間接検出方式を説明するための画像である。クラックの間接検出方式はクラックがあるときに周囲に発生する変化をとらえる方式である。例えば、図１７に示すように、クラックＣＲを境界としてダイの画像ＰＣの明るさが変われば、クラックＣＲの幅に関係せずに、クラックをとらえることができる。図１７ではクラックＣＲの右側の画像は暗く、左側の画像は明るい。以下、クラックの間接検出方式の具体的な手段について説明する。
まず、基板認識カメラについて図１８を用いて説明する。図１８はボンディング部の光学系を説明するための図であり、基板認識カメラおよびダイに画像撮影用の光を照射する照明部の配置を示している。
基板認識カメラ４４の撮像部ＩＤは鏡筒ＢＴの一端と接続され、鏡筒ＢＴの他端には対物レンズ（図示は省略）が取り付けられ、この対物レンズを通してダイＤの主面の画像を撮影する構成となっている。
撮像部ＩＤとダイＤとを結ぶ線上の鏡筒ＢＴとダイＤとの間には、面発光照明（光源）ＳＬ、ハーフミラー（半透過鏡）ＨＭを内部に備えた照明部ＬＤが配置されている。面発光照明ＳＬからの照射光は、ハーフミラーＨＭによって撮像部ＩＤと同じ光軸で反射され、ダイＤに照射される。撮像部ＩＤと同じ光軸でダイＤに照射されたその散乱光は、ダイＤで反射し、そのうちの正反射光がハーフミラーＨＭを透過して撮像部ＩＤに達し、ダイＤの映像を形成する。すなわち、照明部ＬＤは同軸落射照明（同軸照明）の機能を有する。
基板認識カメラ４４およびその照明部ＬＤについて説明したが、ステージ認識カメラ３２およびその照明部、ウェハ認識カメラ２４およびその照明部も同様である。
同軸照明のメカニズムについて図１９を用いて説明する。図１９は同軸照明の光源を説明するための図である。
同軸照明は光源をそのまま配置をするとダイ−カメラ間の光路をふさいでしまうので、図１９に示すようにハーフミラーＨＭを置いて光路から外れた位置に光源ＳＬを配置する。しかし、ダイＤからみればハーフミラーＨＭによってダイ−カメラ間の仮想位置に光源（仮想光源）ＶＳＬがあるのともみなすことできる。ただし、仮想光源ＶＳＬは実際の光源ＳＬより光度は低下する。以下、同軸照明の光源の位置は光の仮想光源ＶＳＬで示す。
本実施例では貫通クラックに自然に生じるより少ない角度差を利用する。角度差が少ない分、検出しにくくなるため、ダイを貫通するクラック部の僅かな段差を浮かび上がらせる照明方法およびそれを検出する方法を用いる。
図２０はクラックの間接検出方式を説明するための図である。図２１はクラックの間接検出方式を説明するための画像を示す図であり、図２１（Ａ）は影になる領域が少ない場合、図２１（Ｂ）は影になる領域が中程度の場合、図２１（Ｃ）は影になる領域が多い場合である。図２２はクラックの間接検出方式を説明するための画像を示す図であり、図２２（Ａ）はエッジ抽出フィルタ未使用時のクラックがある画像、図２２（Ｂ）はエッジ抽出フィルタ未使用時のクラックがない画像、図２２（Ｃ）はエッジ抽出フィルタ使用時のクラックがある画像、図２２（Ｄ）はエッジ抽出フィルタ使用時のクラックがない画像である。
図２０に示すように、仮想光源ＶＳＬの発光面の一部を例えば遮蔽板ＳＨＬで遮蔽する。図２０、２１に示すように、遮蔽する領域によって影になる領域Ｓが発生し、影とそうでない領域Ｂの境界に、グラデーションがかった中間領域Ｍが発生する。この中間領域Ｍにクラックが発生すると、図２２（Ａ）に示すようにクラックＣＲの境界面を境に明暗差がはっきり現れやすい。僅かな段差によりクラックＣＲが撮像される。
この方法で得た画像（図２２（Ａ））を、ソベルフィルタ、ラプラシアンフィルタ、ロバーツフィルタ、プレウィットフィルタなどのエッジ抽出フィルタを用いることで、図２２（Ｃ）に示すように既存の模様とクラック部分とをグラデーション領域から分離することができる。
分離後の画像（図２２（Ｃ））は、クラックの無い（良品）ダイで同じ処理を施した画像（図２２（Ｄ））との差分処理を行うことで、クラック部分と既存の模様を分離することができる。これは、クラックがあるダイと良品ダイとの写りが同じでないため、差分処理した画像（差分画像）の濃淡を確認することで検出することができる。それによりクラック部分の位置や長さを検出することができる。差分画像の他に、画像内に意図しないエッジが無いか検出するエッジ検出（ソベルフィルタ・微分フィルタなどの空間フィルタの利用を含む。）や指定エリアの平均輝度・ヒストグラムの変化を検出する輝度データを用いてもよい。
図２３は照明の発光面と遮蔽面を説明するための図であり、図２３（Ａ）は好ましい例を示す図であり、図２３（Ｂ）は好ましくない例を示す図である。
図２３（Ａ）では発光面ＥＡと遮蔽面ＳＡとの境界面Ａ１がはっきりしており、また発光面ＥＡおよび遮蔽面ＳＡにムラがない。図２３（Ｂ）では発光面ＥＡと遮蔽面ＳＡの間に中間領域Ｂ１があり境界面がはっきりしておらず、また発光面ＥＡおよび遮蔽面ＳＡにムラがある。境界面に淡さが無く、発光面および遮蔽面にムラがないことが好ましい。
実施例のクラックの間接検出方式は、クラックを境界面の平面としての不連続性と照明照射エリアの境界面を利用し、境界面を挟んだ両側の明度にコントラストを与え、微少幅クラックを検出しやすくする。通常（例えば直接検出方式のダイ位置決め認識）はダイの全景を見る為に十分な発光面面積を持つ同軸照明を用意する。仮想光源ＶＳＬの発光面面積をダイＤの面積よりも十分大きくする。
一方、間接検出方式では発光面面積（または照射面積）を小さくする手段を設けて発光面と遮蔽面を形成する。ただし、直接検出方式と間接検出方式の両方式を切替可能とするため、発光面面積を大きくしたり小さくしたりする手段（発光面を制御する手段）を設ける。発光面を制御する手段は、
（ａ）遮蔽板（図２０の遮蔽板ＳＨＬ）の移動
（ｂ）液晶のＯＮ／ＯＦＦ
（ｃ）平面配列したＬＥＤの部分的なＯＮ／ＯＦＦによる発光エリア、遮光エリアの切換え
（ｄ）ダイを照射する照明の移動
（ｅ）クラックを撮像するカメラの移動
（ｆ）不連続性の照射エリアの境界面に対し、例えば中間ステージを利用してダイを移動させる。
等の方法により実現する。以下、発光面の制御は（ｃ）の平面配列したＬＥＤの部分的ＯＮ／ＯＦＦを例に説明する。図２４は照明部の斜視図である。図２５は面発光照明の断面図である。図２６はクラックの撮像画像を示す図である。
照明部ＬＤ内の面発光照明ＳＬは面発光タイプのＬＥＤ光源であり、平面配列したＬＥＤを有するＬＥＤ基板ＳＬ１と、ＬＥＤ基板ＳＬ１に対向して設けられる拡散板ＳＬ２と、ＬＥＤ基板ＳＬ１と拡散板ＳＬ２の間に設けられる遮蔽板ＳＬ３と、を備える。遮蔽板ＳＬ３を境界としてＬＥＤを点灯（ＯＮ）する領域と、消灯（ＯＦＦ）する領域を設ける。例えば、ＬＥＤ基板ＳＬ１を上部の第１領域ＳＬ１Ａと下部の第２領域ＳＬ１Ｂに分割する。直接検出方式では第１領域ＳＬ１Ａおよび第２領域ＳＬ１Ｂの両方のＬＥＤをＯＮして発光面面積を大きくする。間接検出方式では、例えば第１領域ＳＬ１ＡのＬＥＤをＯＮし、第２領域ＳＬ１ＢのＬＥＤをＯＦＦして、発光面面積を小さくして発光面と遮蔽面を形成する。これにより、図２０と同様にすることができる。
上述したように、面発光タイプのＬＥＤ光源の内部に遮蔽板を挿入し、境界ごとに発光を制御すると図２６に示すようにクラック検出可能エリアＣＤＡではクラックの可視化が可能になり、ダイ表面に現れた照明の反射面境界付近のクラックが可視化することができる。このとき、光を拡散する拡散板表面の発光面境界がしっかりできていることが好ましい。
発光面と遮蔽面とを切り替えることで、検出可能エリアを広げることができる。また、遮蔽板ＳＬ３を動かす、または複数設けて発光面と遮蔽面との領域を変更することで検出可能エリアを広げることができる。
拡散板ＳＬ２の代わりに液晶パネルを用いてもよい。この場合、遮蔽板ＳＬ３は不要であり、液晶パネルの透過／非透過の領域を制御することで検査可能エリアを広げることができる。
クラックの外観検査は、ダイ位置認識を行う場所であるダイ供給部、中間ステージ、およびボンディングステージの少なくとも１か所で行うが、中間ステージおよびボンディングステージの２か所で行うのが好ましく、すべての箇所で行うのがより好ましい。中間ステージに行えば、ダイ供給部で検出できなかったクラックまたはピックアップ工程以降で発生したクラック（ボンディング工程よりも前に顕在化しなかったクラック）をボンディング前に検出することができる。また、ボンディングステージに行えば、ダイ供給部および中間ステージで検出できなかったクラック（ボンディング工程よりも前に顕在化しなかったクラック）またはボンディング工程以降で発生したクラックを、次のダイを積層するボンディング前に、または基板排出前に検出することができる。
以上、本発明者によってなされた発明を実施形態および実施例に基づき具体的に説明したが、本発明は、上記実施形態および実施例に限定されるものではなく、種々変更可能であることはいうまでもない。
例えば、実施例では同軸照明は対物レンズ−ダイ間に配置するタイプについて説明したが、レンズ内挿入タイプであってもよい。
また、実施例ではダイ位置認識の後にダイ外観検査認識を行っているが、ダイ外観検査認識の後にダイ位置認識を行ってもよい。
また、実施例ではウェハの裏面にＤＡＦが貼付されているが、ＤＡＦはなくてもよい。
また、実施例ではピックアップヘッドおよびボンディングヘッドをそれぞれ１つ備えているが、それぞれ２つ以上であってもよい。また、実施例では中間ステージを備えているが、中間ステージがなくてもよい。この場合、ピックアップヘッドとボンディングヘッドは兼用してもよい。
また、実施例ではダイの表面を上にしてボンディングされるが、ダイをピックアップ後ダイの表裏を反転させて、ダイの裏面を上にしてボンディングしてもよい。この場合、中間ステージは設けなくてもよい。この装置はフリップチップボンダという。
また、実施例ではボンディングヘッドを備えるが、ボンディングヘッドがなくてもよい。この場合は、ピックアップされたダイは容器等に載置される。この装置はピックアップ装置という。
また、先に検出されたクラックの方向に合わせ、発光エリア遮光エリアの再調整および再検査を行うようにしてもよい。これにより、検出率を向上させることができる。
１０・・・ダイボンダ
１・・・ダイ供給部
１３・・・突上げユニット
２・・・ピックアップ部
２４・・・ウェハ認識カメラ
３・・・アライメント部
３１・・・中間ステージ
３２・・・ステージ認識カメラ
４・・・ボンディング部
４１・・・ボンディングヘッド
４２・・・コレット
４４・・・基板認識カメラ
５・・・搬送部
５１・・・基板搬送爪
８・・・制御部
９・・・基板
ＢＳ・・・ボンディングステージ
Ｄ・・・ダイ
Ｐ・・・パッケージエリア
ＬＤ・・・照明部
ＨＭ・・・ハーフミラー
ＳＬ・・・光源
ＳＬ１・・・ＬＥＤ基板
ＳＬ１Ａ・・・第１領域
ＳＬ１Ｂ・・・第２領域
ＳＬ２・・・拡散板
ＳＬ３・・・遮蔽板

Claims (8)

  1. ダイを撮像する撮像装置と、
    前記ダイと前記撮像装置とを結ぶ線上に配置される照明装置と、
    前記撮像装置および前記照明装置を制御する制御装置と、
    を備え、
    前記制御装置は、前記照明装置で前記ダイの一部を照明し、明部、暗部、および明部と暗部の間のグラデーション部を前記ダイの上に形成し、クラックを挟んだ両側の明度にコントラストを与えて、前記撮像装置で前記ダイを撮像するよう構成され、
    前記照明装置は発光面と遮蔽面とを有し、
    前記照明装置は前記撮像装置の中心線上に配置されるハーフミラーと前記ハーフミラーの横に配置される発光源と備える同軸照明であり、
    前記発光源は面発光源であり、第１領域と第２領域とを有し、前記第１領域と前記第２領域との点灯および消灯を個別に制御可能であり、
    前記第１領域は前記発光面であり、前記第２領域は前記遮蔽面であり、
    前記発光源は、平面配列されたＬＥＤを有するＬＥＤ基板と、前記ＬＥＤ基板に対向して設けられた拡散板と、前記ＬＥＤ基板と前記拡散板との間に設けられた遮蔽板と、を備え、
    前記遮蔽板は前記第１領域と前記第２領域との境界に配置される
    半導体製造装置。
  2. ダイを撮像する撮像装置と、
    前記ダイと前記撮像装置とを結ぶ線上に配置される照明装置と、
    前記撮像装置および前記照明装置を制御する制御装置と、
    を備え、
    前記制御装置は、前記照明装置で前記ダイの一部を照明し、明部、暗部、および明部と暗部の間のグラデーション部を前記ダイの上に形成し、クラックを挟んだ両側の明度にコントラストを与えて、前記撮像装置で前記ダイを撮像するよう構成され、
    前記照明装置は発光面と遮蔽面とを有し、
    前記照明装置は前記撮像装置の中心線上に配置されるハーフミラーと前記ハーフミラーの横に配置される発光源と備える同軸照明であり、
    前記発光源は面発光源であり、第１領域と第２領域とを有し、前記第１領域と前記第２領域との点灯および消灯を個別に制御可能であり、
    前記第１領域は前記発光面であり、前記第２領域は前記遮蔽面であり、
    前記発光源は、平面配列されたＬＥＤを有するＬＥＤ基板と、前記ＬＥＤ基板に対向して設けられた液晶パネルと、を備え、
    前記液晶パネルは前記第１領域と前記第２領域とを形成する
    半導体製造装置。
  3. ダイを撮像する撮像装置と、
    前記ダイと前記撮像装置とを結ぶ線上に配置される照明装置と、
    前記撮像装置および前記照明装置を制御する制御装置と、
    を備え、
    前記制御装置は、前記照明装置で前記ダイの一部を照明し、明部、暗部、および明部と暗部の間のグラデーション部を前記ダイの上に形成し、クラックを挟んだ両側の明度にコントラストを与えて、前記撮像装置で前記ダイを撮像するよう構成され、
    前記照明装置は発光面と遮蔽面とを有し、
    前記照明装置は前記撮像装置の中心線上に配置されるハーフミラーと前記ハーフミラーの横に配置される発光源と備える同軸照明であり、
    前記発光源は面発光源であり、第１領域と第２領域とを有し、前記第１領域と前記第２領域との点灯および消灯を個別に制御可能であり、
    さらに、前記発光源を移動させる機構を備え、
    前記制御装置は、前記発光源を移動させ前記第１領域と前記第２領域とを形成するよう構成される
    半導体製造装置。
  4. （ａ）請求項１乃至３の何れか１項の半導体製造装置を準備する工程と、
    （ｂ）ダイが貼付されたダイシングテープを保持するウェハリングホルダを搬入する工程と、
    （ｃ）基板を搬入する工程と、
    （ｄ）前記ダイをピックアップする工程と、
    （ｅ）前記ピックアップしたダイを前記基板または既に前記基板にボンディングされているダイ上にボンディングする工程と、
    を備える
    半導体装置の製造方法。
  5. 請求項４において、
    前記（ｄ）工程は前記ピックアップされたダイを中間ステージに載置し、
    前記（ｅ）工程は前記中間ステージに載置されたダイをピックアップする
    半導体装置の製造方法。
  6. 請求項４において、さらに
    （ｇ）前記（ｄ）工程の前に、前記撮像装置および前記照明装置を用いて前記ダイの外観を検査する工程を備える
    半導体装置の製造方法。
  7. 請求項４において、さらに
    （ｈ）前記（ｅ）工程の後に、前記撮像装置および前記照明装置を用いて前記ダイの外観を検査する工程を備える
    半導体装置の製造方法。
  8. 請求項５において、さらに
    （ｉ）前記（ｄ）工程の後であって前記（ｅ）工程の前に、前記撮像装置および前記照明装置を用いて前記ダイの外観を検査する工程を備える
    半導体装置の製造方法。
JP2017099163A 2017-05-18 2017-05-18 半導体製造装置および半導体装置の製造方法 Active JP6975551B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2017099163A JP6975551B2 (ja) 2017-05-18 2017-05-18 半導体製造装置および半導体装置の製造方法
TW107113799A TWI702673B (zh) 2017-05-18 2018-04-24 半導體製造裝置及半導體裝置的製造方法
KR1020180054614A KR102104936B1 (ko) 2017-05-18 2018-05-14 반도체 제조 장치 및 반도체 장치의 제조 방법
CN201810472295.0A CN108962784B (zh) 2017-05-18 2018-05-17 半导体制造装置及半导体器件的制造方法
JP2021148231A JP7225337B2 (ja) 2017-05-18 2021-09-13 半導体製造装置および半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017099163A JP6975551B2 (ja) 2017-05-18 2017-05-18 半導体製造装置および半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2021148231A Division JP7225337B2 (ja) 2017-05-18 2021-09-13 半導体製造装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2018195735A JP2018195735A (ja) 2018-12-06
JP6975551B2 true JP6975551B2 (ja) 2021-12-01

Family

ID=64499182

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2017099163A Active JP6975551B2 (ja) 2017-05-18 2017-05-18 半導体製造装置および半導体装置の製造方法
JP2021148231A Active JP7225337B2 (ja) 2017-05-18 2021-09-13 半導体製造装置および半導体装置の製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2021148231A Active JP7225337B2 (ja) 2017-05-18 2021-09-13 半導体製造装置および半導体装置の製造方法

Country Status (4)

Country Link
JP (2) JP6975551B2 (ja)
KR (1) KR102104936B1 (ja)
CN (1) CN108962784B (ja)
TW (1) TWI702673B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7299728B2 (ja) * 2019-03-22 2023-06-28 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法
JP7437987B2 (ja) * 2020-03-23 2024-02-26 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
JP2022182232A (ja) * 2021-05-28 2022-12-08 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
JP7485728B2 (ja) 2022-06-20 2024-05-16 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置、基板処理装置の制御方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2995349B2 (ja) * 1991-03-29 1999-12-27 マツダ株式会社 表面状態検査用照明装置
JPH07312375A (ja) * 1994-05-18 1995-11-28 Fujitsu Ltd 半導体装置の製造方法及び製造装置
JP2897754B2 (ja) * 1997-03-27 1999-05-31 日本電気株式会社 半導体装置の検査方法
JP2003185590A (ja) * 2001-12-18 2003-07-03 Stk Technology Co Ltd ワーク検査方法および装置
JP2004311576A (ja) * 2003-04-03 2004-11-04 Toshiba Corp 半導体装置の製造方法
JP4392213B2 (ja) * 2003-09-24 2009-12-24 株式会社岡本工作機械製作所 半導体基板のクラックの有無を検査する表面検査装置
JP2005191060A (ja) * 2003-12-24 2005-07-14 Seiko Epson Corp 露光装置及び露光方法
JP4984210B2 (ja) * 2006-02-14 2012-07-25 澁谷工業株式会社 不良電子部品の回収装置
JP4878907B2 (ja) * 2006-05-08 2012-02-15 三菱電機株式会社 画像検査装置およびこの画像検査装置を用いた画像検査方法
JP4830772B2 (ja) * 2006-10-11 2011-12-07 ヤマハ株式会社 半導体チップの検査方法
KR20080015363A (ko) * 2006-08-14 2008-02-19 야마하 가부시키가이샤 웨이퍼 및 반도체 소자의 검사 방법 및 장치
JP5054949B2 (ja) * 2006-09-06 2012-10-24 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2008103493A (ja) * 2006-10-18 2008-05-01 Lintec Corp チップのピックアップ方法及びピックアップ装置
JP2008249397A (ja) * 2007-03-29 2008-10-16 Toyota Motor Corp 表面検査装置
JP4358889B1 (ja) * 2008-06-27 2009-11-04 日本エレクトロセンサリデバイス株式会社 ウエーハ欠陥検査装置
JP2010091361A (ja) * 2008-10-07 2010-04-22 Yamatake Corp 画像検査方法および画像検査装置
CN102313740B (zh) * 2010-07-05 2013-05-29 汉王科技股份有限公司 太阳能电池板裂痕检测方法
JP2016076505A (ja) * 2013-01-23 2016-05-12 株式会社新川 ダイボンダおよびダイボンダによる半導体ダイの破損検出方法
CN103499297B (zh) * 2013-10-25 2016-01-13 爱科维申科技（天津）有限公司 一种基于ccd的高精度测量方法
CN103679167A (zh) * 2013-12-18 2014-03-26 杨新锋 一种ccd图像处理的方法
KR20150073512A (ko) * 2013-12-23 2015-07-01 세메스 주식회사 다이 검사 장치
KR101550263B1 (ko) * 2014-02-27 2015-09-15 뉴인텍 주식회사 광학검사장치
US9262821B2 (en) * 2014-05-12 2016-02-16 Kla-Tencor Corp. Inspection recipe setup from reference image variation
JP6324823B2 (ja) * 2014-06-26 2018-05-16 ファスフォードテクノロジ株式会社 半導体若しくは電子部品実装装置及び半導体若しくは電子部品実装方法
CN104409376B (zh) * 2014-10-20 2017-12-15 上海技美电子科技有限公司 晶圆检测装置
JP6584234B2 (ja) * 2015-08-31 2019-10-02 ファスフォードテクノロジ株式会社 ダイボンダ、ボンディング方法および半導体装置の製造方法

Also Published As

Publication number Publication date
CN108962784B (zh) 2022-05-31
TWI702673B (zh) 2020-08-21
JP7225337B2 (ja) 2023-02-20
TW201911448A (zh) 2019-03-16
KR102104936B1 (ko) 2020-04-27
CN108962784A (zh) 2018-12-07
JP2021193744A (ja) 2021-12-23
KR20180127204A (ko) 2018-11-28
JP2018195735A (ja) 2018-12-06

Similar Documents

Publication Publication Date Title
JP6685126B2 (ja) 半導体製造装置および半導体装置の製造方法
KR102100889B1 (ko) 다이 본딩 장치 및 반도체 장치의 제조 방법
JP7225337B2 (ja) 半導体製造装置および半導体装置の製造方法
TWI729397B (zh) 半導體製造裝置及半導體裝置之製造方法
JP7010633B2 (ja) 半導体製造装置および半導体装置の製造方法
JP7029900B2 (ja) ダイボンディング装置および半導体装置の製造方法
CN111725086B (zh) 半导体制造装置以及半导体器件的制造方法
KR102516586B1 (ko) 다이 본딩 장치 및 반도체 장치의 제조 방법
KR20220161174A (ko) 다이 본딩 장치 및 반도체 장치의 제조 방법
JP2023100562A (ja) 半導体製造装置、検査装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200414

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210324

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210331

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210524

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20210615

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210913

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20210913

C11 Written invitation by the commissioner to file amendments

Free format text: JAPANESE INTERMEDIATE CODE: C11

Effective date: 20210928

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210929

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20210930

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20211005

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211026

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211108

R150 Certificate of patent or registration of utility model

Ref document number: 6975551

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150