TWI729397B - 半導體製造裝置及半導體裝置之製造方法 - Google Patents

半導體製造裝置及半導體裝置之製造方法 Download PDF

Info

Publication number
TWI729397B
TWI729397B TW108118365A TW108118365A TWI729397B TW I729397 B TWI729397 B TW I729397B TW 108118365 A TW108118365 A TW 108118365A TW 108118365 A TW108118365 A TW 108118365A TW I729397 B TWI729397 B TW I729397B
Authority
TW
Taiwan
Prior art keywords
die
mentioned
abnormality
image
substrate
Prior art date
Application number
TW108118365A
Other languages
English (en)
Other versions
TW202006849A (zh
Inventor
小橋英晴
保坂浩二
松崎由樹
Original Assignee
日商捷進科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商捷進科技有限公司 filed Critical 日商捷進科技有限公司
Publication of TW202006849A publication Critical patent/TW202006849A/zh
Application granted granted Critical
Publication of TWI729397B publication Critical patent/TWI729397B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67121—Apparatus for making assemblies not otherwise provided for, e.g. package constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67712—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrate being handled substantially vertically
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrates to be conveyed not being semiconductor wafers or large planar substrates, e.g. chips, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge clamping, e.g. clamping ring

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Die Bonding (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)

Abstract

[課題] 當在以攝影機所致的攝像檢測出晶粒表面上之異常時，難以用攝像畫像判斷其異常係裂紋或異物所導致者。 [解決手段] 半導體製造裝置具備：攝像裝置，其係攝像晶粒；照明裝置，其具有將上述晶粒以相對於上述攝像裝置之光學軸小於45度之角度照射光的第一狀態，和以大於45度之角度照射光的第二狀態；及控制裝置，其係控制上述攝像裝置及上述照明裝置。上述控制裝置係根據將上述照明裝置設為上述第一狀態而藉由上述攝像裝置攝像到上述晶粒之第一畫像，將上述照明裝置設為上述第二狀態而藉由上述攝像裝置攝像到上述晶粒之第二畫像，辨識上述晶粒表面之異常。

Description

半導體製造裝置及半導體裝置之製造方法
本揭示係關於半導體製造裝置，能適用於具備辨識例如晶粒之攝影機的晶粒接合器。
半導體裝置之製造工程之一部分具有將半導體晶片(以下，簡稱為晶粒)搭載在配線基板或導線框等(以下，簡稱為基板)而組裝封裝體之工程，在組裝封裝體之工程之一部分，從半導體晶圓(以下，簡稱為晶圓)分割晶粒的工程(切割工程)，和將分割後的晶粒搭載在基板上之接合工程。接合工程所使用的半導體製造裝置為晶粒接合器。
晶粒接合器係以焊料、鍍金、樹脂作為接合材料，將晶粒接合(搭載並予以黏著)於基板或已經被接合的晶粒上的裝置。在將晶粒例如接合於基板之表面的晶粒接合器中，重覆進行藉由使用被稱為夾頭的吸附噴嘴而從晶圓吸附晶粒並予以拾取，搬運至基板上，施加推壓力，並且加熱接合材，進行接合的動作(作業)。夾頭係具有吸附孔，吸引氣體，吸附保持晶粒的保持具，具有與晶粒相同程度的大小。
在晶粒切割工程中，由於切割時之切削阻抗等，產生從切斷面延伸至內部之裂紋的情形。 [先前技術文獻] [專利文獻]
[專利文獻1]日本特開2017-117916號公報
[發明所欲解決之課題]
當在以攝影機所致的攝像檢測出晶粒表面上之異常時，難以用攝像畫像判斷其異常係裂紋或異物所導致者。 本揭示之課題係在於提供能夠區別並辨識異物和裂紋進行辨識的技術。 其他課題和新穎的特徵從本說明書之記述及附件圖面明顯可知。 [用以解決課題之手段]
若簡單說明本揭示中所代表的概要，則如下述般。 即是，半導體製造裝置具備：攝像裝置，其係攝像晶粒；照明裝置，其具有將上述晶粒以相對於上述攝像裝置之光學軸小於45度之角度照射光的第一狀態，和以大於45度之角度照射光的第二狀態；及控制裝置，其係控制上述攝像裝置及上述照明裝置。上述控制裝置係根據將上述照明裝置設為上述第一狀態而藉由上述攝像裝置攝像到上述晶粒之第一畫像，將上述照明裝置設為上述第二狀態而藉由上述攝像裝置攝像到上述晶粒之第二畫像，辨識上述晶粒表面之異常。 [發明之效果]
若藉由上述半導體製造裝置時，可以區別並辨識異物和裂紋。
以下，針對實施型態及實施例，使用圖面予以說明。但是，在以下之說明中，有對相同構成要素標示相同符號，省略重複說明的情形。另外，為了使說明更明確，雖然有圖面比起實際態樣，針對各部之寬、厚度、形狀等，以示意性表示之情形，但是此僅為一例，並非用以限定本發明之解釋。
首先，針對本案發明者研討的技術，使用圖1予以說明。圖1為攝像到晶粒之異常的畫像。
當在以攝影機所致的攝像檢測出晶粒表面上之異常AB時，難以用攝像畫像判斷其異常AB係裂紋或異物所導致者。尤其，纖維狀之異物和裂紋皆成為線形狀之故。
在設計攝影機所致的攝像畫像中的裂紋檢查功能之情況，其照明構成有「以使背景明亮，使想要觀看的東西較暗之方式進行拍攝」亮視野方式，和「以使背景較暗，使想要觀看的東西明亮之方式進行拍攝」暗視野方式。
一般而言，檢查微細的刮痕之情況，以暗視野為佳。晶粒表面接近鏡面，為了進行暗視野所致的檢查，以斜光照明為佳。問題係其入射角的決定。裂紋之情況，以斜光照明之入射角盡可能地接近於光學系統之軸(盡可能地使入射角接近於0度)容易使裂紋發光。對此，晶粒表面上的異物比較不依存於照明之入射角而可以發光。在實施型態中，利用該性質，區別異物和裂紋。
接著，針對實施型態之區別異物的原理使用圖2予以說明。圖2為說明實施型態之區別異物和裂紋之原理的圖示，圖2(A)為表示高角度照明之狀態的圖示，圖2(B)為表示低角度照明之狀態的圖示，圖2(C)為表示在高角度照明之狀態的攝像畫像的圖示，圖2(D)為表示在低角度照明之狀態的攝像畫像的圖示。
在此，高角度係指相對於光學軸的入射角(θ)未滿45度(θ＜45度)，低角度係指入射角(θ)超過45度(θ＞45度)。
如圖2(A)、(B)所示般，將作為攝像裝置之攝影機CA及光學系統OS配置成與晶粒D之表面呈垂直。即是，使光學軸與晶粒D之表面呈垂直。照明LE係對光學軸以特定角度照射至晶粒D。
如圖2(A)所示般，使照明LE成為高角度時(縮小入射角(θ))時，如圖2(C)所示般，裂紋CR和異物FM之雙方發光。如圖2(B)所示般，使照明LE成為高角度時(增大入射角(θ))時，如圖2(D)所示般，僅有異物FM發光。
接著，針對異物部和裂紋部之分離方法，使用圖3予以說明。圖3為說明比較各檢測出的座標之方法的圖示，圖3(A)為高角度照明所致的檢測畫像，圖3(B)為低角度照明所致的檢測畫像。
如圖3(A)所示般，在高角度照明所致的檢測畫像中，檢測出異物和裂紋。如圖3(B)所示般，在低角度照明所致的檢測畫像中，僅檢測出異物。因在高角度照明和低角度照明中，照明不同，故檢測座標不一定會相同。於是，為了判斷是否為附近，設定半徑判斷是否為相同。異常C之中心座標在圖3(B)之異常C’之中心座標的特定半徑內之情況，異常C和異常C’為相同者，判斷為異物。異常A、B判斷為裂紋。
接著，針對作為異物部和裂紋部之另外的分離方法的畫像差分方法，使用圖4予以說明。圖4為說明畫像差分方法之圖示，圖4(A)為高角度照明所致的檢測畫像，圖4(B)為低角度照明所致的檢測畫像，圖4(C)為圖4(A)之畫像和圖4(B)之畫像的差分畫像。
如圖4(A)所示般，在高角度照明所致的檢測畫像中，檢測出異物和裂紋。如圖4(B)所示般，在低角度照明所致的檢測畫像中，僅檢測出異物。對圖4(B)之異常C’進行膨脹處理，進行與圖4(A)之高角度照明之畫像的差分。如圖4(C)所示般，若有殘留的部分，則判斷成裂紋。依此，異常A、B判斷為裂紋。
接著，針對實施型態之效果予以說明。若以攝影機檢測出的該線形狀之異常為裂紋時，不管其大小如何皆為不良品。但是，若為異物時，對象之晶粒為良品之可能性高，在此情況，若除去異物時，能當作良品生產。藉由以自動區別該些，無須每次使作業者介入，亦能夠進行自動且效率性的異物除去處理。針對動作流程，使用圖5予以說明。圖5為區別並辨識異物和裂紋的表面檢查的流程圖。
藉由圖2(A)之高角度照明及圖2(B)之低角度照明，攝像晶粒D之表面上進行檢查(步驟S1)。判定是否有圖2(C)、(D)所示之異常(步驟S2)。無異常之情況(NO之情況)，照原樣開工(步驟S3)。具異常之情況(YES之情況)，藉由圖3之座標比較或圖4之畫像差分，判斷異常為異物或裂紋(步驟S4)。為裂紋之情況，不進行有異常的晶粒之拾取等的開工，跳過至下一個晶粒，或當作有錯誤而停止(步驟S5)。
為異物之情況，進行氣體噴吹或吸取等之異物除去處理(步驟S6)，再次檢查晶粒表面上(步驟S7)。無異常(判定良品)之情況，照原樣開工(步驟S8)。判定異常之情況，判定再次檢查(異物除去處理)是否到達特定次數(步驟S9)。為YES之情況，不進行有異常的晶粒之拾取等的開工，跳過至下一個晶粒，或當作有錯誤而停止(步驟SA)。為NO之情況，返回至步驟S6。
若可以判斷異物或裂紋時，則能夠結合上述般的演算法，跳過良品的機率降低。再者，可以不用多次進行不良品之再檢查或異物除去處理，生產效率變佳。即是，若可以對表面之異常，判斷異物或裂紋時，因可以救濟多數良品，故能提升良率。再者，因可以抑制製品異常之檢測所致的裝置停止，故可以提升裝置之MTBF(Mean Time Between Failures：平均故障間隔)。
另外，當以攝影機所致的攝像檢測出晶粒表面上之異常之時，難以攝像畫像判斷其異常係刮傷或異物所致者，當以攝影機所致的攝像檢測出基板表面上之異常之時，難以攝像畫像判斷其異常為刮傷或異物所致者。雖然在實施型態中，區別並辨識晶粒表面上之異物和裂紋，但是並不限定於晶粒表面，例如即使區別並辨識晶粒被接合的基板或導線框上之異物和刮傷亦可，即使區別並辨識晶粒表面上之異物和刮傷亦可。 [實施例]
圖6為表示實施例之晶粒接合器之構成的概略上視圖。圖7為說明在圖6中從箭頭A方向觀看時的概略構成之圖示。
晶粒接合器10大致具有：晶粒供給部1，其係供給安裝於印刷有一個或複數的最終成為1封裝體之製品區域(以下，稱為封裝區域P)之基板S的晶粒D；拾取器2；中間平台3；接合部4；搬運部5；基板供給部6；基板搬出部7；監視並控制各部之動作的控制部8。Y軸方向為晶粒接合器10之前後方向，X軸方向為左右方向。晶粒供給部1被配置在晶粒接合器10之前方側，接合部4被配置在深側。
首先，晶粒供給部1係供給安裝於基板S之封裝區域P的晶粒D。晶粒供給部1具有保持晶圓11之晶圓保持台12、從晶圓11上推晶粒D之以虛線表示的上推單元13。晶粒供給部1係藉由無圖示之驅動手段在XY方向移動，將拾取的晶粒D移動至上推單元13之位置。
拾取部2具有拾取晶粒D之拾取頭21、使拾取頭21在Y方向移動的拾取頭之Y驅動部23，和使夾頭22升降、旋轉及在X方向移動的無圖示之各驅動部。拾取頭21具有在前端吸附保持被上推之晶粒D的夾頭22(也參照圖7)，從晶粒供給部1拾取晶粒D，載置於中間平台31。拾取頭21具有使夾頭22升降、旋轉及在X方向移動的無圖示之各驅動部。
中間平台3具有暫時性地載置晶粒D之中間平台31，和用以辨識中間平台31之晶粒D之平台辨識攝影機32。
接合部4係從中間平台31拾取晶粒D，接合於被搬運來的基板S之封裝區域P上，或以疊層在已經被接合於基板S之封裝區域P上之晶粒之上方的方式進行接合。接合部4具有：接合頭41，其具備與拾取頭21相同在前端吸附保持晶粒D的夾頭42(也參照圖7)；Y驅動部43，其係使接合頭41在Y方向移動；和基板辨識攝影機44，其係攝像基板S之封裝區域P之位置辨識標誌(無圖示)，辨識接合位置。 藉由如此之構成，接合頭41根據平台辨識攝影機32之攝像資料，補正拾取位置、姿勢，從中間平台31拾取晶粒D，根據基板辨識攝影機44之攝像資料，將晶粒D接合於基板。
搬運部5具有抓住基板S而搬運的基板搬運爪51，和基板S移動的搬運道52。基板S係藉由以沿著搬運道52而設置的無圖示之滾珠螺桿，驅動被設置在搬運道52之基板搬運爪51之無圖示的螺帽而移動。 藉由如此之構成，基板S從基板供給部6沿著搬運道52移動至接合位置，接合後，移動至基板搬出部7，將基板S交給基板搬出部7。
控制部8具備儲存監視且控制接合器10之各部之動作的程式(軟體)之記憶體，和實行被儲存於記憶體之程式的中央處理裝置(CPU)。
接著，針對晶粒供給部1之構成，使用圖8、9予以說明。圖8為表示圖6之晶粒供給部之構成的外觀斜視圖。圖9為表示圖8之晶粒供給部之主要部的概略剖面圖。
晶粒供給部1具備在水平方向(XY方向)移動的晶圓保持台12，和在上下方向移動的上推單元13。晶圓保持台12具有保持晶圓環14之擴張環15，和將被保持於晶圓環14且黏接複數晶粒D之切割帶16定位成水平的支持環17。上推單元13被配置在支持環17之內側。
晶粒供給部1係於晶粒D之上推時，使保持晶圓環14之擴張環15下降。其結果，被保持於晶圓環14之切割帶16被拉伸，晶粒D之間隔變寬，藉由上推單元13，從晶粒D下方上推晶粒D，提升晶粒D之拾取性。另外，隨著薄型化，將晶粒黏接於基板之黏接劑從液狀成為薄膜狀，在晶圓11和切割帶16之間，貼合被稱為晶粒黏接薄膜(DAF)18的薄膜狀之黏接材料。在具有晶粒黏接薄膜18之晶圓11中，切割係對晶圓11和晶粒黏接薄膜18進行。因此，在剝離工程中，從切割帶16剝離晶圓11和晶粒黏接薄膜18。另外，在之後，忽視晶粒黏接薄膜18之存在，予以說明。
接合器10具有辨識晶圓11上之晶粒D之姿勢的晶圓姿勢辨識攝影機24，和辨識被載置於中間平台31之晶粒D之姿勢的平台辨識攝影機32，和辨識接合平台BS上之安裝位置的基板辨識攝影機44。必須補正辨識攝影間之姿勢偏移係與藉由接合頭41進行拾取有關的平台辨識攝影機32，和與依據接合頭41對安裝位置進行的接合有關的基板辨識攝影機44。在本實施例中，使用晶圓辨識攝影機24、平台辨識攝影機32及基板辨識攝影機44皆使用後述照明裝置進行晶粒D之表面檢查。
接著，針對表面檢查之照明使用圖10予以說明。圖10為表示晶圓辨識攝影機之照明裝置之配置的圖示。
將晶圓辨識攝影機24配置成對晶圓11(晶粒D)之表面呈垂直。即是，使光學軸與晶圓11(晶粒D)之表面呈垂直。照明LE1、LE2為斜光照明，相對於光學軸以特定角度照射至晶圓11(晶粒D)。
照明LE1為斜光照明，以對應於實施型態之高角度照明，入射角(θ)為5～15度為佳。控制部8能夠控制照明LE1之點燈及熄燈，高角度照明之情況，點燈照明LE1，低角度照明之情況，熄燈照明LE1。依此，與圖2(C)相同，裂紋CR與異物FM之雙方發光。
照明LE2為斜光照明，以對應於實施型態之低角度照明，入射角(θ)為75～85度為佳。控制部8能夠控制照明LE2之點燈及熄燈，高角度照明之情況，熄燈照明LE2，低角度照明之情況，點燈照明LE2。依此，與圖2(D)相同，僅有異物FM發光。
平台辨識攝影機32及基板辨識攝影機44之照明裝置也與晶圓辨識攝影機24之照明裝置相同。
接著，針對控制部8使用圖11予以說明。圖11為表示圖6之晶粒接合器之控制系統之概略構成的方塊圖。控制系統80具備控制部8和驅動部86和訊號部87和光學系統88。控制部8大致主要具有以CPU(Central Processor Unit)構成的控制、運算裝置81、記憶裝置82、輸入輸出裝置83、匯流排條84和電源部85。記憶裝置82具有以記憶有處理程式等之RAM構成的主記憶裝置82a，和由記憶有控制所需的控制資料或畫像資料等之HDD或SSD等構成的輔助記憶裝置82b。輸入輸出裝置83具有顯示裝置狀態或資訊等之螢幕83a，和輸入操作員之指示的觸控面板83b，和操作螢幕的滑鼠83c，和擷取來自光學系統88之畫像資料的畫像擷取裝置83d。再者，輸入輸出裝置83具有控制晶粒供給部1之XY平台(無圖示)或接合頭平台之ZY驅動軸等之驅動部86的馬達控制裝置83e、從各種感測器訊號或照明裝置等之開關等的訊號部87擷取或控制訊號的I/O訊號控制裝置83f。光學系統88包含晶圓辨識攝影機24、平台辨識攝影機32、基板辨識攝影機44。控制、運算裝置81係經匯流排條84而擷取所需的資料，並予以運算，進行拾取頭21等之控制或將資訊發送至螢幕83a等。
控制部8係經由畫像擷取裝置83d而將以晶圓辨識攝影機24、平台辨識攝影機32及基板辨識攝影機44所攝像到的畫像資料保存在記憶裝置82。藉由根據保存的畫像資料而編程的軟體，使用控制、運算裝置81進行晶粒D及基板S之封裝區域P之定位以及晶粒D及基板S之表面檢查。根據控制、運算裝置81算出的晶粒D及基板S之封裝區域P之位置，藉由軟體經由馬達控制裝置83e而使驅動部86動作。藉由該製程，進行晶圓上之晶粒的定位，藉由拾取部2及接合部4之驅動部使進行動作，將晶粒D接合在基板S之封裝區域P上。使用的晶圓辨識攝影機24、平台辨識攝影機32及基板辨識攝影機44係灰階、彩色等，將光強度予以數值化。
接著，圖12為說明在圖6之接合器中的接合工程的流程圖。 在實施例之接合工程中，首先，控制部8係從晶圓卡匣取出保持晶圓11之晶圓環14而載置於晶圓保持台12，將晶圓保持台12搬運至進行晶粒D之拾取的基準位置(晶圓裝載(工程P1))。接著，控制部8係從藉由晶圓辨識攝影機24而取得的畫像，進行微調整，以使晶圓11之配置位置正確地與其基準位置一致。
接著，控制部8係以特定間距使載置晶圓11之晶圓保持台12間距移動，藉由保持水平，將最初被拾取的晶粒D配置在拾取位置(晶粒搬運(工程P2))。晶圓11係事先藉由探測器等之檢查裝置，每個晶粒被檢查，生成對每晶粒表示良、不良的映射資料，被記憶於控制部8之記憶裝置82。成為拾取對象之晶粒D為良品，或不良品之判定係藉由映射資料被進行。控制部8係在晶粒D為不良品之情況，以特定間距使載置晶圓11之晶圓保持台12間距移動，接著，將被拾取的晶粒D配置在拾取位置，跳過不良品的晶粒D。
控制部8係藉由晶圓辨識攝影機24攝影拾取對象之晶粒D之主面(上面)，從所取得的畫像算出拾取對象之晶粒D從上述拾取位置的位置偏移量。控制部8係基於該位置偏移量，使載置晶圓11之晶圓保持台12移動，將拾取對象之晶粒D正確地配置在拾取位置(晶粒定位(工程P3))。
接著，控制部8係從藉由晶圓辨識攝影機24取得的畫像，進行晶粒D之表面檢查(工程P4)。控制部8係進行圖5之步驟S1～SA之處理。在此，控制部8係在判定成在晶粒D之表面無問題之情況，前進至下一個工程(後述工程P9)，判定成有問題之情況，進行跳過處理或錯誤停止。跳過處理係跳過晶粒D之工程P9後，以特定間距使載置晶圓11之晶圓保持台12間距移動，接著，將被拾取的晶粒D配置在拾取位置。
控制部8係以基板供給部6載置於基板S搬運道52(基板裝載(工程P5))。控制部8係將抓住基板S而搬運的基板搬運爪51移動至接合位置(基板搬運(工程P6))。
以基板辨識攝影機44攝像基板進行定位(基板定位(工程P7))。
接著，控制部8係從藉由晶圓辨識攝影機44取得的畫像，進行基板S之封裝區域P之表面檢查(工程P8)。在此，控制部8判定在表面檢查是否有問題，判定成在基板S之封裝區域P之表面無問題之情況，前進至下一個工程(後述工程P9)，判定成有問題之情況，以目視確認表面畫像，或進一步進行高靈敏度之檢查或改變照明條件等之檢查，具有問題之情況，進行跳過處理，無問題之情況，進行下一個工程之處理。跳過處理係跳過對基板S之封裝區域P之相應標籤的工程P10之後，對基板開工資訊進行不良登記。
控制部8係藉由晶粒供給部1將拾取對象之晶粒D正確地配置在拾取位置之後，藉由包含夾頭22之拾取頭21，從切割帶16拾取晶粒D(晶粒裝卸(工程P9))，載置於中間平台31(工程P10)。控制部8係以平台辨識攝影機32攝像並進行載置於中間平台31之晶粒的姿勢偏移(旋轉偏移)之檢測(晶粒之位置檢查(工程P11))。控制部8係在具有姿勢偏移之情況，藉由被設置在中間平台31之旋轉驅動裝置(無圖示)，使中間平台31在與具有安裝位置之安裝面平行之面旋轉而補正姿勢偏移。
控制部8係從藉由晶圓辨識攝影機32取得的畫像，進行晶粒D之表面檢查(工程P12)。控制部8係進行圖5之步驟S1～SA之處理。在此，控制部8係在判定成在晶粒D之表面無問題之情況，前進至下一個工程(後述工程P13)，判定成有問題之情況，進行跳過處理或錯誤停止。跳過處理係將其晶粒載置於無圖示之不良品托盤等，跳過晶粒D之工程P13後，以特定間距使載置晶圓11之晶圓保持台12間距移動，接著，將被拾取的晶粒D配置在拾取位置。
控制部8係藉由包含夾頭42之接合頭41，從中間平台31拾取晶粒D，接合於基板S之封裝區域P或已經被接合於基板S之封裝區域P的晶粒(晶粒黏接(工程P13))。
控制部8係於接合晶粒D之後，檢查其接合位置是否正確(晶粒和晶板之相對位置檢查(工程P14))。此時，與後述晶粒之位置對準相同，求取晶粒之中心和標籤之中心，檢查相對位置是否正確。
接著，控制部8係從藉由晶圓辨識攝影機44取得的畫像，進行晶粒D及基板S之表面檢查(工程P15)。控制部8係進行圖5之步驟S1～SA之處理。在此，控制部8係在判定成在晶粒D之表面無問題之情況，前進至下一個工程(後述工程P9)，判定成有問題之情況，進行跳過處理或錯誤停止。在跳過處理中，對基板開工資訊進行不良登記。
之後，依照相同之程序，晶粒D一個接一個地接合於基板S之封裝區域P。當完成一個基板之接合完成時，以基板搬運爪51將基板S移動至基板搬出部7(基板搬運(工程P16))，將基板S交給基板搬出部7(基板卸載(工程P17))。
之後，依照相同之順序，晶粒D一個接一個地從切割帶16被剝落(工程P9)。當完成除了不良品的所有晶粒D之拾取時，將以晶圓11之外形保持該些晶粒D之切割帶16及晶圓環14等朝晶圓卡匣卸載(工程P18)。
裂紋之表面檢查即使在作為進行晶粒位置辨識之處的晶粒供給部、中間平台及接合平台之至少一處進行亦可，以在全部的處所進行為佳。若在晶粒供給部進行時，可以快速檢測出裂紋。若在中間平台進行時，可以於接合前檢測出在晶粒供給部無法檢測出之裂紋或在拾取工程之後產生的裂紋(在接合工程之前無顯現化的裂紋)。再者，若在接合平台進行時，可以於疊層下一個晶粒之接合前，或基板排出前，檢測出在晶粒供給部及中間平台無法檢測出之裂紋(在接合工程前無顯現化的裂紋)或在接合工程後產生的裂紋。
上述，雖然係根據實施型態及實施例具體性地說明由本發明者創作出的發明，但是本發明不限定於上述實施例及變形例，當然能夠各種變更。
例如，雖然在實施例中說明設置高角度照明用斜光照明及低角度照明用斜光照明的兩個，但是即使移動一個斜光照明而作為高角度照明和低角度照明亦可。 再者，即使高角度照明使用同軸照明，低角度照明使用斜光照明亦可。
再者，雖然在實施例中，於晶粒位置辨識之後，進行晶粒外觀檢查辨識，但是即使於晶粒外觀檢查辨識之後，進行晶粒位置辨識亦可。
再者，雖然在實施例中，在晶圓之背面黏貼DAF，但是即使無DAF亦可。
再者，雖然在實施例中，分別具備一個拾取頭及接合頭，但是即使分別為兩個以上亦可。再者，雖然在實施例具備中間平台，但是即使無中間平台亦可。在此情況下，即使拾取頭和接合頭兼用亦可。
再者，雖然在實施例中，使晶粒之表面朝上而被接合，但是即使拾取晶粒後使晶粒之表背反轉，使晶粒之背面朝上進行接合亦可。在此情況下，即使不設置中間平台亦可。該裝置稱為倒裝晶片接合器。
再者，雖然在實施例中具備接合頭，但是即使無接合頭亦可。在此情況下，被拾取之晶粒被載置於容器等。該裝置稱為拾取裝置。
10‧‧‧晶粒接合器 1‧‧‧晶粒供給部 13‧‧‧上推單元 2‧‧‧拾取部 24‧‧‧晶圓辨識攝影機 3‧‧‧中間平台部 31‧‧‧中間平台 32‧‧‧平台辨識攝影機 4‧‧‧接合部 41‧‧‧接合頭 42‧‧‧夾頭 44‧‧‧基板辨識攝影機 5‧‧‧搬運部 51‧‧‧基板搬運爪 8‧‧‧控制部 S‧‧‧基板 BS‧‧‧接合平台 D‧‧‧晶粒 P‧‧‧封裝區域 CA‧‧‧攝影機 LE‧‧‧照明 OS‧‧‧光學系統
圖1為攝像到晶粒之異常的畫像。 圖2為說明實施型態之區別異物和裂紋之原理的圖示，圖2(A)為表示高角度照明之狀態的圖示，圖2(B)為表示低角度照明之狀態的圖示，圖2(C)為表示在高角度照明之狀態的攝像畫像的圖示，圖2(D)為表示在低角度照明之狀態的攝像畫像的圖示。 圖3為說明比較各檢測出的座標之方法的圖示，圖3(A)為高角度照明所致的檢測畫像，圖3(B)為低角度照明所致的檢測畫像。 圖4為說明畫像差分方法之圖示，圖4(A)為高角度照明所致的檢測畫像，圖4(B)為低角度照明所致的檢測畫像，圖4(C)為圖4(A)之畫像和圖4(B)之畫像的差分畫像。 圖5為區別並辨識異物和裂紋的表面檢查的流程圖。 圖6為表示實施例之晶粒接合器之構成例的概略上視圖。 圖7為說明在圖6中從箭頭A方向觀看時的概略構成之圖示。 圖8為表示圖6之晶粒供給部之構成的外觀斜視圖。 圖9為表示圖8之晶粒供給部之主要部的概略剖面圖。 圖10為表示晶圓辨識攝影機之照明裝置之配置的圖示。 圖11為表示圖6之晶粒接合器之控制系統之概略構成的方塊圖。 圖12為說明在圖6之接合器中的接合工程的流程圖。
D‧‧‧晶粒
CA‧‧‧攝影機
LE‧‧‧照明
OS‧‧‧光學系統
CR‧‧‧裂紋
FM‧‧‧異物

Claims (17)

  1. 一種半導體製造裝置，其具備：攝像裝置，其係攝像晶粒；照明裝置，其具有將上述晶粒以相對於上述攝像裝置之光學軸小於45度之角度照射光的第一狀態，和以大於45度之角度照射光的第二狀態；及控制裝置，其係控制上述攝像裝置及上述照明裝置，上述控制裝置被構成為根據將上述照明裝置設為上述第一狀態而藉由上述攝像裝置攝像到上述晶粒之第一畫像，和將上述照明裝置設為上述第二狀態而藉由上述攝像裝置攝像到上述晶粒之第二畫像，辨識上述晶粒表面之異常，將以上述第二畫像辨識到的異常當作異物，將以上述第一畫像辨識到的異常之中排除以上述第二畫像辨識到的異常者辨識成裂紋。
  2. 如請求項1所記載之半導體製造裝置，其中上述照明裝置具備第一斜光照明和第二斜光照明，上述控制裝置被構成為藉由點燈上述第一斜光照明，熄燈上述第二斜光照明，將上述照明裝置設為上述第一狀態，藉由熄燈上述第一斜光照明，點燈上述第二斜光照明，將上述照明裝置設為上述第二狀態。
  3. 如請求項1所記載之半導體製造裝置，其中上述控制裝置被構成為：移動上述照明裝置而成為上述第一狀態及上述第二狀態。
  4. 如請求項1所記載之半導體製造裝置，其中上述控制裝置被構成為在上述第二畫像之異常部分之中心座標之特定半徑內，具有上述第一畫像之異常部分之中心座標之情況，將異常部分判斷成異物。
  5. 如請求項1所記載之半導體製造裝置，其中上述控制裝置被構成為對上述第二畫像之異常部分進行膨脹處理並與上述第一畫像進行差分處理，將剩下的部分判斷成裂紋。
  6. 如請求項1所記載之半導體製造裝置，其中進一步具備晶粒供給部，其具有保持被黏貼上述晶粒之切割帶的晶圓環支持器，上述控制裝置被構成為使用上述攝像裝置及上述照明裝置，攝像被黏貼於上述切割帶之上述晶粒。
  7. 如請求項1所記載之半導體製造裝置，其中進一步具備接合頭，其係將上述晶粒接合於基板或已經被接合的晶粒上， 上述控制裝置被構成為使用上述攝像裝置及上述照明裝置而攝像上述基板或被接合於晶粒上的晶粒。
  8. 如請求項1所記載之半導體製造裝置，其中進一步具備：拾取頭，其係拾取上述晶粒；和中間平台，其係被載置上述被拾取到的晶粒，上述控制裝置被構成為使用上述攝像裝置及上述照明裝置而攝像被載置於上述中間平台之上的晶粒。
  9. 如請求項1所記載之半導體製造裝置，其中進一步具備異物除去裝置，其係進行氣體噴吹或吸取，上述控制裝置被構成為在判斷上述異常為上述異物之情況，藉由上述異物除去裝置，進行上述異物之除去處理。
  10. 一種半導體裝置之製造方法，包含：(a)準備請求項1至5中之任一項的半導體製造裝置的工程；(b)搬入保持被黏貼晶粒的切割帶的晶圓環支持器的工程；(c)搬入基板的工程；(d)拾取上述晶粒的工程；及 (e)將上述拾取到的晶粒接合於上述基板或已經被接合於上述基板的晶粒上的工程。
  11. 如請求項10所記載之半導體裝置之製造方法，其中上述(d)工程係將上述被拾取到的晶粒載置於中間平台，上述(e)工程係拾取上被載置於上述中間平台之晶粒。
  12. 如請求項10所記載之半導體裝置之製造方法，其中進一步包含(g)於上述(d)工程之前，使用上述攝像裝置及上述照明裝置進行上述晶粒之表面檢查的工程。
  13. 如請求項10所記載之半導體裝置之製造方法，其中進一步包含(h)於上述(e)工程之後，使用上述攝像裝置及上述照明裝置進行上述晶粒之表面檢查的工程。
  14. 如請求項11所記載之半導體裝置之製造方法，其中進一步包含(i)於上述(d)工程之後，且上述(e)工程之前，使用上述攝像裝置及上述照明裝置進行上述晶粒之表面檢查的工程。
  15. 一種半導體裝置之製造方法，包含：(a)準備半導體製造裝置的工程，該半導體製造裝置具備：攝像裝置，其係攝像晶粒；照明裝置，其具有將上述 晶粒以相對於上述攝像裝置之光學軸小於45度之角度照射光的第一狀態，和以大於45度之角度照射光的第二狀態；及控制裝置，其係控制上述攝像裝置及上述照明裝置，上述控制裝置被構成為根據將上述照明裝置設為上述第一狀態而藉由上述攝像裝置攝像到上述晶粒之第一畫像，和將上述照明裝置設為上述第二狀態而藉由上述攝像裝置攝像到上述晶粒之第二畫像，辨識上述晶粒表面之異常；(b)搬入保持被黏貼晶粒的切割帶的晶圓環支持器的工程；(c)搬入基板的工程；(d)拾取上述晶粒的工程；(e)將上述拾取到的晶粒接合於上述基板或已經被接合於上述基板的晶粒上的工程；及(g)於上述(d)工程之前，使用上述攝像裝置及上述照明裝置進行上述晶粒之表面檢查的工程；上述(g)工程包含：(g1)判斷是否有上述晶粒之表面上之異常的工程；(g2)在上述晶粒之表面上具有異常之情況，判斷成上述異常為異物或裂紋的工程；(g3)在上述異常為上述裂紋之情況，進行跳過處理或錯誤停止處理的工程；及(g4)在上述異常為上述異物之情況，進行異物除去處理的工程。
  16. 如請求項13所記載之半導體裝置之製造方法，其中上述(h)工程包含：(h1)判斷是否有上述晶粒之表面上之異常的工程；(h2)在上述晶粒之表面上具有異常之情況，判斷成上述異常為異物或裂紋的工程；(h3)在上述異常為上述裂紋之情況，進行跳過處理或錯誤停止處理的工程；及(h4)在上述異常為上述異物之情況，進行異物除去處理的工程。
  17. 如請求項14所記載之半導體裝置之製造方法，其中上述(i)工程包含：(i1)判斷是否有上述晶粒之表面上之異常的工程；(i2)在上述晶粒之表面上具有異常之情況，判斷成上述異常為異物或裂紋的工程；(i3)在上述異常為上述裂紋之情況，進行跳過處理或錯誤停止處理的工程；及(i4)在上述異常為上述異物之情況，進行異物除去處理的工程。
TW108118365A 2018-07-17 2019-05-28 半導體製造裝置及半導體裝置之製造方法 TWI729397B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-133873 2018-07-17
JP2018133873A JP7102271B2 (ja) 2018-07-17 2018-07-17 半導体製造装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
TW202006849A TW202006849A (zh) 2020-02-01
TWI729397B true TWI729397B (zh) 2021-06-01

Family

ID=69170034

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108118365A TWI729397B (zh) 2018-07-17 2019-05-28 半導體製造裝置及半導體裝置之製造方法

Country Status (4)

Country Link
JP (1) JP7102271B2 (zh)
KR (1) KR102219591B1 (zh)
CN (1) CN110729210B (zh)
TW (1) TWI729397B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7239507B2 (ja) 2020-01-30 2023-03-14 株式会社日立製作所 アラート出力タイミング制御装置、アラート出力タイミング制御方法、アラート出力タイミング制御プログラム
JP7373436B2 (ja) * 2020-03-09 2023-11-02 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
JP7437987B2 (ja) * 2020-03-23 2024-02-26 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
JP7502108B2 (ja) 2020-07-31 2024-06-18 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
JP2022182232A (ja) * 2021-05-28 2022-12-08 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
TW202345252A (zh) 2022-01-06 2023-11-16 日商捷進科技有限公司 半導體製造裝置、檢查裝置及半導體裝置的製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020140930A1 (en) * 2001-03-27 2002-10-03 Youlin Lin System and method for performing optical inspection utilizing diffracted light
CN1473360A (zh) * 2001-09-19 2004-02-04 ���ְ�˹��ѧ��ҵ��ʽ���� 半导体晶片检查设备
US20070257192A1 (en) * 2006-05-08 2007-11-08 Mitsubishi Electric Corporation Image inspection device and image inspection method using the image inspection device
CN101681862A (zh) * 2008-03-28 2010-03-24 外知铺乐内特有限公司 利用重复图像的fpd基板及半导体晶片检查系统
US20150294449A1 (en) * 2014-04-15 2015-10-15 Texas Instruments Incorporated Detect edge chip
TW201812286A (zh) * 2016-07-05 2018-04-01 佳能機械股份有限公司 缺陷檢測裝置、缺陷檢測方法、晶圓、半導體晶片、半導體裝置、黏晶機、接合方法、半導體製造方法及半導體裝置製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57132044A (en) * 1981-02-10 1982-08-16 Hitachi Metals Ltd Discriminating method of surface defect
JPS6157837A (ja) * 1984-08-30 1986-03-24 Toshiba Corp 外観検査装置
JPH061183B2 (ja) * 1985-10-03 1994-01-05 株式会社日立製作所 欠陥検査方法及びその装置
JPH07151693A (ja) * 1993-11-30 1995-06-16 Electroplating Eng Of Japan Co 外観検査方法及びそれに用いる外観検査装置
JP2000162141A (ja) * 1998-11-27 2000-06-16 Hitachi Ltd 欠陥検査装置および方法
JP2001118899A (ja) * 1999-10-19 2001-04-27 Mitsubishi Electric Corp 異物及びパターン欠陥検査装置
JP2003098111A (ja) * 2000-09-21 2003-04-03 Hitachi Ltd 欠陥検査方法およびその装置
US6547409B2 (en) * 2001-01-12 2003-04-15 Electroglas, Inc. Method and apparatus for illuminating projecting features on the surface of a semiconductor wafer
TW589723B (en) * 2001-09-10 2004-06-01 Ebara Corp Detecting apparatus and device manufacturing method
JP2008270278A (ja) * 2007-04-16 2008-11-06 Nec Electronics Corp 半導体製造装置および半導体装置の製造方法
KR20090126066A (ko) * 2008-06-03 2009-12-08 삼성테크윈 주식회사 회로기판 검사용 조명 장치 및 이를 구비한 회로기판 검사장치
JP5325158B2 (ja) * 2010-04-26 2013-10-23 株式会社日立製作所 欠陥検査装置およびその方法
JP6685126B2 (ja) * 2015-12-24 2020-04-22 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法
JP6705668B2 (ja) * 2016-03-11 2020-06-03 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020140930A1 (en) * 2001-03-27 2002-10-03 Youlin Lin System and method for performing optical inspection utilizing diffracted light
CN1473360A (zh) * 2001-09-19 2004-02-04 ���ְ�˹��ѧ��ҵ��ʽ���� 半导体晶片检查设备
US20070257192A1 (en) * 2006-05-08 2007-11-08 Mitsubishi Electric Corporation Image inspection device and image inspection method using the image inspection device
CN101681862A (zh) * 2008-03-28 2010-03-24 外知铺乐内特有限公司 利用重复图像的fpd基板及半导体晶片检查系统
US20150294449A1 (en) * 2014-04-15 2015-10-15 Texas Instruments Incorporated Detect edge chip
TW201812286A (zh) * 2016-07-05 2018-04-01 佳能機械股份有限公司 缺陷檢測裝置、缺陷檢測方法、晶圓、半導體晶片、半導體裝置、黏晶機、接合方法、半導體製造方法及半導體裝置製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
C *

Also Published As

Publication number Publication date
CN110729210B (zh) 2023-09-26
JP7102271B2 (ja) 2022-07-19
KR102219591B1 (ko) 2021-02-25
JP2020013841A (ja) 2020-01-23
KR20200008953A (ko) 2020-01-29
CN110729210A (zh) 2020-01-24
TW202006849A (zh) 2020-02-01

Similar Documents

Publication Publication Date Title
TWI729397B (zh) 半導體製造裝置及半導體裝置之製造方法
TWI725498B (zh) 黏晶裝置及半導體裝置的製造方法
JP6685126B2 (ja) 半導体製造装置および半導体装置の製造方法
JP7225337B2 (ja) 半導体製造装置および半導体装置の製造方法
CN108364880B (zh) 半导体制造装置及半导体器件的制造方法
CN109524320B (zh) 半导体制造装置及半导体器件的制造方法
JP7082862B2 (ja) ダイボンディング装置、半導体装置の製造方法および半導体製造システム
KR102516586B1 (ko) 다이 본딩 장치 및 반도체 장치의 제조 방법
CN111725086B (zh) 半导体制造装置以及半导体器件的制造方法
TWI823297B (zh) 黏晶裝置及半導體裝置的製造方法