JP2008270278A - 半導体製造装置および半導体装置の製造方法 - Google Patents

半導体製造装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP2008270278A
JP2008270278A JP2007107345A JP2007107345A JP2008270278A JP 2008270278 A JP2008270278 A JP 2008270278A JP 2007107345 A JP2007107345 A JP 2007107345A JP 2007107345 A JP2007107345 A JP 2007107345A JP 2008270278 A JP2008270278 A JP 2008270278A
Authority
JP
Japan
Prior art keywords
chip
semiconductor
manufacturing apparatus
frame
semiconductor manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007107345A
Other languages
English (en)
Inventor
Takamitsu Noda
貴三 野田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2007107345A priority Critical patent/JP2008270278A/ja
Publication of JP2008270278A publication Critical patent/JP2008270278A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Die Bonding (AREA)

Abstract

【課題】従来の半導体製造装置には、製造される半導体装置の歩留まりの面で向上の余地があった。
【解決手段】実施形態に係る半導体製造装置は、フレーム上に載置された親チップ(第1の半導体チップ)を認識するフレーム上チップ認識カメラ2(チップ認識部)と、親チップ上に子チップ(第2の半導体チップ)をダイボンディングするボンディングヘッド6(ボンディング部)と、を備えている。
【選択図】図1

Description

本発明は、半導体製造装置および半導体装置の製造方法に関する。
近年、半導体パッケージの高密度化が進み、フレーム上にダイボンディングされた親チップ上に、さらに子チップをダイボンディングする場合がある。従来の半導体製造装置においては、カメラ等によりフレームが認識された上で、チップの搭載が行われていた。例えば、フレームの認識マークを使用して、チップ搭載位置の認識が行われていた。
なお、本発明に関連する先行技術文献としては、特許文献1が挙げられる。
特開2004−153050号公報
しかしながら、従来の半導体製造装置には、製造される半導体装置の歩留まりの面で向上の余地があった。従来の半導体製造装置において歩留まりが低下する要因としては、例えば、親チップ上に異物が存在する状態でも子チップの搭載が実行されることが挙げられる。親チップ上に異物が存在する状態で子チップを搭載すると、その異物により、親チップの配線が断裂してしまうことがある。
本発明による半導体製造装置は、フレーム上に載置された第1の半導体チップを認識するチップ認識部と、上記第1の半導体チップ上に第2の半導体チップをダイボンディングするボンディング部と、を備えることを特徴とする。
この半導体製造装置においては、フレーム上に載置された第1の半導体チップがチップ認識部により認識される。これにより、第1の半導体チップに異常がないことを確認した上で、第2の半導体チップのダイボンディングを行うことが可能となる。
また、本発明による半導体装置の製造方法は、フレーム上に載置された第1の半導体チップを認識するチップ認識ステップと、上記チップ認識ステップよりも後に、上記第1の半導体チップ上に第2の半導体チップをダイボンディングするボンディングステップと、を含むことを特徴とする。
この製造方法においては、フレーム上に載置された第1の半導体チップがチップ認識ステップにおいて認識される。これにより、第1の半導体チップに異常がないことを確認した上で、第2の半導体チップのダイボンディングを行うことが可能となる。
本発明によれば、半導体装置を高い歩留まりで製造するのに適した半導体製造装置、および半導体装置の製造方法が実現される。
以下、図面を参照しつつ、本発明の好適な実施形態について詳細に説明する。なお、図面の説明においては、同一要素には同一符号を付し、重複する説明を省略する。
図1は、本発明による半導体製造装置の一実施形態を示す平面図である。この半導体製造装置は、フレーム上に載置された親チップ(第1の半導体チップ)を認識するフレーム上チップ認識カメラ2(チップ認識部)と、親チップ上に子チップ(第2の半導体チップ)をダイボンディングするボンディングヘッド6(ボンディング部)と、を備えている。ボンディングヘッド6は、ウェハ上チップ認識カメラと一体に設けられている。なお、フレームは、リードフレームであってもよいし、基板であってもよい。
フレーム上チップ認識カメラ2は、親チップ上の異物(例えばゴミ)を検出する機能を有する。また、フレーム上チップ認識カメラ2は、異物を検出した場合に、当該異物が所定の条件を満たすか否かの判断を行う機能を有してもよい。この判断には、例えばパターンマッチングを利用することができる。上記所定の条件は、例えば、(1)異物の大きさが所定の大きさ以上であること、および/または(2)異物が親チップ上の所定の領域内に位置すること、である。さらに、フレーム上チップ認識カメラ2は、親チップのフレームに対する位置ずれを検出する機能を有してもよい。
本実施形態に係る半導体製造装置は、フレームローダ1、フレーム認識カメラ3、ペースト塗布ヘッド4、フレーム認識カメラ5、ローダマガジン7、ウェハカセット8、ウェハテーブル9、アンローダマガジン10、および異物除去部(図示せず)を更に備えている。フレーム認識カメラ3,5は、フレーム上チップ認識カメラ2とは別個に設けられており、フレームを認識するフレーム認識部として機能する。
異物除去部は、例えばエアブローであり、フレーム上チップ認識カメラ2により異物が検出された場合に当該異物を除去する機能を有する。また、異物除去部は、フレーム上チップ認識カメラ2による上記判断の結果が肯であった場合にのみ、異物の除去を行ってもよい。
続いて、本発明による半導体装置の製造方法の一実施形態として、図1の半導体製造装置の動作の一例を説明する。この製造方法は、概括すると、フレーム上に載置された親チップを認識するチップ認識ステップと、チップ認識ステップよりも後に、親チップ上に子チップをダイボンディングするボンディングステップと、を含むものである。
より詳細には、まず、フレームローダ1により、親チップが載置されたフレームがロードされる。次に、フレーム上チップ認識カメラ2により、フレーム上に載置された親チップが認識される。このとき親チップ上に異物が検出されると、異物除去部により異物の除去が試みられる。その後、フレーム上チップ認識カメラ2による親チップの認識が再び行われる。異物が検出されない場合は、次のステップに移行する。
次に、フレーム認識カメラ3,5により、フレームが認識される。続いて、ペースト塗布ヘッド4により、親チップ上に、ダイボンディング用のペーストが塗布される。このペーストとしては、例えば銀ペーストを用いることができる。その後、フレーム上チップ認識カメラ2により、親チップが認識される。親チップ上に異物が検出されたときのステップは、上述のとおりである。異物が検出されない場合は、次のステップに移行する。
次に、ボンディングヘッド6により、親チップ上に子チップがダイボンディングされる。以上により、チップスタック構造(親チップの上に子チップが搭載された構造)の半導体装置が得られる。
本実施形態の効果を説明する。本実施形態においては、フレーム上に載置された親チップがフレーム上チップ認識カメラ2により認識される。これにより、親チップに異常がないことを確認した上で、子チップのダイボンディングを行うことが可能となる。よって、半導体装置を高い歩留まりで製造するのに適した半導体製造装置、および半導体装置の製造方法が実現されている。
チップスタック構造の場合、ゴミ等の異物が親チップ上に存在した状態で子チップを搭載すると、親チップにダメージが発生し、親チップが破壊されることがある。この点、本実施形態によれば、親チップ上の異物を検出し、必要に応じて当該親チップを不良品と判定することにより、不要な組立コストを削減することが可能である。不良品が多い場合は、アラームをあげ、設備を停止してもよい。
ここで、親チップ上に存在する異物がエアブロー等により除去できるものであれば、当該親チップを不良品と判定する必要はない。本実施形態においては、異物除去部を設けることにより、かかる不必要な不良判定がなされるのを防止している。すなわち、異物検出の際の過検出や誤検出が防止される。
チップスタック構造の場合、子チップが搭載される領域外に異物が存在しても問題にはならない。また、子チップが搭載される領域内であっても、微小な異物であれば問題とはならない。したがって、上述の(1)および/または(2)の条件が満足されるか否かの判断機能をフレーム上チップ認識カメラ2に持たせることにより、問題とはならない異物の存在に起因して不良判定がなされるのを防止することができる。
親チップのフレームに対する位置ずれを検出する機能をフレーム上チップ認識カメラ2に持たせた場合、親チップの搭載位置ずれを認識した上で、子チップを搭載することが可能となる。これにより、フレームまたはチップへの金線接合時に、金線間接触によるショート不良の発生を防止することができる。このことも、半導体装置の歩留まりの向上に寄与する。チップ間のボンディングでは、ワイヤ角度を均一にすることが歩留まり向上につながるためである。
フレーム上チップ認識カメラ2が、フレーム認識カメラ3,5とは別個に設けられている。これにより、設備能力を落とすことなく、フレーム上のチップ認識を実施することが可能となる。ただし、フレーム認識に使用されるカメラを兼用して、チップ認識を行ってもよい。すなわち、フレームの認識機能およびその上に搭載されたチップの認識機能の双方を1つのカメラに持たせてもよい。
本発明による半導体製造装置の一実施形態を示す平面図である。
符号の説明
1 フレームローダ
2 フレーム上チップ認識カメラ
3 フレーム認識カメラ
4 ペースト塗布ヘッド
5 フレーム認識カメラ
6 ボンディングヘッド
7 ローダマガジン
8 ウェハカセット
9 ウェハテーブル
10 アンローダマガジン

Claims (9)

  1. フレーム上に載置された第1の半導体チップを認識するチップ認識部と、
    前記第1の半導体チップ上に第2の半導体チップをダイボンディングするボンディング部と、
    を備えることを特徴とする半導体製造装置。
  2. 請求項1に記載の半導体製造装置において、
    前記チップ認識部は、カメラである半導体製造装置。
  3. 請求項1または2に記載の半導体製造装置において、
    前記チップ認識部とは別個に設けられ、前記フレームを認識するフレーム認識部を更に備える半導体製造装置。
  4. 請求項1乃至3いずれかに記載の半導体製造装置において、
    前記チップ認識部は、前記第1の半導体チップ上の異物を検出する機能を有する半導体製造装置。
  5. 請求項4に記載の半導体製造装置において、
    前記チップ認識部により前記異物が検出された場合に、当該異物を除去する異物除去部を更に備える半導体製造装置。
  6. 請求項5に記載の半導体製造装置において、
    前記チップ認識部は、前記異物を検出した場合に、当該異物が所定の条件を満たすか否かの判断を行う機能を更に有し、
    前記異物除去部は、前記チップ認識部による前記判断の結果が肯であった場合にのみ、前記異物の除去を行う半導体製造装置。
  7. 請求項6に記載の半導体製造装置において、
    前記所定の条件は、前記異物の大きさが所定の大きさ以上であること、および/または前記異物が前記第1の半導体チップ上の所定の領域内に位置すること、である半導体製造装置。
  8. 請求項1乃至7いずれかに記載の半導体製造装置において、
    前記チップ認識部は、前記第1の半導体チップの前記フレームに対する位置ずれを検出する機能を更に有する半導体製造装置。
  9. フレーム上に載置された第1の半導体チップを認識するチップ認識ステップと、
    前記チップ認識ステップよりも後に、前記第1の半導体チップ上に第2の半導体チップをダイボンディングするボンディングステップと、
    を含むことを特徴とする半導体装置の製造方法。
JP2007107345A 2007-04-16 2007-04-16 半導体製造装置および半導体装置の製造方法 Pending JP2008270278A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007107345A JP2008270278A (ja) 2007-04-16 2007-04-16 半導体製造装置および半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007107345A JP2008270278A (ja) 2007-04-16 2007-04-16 半導体製造装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2008270278A true JP2008270278A (ja) 2008-11-06

Family

ID=40049438

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007107345A Pending JP2008270278A (ja) 2007-04-16 2007-04-16 半導体製造装置および半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2008270278A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013065627A (ja) * 2011-09-15 2013-04-11 Hitachi High-Tech Instruments Co Ltd ダイボンダ及びボンディング方法
JP2016139630A (ja) * 2015-01-26 2016-08-04 ファスフォードテクノロジ株式会社 半導体若しくは電子部品実装装置及び半導体若しくは電子部品実装方法
JP2018152376A (ja) * 2017-03-09 2018-09-27 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
JP2020013841A (ja) * 2018-07-17 2020-01-23 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002026236A (ja) * 2000-07-05 2002-01-25 Canon Inc 半導体素子の実装構造およびその実装方法
JP2005175263A (ja) * 2003-12-12 2005-06-30 Seiko Epson Corp 半導体装置の製造方法、半導体装置、電子機器
WO2006062091A1 (ja) * 2004-12-06 2006-06-15 Matsushita Electric Industrial Co., Ltd. 部品実装装置及び部品実装方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002026236A (ja) * 2000-07-05 2002-01-25 Canon Inc 半導体素子の実装構造およびその実装方法
JP2005175263A (ja) * 2003-12-12 2005-06-30 Seiko Epson Corp 半導体装置の製造方法、半導体装置、電子機器
WO2006062091A1 (ja) * 2004-12-06 2006-06-15 Matsushita Electric Industrial Co., Ltd. 部品実装装置及び部品実装方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013065627A (ja) * 2011-09-15 2013-04-11 Hitachi High-Tech Instruments Co Ltd ダイボンダ及びボンディング方法
CN107359131A (zh) * 2011-09-15 2017-11-17 捷进科技有限公司 芯片接合机以及接合方法
TWI608556B (zh) * 2011-09-15 2017-12-11 捷進科技有限公司 Die bonder and bonding method
JP2016139630A (ja) * 2015-01-26 2016-08-04 ファスフォードテクノロジ株式会社 半導体若しくは電子部品実装装置及び半導体若しくは電子部品実装方法
JP2018152376A (ja) * 2017-03-09 2018-09-27 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
JP2020013841A (ja) * 2018-07-17 2020-01-23 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法
CN110729210A (zh) * 2018-07-17 2020-01-24 捷进科技有限公司 半导体制造装置以及半导体器件的制造方法
JP7102271B2 (ja) 2018-07-17 2022-07-19 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法
CN110729210B (zh) * 2018-07-17 2023-09-26 捷进科技有限公司 半导体制造装置以及半导体器件的制造方法

Similar Documents

Publication Publication Date Title
US8649896B2 (en) Manufacturing method of semiconductor device
US20150206916A1 (en) Semiconductor device and manufacturing method thereof
US10490531B2 (en) Manufacturing method of semiconductor device and semiconductor device
US20180012853A1 (en) Chip package and manufacturing method thereof
JP2008270278A (ja) 半導体製造装置および半導体装置の製造方法
JP2006351588A (ja) 半導体装置及びその製造方法
JP2000299425A (ja) 修復可能なマルチチップモジュールパッケージ
JP2007036252A (ja) 改善されたパッド構造を有する半導体装置及び半導体装置のパッド形成方法
JP2008071927A (ja) 半導体装置の製造方法および半導体装置
US20170084490A1 (en) Method for making ic with stepped sidewall and related ic devices
JP4025490B2 (ja) 半導体装置の製造方法
CN110718484A (zh) 用于分离集成电路封装体的方法
JP2022024646A (ja) 半導体装置の製造方法
WO2007049356A1 (ja) 半導体装置およびその製造方法
JP4820602B2 (ja) 半導体装置
JP2005277434A (ja) 半導体装置
US20070057379A1 (en) Method of manufacturing a semiconductor device
JP2002237560A (ja) 電子部品のリード電極切断装置
JPH09134928A (ja) ウェーハから一度に切断された半導体チップグループを用いた高密度実装型パッケージ及びその製造方法
Li Failure analysis challenges for chip-scale packages
US20100184255A1 (en) Manufacturing method for package structure
KR100574983B1 (ko) 반도체소자 제조를 위한 반도체웨이퍼 처리방법
CN115810605A (zh) 引线框架、半导体装置、检查方法及引线框架的制造方法
JPH05160222A (ja) 半導体装置の形成方法
KR20020065047A (ko) 웨이퍼의 절삭 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20100312

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Effective date: 20111111

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111122

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120321