JPH09134928A - ウェーハから一度に切断された半導体チップグループを用いた高密度実装型パッケージ及びその製造方法 - Google Patents
ウェーハから一度に切断された半導体チップグループを用いた高密度実装型パッケージ及びその製造方法Info
- Publication number
- JPH09134928A JPH09134928A JP8273245A JP27324596A JPH09134928A JP H09134928 A JPH09134928 A JP H09134928A JP 8273245 A JP8273245 A JP 8273245A JP 27324596 A JP27324596 A JP 27324596A JP H09134928 A JPH09134928 A JP H09134928A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor chip
- bonding
- pad
- pads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Die Bonding (AREA)
- Dicing (AREA)
Abstract
(57)【要約】
【課題】 ダイボンディング工程においてダイボンディ
ングマージンを設定しなくてもよく、制限された空間に
より多くの半導体チップを実装することにある。 【解決手段】 所定の回路素子が設けられている活性面
上に配置された複数のボンディングパッドとを有する少
なくとも２つ以上の半導体チップ２０ａ，２０ｂと、前
記半導体チップの活性面に取り付けられ、半導体チップ
のボンディングパッドの各々を電気的に連結する配線パ
ターンを有するパターンフィルム２４と、前記パターン
フィルムと前記半導体チップとを接着させる接着剤２５
と、前記パターンフィルムと電気的に連結され、外部素
子に接続されるパッケージリードとを備える高密度実装
型パッケージであって、前記２つ以上の半導体チップ２
０ａ，２０ｂは、ウェーハ切断工程において一度に切断
されて一体形に形成されていることを特徴とする。
ングマージンを設定しなくてもよく、制限された空間に
より多くの半導体チップを実装することにある。 【解決手段】 所定の回路素子が設けられている活性面
上に配置された複数のボンディングパッドとを有する少
なくとも２つ以上の半導体チップ２０ａ，２０ｂと、前
記半導体チップの活性面に取り付けられ、半導体チップ
のボンディングパッドの各々を電気的に連結する配線パ
ターンを有するパターンフィルム２４と、前記パターン
フィルムと前記半導体チップとを接着させる接着剤２５
と、前記パターンフィルムと電気的に連結され、外部素
子に接続されるパッケージリードとを備える高密度実装
型パッケージであって、前記２つ以上の半導体チップ２
０ａ，２０ｂは、ウェーハ切断工程において一度に切断
されて一体形に形成されていることを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、高密度実装型パッ
ケージに関し、より詳細には、ウェーハ切断工程におい
て２つ以上の半導体チップを１つのグループとして一度
に切断してパッケージの基板にダイボンディッグするこ
とにより、ダイボンディングの信頼性を向上させること
ができるとともに、制限された空間により多くの半導体
チップを実装することができる高密度実装型パッケージ
及びその製造方法に関する。
ケージに関し、より詳細には、ウェーハ切断工程におい
て２つ以上の半導体チップを１つのグループとして一度
に切断してパッケージの基板にダイボンディッグするこ
とにより、ダイボンディングの信頼性を向上させること
ができるとともに、制限された空間により多くの半導体
チップを実装することができる高密度実装型パッケージ
及びその製造方法に関する。
【０００２】
【従来の技術】最近、コンピューターシステムを始めと
して電子機器では、多機能化、情報処理の高速化、メモ
リ容量の大型化及びシステムの小型／軽量化が図られて
いる。これにより、主記憶装置を構成するＤＲＡＭ(Dyn
amic Random Access Memory)素子は、16ＭＤＲＡＭから
64ＭＤＲＡＭ,256ＭＤＲＡＭへの開発が加速化されてお
り、軽薄短小化を実現するために、高密度実装型パッケ
ージ技術が導入されている。一般的に、コンピューター
システムにおいて、ＤＲＡＭ素子は１チップパッケージ
（One Chip Package）の形態でメモリモジュールに搭載
され、印刷回路基板に実装される。
して電子機器では、多機能化、情報処理の高速化、メモ
リ容量の大型化及びシステムの小型／軽量化が図られて
いる。これにより、主記憶装置を構成するＤＲＡＭ(Dyn
amic Random Access Memory)素子は、16ＭＤＲＡＭから
64ＭＤＲＡＭ,256ＭＤＲＡＭへの開発が加速化されてお
り、軽薄短小化を実現するために、高密度実装型パッケ
ージ技術が導入されている。一般的に、コンピューター
システムにおいて、ＤＲＡＭ素子は１チップパッケージ
（One Chip Package）の形態でメモリモジュールに搭載
され、印刷回路基板に実装される。
【０００３】メモリモジュールに実装されるＤＲＡＭの
パッケージの形態は、ＳＯＪ(Single Outline J-leade
d) 及びＴＳＯＰ(Thin Small Outline Package)等があ
り、各々４Ｍ×４ＤＲＡＭの構成を有する２つのパッケ
ージをモジュールに搭載すると、４Ｍ×８ＤＲＡＭの動
作を行うモジュールになる等、搭載される素子の容量に
よりモジュールの容量が決定される。
パッケージの形態は、ＳＯＪ(Single Outline J-leade
d) 及びＴＳＯＰ(Thin Small Outline Package)等があ
り、各々４Ｍ×４ＤＲＡＭの構成を有する２つのパッケ
ージをモジュールに搭載すると、４Ｍ×８ＤＲＡＭの動
作を行うモジュールになる等、搭載される素子の容量に
よりモジュールの容量が決定される。
【０００４】上記のようにしてコンピューターシステム
の主記憶装置の容量を増大させるためには、周期的に大
容量のＤＲＡＭ素子の開発がなされ、新たなＤＲＡＭ素
子を搭載できるモジュールが確保されるべきである。し
かし、半導体素子を開発するにあたっては、チップのサ
イズ（メモリセルのサイズ及びラインピッチ）の増加を
抑制する設計技術、およびこれを安定的に生産すること
ができる工程技術が要求され、かつ、各種環境に対する
信頼性のある高密度実装型パッケージを確保しなければ
ならない。このため、大部分の半導体生産業者は、新た
な素子を開発し、量産するために、工程条件及び既存設
備の作業限界を越える技術力の確保に尽力するか、より
向上された新規設備を導入して新規生産ラインを建設す
る等の投資をする。
の主記憶装置の容量を増大させるためには、周期的に大
容量のＤＲＡＭ素子の開発がなされ、新たなＤＲＡＭ素
子を搭載できるモジュールが確保されるべきである。し
かし、半導体素子を開発するにあたっては、チップのサ
イズ（メモリセルのサイズ及びラインピッチ）の増加を
抑制する設計技術、およびこれを安定的に生産すること
ができる工程技術が要求され、かつ、各種環境に対する
信頼性のある高密度実装型パッケージを確保しなければ
ならない。このため、大部分の半導体生産業者は、新た
な素子を開発し、量産するために、工程条件及び既存設
備の作業限界を越える技術力の確保に尽力するか、より
向上された新規設備を導入して新規生産ラインを建設す
る等の投資をする。
【０００５】これにより、大容量の主記憶装置の構成が
可能になり、パッケージのサイズの増加を抑制できるパ
ッケージ技術が開発されているが、そのうち、１つのパ
ッケージ内に２つ以上のチップを搭載するか、１チップ
パッケージを２つ以上垂直で積層する技術等が、例え
ば、ＵＳＰ第4,862,322 号及びＵＳＰ第4,763,188 号に
開示されている。ここに開示された高密度実装型パッケ
ージは、垂直方向実装型であり、パッケージの高さが低
いことが要求される場合には、水平方向に実装すべきで
ある。
可能になり、パッケージのサイズの増加を抑制できるパ
ッケージ技術が開発されているが、そのうち、１つのパ
ッケージ内に２つ以上のチップを搭載するか、１チップ
パッケージを２つ以上垂直で積層する技術等が、例え
ば、ＵＳＰ第4,862,322 号及びＵＳＰ第4,763,188 号に
開示されている。ここに開示された高密度実装型パッケ
ージは、垂直方向実装型であり、パッケージの高さが低
いことが要求される場合には、水平方向に実装すべきで
ある。
【０００６】図９及び図１０は、従来技術による高密度
実装型、特に水平方向実装型パッケージの断面図であ
る。図９を参照すると、半導体チップ２ａ、２ｂをウェ
ーハから分離した後、基板４にボンディングして実装す
る。半導体チップ２ａ、２ｂの端部に配列されているボ
ンディングパッド（図示せず）と基板４とをワイヤ６に
てボンディングすることにより、半導体チップ２ａ、２
ｂを基板４と電気的に連結する。前記基板４と連結され
ているリード８は、高密度実装型パッケージを外部素子
と電気的に連結するためのものであって、後に適切な形
態で折曲される。
実装型、特に水平方向実装型パッケージの断面図であ
る。図９を参照すると、半導体チップ２ａ、２ｂをウェ
ーハから分離した後、基板４にボンディングして実装す
る。半導体チップ２ａ、２ｂの端部に配列されているボ
ンディングパッド（図示せず）と基板４とをワイヤ６に
てボンディングすることにより、半導体チップ２ａ、２
ｂを基板４と電気的に連結する。前記基板４と連結され
ているリード８は、高密度実装型パッケージを外部素子
と電気的に連結するためのものであって、後に適切な形
態で折曲される。
【０００７】図１０は、図９と同様に、水平方向実装型
パッケージを示している。しかし、基板１４に実装され
る半導体チップ１２ａ、１２ｂは、図９とは別に、ボン
ディングパッドが中央に配列されている、いわゆるセン
タボンディングパッド型チップである。従って、基板１
４は、半導体チップ１２ａ、１２ｂの中央部分が開放さ
れるように配設され、この開放部を介して基板１４と半
導体チップ１２ａ、１２ｂとがボンディングワイヤ１６
により連結される。リード１８は、図９と同様に、パッ
ケージと外部素子とを電気的に連結する役割をする。
パッケージを示している。しかし、基板１４に実装され
る半導体チップ１２ａ、１２ｂは、図９とは別に、ボン
ディングパッドが中央に配列されている、いわゆるセン
タボンディングパッド型チップである。従って、基板１
４は、半導体チップ１２ａ、１２ｂの中央部分が開放さ
れるように配設され、この開放部を介して基板１４と半
導体チップ１２ａ、１２ｂとがボンディングワイヤ１６
により連結される。リード１８は、図９と同様に、パッ
ケージと外部素子とを電気的に連結する役割をする。
【０００８】前記従来の高密度実装型パッケージでは、
ウェーハ製造工程が完了されると、ウェーハレベルで電
気的な特性を検査し、不良の半導体素子のうち、レーザ
によりリペーアが不可能なチップの表面に、インク等を
用いて良品チップと区別して表示するＥＤＳ(Electrica
l Die Sorting)検査を経る。良品チップは、ウェーハ切
断工程を経て個別チップで分離された後、高密度実装型
パッケージの基板に接着されるが、これをダイボンディ
ングという。
ウェーハ製造工程が完了されると、ウェーハレベルで電
気的な特性を検査し、不良の半導体素子のうち、レーザ
によりリペーアが不可能なチップの表面に、インク等を
用いて良品チップと区別して表示するＥＤＳ(Electrica
l Die Sorting)検査を経る。良品チップは、ウェーハ切
断工程を経て個別チップで分離された後、高密度実装型
パッケージの基板に接着されるが、これをダイボンディ
ングという。
【０００９】
【発明が解決しようとする課題】しかし、図９及び図１
０に示したように、２つ以上の半導体チップを水平方向
で１つの基板に実装する場合には、ダイボンディングマ
ージンを勘案して、半導体チップと隣接する半導体チッ
プとの間に充分なスペースを確保しなければならない。
従って、パッケージ全体の面積は、ダイボンディングマ
ージンほど増加する。また、半導体チップの横縦サイズ
により複数の半導体チップの搭載可否が決定されるの
で、設計段階において注意を要する。
０に示したように、２つ以上の半導体チップを水平方向
で１つの基板に実装する場合には、ダイボンディングマ
ージンを勘案して、半導体チップと隣接する半導体チッ
プとの間に充分なスペースを確保しなければならない。
従って、パッケージ全体の面積は、ダイボンディングマ
ージンほど増加する。また、半導体チップの横縦サイズ
により複数の半導体チップの搭載可否が決定されるの
で、設計段階において注意を要する。
【００１０】また、ダイボンディング工程を複数の半導
体チップに対して個別的に進行する場合、ダイボンディ
ング済みの半導体チップが、他の半導体チップをダイボ
ンディングする２次ダイボンディングの間、ダイボンデ
ィングが高温高圧で行われるため、傷つけられるおそれ
がある。
体チップに対して個別的に進行する場合、ダイボンディ
ング済みの半導体チップが、他の半導体チップをダイボ
ンディングする２次ダイボンディングの間、ダイボンデ
ィングが高温高圧で行われるため、傷つけられるおそれ
がある。
【００１１】従って、本発明は、従来の課題を解決する
ために鑑みられたもので、その目的は、ダイボンディン
グ工程においてダイボンディングマージンを設定しなく
てもよく、チップの搭載面積を減少させる高密度実装型
パッケージ及びその製造方法を提供することにある。
ために鑑みられたもので、その目的は、ダイボンディン
グ工程においてダイボンディングマージンを設定しなく
てもよく、チップの搭載面積を減少させる高密度実装型
パッケージ及びその製造方法を提供することにある。
【００１２】本発明の他の目的は、複数の半導体チップ
を一度にダイボンディングすることにより、２次ダイボ
ンディングにより１次ダイボンディングされた半導体チ
ップが損傷されることを防止できる高密度実装型パッケ
ージ及びその製造方法を提供することにある。
を一度にダイボンディングすることにより、２次ダイボ
ンディングにより１次ダイボンディングされた半導体チ
ップが損傷されることを防止できる高密度実装型パッケ
ージ及びその製造方法を提供することにある。
【００１３】
【課題を解決するための手段】前記目的を達成するため
に、請求項１記載の第１の発明による高密度実装型パッ
ケージは、所定の回路素子が設けられている活性面上に
配置された複数のボンディングパッドとを有する少なく
とも２つ以上の半導体チップと、前記半導体チップの活
性面に取り付けられ、半導体チップのボンディングパッ
ドの各々を電気的に連結する配線パターンを有するパタ
ーンフィルムと、前記パターンフィルムと前記半導体チ
ップとを接着させる接着剤と、前記パターンフィルムと
電気的に連結され、外部素子に接続されるパッケージリ
ードとを備える高密度実装型パッケージであって、前記
２つ以上の半導体チップは、ウェーハ切断工程において
一度に切断されて一体形に形成されていることを要旨と
する。従って、ダイボンディング工程においてダイボン
ディングマージンを設定しなくてもよく、チップの搭載
面積を減少できる。また、２次ダイボンディングにより
１次ダイボンディングされた半導体チップが損傷される
ことを防止できる。
に、請求項１記載の第１の発明による高密度実装型パッ
ケージは、所定の回路素子が設けられている活性面上に
配置された複数のボンディングパッドとを有する少なく
とも２つ以上の半導体チップと、前記半導体チップの活
性面に取り付けられ、半導体チップのボンディングパッ
ドの各々を電気的に連結する配線パターンを有するパタ
ーンフィルムと、前記パターンフィルムと前記半導体チ
ップとを接着させる接着剤と、前記パターンフィルムと
電気的に連結され、外部素子に接続されるパッケージリ
ードとを備える高密度実装型パッケージであって、前記
２つ以上の半導体チップは、ウェーハ切断工程において
一度に切断されて一体形に形成されていることを要旨と
する。従って、ダイボンディング工程においてダイボン
ディングマージンを設定しなくてもよく、チップの搭載
面積を減少できる。また、２次ダイボンディングにより
１次ダイボンディングされた半導体チップが損傷される
ことを防止できる。
【００１４】請求項２記載の第２の発明は、前記複数の
ボンディングパッドは、前記半導体チップの活性面の中
央部に配置され、前記パターンフィルムは、前記半導体
チップのボンディングパッドに相当する位置に開放部を
有することを要旨とする。従って、基板と同様の役割を
して基板が不要になる。
ボンディングパッドは、前記半導体チップの活性面の中
央部に配置され、前記パターンフィルムは、前記半導体
チップのボンディングパッドに相当する位置に開放部を
有することを要旨とする。従って、基板と同様の役割を
して基板が不要になる。
【００１５】請求項３記載の第３の発明は、前記パター
ンフィルムは、さらに前記複数のボンディングパッドの
個数に相当する複数のフィルムパッドと、前記フィルム
パッドを連結する導線とを備え、半導体チップのボンデ
ィングパッドとフィルムパッドは、各々ワイヤにより電
気的に連結され、一方の半導体チップのボンディングパ
ッドは、前記ワイヤ、前記フィルムパッド及び前記導線
により他の半導体チップにおいて同一の機能を有するパ
ッドに連結されていることを要旨とする。従って、基板
と同様の役割をして基板が不要になる。
ンフィルムは、さらに前記複数のボンディングパッドの
個数に相当する複数のフィルムパッドと、前記フィルム
パッドを連結する導線とを備え、半導体チップのボンデ
ィングパッドとフィルムパッドは、各々ワイヤにより電
気的に連結され、一方の半導体チップのボンディングパ
ッドは、前記ワイヤ、前記フィルムパッド及び前記導線
により他の半導体チップにおいて同一の機能を有するパ
ッドに連結されていることを要旨とする。従って、基板
と同様の役割をして基板が不要になる。
【００１６】請求項４記載の第４の発明は、前記複数の
ボンディングパッドは、前記半導体チップの活性面の端
部に配置され、前記パターンフィルムは、前記ボンディ
ングパッドに相当する位置に開放部を有することを要旨
とする。従って、いわゆるエッジボンディングパッド型
半導体チップの場合にも本発明と同様に適用可能であ
る。
ボンディングパッドは、前記半導体チップの活性面の端
部に配置され、前記パターンフィルムは、前記ボンディ
ングパッドに相当する位置に開放部を有することを要旨
とする。従って、いわゆるエッジボンディングパッド型
半導体チップの場合にも本発明と同様に適用可能であ
る。
【００１７】請求項５記載の第５の発明は、前記パター
ンフィルムは、さらに前記複数のボンディングパッドの
個数に相当する複数のフィルムパッドと、前記フィルム
パッドを連結する導線とを備え、半導体チップのボンデ
ィングパッドとフィルムパッドは、各々ワイヤにより電
気的に連結され、一方の半導体チップのボンディングパ
ッドは、前記ワイヤ、前記フィルムパッド及び前記導線
により他の半導体チップにおいて同一の機能を有するパ
ッドに連結されていることを要旨とする。従って、いわ
ゆるエッジボンディングパッド型半導体チップの場合に
も本発明と同様に適用可能である。
ンフィルムは、さらに前記複数のボンディングパッドの
個数に相当する複数のフィルムパッドと、前記フィルム
パッドを連結する導線とを備え、半導体チップのボンデ
ィングパッドとフィルムパッドは、各々ワイヤにより電
気的に連結され、一方の半導体チップのボンディングパ
ッドは、前記ワイヤ、前記フィルムパッド及び前記導線
により他の半導体チップにおいて同一の機能を有するパ
ッドに連結されていることを要旨とする。従って、いわ
ゆるエッジボンディングパッド型半導体チップの場合に
も本発明と同様に適用可能である。
【００１８】請求項６記載の第６の発明は、前記パター
ンフィルムは、さらに前記フイルムパッドに電気的に連
結されているフィルム端子を備え、前記フィルム端子
は、熱圧着方法により前記パッケージリードに接続され
ることを要旨とする。従って、基板と同様の役割をして
基板が不要になる。
ンフィルムは、さらに前記フイルムパッドに電気的に連
結されているフィルム端子を備え、前記フィルム端子
は、熱圧着方法により前記パッケージリードに接続され
ることを要旨とする。従って、基板と同様の役割をして
基板が不要になる。
【００１９】請求項７記載の第７の発明は、前記接着剤
は、電気絶縁性接着剤であり、半導体チップの活性面上
にドッティングされることを要旨とする。従って、基板
とワイヤボンディングすることができるスペースを確保
できる。
は、電気絶縁性接着剤であり、半導体チップの活性面上
にドッティングされることを要旨とする。従って、基板
とワイヤボンディングすることができるスペースを確保
できる。
【００２０】請求項８記載の第８の発明は、前記接着剤
は、電気絶縁性接着剤であり、前記パターンフィルムと
半導体チップの間に積層配置されることを要旨とする。
従って、基板とワイヤボンディングすることができるス
ペースを確保できる。
は、電気絶縁性接着剤であり、前記パターンフィルムと
半導体チップの間に積層配置されることを要旨とする。
従って、基板とワイヤボンディングすることができるス
ペースを確保できる。
【００２１】請求項９記載の第９の発明は、前記複数の
ボンディングパッドは、前記半導体チップの活性面の中
央部に配置され、前記パターンフィルムは、前記半導体
チップのボンディングパッドに相当する位置に複数のフ
ィルムパッドを有し、前記ボンディングパッドと前記フ
ィルムパッドは、金属バンプにより連結されることを要
旨とする。従って、パターンフィルムに開放部が不要で
あるためパターンフィルムの配線パターンを簡単に設計
することができる。
ボンディングパッドは、前記半導体チップの活性面の中
央部に配置され、前記パターンフィルムは、前記半導体
チップのボンディングパッドに相当する位置に複数のフ
ィルムパッドを有し、前記ボンディングパッドと前記フ
ィルムパッドは、金属バンプにより連結されることを要
旨とする。従って、パターンフィルムに開放部が不要で
あるためパターンフィルムの配線パターンを簡単に設計
することができる。
【００２２】請求項１０記載の第１０の発明は、前記複
数のボンディングパッドは、前記半導体チップの活性面
の端部に配置され、前記パターンフィルムは、前記半導
体チップのボンディングパッドに相当する位置に複数の
フィルムパッドを有し、前記ボンディングパッドと前記
フィルムパッドは、金属バンプにより連結されることを
要旨とする。従って、パターンフィルムに開放部が不要
であるためパターンフィルムの配線パターンを簡単に設
計することができる。
数のボンディングパッドは、前記半導体チップの活性面
の端部に配置され、前記パターンフィルムは、前記半導
体チップのボンディングパッドに相当する位置に複数の
フィルムパッドを有し、前記ボンディングパッドと前記
フィルムパッドは、金属バンプにより連結されることを
要旨とする。従って、パターンフィルムに開放部が不要
であるためパターンフィルムの配線パターンを簡単に設
計することができる。
【００２３】請求項１１記載の第１１の発明は、前記フ
ィルム端子は、Ｃｕ−Ａｕ−Ｎｉ合金からなり、前記パ
ッケージリードは、Ｓｎ−Ａｕ−Ａｇよりなることを要
旨とする。従って、半導体チップと外部回路とを電気的
に連結できる。
ィルム端子は、Ｃｕ−Ａｕ−Ｎｉ合金からなり、前記パ
ッケージリードは、Ｓｎ−Ａｕ−Ａｇよりなることを要
旨とする。従って、半導体チップと外部回路とを電気的
に連結できる。
【００２４】請求項１２記載の第１２の発明は、前記半
導体チップは、ボンディングパッドの配列方向と同一の
方向に配列されることを要旨とする。従って、お互いに
共通で連結される半導体チップの端子の位置により切断
方向を適宜に選択できる。
導体チップは、ボンディングパッドの配列方向と同一の
方向に配列されることを要旨とする。従って、お互いに
共通で連結される半導体チップの端子の位置により切断
方向を適宜に選択できる。
【００２５】請求項１３記載の第１３の発明は、前記半
導体チップは、ボンディングパッドの配列方向と直角の
方向に配列されることを要旨とする。従って、パターン
フィルムの配線パターンをより簡単に形成することがで
きる。
導体チップは、ボンディングパッドの配列方向と直角の
方向に配列されることを要旨とする。従って、パターン
フィルムの配線パターンをより簡単に形成することがで
きる。
【００２６】請求項１４記載の第１４の発明は、複数の
ボンディングパッドを有する複数の半導体チップが形成
されているウェーハを、少なくとも２つ以上の半導体チ
ップグループで一度に切断するウェーハ切断段階と、前
記切断されたウェーハを半導体チップグループ別で分離
するチップ分離段階と、前記切断された半導体チップグ
ループを、所定の導電性パターンとフィルムパッド及び
フィルム端子を有するパターンフィルムに取り付ける段
階と、前記ボンディングパッドと前記フィルムパッドと
を電気的に連結する段階と、前記パターンフィルムのフ
ィルム端子をパッケージリードと電気的に連結する段階
とを備えることを要旨とする。従って、ダイボンディン
グ工程においてダイボンディングマージンを設定しなく
てもよく、チップ搭載面積を減少できる。また、２次ダ
イボンディングにより１次ダイボンディングされた半導
体チップが損傷されることを防止できる。
ボンディングパッドを有する複数の半導体チップが形成
されているウェーハを、少なくとも２つ以上の半導体チ
ップグループで一度に切断するウェーハ切断段階と、前
記切断されたウェーハを半導体チップグループ別で分離
するチップ分離段階と、前記切断された半導体チップグ
ループを、所定の導電性パターンとフィルムパッド及び
フィルム端子を有するパターンフィルムに取り付ける段
階と、前記ボンディングパッドと前記フィルムパッドと
を電気的に連結する段階と、前記パターンフィルムのフ
ィルム端子をパッケージリードと電気的に連結する段階
とを備えることを要旨とする。従って、ダイボンディン
グ工程においてダイボンディングマージンを設定しなく
てもよく、チップ搭載面積を減少できる。また、２次ダ
イボンディングにより１次ダイボンディングされた半導
体チップが損傷されることを防止できる。
【００２７】請求項１５記載の第１５の発明は、前記チ
ップ分離段階は、前記ウェーハの活性面に対向する裏面
にテープを取り付ける段階と、前記半導体チップグルー
プの端部に取り付けられたテープを取り外す１次分離段
階と、前記半導体チップグループの他の部分に取り付け
られたテープを取り外す２次分離段階とを含むことを要
旨とする。従って、容易にテープからチップを分離する
ことができるため、フランジピンが半導体チップの下面
に与える損傷を低減することができる。
ップ分離段階は、前記ウェーハの活性面に対向する裏面
にテープを取り付ける段階と、前記半導体チップグルー
プの端部に取り付けられたテープを取り外す１次分離段
階と、前記半導体チップグループの他の部分に取り付け
られたテープを取り外す２次分離段階とを含むことを要
旨とする。従って、容易にテープからチップを分離する
ことができるため、フランジピンが半導体チップの下面
に与える損傷を低減することができる。
【００２８】請求項１６記載の第１６の発明は、前記ボ
ンディングパッドと前記フィルムパッドとを電気的に連
結する段階は、前記ボンディングパッドと前記フィルム
パッドをワイヤボンディングする段階であることを要旨
とする。従って、いわゆるエッジボンディングパッド型
半導体チップの場合にも本発明と同様に適用可能であ
る。
ンディングパッドと前記フィルムパッドとを電気的に連
結する段階は、前記ボンディングパッドと前記フィルム
パッドをワイヤボンディングする段階であることを要旨
とする。従って、いわゆるエッジボンディングパッド型
半導体チップの場合にも本発明と同様に適用可能であ
る。
【００２９】請求項１７記載の第１７の発明は、前記ボ
ンディングパッドと前記フィルムパッドとを電気的に連
結する段階は、前記ボンディングパッドと前記フィルム
パッドを金属バンプで連結する段階であることを要旨と
する。従って、いわゆるエッジボンディングパッド型半
導体チップの場合にも本発明と同様に適用可能である。
ンディングパッドと前記フィルムパッドとを電気的に連
結する段階は、前記ボンディングパッドと前記フィルム
パッドを金属バンプで連結する段階であることを要旨と
する。従って、いわゆるエッジボンディングパッド型半
導体チップの場合にも本発明と同様に適用可能である。
【００３０】請求項１８記載の第１８の発明は、前記ウ
ェーハ切断段階は、前記ボンディングパッド形成方向と
同一の方向で前記半導体チップグループを切断すること
を要旨とする。従って、お互いに共通で連結される半導
体チップの端子の位置により切断方向を適宜に選択でき
る。
ェーハ切断段階は、前記ボンディングパッド形成方向と
同一の方向で前記半導体チップグループを切断すること
を要旨とする。従って、お互いに共通で連結される半導
体チップの端子の位置により切断方向を適宜に選択でき
る。
【００３１】請求項１９記載の第１９の発明は、前記ウ
ェーハ切断段階は、前記ボンディングパッド形成方向と
直角の方向で前記半導体チップグループを切断すること
を要旨とする。従って、パターンフィルムの配線パター
ンをより簡単に形成することができる。
ェーハ切断段階は、前記ボンディングパッド形成方向と
直角の方向で前記半導体チップグループを切断すること
を要旨とする。従って、パターンフィルムの配線パター
ンをより簡単に形成することができる。
【００３２】請求項２０記載の第２０の発明は、前記フ
ィルム端子と前記パッケージ端子とを連結する段階は、
熱圧着法により行われることを要旨とする。従って、お
互いに共通で連結される半導体チップの端子の位置によ
り切断方向を適宜に選択できる。
ィルム端子と前記パッケージ端子とを連結する段階は、
熱圧着法により行われることを要旨とする。従って、お
互いに共通で連結される半導体チップの端子の位置によ
り切断方向を適宜に選択できる。
【００３３】
【発明の実施の形態】以下、図面を参照として本発明の
実施形態を詳細に説明する。
実施形態を詳細に説明する。
【００３４】図１は、本発明によるウェーハ切断工程を
説明するための斜視図である。図１を参照すると、回路
素子の形成が完了された半導体ウェーハ７０の活性面に
対して反対側の下面にテープ（粘着テープ）（図２
（Ａ）及び図２（Ｂ）の８２）を取り付ける。テープが
取り付けられたウェーハ７０を真空チャック７２上に載
置し、ウェーハの下面に真空を加えてウェーハ７０を真
空チャック７２に固定させる。ウェーハ切断器７４をウ
ェーハ上に整列した後、ダイヤモンドホイール(diamond
wheel) からなる切削刃(cutting blade) ７６を高速で
回転させ、ウェーハ７０を個別チップで切断する。同図
において、ウェーハ上の点線は、各々１つの半導体チッ
プを示し、実線は、実際に切削刃７６により切断される
半導体チップである。これにより、ここでは、半導体チ
ップが２つずつ一度に切断されることがわかる。
説明するための斜視図である。図１を参照すると、回路
素子の形成が完了された半導体ウェーハ７０の活性面に
対して反対側の下面にテープ（粘着テープ）（図２
（Ａ）及び図２（Ｂ）の８２）を取り付ける。テープが
取り付けられたウェーハ７０を真空チャック７２上に載
置し、ウェーハの下面に真空を加えてウェーハ７０を真
空チャック７２に固定させる。ウェーハ切断器７４をウ
ェーハ上に整列した後、ダイヤモンドホイール(diamond
wheel) からなる切削刃(cutting blade) ７６を高速で
回転させ、ウェーハ７０を個別チップで切断する。同図
において、ウェーハ上の点線は、各々１つの半導体チッ
プを示し、実線は、実際に切削刃７６により切断される
半導体チップである。これにより、ここでは、半導体チ
ップが２つずつ一度に切断されることがわかる。
【００３５】同時に切断されるチップの方向は、７８ａ
のように水平方向も可能であり、７８ｂのように垂直方
向も可能である。このような方向により、後述するよう
に、使用されるパターンフィルムのパターンが異なる。
ウェーハの切断は、切削刃７６により完全に切断される
のではなく、通常ウェーハ厚さの約１／２又は２／３が
切断される。
のように水平方向も可能であり、７８ｂのように垂直方
向も可能である。このような方向により、後述するよう
に、使用されるパターンフィルムのパターンが異なる。
ウェーハの切断は、切削刃７６により完全に切断される
のではなく、通常ウェーハ厚さの約１／２又は２／３が
切断される。
【００３６】ウェーハの切断後、ウェーハの下面に取り
付けられているテープを取り外してウェーハを完全に個
別チップで分離することになる。
付けられているテープを取り外してウェーハを完全に個
別チップで分離することになる。
【００３７】図２（Ａ）及び図２（Ｂ）は、半導体チッ
プ８０からテープ８２を分離する工程を示す。図示され
た半導体チップ分離装置は、２段階のチップ分離装置で
あって、本出願人が１９９５年６月２９日付で出願した
１９９５年特許出願第１８１３６号に開示されている。
プ８０からテープ８２を分離する工程を示す。図示され
た半導体チップ分離装置は、２段階のチップ分離装置で
あって、本出願人が１９９５年６月２９日付で出願した
１９９５年特許出願第１８１３６号に開示されている。
【００３８】前記半導体チップ８０からテープ８２を取
り外す時には、通常フランジピン８４を使用するが、フ
ランジピン８４は、先端が尖っているため、分離過程に
おいてチップの下面に損傷を与えることがある。この損
傷は、半導体チップのクラックやパッケージのクラック
を引き起こすことになる。
り外す時には、通常フランジピン８４を使用するが、フ
ランジピン８４は、先端が尖っているため、分離過程に
おいてチップの下面に損傷を与えることがある。この損
傷は、半導体チップのクラックやパッケージのクラック
を引き起こすことになる。
【００３９】さらに、本発明のように、２つの半導体チ
ップを一度に切断する場合、テープが取り付けられた半
導体チップの面積が従来の２倍であるので、テープを取
り外すため、フランジピン８４がチップを押し上げるの
に多くの力が必要である。従って、フランジピン８４が
チップの下面にもっと多くの損傷を与えることになる。
ップを一度に切断する場合、テープが取り付けられた半
導体チップの面積が従来の２倍であるので、テープを取
り外すため、フランジピン８４がチップを押し上げるの
に多くの力が必要である。従って、フランジピン８４が
チップの下面にもっと多くの損傷を与えることになる。
【００４０】従って、図２（Ａ）に示したように、多数
の半導体チップ（８０ａ、８０ｂ、８０ｃ、８０ｄ、８
０ｅ、８０ｆ…）が形成されているウェーハを、２段階
のチップ分離装置の支持枠８６上に載置し、分離装置の
内部を真空化させることにより支持枠８６を降下させる
と、突出部８８及びフランジピン８４は固定されている
ので、突出部８８及びフランジピン８４上に位置する一
対の半導体チップ８０ａ、８０ｂは、他の半導体チップ
に比べてもっと上側に位置することなる。これにより、
半導体チップ８０ａ、８０ｂの下面に取り付けられてい
たテープの一部、すなわち、テープの端部が取り外され
る。
の半導体チップ（８０ａ、８０ｂ、８０ｃ、８０ｄ、８
０ｅ、８０ｆ…）が形成されているウェーハを、２段階
のチップ分離装置の支持枠８６上に載置し、分離装置の
内部を真空化させることにより支持枠８６を降下させる
と、突出部８８及びフランジピン８４は固定されている
ので、突出部８８及びフランジピン８４上に位置する一
対の半導体チップ８０ａ、８０ｂは、他の半導体チップ
に比べてもっと上側に位置することなる。これにより、
半導体チップ８０ａ、８０ｂの下面に取り付けられてい
たテープの一部、すなわち、テープの端部が取り外され
る。
【００４１】次いで、図２（Ｂ）に示したように、フラ
ンジピン８４を上昇させると、半導体チップ８０ａ、８
０ｂが突出部８８から離れて大部分のテープ８２が取り
外される。
ンジピン８４を上昇させると、半導体チップ８０ａ、８
０ｂが突出部８８から離れて大部分のテープ８２が取り
外される。
【００４２】前記テープ８２が除去された一対の半導体
チップ８０ａ、８０ｂは、一度に移動することができる
ので、次の工程、すなわちダイボンディング工程に同時
に移動される。
チップ８０ａ、８０ｂは、一度に移動することができる
ので、次の工程、すなわちダイボンディング工程に同時
に移動される。
【００４３】上述したように、一対のチップがテープに
取り付けられていても、半導体チップの分離が２段階で
行われるため、容易にテープからチップを分離すること
ができるので、フランジピンが半導体チップの下面に与
える損傷を低減することができる。
取り付けられていても、半導体チップの分離が２段階で
行われるため、容易にテープからチップを分離すること
ができるので、フランジピンが半導体チップの下面に与
える損傷を低減することができる。
【００４４】図３は、本発明の一実施形態による高密度
実装型パッケージであって、ボンディングパッドが活性
面の中央部に配列されている、いわゆるセンタボンディ
ングパッド型半導体チップを使用した高密度実装型パッ
ケージの断面図である。
実装型パッケージであって、ボンディングパッドが活性
面の中央部に配列されている、いわゆるセンタボンディ
ングパッド型半導体チップを使用した高密度実装型パッ
ケージの断面図である。
【００４５】ウェーハ加工工程後、ＥＤＳを経た半導体
チップ２０ａ、２０ｂを、図１のように２つの半導体チ
ップが１つのグループとして一体形になるように切断
し、ウェーハから一度にチップを分離して高密度実装型
パッケージに利用する。この際、一対の半導体チップ２
０ａ、２０ｂ間にはスペースがないため、従来とは別
に、基板とワイヤボンディングすることができるスペー
スを確保することが難しいので、所定の導電性パターン
が設けられているパターンフィルム２４を、半導体チッ
プの活性面（表面）に非導電性接着剤（電気絶縁性接着
剤）２５を用いて接着させる。接着剤２５は、パターン
フィルム２４を形成した後、一面に接着物質を塗布して
積層することができ、又は、一対の半導体チップ２０
ａ、２０ｂの活性面にドッティングすることができる。
チップ２０ａ、２０ｂを、図１のように２つの半導体チ
ップが１つのグループとして一体形になるように切断
し、ウェーハから一度にチップを分離して高密度実装型
パッケージに利用する。この際、一対の半導体チップ２
０ａ、２０ｂ間にはスペースがないため、従来とは別
に、基板とワイヤボンディングすることができるスペー
スを確保することが難しいので、所定の導電性パターン
が設けられているパターンフィルム２４を、半導体チッ
プの活性面（表面）に非導電性接着剤（電気絶縁性接着
剤）２５を用いて接着させる。接着剤２５は、パターン
フィルム２４を形成した後、一面に接着物質を塗布して
積層することができ、又は、一対の半導体チップ２０
ａ、２０ｂの活性面にドッティングすることができる。
【００４６】図９、１０の従来技術のように、基板に半
導体チップを実装した後、パターンフィルムを半導体チ
ップの活性面上に取り付けることもできる。しかし、本
発明のパターンフィルムは、組立工程の間、半導体チッ
プを支持し、半導体チップと外部回路とを電気的に連結
するパターンを有している。このように、本発明のパタ
ーンフィルムは、基板と同様の役割をするので、本発明
では、従来の基板は不要である。
導体チップを実装した後、パターンフィルムを半導体チ
ップの活性面上に取り付けることもできる。しかし、本
発明のパターンフィルムは、組立工程の間、半導体チッ
プを支持し、半導体チップと外部回路とを電気的に連結
するパターンを有している。このように、本発明のパタ
ーンフィルムは、基板と同様の役割をするので、本発明
では、従来の基板は不要である。
【００４７】パターンフィルム２４のフィルムパッド
（図示せず）と一対の半導体チップ２０ａ、２０ｂのボ
ンディングパッド（図示せず）は、ワイヤ２６により連
結される。パターンフィルム２４は、フィルム端子２９
を介してリード２８と熱圧着される。フィルム端子２９
は、Ｃｕ−Ａｕ−Ｎｉ合金となり、リード２８の接着部
にはＳｎ−Ａｕ−Ａｇ合金等が使用される。前記熱圧着
の代わりにＩＲリフロー方法を使用することも可能であ
る。
（図示せず）と一対の半導体チップ２０ａ、２０ｂのボ
ンディングパッド（図示せず）は、ワイヤ２６により連
結される。パターンフィルム２４は、フィルム端子２９
を介してリード２８と熱圧着される。フィルム端子２９
は、Ｃｕ−Ａｕ−Ｎｉ合金となり、リード２８の接着部
にはＳｎ−Ａｕ−Ａｇ合金等が使用される。前記熱圧着
の代わりにＩＲリフロー方法を使用することも可能であ
る。
【００４８】図４は、図３のセンタボンディングパッド
型半導体チップを使用した高密度実装型パッケージに用
いられるパターンフィルムの平面図である。パターンフ
ィルム５０は、半導体チップのボンディングパッド５７
ａ、５７ｂを露出させる開放部５８と、パッケージリー
ドとの連結のためのフィルム端子５１と、同一の機能を
有するが相異する半導体チップ上に形成されたボンディ
ングパッド同士を連結する導線５５と、半導体チップの
ボンディングパッドとワイヤボンディングされるフィル
ムパッド５４ａ、５４ｂとによりなる。
型半導体チップを使用した高密度実装型パッケージに用
いられるパターンフィルムの平面図である。パターンフ
ィルム５０は、半導体チップのボンディングパッド５７
ａ、５７ｂを露出させる開放部５８と、パッケージリー
ドとの連結のためのフィルム端子５１と、同一の機能を
有するが相異する半導体チップ上に形成されたボンディ
ングパッド同士を連結する導線５５と、半導体チップの
ボンディングパッドとワイヤボンディングされるフィル
ムパッド５４ａ、５４ｂとによりなる。
【００４９】図中左側半導体チップのボンディングパッ
ド５７ａ及び図中右側半導体チップのボンディングパッ
ド５７ｂは、センタボンディグパッド型であるので、２
つの開放部５８を有する。露出されたボンディングパッ
ド５７ａ、５７ｂは、図３に示すように、パターンフィ
ルム５０のフィルムパッド５４ａ、５４ｂとワイヤボン
ディングされる。
ド５７ａ及び図中右側半導体チップのボンディングパッ
ド５７ｂは、センタボンディグパッド型であるので、２
つの開放部５８を有する。露出されたボンディングパッ
ド５７ａ、５７ｂは、図３に示すように、パターンフィ
ルム５０のフィルムパッド５４ａ、５４ｂとワイヤボン
ディングされる。
【００５０】一対の半導体チップは、同一の機能及び容
量を有するので、同一の機能を有するボンディングパッ
ドは各々対応するボンディングパッド同士導線５５によ
り連結すべきである。パターンフィルム５０の端子５１
は、導線５３、ビアホール５２、内部導線を介して内部
的に連結された導線によりフィルムパッド５４ａ、５４
ｂに連結され、最終的にはワイヤにより半導体チップの
ボンディングパッド５７ａ、５７ｂと電気的に接続され
る。パッケージのリード（図３の２８）は、フィルム端
子５１と連結され、これにより半導体チップが外部回路
に接続される。
量を有するので、同一の機能を有するボンディングパッ
ドは各々対応するボンディングパッド同士導線５５によ
り連結すべきである。パターンフィルム５０の端子５１
は、導線５３、ビアホール５２、内部導線を介して内部
的に連結された導線によりフィルムパッド５４ａ、５４
ｂに連結され、最終的にはワイヤにより半導体チップの
ボンディングパッド５７ａ、５７ｂと電気的に接続され
る。パッケージのリード（図３の２８）は、フィルム端
子５１と連結され、これにより半導体チップが外部回路
に接続される。
【００５１】図５は、本発明の他の実施形態であって、
ボンディングパッドが活性面の端部に配列されている、
いわゆるエッジボンディングパッド型半導体チップを使
用した高密度実装型パッケージの断面図である。
ボンディングパッドが活性面の端部に配列されている、
いわゆるエッジボンディングパッド型半導体チップを使
用した高密度実装型パッケージの断面図である。
【００５２】同図において、一対の半導体チップ３０
ａ、３０ｂの活性面に、非導電性接着剤３５を用いてパ
ターンフィルム３４を取り付け、ワイヤ３６及びパター
ンフィルム３４上に設けられた配線パターンにより一対
の半導体チップ３０ａ、３０ｂとパターンフィルム３４
を連結する。上述したように、接着剤３５は、半導体チ
ップの活性面上にドッティングしてもよく、パターンフ
ィルム３４を形成した後、その一面に接着物質を塗布し
て積層してもよい。ここでは、一対の半導体チップ３０
ａ、３０ｂがエッジボンディングパッド型であるので、
パターンフィルム３４は、ワイヤボンディングのための
開放部が図３のパターンフィルム２４より多い。
ａ、３０ｂの活性面に、非導電性接着剤３５を用いてパ
ターンフィルム３４を取り付け、ワイヤ３６及びパター
ンフィルム３４上に設けられた配線パターンにより一対
の半導体チップ３０ａ、３０ｂとパターンフィルム３４
を連結する。上述したように、接着剤３５は、半導体チ
ップの活性面上にドッティングしてもよく、パターンフ
ィルム３４を形成した後、その一面に接着物質を塗布し
て積層してもよい。ここでは、一対の半導体チップ３０
ａ、３０ｂがエッジボンディングパッド型であるので、
パターンフィルム３４は、ワイヤボンディングのための
開放部が図３のパターンフィルム２４より多い。
【００５３】一対の半導体チップ３０ａ、３０ｂとパタ
ーンフィルム３４を接着させる接着剤３５は、非導電性
接着剤であるが、パターンフィルム３４とパッケージリ
ード３８との接着は、電気導電性接着剤３９を使用する
か、図３のように、金属合金を熱圧着するか、又はＩＲ
リフロー方法を用いて接着することができる。
ーンフィルム３４を接着させる接着剤３５は、非導電性
接着剤であるが、パターンフィルム３４とパッケージリ
ード３８との接着は、電気導電性接着剤３９を使用する
か、図３のように、金属合金を熱圧着するか、又はＩＲ
リフロー方法を用いて接着することができる。
【００５４】図６は、図５のエッジボンディングパッド
型半導体チップを使用した高密度実装型パッケージに用
いられるパターンフィルムの平面図である。
型半導体チップを使用した高密度実装型パッケージに用
いられるパターンフィルムの平面図である。
【００５５】図６において、パターンフィルム６０は、
半導体チップのボンディングパッド６７ａ、６７ｂが露
出されるようにする開放部６８と、パッケージリードと
の連結のためのフィルム端子６１と、同一の機能を有す
るが相異する半導体チップ上に形成されたボンディング
パッド同士を連結する導線６５と、半導体チップのボン
ディングパッドとワイヤボンディングされるフィルムパ
ッド６４ａ、６４ｂとによりなる。
半導体チップのボンディングパッド６７ａ、６７ｂが露
出されるようにする開放部６８と、パッケージリードと
の連結のためのフィルム端子６１と、同一の機能を有す
るが相異する半導体チップ上に形成されたボンディング
パッド同士を連結する導線６５と、半導体チップのボン
ディングパッドとワイヤボンディングされるフィルムパ
ッド６４ａ、６４ｂとによりなる。
【００５６】半導体チップのボンディングパッド６７
ａ、６７ｂは、チップの端部に配列されているので、こ
れらのボンディングパッドを露出させるためには、３つ
の開放部６８が必要である。フィルムパッド６４ａ、６
４ｂを連結させる導線６５は、短絡を防止するため、一
部導線はビアホール６２によりフィルムの内部を介して
パッド６４ａ、６４ｂを連結する。また、フィルムパッ
ド６４ａ、６４ｂは、ビアホール６２と導線６３を介し
てフィルム端子６１に電気的に接続される。
ａ、６７ｂは、チップの端部に配列されているので、こ
れらのボンディングパッドを露出させるためには、３つ
の開放部６８が必要である。フィルムパッド６４ａ、６
４ｂを連結させる導線６５は、短絡を防止するため、一
部導線はビアホール６２によりフィルムの内部を介して
パッド６４ａ、６４ｂを連結する。また、フィルムパッ
ド６４ａ、６４ｂは、ビアホール６２と導線６３を介し
てフィルム端子６１に電気的に接続される。
【００５７】図４及び図６に示したフィルム端子５１、
６１は、パッケージのリード（図３の２８、図５の３
８）と電気的に導通されるように、熱圧着等の機械的方
法によりボンディングしてもよく、図示しないが、ワイ
ヤによりパッケージリードとフィルムパッドを連結して
もよい。
６１は、パッケージのリード（図３の２８、図５の３
８）と電気的に導通されるように、熱圧着等の機械的方
法によりボンディングしてもよく、図示しないが、ワイ
ヤによりパッケージリードとフィルムパッドを連結して
もよい。
【００５８】前記他の実施形態では、ワイヤボンディン
グによりパターンフィルムと半導体チップを電気的に連
結することについて説明したが、図７に示すように、バ
ンプを用いてパターンフィルムとチップを連結すること
も可能である。
グによりパターンフィルムと半導体チップを電気的に連
結することについて説明したが、図７に示すように、バ
ンプを用いてパターンフィルムとチップを連結すること
も可能である。
【００５９】図７は、本発明のさらに他の実施形態であ
って、半導体チップとパターンフィルムがバンプにより
連結された高密度実装型パッケージの断面図である。
って、半導体チップとパターンフィルムがバンプにより
連結された高密度実装型パッケージの断面図である。
【００６０】図７において、ウェーハ切断工程で一度に
切断された一対の半導体チップ９０ａ、９０ｂの活性面
の中央には、ボンディングパッドが形成されている。所
定の導電性パターンが設けられているパターンフィルム
９４を、非導電性接着剤９５により接着する。パターン
フィルム９４のフィルムパッドと半導体チップのボンデ
ィングパッドは、バンプ９６により連結される。パッケ
ージのリード９８は、導電性接着剤９９によりパターン
フィルム９４と連結される。バンプ９６は、ウェーハ加
工段階でエッチング法やワイヤボール形成方法を用いて
一対の半導体チップ９０ａ、９０ｂのボンディングパッ
ド上に形成することができ、又はパターンフィルム９４
のフィルムパッドに前記方法を用いて形成することもで
きる。また、バンプ９６の接着力が十分に強力な場合に
は、接着剤９５を使用することなく、一対の半導体チッ
プ９０ａ、９０ｂとパターンフィルム９４を接着するこ
とができる。バンプを用いて半導体チップとパターンフ
ィルムを接着する場合、パターンフィルムに開放部が不
要であるので、パターンフィルムの配線パターンを簡単
に設計することができるという長所がある。
切断された一対の半導体チップ９０ａ、９０ｂの活性面
の中央には、ボンディングパッドが形成されている。所
定の導電性パターンが設けられているパターンフィルム
９４を、非導電性接着剤９５により接着する。パターン
フィルム９４のフィルムパッドと半導体チップのボンデ
ィングパッドは、バンプ９６により連結される。パッケ
ージのリード９８は、導電性接着剤９９によりパターン
フィルム９４と連結される。バンプ９６は、ウェーハ加
工段階でエッチング法やワイヤボール形成方法を用いて
一対の半導体チップ９０ａ、９０ｂのボンディングパッ
ド上に形成することができ、又はパターンフィルム９４
のフィルムパッドに前記方法を用いて形成することもで
きる。また、バンプ９６の接着力が十分に強力な場合に
は、接着剤９５を使用することなく、一対の半導体チッ
プ９０ａ、９０ｂとパターンフィルム９４を接着するこ
とができる。バンプを用いて半導体チップとパターンフ
ィルムを接着する場合、パターンフィルムに開放部が不
要であるので、パターンフィルムの配線パターンを簡単
に設計することができるという長所がある。
【００６１】図７は、ボンディングパッドが半導体チッ
プの活性面の中央に配列されている実施形態を示してい
るが、ボンディングパッドがチップの活性面の端部に配
列されているエッジボンディングパッド型半導体チップ
の場合にも、本発明を同様に適用することができる。
プの活性面の中央に配列されている実施形態を示してい
るが、ボンディングパッドがチップの活性面の端部に配
列されているエッジボンディングパッド型半導体チップ
の場合にも、本発明を同様に適用することができる。
【００６２】図３乃至図７は、ウェーハを図１の７８ａ
方向で切断して得られた半導体チップを使用した場合で
ある。ウェーハを図１の７８ａ方向とは反対方向の７８
ｂ方向で切断した半導体チップを使用すると、パターン
フィルムの配線パターンをより簡単に形成することがで
きる。
方向で切断して得られた半導体チップを使用した場合で
ある。ウェーハを図１の７８ａ方向とは反対方向の７８
ｂ方向で切断した半導体チップを使用すると、パターン
フィルムの配線パターンをより簡単に形成することがで
きる。
【００６３】図８は、本発明のさらに他の実施形態であ
って、垂直方向で切断された半導体チップを使用した場
合に適用するのに適合なパターンフィルムの平面図であ
る。
って、垂直方向で切断された半導体チップを使用した場
合に適用するのに適合なパターンフィルムの平面図であ
る。
【００６４】パターンフィルム１００に形成されている
フィルム端子１０１、フィルムパッド１０４、導線１０
５、ビアホール１０６の機能及び役割は、図４及び図６
のパターンフィルムと同様であるので、詳細な説明は省
略する。
フィルム端子１０１、フィルムパッド１０４、導線１０
５、ビアホール１０６の機能及び役割は、図４及び図６
のパターンフィルムと同様であるので、詳細な説明は省
略する。
【００６５】一対の半導体チップ１２０ａ、１２０ｂ
は、活性面の中央部にボンディングパッド１０７が配列
されている。したがって、１つの開放部１０８が必要で
ある。もちろん、エッジボンディングパッドを有する半
導体チップを使用する場合には、２つの開放部が必要で
ある。半導体チップのボンディングパッド１０７は、パ
ターンフィルム１００のフィルムパッド１０４とワイヤ
１１６により連結されている。図８は図６に比べて、導
線が簡単であることがわかる。したがって、お互いに共
通で連結される半導体チップの端子の位置により、ウェ
ーハを垂直方向で切断すべきか、水平方向で切断すべき
かを適宜に選択する。
は、活性面の中央部にボンディングパッド１０７が配列
されている。したがって、１つの開放部１０８が必要で
ある。もちろん、エッジボンディングパッドを有する半
導体チップを使用する場合には、２つの開放部が必要で
ある。半導体チップのボンディングパッド１０７は、パ
ターンフィルム１００のフィルムパッド１０４とワイヤ
１１６により連結されている。図８は図６に比べて、導
線が簡単であることがわかる。したがって、お互いに共
通で連結される半導体チップの端子の位置により、ウェ
ーハを垂直方向で切断すべきか、水平方向で切断すべき
かを適宜に選択する。
【００６６】なお、本発明は、高密度実装型パッケージ
のうち、特に、垂直方向高密度実装型パッケージより水
平方向高密度実装型パッケージに適用することが有利で
ある。
のうち、特に、垂直方向高密度実装型パッケージより水
平方向高密度実装型パッケージに適用することが有利で
ある。
【００６７】
【発明の効果】以上説明したように、第１の本発明によ
る高密度実装型パッケージでは、ウェーハ切断工程にお
いて２つ以上の半導体チップを１グループとして一度に
切断することにより、ダイボンディング工程時のボンデ
ィングマージンを確保する必要がないので、ダイボンデ
ィングの信頼性が高まり、制限されたサイズのパッケー
ジ内に搭載可能なチップのサイズを大きくすることがで
きる。また、ウェーハ切断工程及びダイボンディング工
程が簡単になるので、生産性が向上される。
る高密度実装型パッケージでは、ウェーハ切断工程にお
いて２つ以上の半導体チップを１グループとして一度に
切断することにより、ダイボンディング工程時のボンデ
ィングマージンを確保する必要がないので、ダイボンデ
ィングの信頼性が高まり、制限されたサイズのパッケー
ジ内に搭載可能なチップのサイズを大きくすることがで
きる。また、ウェーハ切断工程及びダイボンディング工
程が簡単になるので、生産性が向上される。
【００６８】第２の発明は、前記複数のボンディングパ
ッドは、前記半導体チップの活性面の中央部に配置さ
れ、前記パターンフィルムは、前記半導体チップのボン
ディングパッドに相当する位置に開放部を有するので、
基板と同様の役割をして基板が不要になる。
ッドは、前記半導体チップの活性面の中央部に配置さ
れ、前記パターンフィルムは、前記半導体チップのボン
ディングパッドに相当する位置に開放部を有するので、
基板と同様の役割をして基板が不要になる。
【００６９】第３の発明は、前記パターンフィルムは、
さらに前記複数のボンディングパッドの個数に相当する
複数のフィルムパッドと、前記フィルムパッドを連結す
る導線とを備え、半導体チップのボンディングパッドと
フィルムパッドは、各々ワイヤにより電気的に連結さ
れ、一方の半導体チップのボンディングパッドは、前記
ワイヤ、前記フィルムパッド及び前記導線により他の半
導体チップにおいて同一の機能を有するパッドに連結さ
れているので、基板と同様の役割をして基板が不要にな
る。
さらに前記複数のボンディングパッドの個数に相当する
複数のフィルムパッドと、前記フィルムパッドを連結す
る導線とを備え、半導体チップのボンディングパッドと
フィルムパッドは、各々ワイヤにより電気的に連結さ
れ、一方の半導体チップのボンディングパッドは、前記
ワイヤ、前記フィルムパッド及び前記導線により他の半
導体チップにおいて同一の機能を有するパッドに連結さ
れているので、基板と同様の役割をして基板が不要にな
る。
【００７０】第４の発明は、前記複数のボンディングパ
ッドは、前記半導体チップの活性面の端部に配置され、
前記パターンフィルムは、前記ボンディングパッドに相
当する位置に開放部を有するので、いわゆるエッジボン
ディングパッド型半導体チップの場合にも本発明と同様
に適用可能である。
ッドは、前記半導体チップの活性面の端部に配置され、
前記パターンフィルムは、前記ボンディングパッドに相
当する位置に開放部を有するので、いわゆるエッジボン
ディングパッド型半導体チップの場合にも本発明と同様
に適用可能である。
【００７１】第５の発明は、前記パターンフィルムは、
さらに前記複数のボンディングパッドの個数に相当する
複数のフィルムパッドと、前記フィルムパッドを連結す
る導線とを備え、半導体チップのボンディングパッドと
フィルムパッドは、各々ワイヤにより電気的に連結さ
れ、一方の半導体チップのボンディングパッドは、前記
ワイヤ、前記フィルムパッド及び前記導線により他の半
導体チップにおいて同一の機能を有するパッドに連結さ
れているので、いわゆるエッジボンディングパッド型半
導体チップの場合にも本発明と同様に適用可能である。
さらに前記複数のボンディングパッドの個数に相当する
複数のフィルムパッドと、前記フィルムパッドを連結す
る導線とを備え、半導体チップのボンディングパッドと
フィルムパッドは、各々ワイヤにより電気的に連結さ
れ、一方の半導体チップのボンディングパッドは、前記
ワイヤ、前記フィルムパッド及び前記導線により他の半
導体チップにおいて同一の機能を有するパッドに連結さ
れているので、いわゆるエッジボンディングパッド型半
導体チップの場合にも本発明と同様に適用可能である。
【００７２】第６の発明は、前記パターンフィルムは、
さらに前記フイルムパッドに電気的に連結されているフ
ィルム端子を備え、前記フィルム端子は、熱圧着方法に
より前記パッケージリードに接続されるので、基板と同
様の役割をして基板が不要になる。
さらに前記フイルムパッドに電気的に連結されているフ
ィルム端子を備え、前記フィルム端子は、熱圧着方法に
より前記パッケージリードに接続されるので、基板と同
様の役割をして基板が不要になる。
【００７３】第７の発明は、前記接着剤は、電気絶縁性
接着剤であり、半導体チップの活性面上にドッティング
されるので、基板とワイヤボンディングすることができ
るスペースを確保できる。
接着剤であり、半導体チップの活性面上にドッティング
されるので、基板とワイヤボンディングすることができ
るスペースを確保できる。
【００７４】第８の発明は、前記接着剤は、電気絶縁性
接着剤であり、前記パターンフィルムと半導体チップの
間に積層配置されるので、基板とワイヤボンディングす
ることができるスペースを確保できる。
接着剤であり、前記パターンフィルムと半導体チップの
間に積層配置されるので、基板とワイヤボンディングす
ることができるスペースを確保できる。
【００７５】第９の発明は、前記複数のボンディングパ
ッドは、前記半導体チップの活性面の中央部に配置さ
れ、前記パターンフィルムは、前記半導体チップのボン
ディングパッドに相当する位置に複数のフィルムパッド
を有し、前記ボンディングパッドと前記フィルムパッド
は、金属バンプにより連結されるので、パターンフィル
ムに開放部が不要であるためパターンフィルムの配線パ
ターンを簡単に設計することができる。
ッドは、前記半導体チップの活性面の中央部に配置さ
れ、前記パターンフィルムは、前記半導体チップのボン
ディングパッドに相当する位置に複数のフィルムパッド
を有し、前記ボンディングパッドと前記フィルムパッド
は、金属バンプにより連結されるので、パターンフィル
ムに開放部が不要であるためパターンフィルムの配線パ
ターンを簡単に設計することができる。
【００７６】第１０の発明は、前記複数のボンディング
パッドは、前記半導体チップの活性面の端部に配置さ
れ、前記パターンフィルムは、前記半導体チップのボン
ディングパッドに相当する位置に複数のフィルムパッド
を有し、前記ボンディングパッドと前記フィルムパッド
は、金属バンプにより連結されるので、パターンフィル
ムに開放部が不要であるためパターンフィルムの配線パ
ターンを簡単に設計することができる。
パッドは、前記半導体チップの活性面の端部に配置さ
れ、前記パターンフィルムは、前記半導体チップのボン
ディングパッドに相当する位置に複数のフィルムパッド
を有し、前記ボンディングパッドと前記フィルムパッド
は、金属バンプにより連結されるので、パターンフィル
ムに開放部が不要であるためパターンフィルムの配線パ
ターンを簡単に設計することができる。
【００７７】第１１の発明は、前記フィルム端子は、Ｃ
ｕ−Ａｕ−Ｎｉ合金からなり、前記パッケージリード
は、Ｓｎ−Ａｕ−Ａｇよりなるので、半導体チップと外
部回路とを電気的に連結できる。
ｕ−Ａｕ−Ｎｉ合金からなり、前記パッケージリード
は、Ｓｎ−Ａｕ−Ａｇよりなるので、半導体チップと外
部回路とを電気的に連結できる。
【００７８】第１２の発明は、前記半導体チップは、ボ
ンディングパッドの配列方向と同一の方向に配列される
ので、お互いに共通で連結される半導体チップの端子の
位置により切断方向を適宜に選択できる。
ンディングパッドの配列方向と同一の方向に配列される
ので、お互いに共通で連結される半導体チップの端子の
位置により切断方向を適宜に選択できる。
【００７９】第１３の発明は、前記半導体チップは、ボ
ンディングパッドの配列方向と直角の方向に配列される
ので、パターンフィルムの配線パターンをより簡単に形
成することができる。
ンディングパッドの配列方向と直角の方向に配列される
ので、パターンフィルムの配線パターンをより簡単に形
成することができる。
【００８０】第１４の発明は、複数のボンディングパッ
ドを有する複数の半導体チップが形成されているウェー
ハを、少なくとも２つ以上の半導体チップグループで一
度に切断するウェーハ切断段階と、前記切断されたウェ
ーハを半導体チップグループ別で分離するチップ分離段
階と、前記切断された半導体チップグループを、所定の
導電性パターンとフィルムパッド及びフィルム端子を有
するパターンフィルムに取り付ける段階と、前記ボンデ
ィングパッドと前記フィルムパッドとを電気的に連結す
る段階と、前記パターンフィルムのフィルム端子をパッ
ケージリードと電気的に連結する段階とを備えるので、
ダイボンディング工程においてダイボンディングマージ
ンを設定しなくてもよく、チップ搭載面積を減少でき
る。また、２次ダイボンディングにより１次ダイボンデ
ィングされた半導体チップが損傷されることを防止でき
る。
ドを有する複数の半導体チップが形成されているウェー
ハを、少なくとも２つ以上の半導体チップグループで一
度に切断するウェーハ切断段階と、前記切断されたウェ
ーハを半導体チップグループ別で分離するチップ分離段
階と、前記切断された半導体チップグループを、所定の
導電性パターンとフィルムパッド及びフィルム端子を有
するパターンフィルムに取り付ける段階と、前記ボンデ
ィングパッドと前記フィルムパッドとを電気的に連結す
る段階と、前記パターンフィルムのフィルム端子をパッ
ケージリードと電気的に連結する段階とを備えるので、
ダイボンディング工程においてダイボンディングマージ
ンを設定しなくてもよく、チップ搭載面積を減少でき
る。また、２次ダイボンディングにより１次ダイボンデ
ィングされた半導体チップが損傷されることを防止でき
る。
【００８１】第１５の発明は、前記チップ分離段階は、
前記ウェーハの活性面に対向する裏面にテープを取り付
ける段階と、前記半導体チップグループの端部に取り付
けられたテープを取り外す１次分離段階と、前記半導体
チップグループの他の部分に取り付けられたテープを取
り外す２次分離段階とを含むので、容易にテープからチ
ップを分離することができるため、フランジピンが半導
体チップの下面に与える損傷を低減することができる。
前記ウェーハの活性面に対向する裏面にテープを取り付
ける段階と、前記半導体チップグループの端部に取り付
けられたテープを取り外す１次分離段階と、前記半導体
チップグループの他の部分に取り付けられたテープを取
り外す２次分離段階とを含むので、容易にテープからチ
ップを分離することができるため、フランジピンが半導
体チップの下面に与える損傷を低減することができる。
【００８２】第１６の発明は、前記ボンディングパッド
と前記フィルムパッドとを電気的に連結する段階は、前
記ボンディングパッドと前記フィルムパッドをワイヤボ
ンディングする段階であるので、いわゆるエッジボンデ
ィングパッド型半導体チップの場合にも本発明と同様に
適用可能である。
と前記フィルムパッドとを電気的に連結する段階は、前
記ボンディングパッドと前記フィルムパッドをワイヤボ
ンディングする段階であるので、いわゆるエッジボンデ
ィングパッド型半導体チップの場合にも本発明と同様に
適用可能である。
【００８３】第１７の発明は、前記ボンディングパッド
と前記フィルムパッドとを電気的に連結する段階は、前
記ボンディングパッドと前記フィルムパッドを金属バン
プで連結する段階であるので、いわゆるエッジボンディ
ングパッド型半導体チップの場合にも本発明と同様に適
用可能である。
と前記フィルムパッドとを電気的に連結する段階は、前
記ボンディングパッドと前記フィルムパッドを金属バン
プで連結する段階であるので、いわゆるエッジボンディ
ングパッド型半導体チップの場合にも本発明と同様に適
用可能である。
【００８４】第１８の発明は、前記ウェーハ切断段階
は、前記ボンディングパッド形成方向と同一の方向で前
記半導体チップグループを切断するので、お互いに共通
で連結される半導体チップの端子の位置により切断方向
を適宜に選択できる。
は、前記ボンディングパッド形成方向と同一の方向で前
記半導体チップグループを切断するので、お互いに共通
で連結される半導体チップの端子の位置により切断方向
を適宜に選択できる。
【００８５】第１９の発明は、前記ウェーハ切断段階
は、前記ボンディングパッド形成方向と直角の方向で前
記半導体チップグループを切断するので、パターンフィ
ルムの配線パターンをより簡単に形成できる。
は、前記ボンディングパッド形成方向と直角の方向で前
記半導体チップグループを切断するので、パターンフィ
ルムの配線パターンをより簡単に形成できる。
【００８６】第２０の発明は、前記フィルム端子と前記
パッケージ端子とを連結する段階は、熱圧着法により行
われるので、お互いに共通で連結される半導体チップの
端子の位置により切断方向を適宜に選択できる。
パッケージ端子とを連結する段階は、熱圧着法により行
われるので、お互いに共通で連結される半導体チップの
端子の位置により切断方向を適宜に選択できる。
【図１】本発明によるウェーハ切断工程を説明するため
の斜視図である。
の斜視図である。
【図２】本発明に適合するように切断されたウェーハか
らテープを分離するための過程を説明する断面図であ
る。
らテープを分離するための過程を説明する断面図であ
る。
【図３】本発明の一実施形態による高密度実装型パッケ
ージであって、ボンディングパッドが活性面の中央部に
配列されている、いわゆるセンタボンディングパッド型
半導体チップを使用した高密度実装型パッケージの断面
図である。
ージであって、ボンディングパッドが活性面の中央部に
配列されている、いわゆるセンタボンディングパッド型
半導体チップを使用した高密度実装型パッケージの断面
図である。
【図４】図３のセンタボンディングパッド型半導体チッ
プを使用した高密度実装型パッケージに用いられるパタ
ーンフィルムの平面図である。
プを使用した高密度実装型パッケージに用いられるパタ
ーンフィルムの平面図である。
【図５】本発明の他の実施形態であって、ボンディング
パッドが活性面の端部に配列されている、いわゆるエッ
ジボンディングパッド型半導体チップを使用した高密度
実装型パッケージの断面図である。
パッドが活性面の端部に配列されている、いわゆるエッ
ジボンディングパッド型半導体チップを使用した高密度
実装型パッケージの断面図である。
【図６】図３のエッジボンディングパッド型半導体チッ
プを使用した高密度実装型パッケージに用いられるパタ
ーンフィルムの平面図である。
プを使用した高密度実装型パッケージに用いられるパタ
ーンフィルムの平面図である。
【図７】本発明のさらに他の実施形態であって、半導体
チップとパターンフィルムがバンプにより連結された高
密度実装型パッケージの断面図である。
チップとパターンフィルムがバンプにより連結された高
密度実装型パッケージの断面図である。
【図８】本発明のさらに他の実施形態であって、垂直方
向で切断された半導体チップを使用した場合に適用する
に適合なパターンフィルムの平面図である。
向で切断された半導体チップを使用した場合に適用する
に適合なパターンフィルムの平面図である。
【図９】従来技術による高密度実装型パッケージであっ
て、ボンディングパッドが活性面の端部に配列されてい
る半導体チップを使用した高密度実装型パッケージの断
面図である。
て、ボンディングパッドが活性面の端部に配列されてい
る半導体チップを使用した高密度実装型パッケージの断
面図である。
【図１０】従来技術による高密度実装型パッケージであ
って、ボンディングパッドが活性面の中央部に配列され
ている半導体チップを使用した高密度実装型パッケージ
の断面図である。
って、ボンディングパッドが活性面の中央部に配列され
ている半導体チップを使用した高密度実装型パッケージ
の断面図である。
【符号の説明】 ２０ａ、２０ｂ、３０ａ、３０ｂ、９０ａ、９０ｂ 半
導体チップ ２４、３４、５０、６０、９４ パターンフィルム ２６、３６、１１６ ボンディングワイヤ ２５、３５、９５ 接着剤 ２８、３８、９８ パッケージリード ５１、６１、１０１ フィルム端子 ５２、６２、１０６ ビアホール ５３、６３、５５、６５ 導線 ５７ａ、５７ｂ センタボンディングパッド ６７ａ、６７ｂ エッジボンディングパッド ５８、６８、１０８ 開放部 ９６ バンプ
導体チップ ２４、３４、５０、６０、９４ パターンフィルム ２６、３６、１１６ ボンディングワイヤ ２５、３５、９５ 接着剤 ２８、３８、９８ パッケージリード ５１、６１、１０１ フィルム端子 ５２、６２、１０６ ビアホール ５３、６３、５５、６５ 導線 ５７ａ、５７ｂ センタボンディングパッド ６７ａ、６７ｂ エッジボンディングパッド ５８、６８、１０８ 開放部 ９６ バンプ
Claims (20)
- 【請求項１】 所定の回路素子が設けられている活性面
上に配置された複数のボンディングパッドとを有する少
なくとも２つ以上の半導体チップと、 前記半導体チップの活性面に取り付けられ、半導体チッ
プのボンディングパッドの各々を電気的に連結する配線
パターンを有するパターンフィルムと、 前記パターンフィルムと前記半導体チップとを接着させ
る接着剤と、 前記パターンフィルムと電気的に連結され、外部素子に
接続されるパッケージリードとを備える高密度実装型パ
ッケージであって、 前記２つ以上の半導体チップは、ウェーハ切断工程にお
いて一度に切断されて一体形に形成されていることを特
徴とする高密度実装型パッケージ。 - 【請求項２】 前記複数のボンディングパッドは、前記
半導体チップの活性面の中央部に配置され、前記パター
ンフィルムは、前記半導体チップのボンディングパッド
に相当する位置に開放部を有することを特徴とする請求
項１記載の高密度実装型パッケージ。 - 【請求項３】 前記パターンフィルムは、さらに前記複
数のボンディングパッドの個数に相当する複数のフィル
ムパッドと、前記フィルムパッドを連結する導線とを備
え、半導体チップのボンディングパッドとフィルムパッ
ドは、各々ワイヤにより電気的に連結され、一方の半導
体チップのボンディングパッドは、前記ワイヤ、前記フ
ィルムパッド及び前記導線により他の半導体チップにお
いて同一の機能を有するパッドに連結されていることを
特徴とする請求項２記載の高密度実装型パッケージ。 - 【請求項４】 前記複数のボンディングパッドは、前記
半導体チップの活性面の端部に配置され、前記パターン
フィルムは、前記ボンディングパッドに相当する位置に
開放部を有することを特徴とする請求項１記載の高密度
実装型パッケージ。 - 【請求項５】 前記パターンフィルムは、さらに前記複
数のボンディングパッドの個数に相当する複数のフィル
ムパッドと、前記フィルムパッドを連結する導線とを備
え、半導体チップのボンディングパッドとフィルムパッ
ドは、各々ワイヤにより電気的に連結され、一方の半導
体チップのボンディングパッドは、前記ワイヤ、前記フ
ィルムパッド及び前記導線により他の半導体チップにお
いて同一の機能を有するパッドに連結されていることを
特徴とする請求項４記載の高密度実装型パッケージ。 - 【請求項６】 前記パターンフィルムは、さらに前記フ
イルムパッドに電気的に連結されているフィルム端子を
備え、前記フィルム端子は、熱圧着方法により前記パッ
ケージリードに接続されることを特徴とする請求項３又
は５記載の高密度実装型パッケージ。 - 【請求項７】 前記接着剤は、電気絶縁性接着剤であ
り、半導体チップの活性面上にドッティングされること
を特徴とする請求項１記載の高密度実装型パッケージ。 - 【請求項８】 前記接着剤は、電気絶縁性接着剤であ
り、前記パターンフィルムと半導体チップの間に積層配
置されることを特徴とする請求項１記載の高密度実装型
パッケージ。 - 【請求項９】 前記複数のボンディングパッドは、前記
半導体チップの活性面の中央部に配置され、前記パター
ンフィルムは、前記半導体チップのボンディングパッド
に相当する位置に複数のフィルムパッドを有し、前記ボ
ンディングパッドと前記フィルムパッドは、金属バンプ
により連結されることを特徴とする請求項１記載の高密
度実装型パッケージ。 - 【請求項１０】 前記複数のボンディングパッドは、前
記半導体チップの活性面の端部に配置され、前記パター
ンフィルムは、前記半導体チップのボンディングパッド
に相当する位置に複数のフィルムパッドを有し、前記ボ
ンディングパッドと前記フィルムパッドは、金属バンプ
により連結されることを特徴とする請求項１記載の高密
度実装型パッケージ。 - 【請求項１１】 前記フィルム端子は、Ｃｕ−Ａｕ−Ｎ
ｉ合金からなり、前記パッケージリードは、Ｓｎ−Ａｕ
−Ａｇよりなることを特徴とする請求項６記載の高密度
実装型パッケージ。 - 【請求項１２】 前記半導体チップは、ボンディングパ
ッドの配列方向と同一の方向に配列されることを特徴と
する請求項２又は４記載の高密度実装型パッケージ。 - 【請求項１３】 前記半導体チップは、ボンディングパ
ッドの配列方向と直角の方向に配列されることを特徴と
する請求項２又は４記載の高密度実装型パッケージ。 - 【請求項１４】 複数のボンディングパッドを有する複
数の半導体チップが形成されているウェーハを、少なく
とも２つ以上の半導体チップグループで一度に切断する
ウェーハ切断段階と、 前記切断されたウェーハを半導体チップグループ別で分
離するチップ分離段階と、 前記切断された半導体チップグループを、所定の導電性
パターンとフィルムパッド及びフィルム端子を有するパ
ターンフィルムに取り付ける段階と、 前記ボンディングパッドと前記フィルムパッドとを電気
的に連結する段階と、 前記パターンフィルムのフィルム端子をパッケージリー
ドと電気的に連結する段階とを備えることを特徴とする
高密度実装型パッケージの製造方法。 - 【請求項１５】 前記チップ分離段階は、前記ウェーハ
の活性面に対向する裏面にテープを取り付ける段階と、
前記半導体チップグループの端部に取り付けられたテー
プを取り外す１次分離段階と、前記半導体チップグルー
プの他の部分に取り付けられたテープを取り外す２次分
離段階とを含むことを特徴とする請求項１４記載の高密
度実装型パッケージの製造方法。 - 【請求項１６】 前記ボンディングパッドと前記フィル
ムパッドとを電気的に連結する段階は、前記ボンディン
グパッドと前記フィルムパッドをワイヤボンディングす
る段階であることを特徴とする請求項１４記載の高密度
実装型パッケージ製造方法。 - 【請求項１７】 前記ボンディングパッドと前記フィル
ムパッドとを電気的に連結する段階は、前記ボンディン
グパッドと前記フィルムパッドを金属バンプで連結する
段階であることを特徴とする請求項１４記載の高密度実
装型パッケージ製造方法。 - 【請求項１８】 前記ウェーハ切断段階は、前記ボンデ
ィングパッド形成方向と同一の方向で前記半導体チップ
グループを切断することを特徴とする請求項１４記載の
高密度実装型パッケージの製造方法。 - 【請求項１９】 前記ウェーハ切断段階は、前記ボンデ
ィングパッド形成方向と直角の方向で前記半導体チップ
グループを切断することを特徴とする請求項１４記載の
高密度実装型パッケージの製造方法。 - 【請求項２０】 前記フィルム端子と前記パッケージ端
子とを連結する段階は、熱圧着法により行われることを
特徴とする請求項１８又は１９記載の高密度実装型パッ
ケージ製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950037834A KR0182506B1 (ko) | 1995-10-28 | 1995-10-28 | 동시에 절단된 반도체 칩을 이용한 고밀도 실장형 패키지 및 그 제조 방법 |
| KR1995-37834 | 1995-10-28 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09134928A true JPH09134928A (ja) | 1997-05-20 |
Family
ID=19431753
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8273245A Pending JPH09134928A (ja) | 1995-10-28 | 1996-10-16 | ウェーハから一度に切断された半導体チップグループを用いた高密度実装型パッケージ及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH09134928A (ja) |
| KR (1) | KR0182506B1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998038680A1 (fr) * | 1997-02-28 | 1998-09-03 | T.I.F. Co., Ltd. | Module memoire |
| US10607939B2 (en) | 2018-02-07 | 2020-03-31 | Samsung Electronics Co., Ltd. | Semiconductor packages and display devices including the same |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002222914A (ja) * | 2001-01-26 | 2002-08-09 | Sony Corp | 半導体装置及びその製造方法 |
| KR101237963B1 (ko) * | 2008-04-15 | 2013-02-27 | 삼성테크윈 주식회사 | 반도체칩용 범프 형성 방법 |
-
1995
- 1995-10-28 KR KR1019950037834A patent/KR0182506B1/ko not_active IP Right Cessation
-
1996
- 1996-10-16 JP JP8273245A patent/JPH09134928A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998038680A1 (fr) * | 1997-02-28 | 1998-09-03 | T.I.F. Co., Ltd. | Module memoire |
| US10607939B2 (en) | 2018-02-07 | 2020-03-31 | Samsung Electronics Co., Ltd. | Semiconductor packages and display devices including the same |
| US11133262B2 (en) | 2018-02-07 | 2021-09-28 | Samsung Electronics Co., Ltd. | Semiconductor packages and display devices including the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR970024055A (ko) | 1997-05-30 |
| KR0182506B1 (ko) | 1999-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6362532B1 (en) | Semiconductor device having ball-bonded pads | |
| US7115483B2 (en) | Stacked chip package having upper chip provided with trenches and method of manufacturing the same | |
| KR100333388B1 (ko) | 칩 사이즈 스택 패키지 및 그의 제조 방법 | |
| US7545048B2 (en) | Stacked die package | |
| US7615859B2 (en) | Thin semiconductor package having stackable lead frame and method of manufacturing the same | |
| US9230919B2 (en) | Rigid wave pattern design on chip carrier substrate and printed circuit board for semiconductor and electronic sub-system packaging | |
| US20010040286A1 (en) | Semiconductor device and method for the fabrication thereof | |
| US5849608A (en) | Semiconductor chip package | |
| US20020047214A1 (en) | Multi-chip package-type semiconductor device | |
| KR100415279B1 (ko) | 칩 적층 패키지 및 그 제조 방법 | |
| US6677219B2 (en) | Method of forming a ball grid array package | |
| US6380629B1 (en) | Wafer level stack package and method of fabricating the same | |
| US6544814B1 (en) | Method of manufacturing a packaged semiconductor device, and a semiconductor device manufactured thereby | |
| US20060097408A1 (en) | Semiconductor package device and method for fabricating the same | |
| US7198979B2 (en) | Method for manufacturing a stack arrangement of a memory module | |
| US7781259B2 (en) | Method of manufacturing a semiconductor using a rigid substrate | |
| US7332430B2 (en) | Method for improving the mechanical properties of BOC module arrangements | |
| US4531285A (en) | Method for interconnecting close lead center integrated circuit packages to boards | |
| US6479306B1 (en) | Method for manufacturing semiconductor device | |
| JPH09134928A (ja) | ウェーハから一度に切断された半導体チップグループを用いた高密度実装型パッケージ及びその製造方法 | |
| US20030094684A1 (en) | Center pad type IC chip with jumpers, method of processing the same and multi chip package | |
| US6551855B1 (en) | Substrate strip and manufacturing method thereof | |
| US8039363B2 (en) | Small chips with fan-out leads | |
| KR950014120B1 (ko) | 반도체 패키지의 제조방법 | |
| JP3789633B2 (ja) | 半導体装置 |