CN110718484A - 用于分离集成电路封装体的方法 - Google Patents

用于分离集成电路封装体的方法 Download PDF

Info

Publication number
CN110718484A
CN110718484A CN201910904123.0A CN201910904123A CN110718484A CN 110718484 A CN110718484 A CN 110718484A CN 201910904123 A CN201910904123 A CN 201910904123A CN 110718484 A CN110718484 A CN 110718484A
Authority
CN
China
Prior art keywords
integrated circuit
package
packages
circuit packages
present application
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910904123.0A
Other languages
English (en)
Inventor
曹若培
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rirong semiconductor (Shanghai) Co.,Ltd.
Original Assignee
Sun Moonlight Packaging Testing (shanghai) Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sun Moonlight Packaging Testing (shanghai) Co Ltd filed Critical Sun Moonlight Packaging Testing (shanghai) Co Ltd
Priority to CN201910904123.0A priority Critical patent/CN110718484A/zh
Publication of CN110718484A publication Critical patent/CN110718484A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)

Abstract

本申请的实施例涉及了用于分离集成电路封装体的方法。根据一实施例的该方法包括以下步骤：提供集成电路封装料带，该集成电路封装料带上布置有阵列排布的多个集成电路封装体；在该多个集成电路封装体上贴覆胶膜；使所述多个集成电路封装体彼此分离，其中分离后的每一集成电路封装体具有所述胶膜贴覆其上的相应部分；及去除该每一集成电路封装体上的胶膜贴覆其上的相应部分。本申请避免了切割过程中对集成电路封装体造成的损伤及切割残留物污染，从而提高了产品合格率，且不需要后续的清洗，在保证产品质量的同时节约了生产成本，提高了生产效率。

Description

用于分离集成电路封装体的方法
技术领域
本申请实施例涉及集成电路封装体制造技术，特别是涉及用于分离集成电路封装体的方法。
背景技术
集成电路的封装是半导体元件制造过程中的重要步骤。所谓封装是指将半导体元件(如光学元件、微机电元件等的核心结构)集成在一起形成集成电路，并以绝缘壳体等罩盖该集成电路而加以保护，从而免受外在环境的侵害(如机械力伤害或微粒污染等)，并承担机械支撑与信号输出或输入的功能。
在封装过程的初期，多个待封装的集成电路封装体是在同一料带上集中处理的，因而在后期需要将这些集成电路封装体进行分割为单一个体。然而，很多时候这种分割步骤发生在形成绝缘壳体之前。这种情况下，对集成电路封装体进行切割很可能会对其表面布置的电子线路结构造成损伤，还可能在其上形成切割残留物。该切割残留物会污染集成电路封装体，并需要后续的清洗程序，进而导致产品生产效率不高。随着电子产品的小型化趋势，集成电路封装体的体积也需要越来越小，更加剧了集成电路封装体分割时的困难。
因此，业内亟需对集成电路封装体的分割技术进行改进。
发明内容
本申请实施例的目的之一在于提供一种用于分离集成电路封装体的方法，该方法能够避免在集成电路封装体切割时损坏集成电路结构，并且切割后的集成电路封装体无需进一步的清洗处理。
本申请一些实施例提供了一用于分离集成电路封装体的方法，其包括以下步骤：提供集成电路封装料带，该集成电路封装料带上布置有阵列排布的多个集成电路封装体；在该多个集成电路封装体上贴覆胶膜；使该多个集成电路封装体彼此分离，其中分离后的每一集成电路封装体具有该胶膜贴覆其上的相应部分；及去除该每一集成电路封装体上的该胶膜贴覆其上的相应部分。
根据本申请的一些实施例，该多个集成电路封装体中的至少一者具有传感器。该传感器可位于该多个集成电路封装体中至少一者的中央区域。该传感器可为气体传感器。根据本申请的一些实施例，该多个集成电路封装体中的至少一者具有封装基板，该封装基板上设置有至少一个引脚。该至少一个引脚在该封装基板的边缘。根据本申请的一些实施例，该胶膜为UV膜，例如晶背研磨用紫外光膜。该去除该每一集成电路封装体上的该胶膜贴覆其上的相应部分包括以紫外线照射该UV膜的相应部分。根据本申请的一些实施例，使该多个集成电路封装体彼此分离包括但不限于水切割、气切割及锯切割方式中的一种或多种。根据本申请的一些实施例，该胶膜贴覆在该多个集成电路封装体的正面。
本申请实施例提供的用于分离集成电路封装体的方法相对于现有技术避免了切割制程对集成电路封装体造成的损伤及切割残留物污染，从而在保证产品质量的同时节约了生产成本，提高了生产效率。
附图说明
在下文中将简要地说明为了描述本申请实施例或现有技术所必要的附图以便于描述本申请的实施例。显而易见地，下文描述中的附图仅只是本申请中的部分实施例。对本领域技术人员而言，在不需要创造性劳动的前提下，依然可以根据这些附图中所例示的结构来获得其他实施例的附图。应注意，各种结构可能未按比例绘制，且各种结构的尺寸可出于论述的清楚起见而任意增大或减小。
图1所示是根据本申请一些实施例的待切割的集成电路封装料带的俯视结构示意图
图2所示是根据本申请一些实施例的用于分离集成电路封装体的方法流程图
图3-5是根据本申请一些实施例的用于分离集成电路封装体的方法应用于集成电路封装料带的不同阶段产品结构示意图
具体实施方式
为了更好的说明本申请的用于分离集成电路封装体的方法的有益效果及技术优势，下文中将结合本申请的实施例以及说明书附图来对其作进一步说明。
在本申请说明书全文中，将相同或相似的组件以及具有相同或相似的功能的组件通过类似附图标记来表示。在此所描述的有关附图的实施例为说明性质的、图解性质的且用于提供对本申请的基本理解。本申请的实施例不应该被解释为对本发明的限制。
在本说明书中，除非经特别指定或限定之外，相对性的用词例如：“中央的”、“纵向的”、“侧向的”、“前方的”、“后方的”、“右方的”、“左方的”、“内部的”、“外部的”、“较低的”、“较高的”、“水平的”、“垂直的”、“高于”、“低于”、“上方的”、“下方的”、“顶部的”、“底部的”以及其衍生性的用词(例如“水平地”、“向下地”、“向上地”等等)应该解释成引用在讨论中所描述或在附图中所描示的方向。这些相对性的用词仅用于描述上的方便，且并不要求将本申请以特定的方向建构或操作。
另外，有时在本文中以范围格式呈现量、比率和其它数值。应理解，此类范围格式是用于便利及简洁起见，且应灵活地理解，不仅包含明确地指定为范围限制的数值，而且包含涵盖于该范围内的所有个别数值或子范围，如同明确地指定每一数值及子范围一般。
在具体实施方式及权利要求书中，由术语“中的一种”或其他相似术语所连接的项目的列表可意味着所列项目中的任一者。例如，如果列出项目A及B，那么短语“A及B中的一者”意味着仅A或仅B。在另一实例中，如果列出项目A、B及C，那么短语“A、B及C中的一者”意味着仅A；仅B；或仅C。项目A可包含单个元件或多个元件。项目B可包含单个元件或多个元件。项目C可包含单个元件或多个元件。
在具体实施方式及权利要求书中，由术语“中的至少一者”、“中的至少一个”、“中的至少一种”或其他相似术语所连接的项目的列表可意味着所列项目的任何组合。例如，如果列出项目A及B，那么短语“A及B中的至少一者”意味着仅A；仅B；或A及B。在另一实例中，如果列出项目A、B及C，那么短语“A、B及C中的至少一者”意味着仅A；或仅B；仅C；A及B(排除C)；A及C(排除B)；B及C(排除A)；或A、B及C的全部。项目A可包含单个元件或多个元件。项目B可包含单个元件或多个元件。项目C可包含单个元件或多个元件。
图1所示是根据本申请一些实施例的待切割的集成电路封装料带的俯视结构示意图。该集成电路封装料带100可以是采用封装基板的料带，而在其它实施例中可以是采用导线框架的料带(如图3-5所示)。
如图1所示，该待切割的集成电路封装料带100布置有呈阵列排布的多个集成电路封装体10。可通过沿切割线(未示出)切割该集成电路封装料带100而得到单独的集成电路封装体10。该切割工艺包括但不限于水切割、气切割及锯切割方式中的一种或多种。本领域技术人员应理解，这些集成电路封装体10并未完成完整的封装制程(下同)，例如图1所示的集成电路封装体10已完成其上集成电路结构的配置，将进入后续的绝缘壳体注塑支撑。在本申请的另外一些实施例中，这些待分割的集成电路封装体10可能处于其它制程阶段之间。
更具体的，在该集成电路封装料带100是采用封装基板的料带时，一单独的集成电路封装体10可具有封装基板102，及设置在该封装基板102上的集成电路结构，如待封装集成电路元件104，导线106及引脚108等。集成电路封装体10的主要集成电路结构，如裸片等所在的表面为正面。
该集成电路元件104可布置在该集成电路封装体10的中央区域。在一些实施例中，该集成电路元件104为传感器。例如，该传感器可为气体传感器。如本领域技术人员所能理解的，根据不同产品的性能需求，该集成电路元件104能够为任何一种或多种集成电路结构，如裸片、预封装芯片等等，并不受本申请实施例的限制。
如本领域技术人员所能理解的，引脚108设置在集成电路元件104旁侧，例如该封装基板102的边缘。如本领域技术人员所能理解的，根据不同产品的性能需求，该一或多个引脚108的形状可以为图1所示的矩形，也可以为圆形、菱形、多边形或不规则图形。此外，该引脚108的位置和个数也是非固定的，不受本申请所例举实施例的限制。在一些实施例中，该引脚108为布置在集成电路元件104四周的4个引脚。
在一些实施例中，该集成电路封装体10还具有至少一个镀金点101，以供后续集成电路封装体10上的集成电路结构的连接与配置。
如前述，在本实施例的一些实施例中，集成电路封装体10并未完成完整的封装制程，如还未形成绝缘壳体(未示出)，因而其上的集成电路结构，如待封装集成电路元件104，导线106及引脚108等均裸露在外，易受外界的冲击或污染。特别是该集成电路元件104为传感器的情况下，其受损害几率更大。例如，该集成电路元件104可为厚度约1um到2um之间的气体传感器，而且该气体传感器内部有孔洞(图中未标出)。因而，在现有技术的切割过程中，该气体传感器极可能因切割过程中的冲击力而被损伤，进而失效。
此外，切割过程中形成的切割残留物也可能污染集成电路封装体10，影响集成电路封装体10的质量。
例如，在现有技术的水切割过程中，由于该集成电路封装体10的表面暴露在环境中，水压的冲击会导致该集成电路封装体10及其封装基板102边缘的破损，产生切割微粒。不仅造成靠近该边缘的引脚108的损伤，还会导致该引脚108上残留有水分及该切割微粒，进一步造成污染。并且，水压的冲击及该切割微粒还会导致集成电路封装体10上布置的电子元件104的损伤及污染，甚至使其完全失效。
例如，在现有技术的气切割过程中，由于该集成电路封装体10的表面暴露在环境中，气压的冲击会导致该集成电路封装体10及其封装基板102边缘的破损，产生切割微粒。不仅造成靠近该边缘的引脚108的损伤，还会导致引脚108上残留有该切割微粒，进一步造成污染。并且，气压的冲击及该切割微粒还会导致集成电路封装体10上布置的电子元件104的损伤及污染，甚至使其完全失效。
例如，在现有技术的锯切割过程中，由于该集成电路封装体10的表面暴露在环境中，机械力的冲击会导致该集成电路封装体10及其封装基板102边缘的破损，产生切割微粒。不仅造成靠近该边缘的引脚108的损伤，还会导致该引脚108上残留有该切割微粒，进一步造成污染。并且，锯切机械力的冲击及该切割微粒还会导致集成电路封装体10上布置的电子元件104的损伤及污染，甚至使其完全失效。
如本领域技术人员所能理解的，其他的切割方式都能够对该集成电路封装体10造成如上所述的损伤，在此不必一一枚举。
图2所示是根据本申请一些实施例的用于分离集成电路封装体的方法流程图200，其可用于分离集成电路封装料带上的集成电路封装体。图3所示是根据本申请一些实施例的待切割的集成电路封装料带300的俯视结构示意图，其中该集成电路封装料带为采用导线框架的料带。
图2所示的用于分离集成电路封装体的方法可分离的集成电路封装体可采用封装基板(如图1所示)，也可采用导线框架(如图3所示)。下文以用于分离如图3所示的集成电路封装体30为例，阐明根据本申请一些实施例的分离集成电路封装体方法的具体过程。相应的，图3-5是根据本申请一些实施例的用于分离集成电路封装体的方法应用于集成电路封装料带的不同阶段产品结构示意图。
如图2所示，在步骤201，提供待分割的集成电路封装料带，该集成电路封装料带布置有多个阵列排布的集成电路封装体30。在该集成电路封装料带是如图3所示的导线框架料带300时，该待分割的集成电路封装料带300上的集成电路封装体30亦可称为导线框架单元30。其中，每一导线框架单元30包括承载盘301、电路元件304、连接杆306、若干引脚308及连筋302。
具体地，该承载盘301经配置用以承载集成电路元件304。该集成电路元件304可布置在该承载盘301的中央区域。在一些实施例中，该集成电路元件304为传感器。例如，该传感器可为气体传感器。如本领域技术人员所能理解的，根据不同产品的性能需求，该集成电路元件304能够为任何一种或多种集成电路结构，如裸片、预封装芯片等等，并不受本申请实施例的限制。
该连接杆306将相邻的承载盘301连接起来形成阵列。
如本领域技术人员所能理解的，该引脚308围绕承载盘301的四周设置，且经配置以将承载盘301上的待封装电路与外部引脚(未图示)电连接。如本领域技术人员所能理解的，该引脚308的位置和个数是非固定的，不受本申请所例举实施例的限制。在一些实施例中，该引脚308为布置在集成电路元件304四周的20个引脚。
连筋302连接若干引脚308以保持引脚的排列位置。
如前述，在本实施例的一些实施例中，导线框架单元30并未完成完整的封装制程，如还未形成绝缘壳体(未示出)，因而其上的集成电路结构，如待封装承载盘301、电路元件304、连接杆306及若干引脚308等均裸露于导线框架料带300的正面401(参见图4)，易受外界的冲击或污染。特别是该集成电路元件304为传感器的情况下，其受损害几率更大。例如，该集成电路元件304可为厚度约1um到2um之间的气体传感器，而且该气体传感器内部有孔洞(图中未标出)。因而，在现有技术的切割过程中，该气体传感器极可能因切割过程中的冲击力而被损伤，进而失效。
此外，切割过程中形成的切割残留物也可能污染导线框架单元30，影响导线框架单元30的质量。
步骤202，在该待分割的集成电路封装料带的正面设置胶膜。在本申请的一些实施例中，在对图3所示的集成电路导线框架料带300上贴膜的产品结构示意图如图4所示。
具体的，该集成电路封装料带300具有正面401，正面401为该待分割的集成电路封装料带上的主要或大部分集成电路结构，例如裸片所在的表面。
具体的，在集成电路封装料带300的正面401上贴胶膜403，该胶膜403具有黏性，能够完全覆盖集成电路封装料带300。在本申请的一些实施例中，该胶膜403厚度在约100um到约130um之间。
步骤203，对具有该胶膜的该集成电路封装料带300进行分割，使得该多个集成电路封装体30彼此分离。在本申请的一些实施例中，该分割步骤包括但不限于水切割、气切割及锯切割方式中的一种或多种。
步骤204，去除该多个集成电路封装体30中的每一者的正面401上的该胶膜403，得到单个集成电路封装体30。图5所示为在本申请的一些实施例中，在对图3所示的集成电路导线框架料带300进行分割后得到的单独集成电路封装体30的俯视结构示意图。
例如，根据本申请的一些实施例，该胶膜403为UV膜。步骤204可通过对每一个集成电路封装体30上贴覆的该UV膜部分进行紫外线照射，使其黏性下降，从而去除该多个集成电路封装体30中的每一者的正面的该UV膜。
由于切割过程中进行了贴膜保护，该经切割的单个集成电路封装体30可避免受到的损伤及切割残留物污染。因而，本申请实施例提供的切割方法提高了产品合格率，不需要后续的清洗，在保证产品质量的同时节约了生产成本，提高了生产效率。
在本说明书通篇中对“本申请一些实施例”或类似术语的参考意指连同其它实施例一起描述的特定特征、结构或特性包含于至少一个实施例中且可未必呈现在所有实施例中。因此，短语“本申请一实施例”或类似术语在本说明书通篇中的各处的相应出现未必指同一实施例。此外，可以任何适合方式来组合任何特定实施例的该特定特征、结构或特性与一或多个其它实施例。应理解，本文中所描述及图解说明的实施例的其它变化及修改鉴于本文中的教示是可能的且将被视为本申请的精神及范围的部分。
本申请的技术内容及技术特点已揭示如上，然而熟悉本领域的技术人员仍可能基于本申请的教示及揭示而作种种不背离本申请精神的替换及修饰。因此，本申请的保护范围应不限于实施例所揭示的内容，而应包括各种不背离本申请的替换及修饰，并为本专利申请权利要求书所涵盖。

Claims (10)

1.一种用于分离集成电路封装体的方法，其包括：
提供集成电路封装料带，所述集成电路封装料带上布置有阵列排布的多个集成电路封装体；
在所述多个集成电路封装体上贴覆胶膜；
使所述多个集成电路封装体彼此分离，其中分离后的每一集成电路封装体具有所述胶膜贴覆其上的相应部分；及
去除所述每一集成电路封装体上的所述胶膜贴覆其上的相应部分。
2.根据权利要求1所述的方法，其中所述多个集成电路封装体中的至少一者具有传感器。
3.根据权利要求2所述的方法，其中所述传感器位于所述多个集成电路封装体中至少一者的中央区域。
4.根据权利要求2所述的方法，其中所述传感器为气体传感器。
5.根据权利要求1所述的方法，其中所述多个集成电路封装体中的至少一者具有封装基板，所述封装基板上设置有至少一个引脚。
6.根据权利要求5所述的方法，其中所述至少一个引脚在所述封装基板的边缘。
7.根据权利要求1所述的方法，其中所述胶膜为UV膜。
8.根据权利要求7所述的方法，其中所述去除所述每一集成电路封装体上的所述胶膜贴覆其上的相应部分包括以紫外线照射所述UV膜的相应部分。
9.根据权利要求1所述的方法，其中所述使所述多个集成电路封装体彼此分离包括以下方式中的一者或多者对所述集成电路封装料带进行分割：
水切割、气切割及锯切割。
10.根据权利要求1所述的方法，其中所述胶膜贴覆在所述多个集成电路封装体的正面，所述正面是所述多个集成电路封装体中每一者的主要集成电路结构所在的表面。
CN201910904123.0A 2019-09-24 2019-09-24 用于分离集成电路封装体的方法 Pending CN110718484A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910904123.0A CN110718484A (zh) 2019-09-24 2019-09-24 用于分离集成电路封装体的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910904123.0A CN110718484A (zh) 2019-09-24 2019-09-24 用于分离集成电路封装体的方法

Publications (1)

Publication Number Publication Date
CN110718484A true CN110718484A (zh) 2020-01-21

Family

ID=69210035

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910904123.0A Pending CN110718484A (zh) 2019-09-24 2019-09-24 用于分离集成电路封装体的方法

Country Status (1)

Country Link
CN (1) CN110718484A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113257713A (zh) * 2021-05-11 2021-08-13 苏州日月新半导体有限公司 集成电路去毛刺装置、集成电路去毛刺辅助装置以及集成电路去毛刺方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1702846A (zh) * 2005-04-07 2005-11-30 江苏长电科技股份有限公司 新型集成电路或分立元件超薄无脚封装工艺及其封装结构
US20100022071A1 (en) * 2007-03-09 2010-01-28 Panasonic Corporation Method of manufacturing semiconductor chip
CN102237324A (zh) * 2010-04-29 2011-11-09 国碁电子(中山)有限公司 集成电路封装结构及方法
CN105513976A (zh) * 2015-12-02 2016-04-20 上海凯虹电子有限公司 半导体封装方法、封装体及封装单元

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1702846A (zh) * 2005-04-07 2005-11-30 江苏长电科技股份有限公司 新型集成电路或分立元件超薄无脚封装工艺及其封装结构
US20100022071A1 (en) * 2007-03-09 2010-01-28 Panasonic Corporation Method of manufacturing semiconductor chip
CN102237324A (zh) * 2010-04-29 2011-11-09 国碁电子(中山)有限公司 集成电路封装结构及方法
CN105513976A (zh) * 2015-12-02 2016-04-20 上海凯虹电子有限公司 半导体封装方法、封装体及封装单元

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113257713A (zh) * 2021-05-11 2021-08-13 苏州日月新半导体有限公司 集成电路去毛刺装置、集成电路去毛刺辅助装置以及集成电路去毛刺方法
CN113257713B (zh) * 2021-05-11 2024-05-17 日月新半导体(苏州)有限公司 集成电路去毛刺装置、集成电路去毛刺辅助装置以及集成电路去毛刺方法

Similar Documents

Publication Publication Date Title
US20050167790A1 (en) Integrated circuit package with transparent encapsulant and method for making thereof
US7749349B2 (en) Methods and systems for releasably attaching support members to microfeature workpieces
US7833601B2 (en) Methods for releasably attaching support members to microfeature workpieces and microfeature assemblies formed using such methods
US6750082B2 (en) Method of assembling a package with an exposed die backside with and without a heatsink for flip-chip
US10490531B2 (en) Manufacturing method of semiconductor device and semiconductor device
JP2008288400A (ja) 回路基板，樹脂封止型半導体装置，樹脂封止型半導体装置の製造方法，トレイおよび検査ソケット
US6858470B1 (en) Method for fabricating semiconductor packages, and leadframe assemblies for the fabrication thereof
US20070007648A1 (en) Semiconductor device protective structure and method for fabricating the same
US7846776B2 (en) Methods for releasably attaching sacrificial support members to microfeature workpieces and microfeature devices formed using such methods
US10714528B2 (en) Chip package and manufacturing method thereof
CN110718484A (zh) 用于分离集成电路封装体的方法
KR102030409B1 (ko) 웨이퍼 다이싱 방법 및 웨이퍼를 다이싱하기 위한 시스템
US9831129B2 (en) Semiconductor device manufacturing method
US7749866B2 (en) Method for sawing a wafer and method for manufacturing a semiconductor package by using a multiple-type tape
US7470601B2 (en) Semiconductor device with semiconductor chip and adhesive film and method for producing the same
US20070216038A1 (en) Method for producing semiconductor components
US8716845B2 (en) Lead frame strip for reduced mold sticking during degating
US8927343B2 (en) Package process
US9741617B2 (en) Encapsulated semiconductor package and method of manufacturing thereof
US9269837B2 (en) Chip package and method of manufacturing the same
US20170084490A1 (en) Method for making ic with stepped sidewall and related ic devices
KR100486241B1 (ko) 파티클 오염을 방지할 수 있는 반도체 패키지 및 그 조립방법
US9214447B2 (en) Non-leaded type semiconductor package and method of assembling same
US20100032847A1 (en) Method for forming a package-on-package structure
KR102102034B1 (ko) Qfn 반도체 패키지의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20201228

Address after: No. 669, GuoShouJing Road, Pudong New Area pilot Free Trade Zone, Shanghai, 201203

Applicant after: Rirong semiconductor (Shanghai) Co.,Ltd.

Address before: 6th floor, no.669 GuoShouJing Road, Pudong New Area pilot Free Trade Zone, Shanghai 201203

Applicant before: ASE ASSEMBLY & TEST (SHANGHAI) Ltd.

RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200121