KR20200008953A - 반도체 제조 장치 및 반도체 장치의 제조 방법 - Google Patents

반도체 제조 장치 및 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR20200008953A
KR20200008953A KR1020190084154A KR20190084154A KR20200008953A KR 20200008953 A KR20200008953 A KR 20200008953A KR 1020190084154 A KR1020190084154 A KR 1020190084154A KR 20190084154 A KR20190084154 A KR 20190084154A KR 20200008953 A KR20200008953 A KR 20200008953A
Authority
KR
South Korea
Prior art keywords
die
abnormality
image
foreign material
substrate
Prior art date
Application number
KR1020190084154A
Other languages
English (en)
Other versions
KR102219591B1 (ko
Inventor
히데하루 고바시
고우지 호사까
유끼 마쯔자끼
Original Assignee
파스포드 테크놀로지 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 파스포드 테크놀로지 주식회사 filed Critical 파스포드 테크놀로지 주식회사
Publication of KR20200008953A publication Critical patent/KR20200008953A/ko
Application granted granted Critical
Publication of KR102219591B1 publication Critical patent/KR102219591B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67121—Apparatus for making assemblies not otherwise provided for, e.g. package constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67712—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrate being handled substantially vertically
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrates to be conveyed not being semiconductor wafers or large planar substrates, e.g. chips, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge clamping, e.g. clamping ring

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Die Bonding (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)

Abstract

[과제] 다이 표면 상의 이상을 카메라에 의한 촬상에서 검출하였을 때, 그 이상이 크랙인지 이물에 의한 것인지를 촬상 화상으로 판단하는 것은 어렵다.
[해결 수단] 반도체 제조 장치는, 다이를 촬상하는 촬상 장치와, 상기 다이를 상기 촬상 장치 광학축에 대하여 45도보다도 작은 각도로 광을 조사하는 제1 상태와, 45도보다도 큰 각도로 광을 조사하는 제2 상태를 갖는 조명 장치와, 상기 촬상 장치 및 상기 조명 장치를 제어하는 제어 장치를 구비한다. 상기 제어 장치는, 상기 조명 장치를 상기 제1 상태로 하고 상기 촬상 장치에 의하여 상기 다이를 촬상한 제1 화상과, 상기 조명 장치를 상기 제2 상태로 하고 상기 촬상 장치에 의하여 상기 다이를 촬상한 제2 화상에 기초하여, 상기 다이 표면의 이상을 인식한다.

Description

반도체 제조 장치 및 반도체 장치의 제조 방법{APPARATUS FOR MANUFACTURING SEMICONDUCTOR AND METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE}
본 개시는 반도체 제조 장치에 관한 것이며, 예를 들어 다이를 인식하는 카메라를 구비하는 다이 본더에 적용 가능하다.
반도체 장치의 제조 공정의 일부에, 반도체 칩(이하, 단순히 다이라 함)을 배선 기판이나 리드 프레임 등(이하, 단순히 기판이라 함)에 탑재하여 패키지를 조립하는 공정이 있고, 패키지를 조립하는 공정의 일부에, 반도체 웨이퍼(이하, 단순히 웨이퍼라 함)로부터 다이를 분할하는 공정(다이싱 공정)과, 분할한 다이를 기판 상에 탑재하는 본딩 공정이 있다. 본딩 공정에 사용되는 반도체 제조 장치가 다이 본더이다.
다이 본더는, 땜납, 금 도금, 수지를 접합 재료로 하여 다이를 기판, 또는 이미 본딩된 다이 상에 본딩(탑재하여 접착)하는 장치이다. 다이를, 예를 들어 기판의 표면에 본딩하는 다이 본더에 있어서는, 콜릿이라 칭해지는 흡착 노즐을 이용하여 다이를 웨이퍼로부터 흡착하여 픽업하고, 기판 상으로 반송하여 압박력을 부여함과 함께, 접합재를 가열함으로써 본딩을 행한다는 동작(작업)이 반복하여 행해진다. 콜릿은, 흡착 구멍을 갖고 에어를 흡인하여 다이를 흡착 보유 지지하는 유지구이며, 다이와 동일한 정도의 크기를 갖는다.
다이싱 공정에 있어서, 다이싱 시의 절삭 저항 등에 의하여 다이에, 절단면으로부터 내부로 연장되는 크랙이 발생하는 경우가 있다.
일본 특허 공개 제2017-117916호 공보
다이 표면 상의 이상을 카메라에 의한 촬상에서 검출하였을 때, 그 이상이 크랙인지 이물에 의한 것인지를 촬상 화상으로 판단하는 것은 어렵다.
본 개시의 과제는, 이물과 크랙을 구별하여 인식하는 것이 가능한 기술을 제공하는 것이다.
그 외의 과제와 신규의 특징은 본 명세서의 기술 및 첨부 도면으로부터 밝혀질 것이다.
본 개시 중 대표적인 것의 개요를 간단히 설명한다면 하기와 같다.
즉, 반도체 제조 장치는, 다이를 촬상하는 촬상 장치와, 상기 다이를 상기 촬상 장치의 광학축에 대하여 45도보다도 작은 각도로 광을 조사하는 제1 상태와, 45도보다도 큰 각도로 광을 조사하는 제2 상태를 갖는 조명 장치와, 상기 촬상 장치 및 상기 조명 장치를 제어하는 제어 장치를 구비한다. 상기 제어 장치는, 상기 조명 장치를 상기 제1 상태로 하고 상기 촬상 장치에 의하여 상기 다이를 촬상한 제1 화상과, 상기 조명 장치를 상기 제2 상태로 하고 상기 촬상 장치에 의하여 상기 다이를 촬상한 제2 화상에 기초하여, 상기 다이 표면의 이상을 인식한다.
상기 반도체 제조 장치에 의하면 이물과 크랙을 구별하여 인식할 수 있다.
도 1은 다이의 이상을 촬상한 화상이다.
도 2는 실시 형태의 이물과 크랙을 구별하는 원리를 설명하는 도면이며, 도 2의 (A)는 하이 앵글 조명의 상태를 도시하는 도면이고, 도 2의 (B)는 로우 앵글 조명의 상태를 도시하는 도면이고, 도 2의 (C)는 하이 앵글 조명의 상태에 있어서의 촬상 화상을 도시하는 도면이고, 도 2의 (D)는 로우 앵글 조명의 상태에 있어서의 촬상 화상을 도시하는 도면이다.
도 3은 각 검출한 좌표를 비교하는 방법을 설명하는 도면이며, 도 3의 (A)는 하이 앵글 조명에 의한 검출 화상이고, 도 3의 (B)는 로우 앵글 조명에 의한 검출 화상이다.
도 4는 화상 차분 방법을 설명하는 도면이며, 도 4의 (A)는 하이 앵글 조명에 의한 검출 화상이고, 도 4의 (B)는 로우 앵글 조명에 의한 검출 화상이고, 도 4의 (C)는 도 4의 (A)의 화상과 도 4의 (B)의 화상의 차분 화상이다.
도 5는 이물과 크랙을 구별하여 인식하는 표면 검사의 흐름도이다.
도 6은 실시예의 다이 본더의 구성예를 도시하는 개략 상면도이다.
도 7은 도 6에 있어서 화살표 A 방향으로부터 보았을 때의 개략 구성을 설명하는 도면이다.
도 8은 도 6의 다이 공급부의 구성을 도시하는 외관 사시도이다.
도 9는 도 8의 다이 공급부의 주요부를 도시하는 개략 단면도이다.
도 10은 웨이퍼 인식 카메라의 조명 장치의 배치를 도시하는 도면이다.
도 11은 도 6의 다이 본더의 제어계의 개략 구성을 도시하는 블록도이다.
도 12는 도 6의 다이 본더에 있어서의 다이 본딩 공정을 설명하는 흐름도이다.
이하, 실시 형태 및 실시예에 대하여 도면을 이용하여 설명한다. 단, 이하의 설명에 있어서, 동일한 구성 요소에는 동일한 부호를 붙여, 반복되는 설명을 생략하는 경우가 있다. 또한 도면은, 설명을 보다 명확히 하기 위하여 실제의 양태에 비해 각 부의 폭, 두께, 형상 등에 대하여 모식적으로 표현되는 경우가 있지만, 어디까지나 일례이며 본 발명의 해석을 한정하는 것은 아니다.
먼저, 본원 발명자가 검토한 기술에 대하여 도 1을 이용하여 설명한다. 도 1은, 다이의 이상을 촬상한 화상이다.
다이 표면 상의 이상 AB를 카메라에 의한 촬상에서 검출하였을 때, 그 이상 AB가 크랙인지 이물에 의한 것인지를 촬상 화상으로 판단하는 것은 어렵다. 특히 섬유 형상의 이물과 크랙은 모두 선 형상으로 되어 있기 때문이다.
카메라에 의한 촬상 화상에서의 크랙 검사 기능을 설계하는 경우, 그 조명 구성은 「배경을 밝게 하고 보고자 하는 것을 어둡게 그리는」 명시야 방식과, 「배경을 어둡게 하고 보고자 하는 것을 밝게 그리는」 암시야 방식이 있다.
일반적으로 미세한 흠집을 검사하는 경우에는 암시야 쪽이 좋다. 다이 표면은 경면에 가까워, 암시야에 의한 검사를 행하기에는 사광 조명이 좋다. 문제는 그 입사각의 결정이다. 크랙의 경우, 사광 조명의 입사각은 광학계의 축에 가능한 한 가까운(입사각을 가능한 한 0도에 근접시키는) 편이 크랙을 빛나게 하기 쉽다. 이에 비해, 다이 표면 상의 이물은 비교적 조명의 입사각에 의존하지 않고 빛나게 할 수 있다. 실시 형태에서는 이 성질을 이용하여 이물과 크랙을 구별한다.
다음으로, 실시 형태의 이물과 크랙을 구별하는 원리에 대하여 도 2를 이용하여 설명한다. 도 2는, 실시 형태의 이물과 크랙을 구별하는 원리를 설명하는 도면이며, 도 2의 (A)는, 하이 앵글 조명의 상태를 도시하는 도면이고, 도 2의 (B)는, 로우 앵글 조명의 상태를 도시하는 도면이고, 도 2의 (C)는, 하이 앵글 조명의 상태에 있어서의 촬상 화상을 도시하는 도면이고, 도 2의 (D)는, 로우 앵글 조명의 상태에 있어서의 촬상 화상을 도시하는 도면이다.
여기서 하이 앵글이란, 광학축에 대한 입사각(θ)이 45도 미만(θ<45도)이고, 로우 앵글이란, 입사각(θ)이 45도 초과(θ>45도)이다.
도 2의 (A), (B)에 도시한 바와 같이, 촬상 장치인 카메라 CA 및 광학계 OS를 다이 D의 표면에 대하여 수직으로 배치한다. 즉, 광학축을 다이 D의 표면에 대하여 수직으로 한다. 조명 LE는 광학축에 대하여 소정의 각도로 다이 D에 조사한다.
도 2의 (A)에 도시한 바와 같이, 조명 LE를 하이 앵글로 하면(입사각(θ)을 작게 하면), 도 2의 (C)에 도시한 바와 같이 크랙 CR과 이물 FM의 양쪽이 빛난다. 도 2의 (B)에 도시한 바와 같이, 조명 LE를 로우 앵글로 하면(입사각(θ)을 크게 하면), 도 2의 (D)에 도시한 바와 같이 이물 FM만이 빛난다.
다음으로, 이물부와 크랙부의 분리 방법에 대하여 도 3을 이용하여 설명한다. 도 3은, 각 검출한 좌표를 비교하는 방법을 설명하는 도면이며, 도 3의 (A)는, 하이 앵글 조명에 의한 검출 화상이고, 도 3의 (B)는, 로우 앵글 조명에 의한 검출 화상이다.
도 3의 (A)에 도시한 바와 같이, 하이 앵글 조명에 의한 검출 화상에서는 이물과 크랙이 검출된다. 도 3의 (B)에 도시한 바와 같이, 로우 앵글 조명에 의한 검출 화상에서는 이물만이 검출된다. 하이 앵글 조명과 로우 앵글 조명은 조명이 상이하기 때문에, 검출 좌표가 동일해진다고 할 수만은 없다. 그래서, 근방인지의 여부를 판단하기 위하여, 반경 설정하고 동일한 것인지를 판단한다. 도 3의 (B)의 이상 C´의 중심 좌표의 소정 반경 내에 이상 C의 중심 좌표가 있는 경우, 이상 C와 이상 C´은 동일한 것이므로 이물로 판단한다. 이상 A, B는 크랙으로 판단한다.
다음으로, 이물부와 크랙부의 다른 분리 방법인 화상 차분 방법에 대하여 도 4를 이용하여 설명한다. 도 4는, 화상 차분 방법을 설명하는 도면이며, 도 4의 (A)는, 하이 앵글 조명에 의한 검출 화상이고, 도 4의 (B)는, 로우 앵글 조명에 의한 검출 화상이고, 도 4의 (C)는, 도 4의 (A)의 화상과 도 4의 (B)의 화상의 차분 화상이다.
도 4의 (A)에 도시한 바와 같이, 하이 앵글 조명에 의한 검출 화상에서는 이물과 크랙이 검출된다. 도 4의 (B)에 도시한 바와 같이, 로우 앵글 조명에 의한 검출 화상에서는 이물만이 검출된다. 도 4의 (B)의 이상 C´에 팽창 처리를 행하고, 도 4의 (A)의 하이 앵글 조명의 화상과 차분을 행한다. 도 4의 (C)에 도시한 바와 같이, 남은 부분이 있으면 크랙으로 판단한다. 따라서 이상 A, B는 크랙으로 판단한다.
다음으로, 실시 형태의 효과에 대하여 설명한다. 카메라에서 검출한 이 선형상의 이상이 크랙이면 그 대소와 무관하게 불량품으로 된다. 그러나 이물이라면 대상인 다이는 양품일 가능성이 높으며, 그 경우, 이물을 제거하면 양품으로서 생산하는 것이 가능하다. 이들을 자동으로 구별함으로써 그때그때 작업자를 개재시킬 필요가 없으며, 또한 자동으로 효율적인 이물 제거 처리를 행하는 것도 가능해진다. 이 동작 흐름에 대하여 도 5를 이용하여 설명한다. 도 5는, 이물과 크랙을 구별하여 인식하는 표면 검사의 흐름도이다.
도 2의 (A)의 하이 앵글 조명 및 도 2의 (B)의 로우 앵글 조명에 의하여 다이 D의 표면 상을 촬상하여 검사를 행한다(스텝 S1). 도 2의 (C), (D)에 도시한 바와 같은 이상이 있는지 판정한다(스텝 S2). 이상이 없는 경우("아니오"의 경우)에는 그대로 착공한다(스텝 S3). 이상이 있는 경우("예"의 경우)에는 도 3의 좌표 비교 또는 도 4의 화상 차분에 의하여 이상이 이물인지 크랙인지를 판단한다(스텝 S4). 크랙인 경우에는, 이상이 있던 다이의 픽업 등의 착공은 행하지 않고 다음 다이로 스킵하거나, 에러가 있다고 하여 정지한다(스텝 S5).
이물인 경우에는 에어 분사 또는 흡수 등의 이물 제거 처리를 행하고(스텝 S6), 다이 표면 상을 재검사한다(스텝 S7). 이상이 없는(양품 판정된) 경우에는 그대로 착공한다(스텝 S8). 이상 판정된 경우에는 재검사(이물 제거 처리)가 소정 횟수에 달해 있는지의 여부를 판정한다(스텝 S9). "예"의 경우에는, 이상이 있던 다이의 픽업 등의 착공은 행하지 않고 다음 다이로 스킵하거나, 에러가 있다고 하여 정지한다(스텝 SA). "아니오"의 경우에는 스텝 S6으로 되돌아간다.
이물인지 크랙인지를 판단할 수 있으면 상기와 같은 알고리즘을 편입하는 것이 가능해져, 양품을 스킵해 버릴 확률이 줄어든다. 또한 불량품의 재검사나 이물 제거 처리를 몇 번이나 행하지 않아도 되어 생산 효율이 좋아진다. 즉, 표면의 이상에 대하여 이물인지 크랙인지를 판단할 수 있으면, 양품을 많이 구제할 수 있기 때문에 수율을 향상시키는 것이 가능해진다. 또한 제품 이상의 검출에 의한 장치 정지를 억제할 수 있기 때문에, 장치의 MTBF(Mean Time Between Failures: 평균 고장 간격)를 향상시키는 것이 가능해진다.
또한 다이 표면 상의 이상을 카메라에 의한 촬상에서 검출하였을 때, 그 이상이 흠집인지 이물에 의한 것인지를 촬상 화상으로 판단하는 것은 어려우며, 기판 표면 상의 이상을 카메라에 의한 촬상에서 검출하였을 때, 그 이상이 흠집인지 이물에 의한 것인지를 촬상 화상으로 판단하는 것은 어렵다. 실시 형태에서는 다이 표면 상의 이물과 크랙을 구별하여 인식하고 있지만 다이 표면에 한정되는 것은 아니며, 예를 들어 다이가 본딩되는 기판이나 리드 프레임 상의 이물과 흠집을 구별하여 인식시켜도 되고, 다이 표면 상의 이물과 흠집을 구별하여 인식시켜도 된다.
[실시예]
도 6은, 실시예의 다이 본더의 구성을 도시하는 개략 상면도이다. 도 7은, 도 6에 있어서 화살표 A 방향으로부터 보았을 때의 개략 구성을 설명하는 도면이다.
다이 본더(10)는 크게 구별하여, 하나 또는 복수의 최종 1패키지로 되는 제품 에어리어(이하, 패키지 에어리어 P라 함)를 프린트한 기판 S에 실장하는 다이 D를 공급하는 다이 공급부(1)와, 픽업부(2), 중간 스테이지부(3)와, 본딩부(4)와, 반송부(5), 기판 공급부(6)와, 기판 반출부(7)와, 각 부의 동작을 감시하고 제어하는 제어부(8)를 갖는다. Y축 방향이 다이 본더(10)의 전후 방향이고, X축 방향이 좌우 방향이다. 다이 공급부(1)가 다이 본더(10)의 앞쪽에 배치되고, 본딩부(4)가 안쪽에 배치된다.
먼저, 다이 공급부(1)는, 기판 S의 패키지 에어리어 P에 실장하는 다이 D를 공급한다. 다이 공급부(1)는, 웨이퍼(11)를 보유 지지하는 웨이퍼 보유 지지대(12)와, 웨이퍼(11)로부터 다이 D를 밀어올리는, 점선으로 나타내는 밀어올림 유닛(13)을 갖는다. 다이 공급부(1)는, 도시하지 않은 구동 수단에 의하여 XY 방향으로 이동하여, 픽업하는 다이 D를 밀어올림 유닛(13)의 위치로 이동시킨다.
픽업부(2)는, 다이 D를 픽업하는 픽업 헤드(21)와, 픽업 헤드(21)를 Y 방향으로 이동시키는 픽업 헤드의 Y 구동부(23)와, 콜릿(22)을 승강, 회전 및 X 방향 이동시키는, 도시하지 않은 각 구동부를 갖는다. 픽업 헤드(21)는, 밀어올려진 다이 D를 선단에 흡착 보유 지지하는 콜릿(22)(도 7도 참조)을 가지며, 다이 공급부(1)로부터 다이 D를 픽업하여 중간 스테이지(31)에 적재한다. 픽업 헤드(21)는, 콜릿(22)을 승강, 회전 및 X 방향 이동시키는, 도시하지 않은 각 구동부를 갖는다.
중간 스테이지부(3)는, 다이 D를 일시적으로 적재하는 중간 스테이지(31)와, 중간 스테이지(31) 상의 다이 D를 인식하기 위한 스테이지 인식 카메라(32)를 갖는다.
본딩부(4)는 중간 스테이지(31)로부터 다이 D를 픽업하여, 반송되어 오는 기판 S의 패키지 에어리어 P 상에 본딩하거나, 또는 이미 기판 S의 패키지 에어리어 P 상에 본딩된 다이 상에 적층하는 형태로 본딩한다. 본딩부(4)는, 픽업 헤드(21)와 마찬가지로 다이 D를 선단에 흡착 보유 지지하는 콜릿(42)(도 7도 참조)을 구비하는 본딩 헤드(41)와, 본딩 헤드(41)를 Y 방향으로 이동시키는 Y 구동부(43)와, 기판 S의 패키지 에어리어 P의 위치 인식 마크(도시하지 않음)을 촬상하여 본딩 위치를 인식하는 기판 인식 카메라(44)를 갖는다.
이와 같은 구성에 의하여, 본딩 헤드(41)는 스테이지 인식 카메라(32)의 촬상 데이터에 기초하여 픽업 위치·자세를 보정하고, 중간 스테이지(31)로부터 다이 D를 픽업하여, 기판 인식 카메라(44)의 촬상 데이터에 기초하여 기판에 다이 D를 본딩한다.
반송부(5)는, 기판 S를 파지하여 반송하는 기판 반송 갈고리(51)와, 기판 S가 이동하는 반송 레인(52)을 갖는다. 기판 S는, 반송 레인(52)에 마련된 기판 반송 갈고리(51)가, 도시하지 않은 너트를, 반송 레인(52)을 따라 마련된, 도시하지 않은 볼 나사로 구동함으로써 이동한다.
이와 같은 구성에 의하여, 기판 S는 기판 공급부(6)로부터 반송 레인(52)을 따라 본딩 위치까지 이동하고, 본딩 후, 기판 반출부(7)까지 이동하여 기판 반출부(7)에 기판 S를 전달한다.
제어부(8)는, 다이 본더(10)의 각 부의 동작을 감시하고 제어하는 프로그램(소프트웨어)을 저장하는 메모리와, 메모리에 저장된 프로그램을 실행하는 중앙 처리 장치(CPU)를 구비한다.
다음으로, 다이 공급부(1)의 구성에 대하여 도 8, 9를 이용하여 설명한다. 도 8은, 도 6의 다이 공급부의 구성을 도시하는 외관 사시도이다. 도 9는, 도 8의 다이 공급부의 주요부를 도시하는 개략 단면도이다.
다이 공급부(1)는, 수평 방향(XY 방향)으로 이동하는 웨이퍼 보유 지지대(12)와, 상하 방향으로 이동하는 밀어올림 유닛(13)을 구비한다. 웨이퍼 보유 지지대(12)는, 웨이퍼 링(14)을 보유 지지하는 익스팬드 링(15)과, 웨이퍼 링(14)에 보유 지지되고 복수의 다이 D가 접착된 다이싱 테이프(16)를 수평으로 위치 결정하는 지지 링(17)을 갖는다. 밀어올림 유닛(13)은 지지 링(17)의 내측에 배치된다.
다이 공급부(1)는 다이 D를 밀어올릴 때, 웨이퍼 링(14)을 보유 지지하고 있는 익스팬드 링(15)을 하강시킨다. 그 결과, 웨이퍼 링(14)에 보유 지지되어 있는 다이싱 테이프(16)가 잡아늘여져 다이 D의 간격이 벌어지고, 밀어올림 유닛(13)에 의하여 다이 D 하방으로부터 다이 D를 밀어올려 다이 D의 픽업성을 향상시키고 있다. 또한 박형화에 수반하여, 다이를 기판에 접착하는 접착제는 액상으로부터 필름 형상으로 되며, 웨이퍼(11)와 다이싱 테이프(16) 사이에 다이 어태치 필름(DAF)(18)이라 칭해지는 필름 형상의 접착 재료를 부착하고 있다. 다이 어태치 필름(18)을 갖는 웨이퍼(11)에서는, 다이싱은 웨이퍼(11)와 다이 어태치 필름(18)에 대하여 행해진다. 따라서 박리 공정에서는, 웨이퍼(11)와 다이 어태치 필름(18)을 다이싱 테이프(16)로부터 박리한다. 또한 이후에는, 다이 어태치 필름(18)의 존재를 무시하고 설명한다.
다이 본더(10)는, 웨이퍼(11) 상의 다이 D의 자세를 인식하는 웨이퍼 인식 카메라(24)와, 중간 스테이지(31)에 적재된 다이 D의 자세를 인식하는 스테이지 인식 카메라(32)와, 본딩 스테이지 BS 상의 실장 위치를 인식하는 기판 인식 카메라(44)를 갖는다. 인식 카메라 간의 자세 어긋남을 보정해야만 하는 것은, 본딩 헤드(41)에 의한 픽업에 관여하는 스테이지 인식 카메라(32)와, 본딩 헤드(41)에 의한 실장 위치로의 본딩에 관여하는 기판 인식 카메라(44)이다. 본 실시예에서는, 웨이퍼 인식 카메라(24), 스테이지 인식 카메라(32) 및 기판 인식 카메라(44)와 함께, 후술하는 조명 장치를 이용하여 다이 D의 표면 검사를 행한다.
다음으로, 표면 검사의 조명에 대하여 도 10을 이용하여 설명한다. 도 10은, 웨이퍼 인식 카메라의 조명 장치의 배치를 도시하는 도면이다.
웨이퍼 인식 카메라(24)를 웨이퍼(11)(다이 D)의 표면에 대하여 수직으로 배치한다. 즉, 광학축을 웨이퍼(11)(다이 D)의 표면에 대하여 수직으로 한다. 조명 LE1, LE2는 사광 조명이며, 광학축에 대하여 소정의 각도로 웨이퍼(11)(다이 D)에 조사한다.
조명 LE1은 사광 조명이며, 실시 형태의 하이 앵글 조명에 대응하여, 입사각(θ1)은 5 내지 15도가 바람직하다. 제어부(8)는 조명 LE1의 점등 및 소등을 제어하는 것이 가능하며, 하이 앵글 조명의 경우에는 조명 LE1을 점등하고 로우 앵글 조명의 경우에는 조명 LE1을 소등한다. 이것에 의하여 도 2의 (C)와 마찬가지로 크랙 CR과 이물 FM의 양쪽이 빛난다.
조명 LE2는 사광 조명이며, 실시 형태의 로우 앵글 조명에 대응하여, 입사각(θ2)은 75 내지 85도가 바람직하다. 제어부(8)는 조명 LE2의 점등 및 소등을 제어하는 것이 가능하며, 하이 앵글 조명의 경우에는 조명 LE2를 소등하고 로우 앵글 조명의 경우에는 조명 LE2를 점등한다. 이것에 의하여 도 2의 (D)와 마찬가지로 이물 FM만이 빛난다.
스테이지 인식 카메라(32) 및 기판 인식 카메라(44)의 조명 장치도 웨이퍼 인식 카메라(24)의 조명 장치와 마찬가지이다.
다음으로, 제어부(8)에 대하여 도 11을 이용하여 설명한다. 도 11은, 도 6의 다이 본더의 제어계의 개략 구성을 도시하는 블록도이다. 제어계(80)는 제어부(8)와 구동부(86)와 신호부(87)와 광학계(88)를 구비한다. 제어부(8)는 크게 구별하여, 주로 CPU(Central Processor Unit)로 구성되는 제어·연산 장치(81)와, 기억 장치(82)와, 입출력 장치(83)와, 버스 라인(84)과, 전원부(85)를 갖는다. 기억 장치(82)는, 처리 프로그램 등을 기억하고 있는 RAM으로 구성되어 있는 주 기억 장치(82a)와, 제어에 필요한 제어 데이터나 화상 데이터 등을 기억하고 있는 HDD나 SSD 등으로 구성되어 있는 보조 기억 장치(82b)를 갖는다. 입출력 장치(83)는, 장치 상태나 정보 등을 표시하는 모니터(83a)와, 오퍼레이터의 지시를 입력하는 터치 패널(83b)과, 모니터를 조작하는 마우스(83c)와, 광학계(88)로부터의 화상 데이터를 도입하는 화상 도입 장치(83d)를 갖는다. 또한 입출력 장치(83)는, 다이 공급부(1)의 XY 테이블(도시하지 않음)이나 본딩 헤드 테이블의 ZY 구동축 등의 구동부(86)를 제어하는 모터 제어 장치(83e)와, 다양한 센서 신호나 조명 장치 등의 스위치 등의 신호부(87)로부터 신호를 도입하거나 또는 제어하는 I/O 신호 제어 장치(83f)를 갖는다. 광학계(88)에는 웨이퍼 인식 카메라(24), 스테이지 인식 카메라(32), 기판 인식 카메라(44)가 포함된다. 제어·연산 장치(81)는 버스 라인(84)을 통하여 필요한 데이터를 도입하고 연산하여, 픽업 헤드(21) 등의 제어나, 모니터(83a) 등으로 정보를 보낸다.
제어부(8)는 화상 도입 장치(83d)를 통하여, 웨이퍼 인식 카메라(24), 스테이지 인식 카메라(32) 및 기판 인식 카메라(44)에서 촬상한 화상 데이터를 기억 장치(82)에 보존한다. 보존한 화상 데이터에 기초하여 프로그램한 소프트웨어에 의하여, 제어·연산 장치(81)를 이용하여 다이 D 및 기판 S의 패키지 에어리어 P의 위치 결정, 및 다이 D 및 기판 S의 표면 검사를 행한다. 제어·연산 장치(81)가 산출한 다이 D 및 기판 S의 패키지 에어리어 P의 위치에 기초하여, 소프트웨어에 의하여 모터 제어 장치(83e)를 통하여 구동부(86)를 동작시킨다. 이 프로세스에 의하여 웨이퍼 상의 다이의 위치 결정을 행하고, 픽업부(2) 및 본딩부(4)의 구동부로 동작시켜 다이 D를 기판 S의 패키지 에어리어 P 상에 본딩한다. 사용하는 웨이퍼 인식 카메라(24), 스테이지 인식 카메라(32) 및 기판 인식 카메라(44)는 그레이 스케일, 컬러 등이며, 광 강도를 수치화한다.
다음으로, 도 12는, 도 6의 다이 본더에 있어서의 다이 본딩 공정을 설명하는 흐름도이다.
실시예의 다이 본딩 공정에서는 먼저, 제어부(8)는, 웨이퍼(11)를 보유 지지하고 있는 웨이퍼 링(14)을 웨이퍼 카세트로부터 취출하여 웨이퍼 보유 지지대(12)에 적재하고, 웨이퍼 보유 지지대(12)를, 다이 D의 픽업이 행해지는 기준 위치까지 반송한다(웨이퍼 로딩(공정 P1)). 이어서, 제어부(8)는, 웨이퍼 인식 카메라(24)에 의하여 취득한 화상으로부터, 웨이퍼(11)의 배치 위치가 그 기준 위치와 정확히 일치하도록 미세 조정을 행한다.
다음으로, 제어부(8)는, 웨이퍼(11)가 적재된 웨이퍼 보유 지지대(12)를 소정 피치로 피치 이동시키고 수평으로 보유 지지함으로써, 맨 처음에 픽업되는 다이 D를 픽업 위치에 배치한다(다이 반송(공정 P2)). 웨이퍼(11)는, 미리 프로버 등의 검사 장치에 의하여 다이마다 검사되며, 다이마다 양, 불량을 나타내는 맵 데이터가 생성되어 제어부(8)의 기억 장치(82)에 기억된다. 픽업 대상으로 되는 다이 D가 양품인지 불량품인지의 판정은 맵 데이터에 의하여 행해진다. 제어부(8)는, 다이 D가 불량품인 경우에는, 웨이퍼(11)가 적재된 웨이퍼 보유 지지대(12)를 소정 피치로 피치 이동시키고, 다음으로 픽업되는 다이 D를 픽업 위치에 배치하고, 불량품의 다이 D를 스킵한다.
제어부(8)는, 웨이퍼 인식 카메라(24)에 의하여 픽업 대상인 다이 D의 주면(상면)을 촬영하고, 취득한 화상으로부터, 픽업 대상인 다이 D의 상기 픽업 위치로부터의 위치 어긋남양을 산출한다. 제어부(8)는 이 위치 어긋남양에 기초하여, 웨이퍼(11)가 적재된 웨이퍼 보유 지지대(12)를 이동시키고, 픽업 대상인 다이 D를 픽업 위치에 정확히 배치한다(다이 위치 결정(공정 P3)).
이어서, 제어부(8)는, 웨이퍼 인식 카메라(24)에 의하여 취득한 화상으로부터 다이 D의 표면 검사를 행한다(공정 P4). 제어부(8)는 도 5의 스텝 S1 내지 SA의 처리를 행한다. 여기서, 제어부(8)는, 다이 D의 표면에 문제 없음으로 판정한 경우에는 다음 공정(후술하는 공정 P9)으로 진행하지만, 문제 있음으로 판정한 경우에는 스킵 처리 또는 에러 정지한다. 스킵 처리는, 다이 D의 공정 P9 이후를 스킵하고, 웨이퍼(11)가 적재된 웨이퍼 보유 지지대(12)를 소정 피치로 피치 이동시키고, 다음으로 픽업되는 다이 D를 픽업 위치에 배치한다.
제어부(8)는, 기판 공급부(6)에서 기판 S 반송 레인(52)에 적재한다(기판 로딩(공정 P5)). 제어부(8)는, 기판 S를 파지하여 반송하는 기판 반송 갈고리(51)를 본딩 위치까지 이동시킨다(기판 반송(공정 P6)).
기판 인식 카메라(44)로 기판을 촬상하여 위치 결정을 행한다(기판 위치 결정(공정 P7)).
이어서, 제어부(8)는, 기판 인식 카메라(44)에 의하여 취득한 화상으로부터 기판 S의 패키지 에어리어 P의 표면 검사를 행한다(공정 P8). 여기서, 제어부(8)는, 표면 검사에서 문제가 있는지의 여부를 판정하여, 기판 S의 패키지 에어리어 P의 표면에 문제 없음으로 판정한 경우에는 다음 공정(후술하는 공정 P9)으로 진행하지만, 문제 있음으로 판정한 경우에는 표면 화상을 눈으로 보아 확인하거나, 추가로 고감도의 검사나 조명 조건 등을 변화시킨 검사를 행하여, 문제가 있는 경우에는 스킵 처리하고 문제가 없는 경우에는 다음 공정의 처리를 행한다. 스킵 처리는, 기판 S의 패키지 에어리어 P의 해당 탭에 대한 공정 P10 이후를 스킵하고, 기판 착공 정보에 불량 등록을 행한다.
제어부(8)는, 다이 공급부(1)에 의하여 픽업 대상인 다이 D를 정확히 픽업 위치에 배치한 후, 콜릿(22)을 포함하는 픽업 헤드(21)에 의하여 다이 D를 다이싱 테이프(16)로부터 픽업하여(다이 핸들링(공정 P9)), 중간 스테이지(31)에 적재한다(공정 P10). 제어부(8)는, 중간 스테이지(31)에 적재한 다이의 자세 어긋남(회전 어긋남)의 검출을, 스테이지 인식 카메라(32)로 촬상하여 행한다(다이의 위치 검사(공정 P11)). 제어부(8)는, 자세 어긋남이 있는 경우에는 중간 스테이지(31)에 마련된 선회 구동 장치(도시하지 않음)에 의하여, 실장 위치를 갖는 실장면에 평행인 면에서 중간 스테이지(31)을 선회시켜 자세 어긋남을 보정한다.
제어부(8)는, 스테이지 인식 카메라(32)에 의하여 취득한 화상으로부터 다이 D의 표면 검사를 행한다(공정 P12). 제어부(8)는 도 5의 스텝 S1 내지 SA의 처리를 행한다. 여기서, 제어부(8)는, 다이 D의 표면에 문제 없음으로 판정한 경우에는 다음 공정(후술하는 공정 P13)으로 진행하지만, 문제 있음으로 판정한 경우에는 스킵 처리 또는 에러 정지한다. 스킵 처리는 그 다이를, 도시하지 않은 불량품 트레이 등에 적재하여 다이 D의 공정 P13 이후를 스킵하고, 웨이퍼(11)가 적재된 웨이퍼 보유 지지대(12)를 소정 피치로 피치 이동시키고, 다음에 픽업되는 다이 D를 픽업 위치에 배치한다.
제어부(8)는, 콜릿(42)을 포함하는 본딩 헤드(41)에 의하여 중간 스테이지(31)로부터 다이 D를 픽업하여, 기판 S의 패키지 에어리어 P, 또는 이미 기판 S의 패키지 에어리어 P에 본딩되어 있는 다이에 다이 본딩한다(다이 어태치(공정 P13)).
제어부(8)는 다이 D를 본딩한 후, 그 본딩 위치가 정확히 되어 있는지를 검사한다(다이와 기판의 상대 위치 검사(공정 P14)). 이때, 후술하는 다이의 위치 정렬과 마찬가지로 다이의 중심과 탭의 중심을 구하여, 상대 위치가 올바른지를 검사한다.
이어서, 제어부(8)는, 기판 인식 카메라(44)에 의하여 취득한 화상으로부터 다이 D 및 기판 S의 표면 검사를 행한다(공정 P15). 제어부(8)는 도 5의 스텝 S1 내지 SA의 처리를 행한다. 여기서, 제어부(8)는, 다이 D의 표면에 문제 없음으로 판정한 경우에는 다음 공정(후술하는 공정 P9)으로 진행하지만, 문제 있음으로 판정한 경우에는 스킵 처리 또는 에러 정지한다. 스킵 처리에서는 기판 착공 정보에 불량 등록을 행한다.
이후, 마찬가지의 수순에 따라 다이 D를 1개씩 기판 S의 패키지 에어리어 P에 본딩한다. 하나의 기판의 본딩이 완료되면, 기판 반송 갈고리(51)로 기판 S를 기판 반출부(7)까지 이동시키고(기판 반송(공정 P16)), 기판 반출부(7)에 기판 S를 전달한다(기판 언로딩(공정 P17)).
이후, 마찬가지의 수순에 따라 다이 D가 1개씩 다이싱 테이프(16)로부터 박리된다(공정 P9). 불량품을 제외한 모든 다이 D의 픽업이 완료되면, 그들 다이 D를 웨이퍼(11)의 외경에서 보유 지지하고 있던 다이싱 테이프(16) 및 웨이퍼 링(14) 등을 웨이퍼 카세트에 언로딩 한다(공정 P18).
크랙의 표면 검사는, 다이 위치 인식을 행하는 장소인 다이 공급부, 중간 스테이지 및 본딩 스테이지 중 적어도 1개소에서 행해도 되지만, 모든 개소에서 행하는 것이 보다 바람직하다. 다이 공급부에서 행하면 빨리 크랙을 검출할 수 있다. 중간 스테이지에서 행하면, 다이 공급부에서 검출하지 못하였던 크랙, 또는 픽업 공정 이후에서 발생한 크랙(본딩 공정보다도 전에 현재화되지 않은 크랙)을 본딩 전에 검출할 수 있다. 또한 본딩 스테이지에서 행하면, 다이 공급부 및 중간 스테이지에서 검출하지 못하였던 크랙(본딩 공정보다도 전에 현재화되지 않은 크랙), 또는 본딩 공정 이후에서 발생한 크랙을, 다음 다이를 적층하는 본딩 전에, 또는 기판 배출 전에 검출할 수 있다.
이상, 본 발명자에 의하여 이루어진 발명을 실시 형태 및 실시예에 기초하여 구체적으로 설명하였지만, 본 발명은 상기 실시예 및 변형예에 한정되는 것은 아니며, 다양하게 변경 가능한 것은 물론이다.
예를 들어 실시예에서는 하이 앵글 조명용 사광 조명 및 로우 앵글 조명용 사광 조명의 2개를 마련하는 것을 설명하였지만, 하나의 사광 조명을 이동시켜 하이 앵글 조명 및 로우 앵글 조명로 해도 된다.
또한 하이 앵글 조명은 동축 조명을 이용하고, 로우 앵글 조명은 사광 조명을 이용하도록 해도 된다.
또한 실시예에서는 다이 위치 인식 후에 다이 외관 검사 인식을 행하고 있지만, 다이 외관 검사 인식 후에 다이 위치 인식을 행해도 된다.
또한 실시예에서는 웨이퍼의 이면에 DAF가 첩부되어 있지만, DAF는 없어도 된다.
또한 실시예에서는 픽업 헤드 및 본딩 헤드를 각각 하나 구비하고 있지만, 각각 2개 이상이어도 된다. 또한 실시예에서는 중간 스테이지를 구비하고 있지만, 중간 스테이지가 없어도 된다. 이 경우, 픽업 헤드와 본딩 헤드는 겸용해도 된다.
또한 실시예에서는 다이의 표면을 위로 하여 본딩되지만, 다이를 픽업 후, 다이의 표리를 반전시켜 다이의 이면을 위로 하여 본딩해도 된다. 이 경우, 중간 스테이지는 마련하지 않아도 된다. 이 장치는 플립 칩 본더라고 한다.
또한 실시예에서는 본딩 헤드를 구비하지만, 본딩 헤드가 없어도 된다. 이 경우에는, 픽업된 다이는 용기 등에 적재된다. 이 장치는 픽업 장치라고 한다.
10: 다이 본더
1: 다이 공급부
13: 밀어올림 유닛
2: 픽업부
24: 웨이퍼 인식 카메라
3: 중간 스테이지부
31: 중간 스테이지
32: 스테이지 인식 카메라
4: 본딩부
41: 본딩 헤드
42: 콜릿
44: 기판 인식 카메라
5: 반송부
51: 기판 반송 갈고리
8: 제어부
S: 기판
BS: 본딩 스테이지
D: 다이
P: 패키지 에어리어
CA: 카메라
LE: 조명
OS: 광학계

Claims (17)

  1. 다이를 촬상하는 촬상 장치와,
    상기 다이를 상기 촬상 장치의 광학축에 대하여 45도보다도 작은 각도로 광을 조사하는 제1 상태와, 45도보다도 큰 각도로 광을 조사하는 제2 상태를 갖는 조명 장치와,
    상기 촬상 장치 및 상기 조명 장치를 제어하는 제어 장치
    를 구비하고,
    상기 제어 장치는, 상기 조명 장치를 상기 제1 상태로 하고 상기 촬상 장치에 의하여 상기 다이를 촬상한 제1 화상과, 상기 조명 장치를 상기 제2 상태로 하고 상기 촬상 장치에 의하여 상기 다이를 촬상한 제2 화상에 기초하여, 상기 다이의 표면의 이상을 인식하는, 반도체 제조 장치.
  2. 제1항에 있어서,
    상기 조명 장치는 제1 사광 조명과 제2 사광 조명을 구비하고,
    상기 제어 장치는,
    상기 제1 사광 조명을 점등하고 상기 제2 사광 조명을 소등함으로써 상기 조명 장치를 상기 제1 상태로 하고,
    상기 제1 사광 조명을 소등하고 상기 제2 사광 조명을 점등함으로써 상기 조명 장치를 상기 제2 상태로 하는, 반도체 제조 장치.
  3. 제1항에 있어서,
    상기 제어 장치는, 상기 제2 화상에서 인식한 이상을 이물로 하고, 상기 제1 화상에서 인식한 이상 중 상기 제2 화상에서 인식한 이상을 제외한 것을 크랙으로 인식하는, 반도체 제조 장치.
  4. 제3항에 있어서,
    상기 제어 장치는, 상기 제2 화상의 이상 부분의 중심 좌표의 소정 관계 내에 상기 제1 화상의 이상 부분의 중심 좌표가 있는 경우, 이상 부분을 이물로 판단하는, 반도체 제조 장치.
  5. 제3항에 있어서,
    상기 제어 장치는, 상기 제2 화상의 이상 부분을 팽창 처리하여 상기 제1 화상과 차분 처리하고, 남아 있는 부분을 크랙으로 판단하는, 반도체 제조 장치.
  6. 제1항에 있어서,
    상기 다이가 부착된 다이싱 테이프를 보유 지지하는 웨이퍼 링 홀더를 갖는 다이 공급부를 더 구비하고,
    상기 제어 장치는 상기 촬상 장치 및 상기 조명 장치를 이용하여, 상기 다이싱 테이프에 부착된 상기 다이를 촬상하는, 반도체 제조 장치.
  7. 제1항에 있어서,
    상기 다이를 기판, 또는 이미 본딩되어 있는 다이 상에 본딩하는 본딩 헤드를 더 구비하고,
    상기 제어 장치는 상기 촬상 장치 및 상기 조명 장치를 이용하여, 상기 기판 또는 다이 상에 본딩된 다이를 촬상하는, 반도체 제조 장치.
  8. 제1항에 있어서,
    상기 다이를 픽업하는 픽업 헤드와,
    상기 픽업된 다이가 적재되는 중간 스테이지
    를 더 구비하고,
    상기 제어 장치는 상기 촬상 장치 및 상기 조명 장치를 이용하여, 상기 중간 스테이지 상에 적재된 다이를 촬상하는, 반도체 제조 장치.
  9. 제3항에 있어서,
    에어 분사 또는 흡수를 행하는 이물 제거 장치를 더 구비하고,
    상기 제어 장치는 상기 이상이 상기 이물이라고 판단하는 경우, 상기 이물 제거 장치에 의하여 상기 이물의 제거 처리를 행하는, 반도체 제조 장치.
  10. (a) 제1항 내지 제5항 중 어느 한 항의 반도체 제조 장치를 준비하는 공정과,
    (b) 다이가 첩부된 다이싱 테이프를 보유 지지하는 웨이퍼 링 홀더를 반입하는 공정과,
    (c) 기판을 반입하는 공정과,
    (d) 상기 다이를 픽업하는 공정과,
    (e) 상기 픽업한 다이를 상기 기판, 또는 이미 상기 기판에 본딩되어 있는 다이 상에 본딩하는 공정
    을 포함하는, 반도체 장치의 제조 방법.
  11. 제10항에 있어서,
    상기 (d) 공정은, 상기 픽업된 다이를 중간 스테이지에 적재하고,
    상기 (e) 공정은, 상기 중간 스테이지에 적재된 다이를 픽업하는, 반도체 장치의 제조 방법.
  12. 제10항에 있어서,
    (g) 상기 (d) 공정 전에, 상기 촬상 장치 및 상기 조명 장치를 이용하여 상기 다이의 표면 검사를 행하는 공정을 더 포함하는, 반도체 장치의 제조 방법.
  13. 제10항에 있어서,
    (h) 상기 (e) 공정 후에, 상기 촬상 장치 및 상기 조명 장치를 이용하여 상기 다이의 표면 검사를 행하는 공정을 더 포함하는, 반도체 장치의 제조 방법.
  14. 제11항에 있어서,
    (i) 상기 (d) 공정 후이자 상기 (e) 공정 전에, 상기 촬상 장치 및 상기 조명 장치를 이용하여 상기 다이의 표면 검사를 행하는 공정을 더 포함하는, 반도체 장치의 제조 방법.
  15. 제12항에 있어서,
    상기 (g) 공정은,
    (g1) 상기 다이의 표면 상의 이상이 있는지를 판단하는 공정과,
    (g2) 상기 다이의 표면 상에 이상이 있는 경우에는, 상기 이상이 이물인지 크랙인지를 판단하는 공정과,
    (g3) 상기 이상이 상기 크랙인 경우, 스킵 처리 또는 에러 정지 처리를 행하는 공정과,
    (g4) 상기 이상이 상기 이물인 경우, 이물 제거 처리를 행하는 공정
    을 포함하는, 반도체 장치의 제조 방법.
  16. 제13항에 있어서,
    상기 (h) 공정은,
    (h1) 상기 다이의 표면 상의 이상이 있는지를 판단하는 공정과,
    (h2) 상기 다이의 표면 상에 이상이 있는 경우에는, 상기 이상이 이물인지 크랙인지를 판단하는 공정과,
    (h3) 상기 이상이 상기 크랙인 경우, 스킵 처리 또는 에러 정지 처리를 행하는 공정과,
    (h4) 상기 이상이 상기 이물인 경우, 이물 제거 처리를 행하는 공정
    을 포함하는, 반도체 장치의 제조 방법.
  17. 제14항에 있어서,
    상기 (i) 공정은,
    (i1) 상기 다이의 표면 상의 이상이 있는지를 판단하는 공정과,
    (i2) 상기 다이의 표면 상에 이상이 있는 경우에는, 상기 이상이 이물인지 크랙인지를 판단하는 공정과,
    (i3) 상기 이상이 상기 크랙인 경우, 스킵 처리 또는 에러 정지 처리를 행하는 공정과,
    (i4) 상기 이상이 상기 이물인 경우, 이물 제거 처리를 행하는 공정
    을 포함하는, 반도체 장치의 제조 방법.
KR1020190084154A 2018-07-17 2019-07-12 반도체 제조 장치 및 반도체 장치의 제조 방법 KR102219591B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018133873A JP7102271B2 (ja) 2018-07-17 2018-07-17 半導体製造装置および半導体装置の製造方法
JPJP-P-2018-133873 2018-07-17

Publications (2)

Publication Number Publication Date
KR20200008953A true KR20200008953A (ko) 2020-01-29
KR102219591B1 KR102219591B1 (ko) 2021-02-25

Family

ID=69170034

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190084154A KR102219591B1 (ko) 2018-07-17 2019-07-12 반도체 제조 장치 및 반도체 장치의 제조 방법

Country Status (4)

Country Link
JP (1) JP7102271B2 (ko)
KR (1) KR102219591B1 (ko)
CN (1) CN110729210B (ko)
TW (1) TWI729397B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220015966A (ko) * 2020-07-31 2022-02-08 파스포드 테크놀로지 주식회사 다이 본딩 장치 및 반도체 장치의 제조 방법

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7239507B2 (ja) 2020-01-30 2023-03-14 株式会社日立製作所 アラート出力タイミング制御装置、アラート出力タイミング制御方法、アラート出力タイミング制御プログラム
JP7373436B2 (ja) * 2020-03-09 2023-11-02 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
JP7437987B2 (ja) * 2020-03-23 2024-02-26 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
JP2022182232A (ja) * 2021-05-28 2022-12-08 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
US20230215770A1 (en) 2022-01-06 2023-07-06 Fasford Technology Co., Ltd. Semiconductor manufacturing apparatus, inspection apparatus, and manufacturing method for semiconductor device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090126066A (ko) * 2008-06-03 2009-12-08 삼성테크윈 주식회사 회로기판 검사용 조명 장치 및 이를 구비한 회로기판 검사장치
JP2017117916A (ja) 2015-12-24 2017-06-29 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57132044A (en) * 1981-02-10 1982-08-16 Hitachi Metals Ltd Discriminating method of surface defect
JPS6157837A (ja) * 1984-08-30 1986-03-24 Toshiba Corp 外観検査装置
JPH061183B2 (ja) * 1985-10-03 1994-01-05 株式会社日立製作所 欠陥検査方法及びその装置
JPH07151693A (ja) * 1993-11-30 1995-06-16 Electroplating Eng Of Japan Co 外観検査方法及びそれに用いる外観検査装置
JP2000162141A (ja) * 1998-11-27 2000-06-16 Hitachi Ltd 欠陥検査装置および方法
JP2001118899A (ja) * 1999-10-19 2001-04-27 Mitsubishi Electric Corp 異物及びパターン欠陥検査装置
JP2003098111A (ja) * 2000-09-21 2003-04-03 Hitachi Ltd 欠陥検査方法およびその装置
US6547409B2 (en) 2001-01-12 2003-04-15 Electroglas, Inc. Method and apparatus for illuminating projecting features on the surface of a semiconductor wafer
US6864971B2 (en) * 2001-03-27 2005-03-08 Isoa, Inc. System and method for performing optical inspection utilizing diffracted light
TW589723B (en) * 2001-09-10 2004-06-01 Ebara Corp Detecting apparatus and device manufacturing method
JP4468696B2 (ja) * 2001-09-19 2010-05-26 オリンパス株式会社 半導体ウエハ検査装置
JP4878907B2 (ja) * 2006-05-08 2012-02-15 三菱電機株式会社 画像検査装置およびこの画像検査装置を用いた画像検査方法
JP2008270278A (ja) 2007-04-16 2008-11-06 Nec Electronics Corp 半導体製造装置および半導体装置の製造方法
KR100863341B1 (ko) * 2008-03-28 2008-10-15 와이즈플래닛(주) 중복 영상을 이용한 에프피디 기판 및 반도체 웨이퍼검사시스템
JP5325158B2 (ja) 2010-04-26 2013-10-23 株式会社日立製作所 欠陥検査装置およびその方法
US20150294449A1 (en) * 2014-04-15 2015-10-15 Texas Instruments Incorporated Detect edge chip
JP6705668B2 (ja) * 2016-03-11 2020-06-03 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
CN109564172B (zh) * 2016-07-05 2021-08-31 佳能机械株式会社 缺陷检测装置、缺陷检测方法、裸片接合机、半导体制造方法、以及半导体装置制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090126066A (ko) * 2008-06-03 2009-12-08 삼성테크윈 주식회사 회로기판 검사용 조명 장치 및 이를 구비한 회로기판 검사장치
JP2017117916A (ja) 2015-12-24 2017-06-29 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法
KR20170076545A (ko) * 2015-12-24 2017-07-04 파스포드 테크놀로지 주식회사 반도체 제조 장치 및 반도체 장치의 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220015966A (ko) * 2020-07-31 2022-02-08 파스포드 테크놀로지 주식회사 다이 본딩 장치 및 반도체 장치의 제조 방법

Also Published As

Publication number Publication date
JP2020013841A (ja) 2020-01-23
JP7102271B2 (ja) 2022-07-19
TWI729397B (zh) 2021-06-01
KR102219591B1 (ko) 2021-02-25
TW202006849A (zh) 2020-02-01
CN110729210A (zh) 2020-01-24
CN110729210B (zh) 2023-09-26

Similar Documents

Publication Publication Date Title
KR102219591B1 (ko) 반도체 제조 장치 및 반도체 장치의 제조 방법
KR102100889B1 (ko) 다이 본딩 장치 및 반도체 장치의 제조 방법
TWI624887B (zh) 半導體製造裝置及半導體裝置的製造方法
KR102399836B1 (ko) 다이 본딩 장치 및 반도체 장치의 제조 방법
JP7010633B2 (ja) 半導体製造装置および半導体装置の製造方法
JP7225337B2 (ja) 半導体製造装置および半導体装置の製造方法
KR102049816B1 (ko) 반도체 제조 장치 및 반도체 장치의 제조 방법
JP7029900B2 (ja) ダイボンディング装置および半導体装置の製造方法
JP7082862B2 (ja) ダイボンディング装置、半導体装置の製造方法および半導体製造システム
JP7437987B2 (ja) ダイボンディング装置および半導体装置の製造方法
KR102304880B1 (ko) 반도체 제조 장치 및 반도체 장치의 제조 방법
TWI823297B (zh) 黏晶裝置及半導體裝置的製造方法
JP2023100562A (ja) 半導体製造装置、検査装置および半導体装置の製造方法
JPH07193398A (ja) 自動組立・実装装置及びその方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right