KR102104936B1 - 반도체 제조 장치 및 반도체 장치의 제조 방법 - Google Patents

반도체 제조 장치 및 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR102104936B1
KR102104936B1 KR1020180054614A KR20180054614A KR102104936B1 KR 102104936 B1 KR102104936 B1 KR 102104936B1 KR 1020180054614 A KR1020180054614 A KR 1020180054614A KR 20180054614 A KR20180054614 A KR 20180054614A KR 102104936 B1 KR102104936 B1 KR 102104936B1
Authority
KR
South Korea
Prior art keywords
die
image
substrate
imaging device
manufacturing apparatus
Prior art date
Application number
KR1020180054614A
Other languages
English (en)
Other versions
KR20180127204A (ko
Inventor
히데하루 고바시
Original Assignee
파스포드 테크놀로지 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 파스포드 테크놀로지 주식회사 filed Critical 파스포드 테크놀로지 주식회사
Publication of KR20180127204A publication Critical patent/KR20180127204A/ko
Application granted granted Critical
Publication of KR102104936B1 publication Critical patent/KR102104936B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21Y—INDEXING SCHEME ASSOCIATED WITH SUBCLASSES F21K, F21L, F21S and F21V, RELATING TO THE FORM OR THE KIND OF THE LIGHT SOURCES OR OF THE COLOUR OF THE LIGHT EMITTED
    • F21Y2115/00—Light-generating elements of semiconductor light sources
    • F21Y2115/20—Electroluminescent [EL] light sources

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Die Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Dicing (AREA)

Abstract

반도체 칩(다이)의 표면 상의 이상 검출을 2치화나 양품과의 화상 차분법의 방법으로 행하면, 1화소 미만의 폭의 크랙을 발견할 수 없다.
반도체 제조 장치는, 다이를 촬상하는 촬상 장치와, 상기 다이와 상기 촬상 장치를 연결하는 선 상에 배치되는 조명 장치와, 상기 촬상 장치 및 상기 조명 장치를 제어하는 제어 장치를 구비한다. 상기 제어 장치는, 상기 조명 장치에서 상기 다이의 일부를 조명하여, 명부, 암부, 및 명부와 암부 사이의 그라데이션부를 상기 다이 상에 형성하고, 상기 촬상 장치로 상기 다이를 촬상한다.

Description

반도체 제조 장치 및 반도체 장치의 제조 방법{SEMICONDUCTOR MANUFACTURING APPARATUS AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE}
본 개시는 반도체 제조 장치에 관한 것이며, 예를 들어 다이를 인식하는 카메라를 구비하는 다이 본더에 적용 가능하다.
원판상의 웨이퍼를 선행하여 다이싱하여 반도체 칩을 제조하는 경우에는, 다이싱 시의 절삭 저항 등에 의해 반도체 칩에 절단면으로부터 내부로 연장되는 크랙이 발생하는 경우가 있다. 개편화 후의 반도체 칩은, 크랙의 유무 등이 검사되어 그 제품으로서의 양부 판정이 행해진다(예를 들어, 일본 특허 공개 제2008-98348호 공보).
일본 특허 공개 제2008-98348호 공보 일본 특허 공개 제2008-66452호 공보
반도체 칩(다이)의 표면 상의 이상 검출을 촬상 화상의 2치화나 양품과의 화상 차분법의 방법으로 행하면, 1화소 미만의 폭의 크랙을 발견할 수 없다.
본 개시의 과제는, 크랙의 인식 정밀도를 향상시키는 것이 가능한 기술을 제공하는 것이다.
그 밖의 과제와 신규의 특징은, 본 명세서의 기술 및 첨부 도면으로부터 밝혀질 것이다.
본 개시 중 대표적인 것의 개요를 간단하게 설명하면 하기와 같다.
즉, 반도체 제조 장치는, 다이를 촬상하는 촬상 장치와, 상기 다이와 상기 촬상 장치를 연결하는 선 상에 배치되는 조명 장치와, 상기 촬상 장치 및 상기 조명 장치를 제어하는 제어 장치를 구비한다. 상기 제어 장치는, 상기 조명 장치로 상기 다이의 일부를 조명하여, 명부, 암부, 및 명부와 암부 사이의 그라데이션부를 상기 다이 상에 형성하고, 상기 촬상 장치로 상기 다이를 촬상한다.
상기 반도체 제조 장치에 따르면, 크랙의 인식 정밀도를 향상시킬 수 있다.
도 1은, 다이 본더의 구성예를 도시하는 개략 상면도이다.
도 2는, 도 1에 있어서 화살표(A) 방향에서 보았을 때의 개략 구성을 설명하는 도면이다.
도 3은, 도 1의 다이 공급부의 구성을 도시하는 외관 사시도이다.
도 4는, 도 2의 다이 공급부의 주요부를 도시하는 개략 단면도이다.
도 5는, 도 1의 다이 본더의 제어계의 개략 구성을 도시하는 블록도이다.
도 6은, 도 1의 다이 본더에 있어서의 다이 본딩 공정을 설명하는 흐름도이다.
도 7은, 모방 동작을 설명하기 위한 흐름도이다.
도 8은, 유니크한 부분(선택 영역)의 예를 도시하는 도면이다.
도 9는, 등록 화상 및 유사 화상의 예를 도시하는 도면이다.
도 10은, 연속 착공 동작을 설명하기 위한 흐름도이다.
도 11은, 크랙이 있는 다이의 화상을 도시하는 도면이다.
도 12는, 도 11의 화상을 2치화한 화상을 도시하는 도면이다.
도 13은, 양품의 다이의 화상을 도시하는 도면이다.
도 14는, 도 11의 화상과 도 13의 화상의 차분을 도시하는 도면이다.
도 15는, 크랙이 굵은 경우의 화상을 도시하는 도면이다.
도 16은, 크랙이 가는 경우의 화상을 도시하는 도면이다.
도 17은, 크랙의 간접 검출 방식을 설명하기 위한 화상을 도시하는 도면이다.
도 18은, 웨이퍼 공급부의 광학계를 설명하기 위한 도면이다.
도 19는, 동축 조명의 광원을 설명하기 위한 도면이다.
도 20은, 크랙의 간접 검출 방식을 설명하기 위한 도면이다.
도 21은, 크랙의 간접 검출 방식을 설명하기 위한 화상을 도시하는 도면이다.
도 22는, 크랙의 간접 검출 방식을 설명하기 위한 화상을 도시하는 도면이다.
도 23은, 조명의 발광면과 차폐면을 설명하기 위한 도면이다.
도 24는, 조명부를 설명하기 위한 도면이다.
도 25는, 면 발광 조명을 설명하기 위한 도면이다.
도 26은, 크랙의 촬상 화상이다.
반도체 장치의 제조 공정의 일부에 반도체 칩(이하, 간단히 다이라고 함)을 배선 기판이나 리드 프레임 등(이하, 간단히 기판이라고 함)에 탑재하여 패키지를 조립하는 공정이 있으며, 패키지를 조립하는 공정의 일부에, 반도체 웨이퍼(이하, 간단히 웨이퍼라고 함)로부터 다이를 분할하는 공정과, 분할한 다이를 기판 상에 탑재하는 본딩 공정이 있다. 본딩 공정에 사용되는 반도체 제조 장치가 다이 본더이다.
다이 본더는, 땜납, 금 도금, 수지를 접합 재료로 하여, 다이를 기판 또는 이미 본딩된 다이 상에 본딩(탑재하여 접착)하는 장치이다. 다이를, 예를 들어 기판의 표면에 본딩하는 다이 본더에 있어서는, 콜릿이라고 불리는 흡착 노즐을 사용하여 다이를 웨이퍼로부터 흡착하여 픽업하고, 기판 상에 반송하고, 압박력을 부여함과 함께, 접합재를 가열함으로써 본딩을 행한다고 하는 동작(작업)이 반복하여 행해진다. 콜릿은, 흡착 구멍을 갖고, 에어를 흡인하여, 다이를 흡착 보유 지지하는 보유 지지구이며, 다이와 동일 정도의 크기를 갖는다.
<실시 형태>
이하에, 실시 형태에 관한 반도체 제조 장치에 대하여 설명한다. 또한, 괄호 안의 부호는 예시이며 이것에 한정되는 것은 아니다.
반도체 제조 장치(10)는, 다이(D)를 촬상하는 촬상 장치(ID)와, 다이(D)와 촬상 장치(ID)를 연결하는 선 상에 배치되는 조명 장치(LD)와, 촬상 장치(ID) 및 조명 장치(LD)를 제어하는 제어 장치(8)를 구비한다. 제어 장치(8)는, 조명 장치(LD)로 다이(D)의 일부를 조명하여, 명부(B), 암부(S) 및 명부(B)와 암부(S)의 사이에 그라데이션부(M)를 다이(D) 상에 형성하고, 촬상 장치(ID)로 다이(D)를 촬상한다.
이에 의해, 다이의 표면 상의 이상 검출을 2치화나 양품과의 화상 차분법의 방법으로 검출할 수 없는 1화소 미만의 폭의 크랙을 발견할 수 있어, 크랙의 인식 정밀도를 향상시키는 것이 가능하다.
이하, 실시예에 대하여, 도면을 사용하여 설명한다. 단, 이하의 설명에 있어서, 동일 구성 요소에는 동일 부호를 붙여 반복적인 설명을 생략하는 경우가 있다. 또한, 도면은 설명을 보다 명확히 하기 위해, 실제의 형태에 비하여, 각 부의 폭, 두께, 형상 등에 대하여 모식적으로 표현되는 경우가 있지만, 어디까지나 일례이며, 본 발명의 해석을 한정하는 것은 아니다.
<실시예>
도 1은, 실시예에 관한 다이 본더의 개략을 도시하는 상면도이다. 도 2는, 도 1에 있어서 화살표(A) 방향에서 보았을 때, 픽업 헤드 및 본딩 헤드의 동작을 설명하는 도면이다.
다이 본더(10)는, 크게 구별하여, 하나 또는 복수의 최종 1패키지로 되는 제품 에어리어(이하, 패키지 에어리어(P)라고 함)를 프린트한 기판(9)에 실장하는 다이(D)를 공급하는 공급부(1)와, 픽업부(2)와, 중간 스테이지부(3)와, 본딩부(4)와, 반송부(5)와, 기판 공급부(6)와, 기판 반출부(7)와, 각 부의 동작을 감시하고 제어하는 제어부(8)를 갖는다. Y축 방향이 다이 본더(10)의 전후 방향이며, X축 방향이 좌우 방향이다. 다이 공급부(1)가 다이 본더(10)의 전방측에 배치되고, 본딩부(4)가 안측에 배치된다.
우선, 다이 공급부(1)는 기판(9)의 패키지 에어리어(P)에 실장하는 다이(D)를 공급한다. 다이 공급부(1)는, 웨이퍼(11)를 보유 지지하는 웨이퍼 보유 지지대(12)와, 웨이퍼(11)로부터 다이(D)를 밀어올리는 점선으로 나타내는 밀어올림 유닛(13)을 갖는다. 다이 공급부(1)는 도시하지 않은 구동 수단에 의해 XY 방향으로 이동하고, 픽업할 다이(D)를 밀어올림 유닛(13)의 위치로 이동시킨다.
픽업부(2)는, 다이(D)를 픽업하는 픽업 헤드(21)와, 픽업 헤드(21)를 Y 방향으로 이동시키는 픽업 헤드의 Y 구동부(23)와, 콜릿(22)을 승강, 회전 및 X 방향으로 이동시키는 도시하지 않은 각 구동부를 갖는다. 픽업 헤드(21)는, 밀어올려진 다이(D)를 선단에 흡착 보유 지지하는 콜릿(22)(도 2도 참조)을 갖고, 다이 공급부(1)로부터 다이(D)를 픽업하고, 중간 스테이지(31)에 적재한다. 픽업 헤드(21)는, 콜릿(22)을 승강, 회전 및 X 방향으로 이동시키는 도시하지 않은 각 구동부를 갖는다.
중간 스테이지부(3)는, 다이(D)를 일시적으로 적재하는 중간 스테이지(31)와, 중간 스테이지(31) 상의 다이(D)를 인식하기 위한 스테이지 인식 카메라(32)를 갖는다.
본딩부(4)는, 중간 스테이지(31)로부터 다이(D)를 픽업하여, 반송되어 오는 기판(9)의 패키지 에어리어(P) 상에 본딩하거나, 또는 이미 기판(9)의 패키지 에어리어(P) 상에 본딩된 다이 상에 적층하는 형태로 본딩한다. 본딩부(4)는, 픽업 헤드(21)와 마찬가지로 다이(D)를 선단에 흡착 보유 지지하는 콜릿(42)(도 2도 참조)을 구비하는 본딩 헤드(41)와, 본딩 헤드(41)를 Y 방향으로 이동시키는 Y 구동부(43)와, 기판(9)의 패키지 에어리어(P)의 위치 인식 마크(도시하지 않음)를 촬상하고, 본딩 위치를 인식하는 기판 인식 카메라(44)를 갖는다.
이러한 구성에 의해, 본딩 헤드(41)는, 스테이지 인식 카메라(32)의 촬상 데이터에 기초하여 픽업 위치ㆍ자세를 보정하고, 중간 스테이지(31)로부터 다이(D)를 픽업하고, 기판 인식 카메라(44)의 촬상 데이터에 기초하여 기판에 다이(D)를 본딩한다.
반송부(5)는, 기판(9)을 파지하여 반송하는 기판 반송 갈고리(51)와, 기판(9)이 이동하는 반송 레인(52)을 갖는다. 기판(9)은, 반송 레인(52)에 설치된 기판 반송 갈고리(51)의 도시하지 않은 너트를 반송 레인(52)을 따라 설치된 도시하지 않은 볼 나사로 구동시킴으로써 이동한다.
이러한 구성에 의해, 기판(9)은, 기판 공급부(6)로부터 반송 레인(52)을 따라 본딩 위치까지 이동하고, 본딩 후, 기판 반출부(7)까지 이동하여, 기판 반출부(7)에 기판(9)을 전달한다.
제어부(8)는, 다이 본더(10)의 각 부의 동작을 감시하고 제어하는 프로그램(소프트웨어)을 저장하는 메모리와, 메모리에 저장된 프로그램을 실행하는 중앙 처리 장치(CPU)를 구비한다.
이어서, 다이 공급부(1)의 구성에 대하여 도 3 및 도 4를 사용하여 설명한다. 도 3은, 다이 공급부의 외관 사시도를 도시하는 도면이다. 도 4는, 다이 공급부의 주요부를 도시하는 개략 단면도이다.
다이 공급부(1)는, 수평 방향(XY 방향)으로 이동하는 웨이퍼 보유 지지대(12)와, 상하 방향으로 이동하는 밀어올림 유닛(13)을 구비한다. 웨이퍼 보유 지지대(12)는, 웨이퍼 링(14)을 보유 지지하는 익스팬드 링(15)과, 웨이퍼 링(14)에 보유 지지되고 복수의 다이(D)가 접착된 다이싱 테이프(16)를 수평으로 위치 결정하는 지지 링(17)을 갖는다. 밀어올림 유닛(13)은 지지 링(17)의 내측에 배치된다.
다이 공급부(1)는, 다이(D)를 밀어올릴 때에, 웨이퍼 링(14)을 보유 지지하고 있는 익스팬드 링(15)을 하강시킨다. 그 결과, 웨이퍼 링(14)에 보유 지지되어 있는 다이싱 테이프(16)가 잡아늘여져 다이(D)의 간격이 확대되고, 밀어올림 유닛(13)에 의해 다이(D) 하방으로부터 다이(D)를 밀어올려, 다이(D)의 픽업성을 향상시키고 있다. 또한, 박형화에 수반하여 다이를 기판에 접착하는 접착제는, 액상 내지 필름상으로 되고, 웨이퍼(11)와 다이싱 테이프(16)의 사이에 다이 어태치 필름(DAF)(18)이라고 불리는 필름상의 접착 재료를 접착하고 있다. 다이 어태치 필름(18)을 갖는 웨이퍼(11)에서는, 다이싱은 웨이퍼(11)와 다이 어태치 필름(18)에 대하여 행해진다. 따라서, 박리 공정에서는, 웨이퍼(11)와 다이 어태치 필름(18)을 다이싱 테이프(16)로부터 박리한다. 또한, 이후에서는 다이 어태치 필름(18)의 존재를 무시하고 설명한다.
다이 본더(10)는, 웨이퍼(11) 상의 다이(D)의 자세를 인식하는 웨이퍼 인식 카메라(24)와, 중간 스테이지(31)에 적재된 다이(D)의 자세를 인식하는 스테이지 인식 카메라(32)와, 본딩 스테이지(BS) 상의 실장 위치를 인식하는 기판 인식 카메라(44)를 갖는다. 인식 카메라간의 자세 어긋남을 보정해야 하는 것은, 본딩 헤드(41)에 의한 픽업에 관여하는 스테이지 인식 카메라(32)와, 본딩 헤드(41)에 의한 실장 위치로의 본딩에 관여하는 기판 인식 카메라(44)이다. 본 실시예에서는 웨이퍼 인식 카메라(24)를 사용하여 다이(D)의 크랙을 검출한다.
제어부(8)에 대하여 도 5를 사용하여 설명한다. 도 5는, 제어계의 개략 구성을 도시하는 블록도이다. 제어계(80)는 제어부(8)와 구동부(86)와 신호부(87)와 광학계(88)를 구비한다. 제어부(8)는, 크게 구별하여, 주로 CPU(Central Processor Unit)를 포함하는 제어ㆍ연산 장치(81)와, 기억 장치(82)와, 입출력 장치(83)와, 버스 라인(84)과, 전원부(85)를 갖는다. 기억 장치(82)는, 처리 프로그램 등을 기억하고 있는 RAM을 포함하고 있는 주기억 장치(82a)와, 제어에 필요한 제어 데이터나 화상 데이터 등을 기억하고 있는 HDD를 포함하고 있는 보조 기억 장치(82b)를 갖는다. 입출력 장치(83)는, 장치 상태나 정보 등을 표시하는 모니터(83a)와, 오퍼레이터의 지시를 입력하는 터치 패널(83b)과, 모니터를 조작하는 마우스(83c)와, 광학계(88)로부터의 화상 데이터를 도입하는 화상 도입 장치(83d)를 갖는다. 또한, 입출력 장치(83)는, 다이 공급부(1)의 XY 테이블(도시하지 않음)이나 본딩 헤드 테이블의 ZY 구동축 등의 구동부(86)를 제어하는 모터 제어 장치(83e)와, 여러 가지 센서 신호나 조명 장치 등의 스위치 등의 신호부(87)로부터 신호를 도입하거나 또는 제어하는 I/O 신호 제어 장치(83f)를 갖는다. 광학계(88)에는, 웨이퍼 인식 카메라(24), 스테이지 인식 카메라(32), 기판 인식 카메라(44)가 포함된다. 제어ㆍ연산 장치(81)는 버스 라인(84)을 통하여 필요한 데이터를 도입하고, 연산하여, 픽업 헤드(21) 등의 제어나, 모니터(83a) 등에 정보를 보낸다.
제어부(8)는 화상 도입 장치(83d)를 통하여 웨이퍼 인식 카메라(24), 스테이지 인식 카메라(32) 및 기판 인식 카메라(44)로 촬상한 화상 데이터를 기억 장치(82)에 보존한다. 보존한 화상 데이터에 기초하여 프로그램한 소프트웨어에 의해, 제어ㆍ연산 장치(81)를 사용하여 다이(D) 및 기판(9)의 패키지 에어리어(P)의 위치 결정, 그리고 다이(D) 및 기판(9)의 표면 검사를 행한다. 제어ㆍ연산 장치(81)가 산출한 다이(D) 및 기판(9)의 패키지 에어리어(P)의 위치에 기초하여 소프트웨어에 의해 모터 제어 장치(83e)를 통하여 구동부(86)를 동작시킨다. 이 프로세스에 의해 웨이퍼 상의 다이의 위치 결정을 행하고, 픽업부(2) 및 본딩부(4)의 구동부에서 동작시켜 다이(D)를 기판(9)의 패키지 에어리어(P) 상에 본딩한다. 사용하는 웨이퍼 인식 카메라(24), 스테이지 인식 카메라(32) 및 기판 인식 카메라(44)는 그레이 스케일, 컬러 등이며, 광 강도를 수치화한다.
도 6은, 도 1의 다이 본더에 있어서의 다이 본딩 공정을 설명하는 흐름도이다.
실시예의 다이 본딩 공정에서는, 우선, 제어부(8)는, 웨이퍼(11)를 보유 지지하고 있는 웨이퍼 링(14)을 웨이퍼 카세트로부터 취출하여 웨이퍼 보유 지지대(12)에 적재하고, 웨이퍼 보유 지지대(12)를 다이(D)의 픽업이 행해지는 기준 위치까지 반송한다(웨이퍼 로딩(공정 P1)). 이어서, 제어부(8)는, 웨이퍼 인식 카메라(24)에 의해 취득한 화상으로부터, 웨이퍼(11)의 배치 위치가 그 기준 위치와 정확하게 일치하도록 미세 조정을 행한다.
이어서, 제어부(8)는, 웨이퍼(11)가 적재된 웨이퍼 보유 지지대(12)를 소정 피치로 피치 이동시키고, 수평으로 보유 지지함으로써, 최초로 픽업되는 다이(D)를 픽업 위치에 배치한다(다이 반송(공정 P2)). 웨이퍼(11)는, 미리 프로버 등의 검사 장치에 의해, 다이별로 검사되어, 다이별로 양호, 불량을 나타내는 맵 데이터가 생성되고, 제어부(8)의 기억 장치(82)에 기억된다. 픽업 대상으로 되는 다이(D)가 양품인지, 불량품인지의 판정은 맵 데이터에 의해 행해진다. 제어부(8)는, 다이(D)가 불량품인 경우에는, 웨이퍼(11)가 적재된 웨이퍼 보유 지지대(12)를 소정 피치로 피치 이동시키고, 이어서 픽업되는 다이(D)를 픽업 위치에 배치하고, 불량품의 다이(D)를 스킵한다.
제어부(8)는, 웨이퍼 인식 카메라(24)에 의해 픽업 대상의 다이(D)의 주면(상면)을 촬영하고, 취득한 화상으로부터 픽업 대상의 다이(D)의 상기 픽업 위치로부터의 위치 어긋남양을 산출한다. 제어부(8)는, 이 위치 어긋남양을 기초로 웨이퍼(11)가 적재된 웨이퍼 보유 지지대(12)를 이동시키고, 픽업 대상의 다이(D)를 픽업 위치에 정확하게 배치한다(다이 위치 결정(공정 P3)).
이어서, 제어부(8)는, 웨이퍼 인식 카메라(24)에 의해 취득한 화상으로부터, 다이(D)의 표면 검사를 행한다(공정 P4). 다이의 표면 검사(외관 검사)의 상세에 대해서는 후술한다. 여기서, 제어부(8)는, 표면 검사에서 문제가 있는지 여부를 판정하여, 다이(D)의 표면에 문제 없음으로 판정된 경우에는 다음 공정(후술하는 공정 P9)으로 진행하지만, 문제 있음으로 판정된 경우에는, 표면 화상을 눈으로 확인하여, 문제가 있는 경우에는 스킵 처리하고, 문제가 없는 경우에는 다음 공정의 처리를 행한다. 스킵 처리는, 다이(D)의 공정 P9 이후를 스킵하고, 웨이퍼(11)가 적재된 웨이퍼 보유 지지대(12)를 소정 피치로 피치 이동시키고, 이어서 픽업되는 다이(D)를 픽업 위치에 배치한다.
제어부(8)는, 기판 공급부(6)에서 기판(9)을 반송 레인(52)에 적재한다(기판 로딩(공정 P5)). 제어부(8)는, 기판(9)을 파지하여 반송하는 기판 반송 갈고리(51)를 본딩 위치까지 이동시킨다(기판 반송(공정 P6)).
기판 인식 카메라(44)로 기판을 촬상하여 위치 결정을 행한다(기판 위치 결정(공정 P7)).
이어서, 제어부(8)는, 기판 인식 카메라(44)에 의해 취득한 화상으로부터, 기판(9)의 패키지 에어리어(P)의 표면 검사를 행한다(공정 P8). 기판 표면 검사의 상세에 대해서는 후술한다. 여기서, 제어부(8)는, 표면 검사에서 문제가 있는지 여부를 판정하여, 기판(9)의 패키지 에어리어(P)의 표면에 문제 없음으로 판정된 경우에는 다음 공정(후술하는 공정 P9)으로 진행하지만, 문제 있음으로 판정된 경우에는, 표면 화상을 눈으로 확인하여, 문제가 있는 경우에는 스킵 처리하고, 문제가 없는 경우에는 다음 공정의 처리를 행한다. 스킵 처리는, 기판(9)의 패키지 에어리어(P)의 해당 탭으로의 공정 P10 이후를 스킵하고, 기판 착공 정보에 불량 등록을 행한다.
제어부(8)는, 픽업 대상의 다이(D)를 정확하게 픽업 위치에 배치한 후, 콜릿(22)을 포함하는 픽업 헤드(21)에 의해 다이(D)를 다이싱 테이프(16)로부터 픽업하고(다이 핸들링(공정 P9)), 중간 스테이지(31)에 적재한다(공정 P10). 제어부(8)는, 중간 스테이지(31)에 적재한 다이의 자세 어긋남(회전 어긋남)의 검출을 스테이지 인식 카메라(32)로 촬상하여 행한다(공정 P11). 제어부(8)는, 자세 어긋남이 있는 경우에는 중간 스테이지(31)에 설치된 선회 구동 장치(도시하지 않음)에 의해 실장 위치를 갖는 실장면에 평행인 면에서 중간 스테이지(31)를 선회시켜 자세 어긋남을 보정한다.
제어부(8)는, 스테이지 인식 카메라(32)에 의해 취득한 화상으로부터, 다이(D)의 표면 검사를 행한다(공정 P12). 다이의 표면 검사(외관 검사)의 상세에 대해서는 후술한다. 여기서, 제어부(8)는, 표면 검사에서 문제가 있는지 여부를 판정하여, 다이(D)의 표면에 문제 없음으로 판정된 경우에는 다음 공정(후술하는 공정 P13)으로 진행하지만, 문제 있음으로 판정된 경우에는, 표면 화상을 눈으로 확인하여, 문제가 있는 경우에는 스킵 처리하고, 문제가 없는 경우에는 다음 공정의 처리를 행한다. 스킵 처리는, 다이(D)의 공정 P13 이후를 스킵하고, 웨이퍼(11)가 적재된 웨이퍼 보유 지지대(12)를 소정 피치로 피치 이동시키고, 다음에 픽업되는 다이(D)를 픽업 위치에 배치한다.
제어부(8)는, 콜릿(42)을 포함하는 본딩 헤드(41)에 의해 중간 스테이지(31)로부터 다이(D)를 픽업하고, 기판(9)의 패키지 에어리어(P) 또는 이미 기판(9)의 패키지 에어리어(P)에 본딩되어 있는 다이에 다이 본딩한다(다이 어태치((공정 P13)).
제어부(8)는, 다이(D)를 본딩한 후, 그 본딩 위치가 정확하게 이루어져 있는지를 검사한다(다이와 기판의 상대 위치 검사(공정 P14)). 이때, 후술하는 다이의 위치 정렬과 마찬가지로 다이의 중심과 탭의 중심을 구하여, 상대 위치가 올바른지를 검사한다.
이어서, 제어부(8)는, 기판 인식 카메라(44)에 의해 취득한 화상으로부터, 다이(D) 및 기판(9)의 표면 검사를 행한다(공정 P15). 다이(D) 및 기판(9)의 표면 검사의 상세에 대해서는 후술한다. 여기서, 제어부(8)는, 표면 검사에서 문제가 있는지 여부를 판정하여, 본딩된 다이(D)의 표면에 문제 없음으로 판정된 경우에는 다음 공정(후술하는 공정 P9)으로 진행하지만, 문제 있음으로 판정된 경우에는, 표면 화상을 눈으로 확인하여, 문제가 있는 경우에는 스킵 처리하고, 문제가 없는 경우에는 다음 공정의 처리를 행한다. 스킵 처리에서는, 기판 착공 정보에 불량 등록을 행한다.
이후, 마찬가지의 수순에 따라 다이(D)가 1개씩 기판(9)의 패키지 에어리어(P)에 본딩된다. 하나의 기판의 본딩이 완료되면, 기판 반송 갈고리(51)로 기판(9)을 기판 반출부(7)까지 이동시켜(기판 반송(공정 P16)), 기판 반출부(7)에 기판(9)을 전달한다(기판 언로딩(공정 P17)).
이후, 마찬가지의 수순에 따라 다이(D)가 1개씩 다이싱 테이프(16)로부터 박리된다(공정 P9). 불량품을 제외한 모든 다이(D)의 픽업이 완료되면, 그들 다이(D)를 웨이퍼(11)의 외형으로 보유 지지하고 있던 다이싱 테이프(16) 및 웨이퍼 링(14) 등을 웨이퍼 카세트에 언로딩한다(공정 P18).
다이 위치 결정의 방법에 대하여 도 7 내지 도 10을 사용하여 설명한다. 도 7은, 모방 동작을 설명하기 위한 흐름도이다. 도 8은, 유니크한 부분(선택 영역)의 예를 도시하는 도면이다. 도 9는, 등록 화상 및 유사 화상의 예를 도시하는 도면이다. 도 10은, 연속 착공 동작을 설명하기 위한 흐름도이다.
다이 위치 결정 알고리즘은, 주로 템플릿 매칭을 사용하여, 일반적으로 알려져 있는 정규화 상관식에서의 연산으로 한다. 그 결과를 일치율이라고 한다. 템플릿 매칭은 레퍼런스 학습의 모방 동작과 연속 착공용 동작이 있다.
우선, 모방 동작에 대하여 설명한다. 제어부(8)는 레퍼런스 샘플을 픽업 위치로 반송한다(스텝 S1). 제어부(8)는 웨이퍼 인식 카메라(VSW)로 레퍼런스 샘플의 화상(PCr)을 취득한다(스텝 S2). 다이 본더의 조작자가 휴먼 인터페이스(터치 패널(83b)이나 마우스(83c))에 의해 화상 내로부터, 도 8에 도시하는 바와 같은 유니크한 부분(UA)을 선택한다(스텝 S3). 제어부(8)는 선택된 유니크한 부분(선택 영역)(UA)과 레퍼런스 샘플의 위치 관계(좌표)를 기억 장치(82)에 보존한다(스텝 S4). 제어부(8)는 선택 영역의 화상(템플릿 화상)(PT)을 기억 장치(82)에 보존한다(스텝 S5). 기준이 되는 워크 화상과 그의 좌표를 기억 장치에 보존한다.
이어서, 연속 동작에 대하여 설명한다. 제어부(8)는 연속 착공용으로 부재(제품용 웨이퍼)를 픽업 위치로 반송한다(스텝 S11). 제어부(8)는 웨이퍼 인식 카메라(VSW)로 제품용 다이의 화상(PCn)을 취득한다(스텝 S2). 도 9에 도시하는 바와 같이, 제어부(8)는 모방 동작에서 보존하고 있던 템플릿 화상(PT)과 제품용 다이의 취득 화상(PCn)을 비교하여, 가장 유사한 부분의 화상(PTn)의 좌표를 산출한다(스텝 S13). 그 좌표와 레퍼런스 샘플에서 측정한 좌표를 비교하여, 제품용 다이의 위치(화상(PTn)과 템플릿 화상(PT)의 오프셋)를 산출한다(스텝 S14).
다이 외관 검사 인식(크랙이나 이물 등의 이상 검출)에 대하여 도 11 내지 도 14를 사용하여 설명한다. 도 11은, 크랙이 있는 다이의 화상을 도시하는 도면이다. 도 12는, 도 11의 화상을 2치화한 화상을 도시하는 도면이다. 도 13은, 양품의 다이의 화상을 도시하는 도면이다. 도 14는, 도 11의 화상과 도 13의 화상의 차분을 도시하는 도면이다.
다이 표면 상의 이상 검출은 2치화나 화상 차분법 등의 방법을 사용한다. 크랙(CR)이 있는 다이의 화상(PCa)(도 11)의 2치화를 행한 화상(PC2)(도 12)을 생성하고, 이상 부분(크랙(CR))을 검출한다. 크랙(CR)이 있는 다이의 화상(PCa)(도 11)과 양품의 다이의 화상(PCn)(도 13)의 차분을 취한 화상(PCa-n)을 생성하고, 크랙(CR)을 검출한다.
상기 방법의 과제에 대하여 도 15, 도 16을 사용하여 설명한다. 도 15는, 크랙이 굵은 경우의 화상이다. 도 16은, 크랙이 가는 경우의 화상이다. 상기 방법에서는 크랙을 직접 보는 것이며, 도 15에 도시하는 바와 같이 화상(PCa1)의 크랙(CR1)이 굵은 경우에는 검출할 수 있지만, 도 16에 도시하는 바와 같이 화상(PCa2)의 크랙(CR2)이 가늘어지거나, 색이 연해지거나 하면, 검출은 어렵다. 즉, 상기 방법에는 이하의 과제가 있다.
(1) 1화소 미만의 폭의 크랙은 발견할 수 없다
크랙 폭이 1화소 미만인 경우에 크랙을 화상에서 비추려고 하면, 그 상이 엷어져 버려 인식할 수 없게 된다. 크랙의 방향 등을 고려한 경우, 실질은 3화소 이상의 폭이 없으면 확실하게는 검출할 수 없다.
(2) 다이의 표면 모양의 영향을 받기 쉽다
다이 표면에 복잡한 모양이 있는 경우에는, 그 표면으로 뻗은 크랙과의 식별이 어려워진다.
(3) 크랙의 밝기를 제어하기가 어렵다
크랙만을 밝게 내지는 어둡게 찍어 내기가 어렵다.
상기 과제는 다이 위치 결정 인식 시와 마찬가지로 크랙의 직접 관찰을 행하기 때문에 발생하는 문제라는 점과, 제품 불량은 크랙의 유무로 결정되고, 그 폭은 고려할 필요가 없는 점에서, 크랙의 간접 검출 방식을 고안하였다.
도 17은, 크랙의 간접 검출 방식을 설명하기 위한 화상이다. 크랙의 간접 검출 방식은 크랙이 있을 때 주위에 발생하는 변화를 포착하는 방식이다. 예를 들어, 도 17에 도시하는 바와 같이, 크랙(CR)을 경계로 하여 다이의 화상 PC의 밝기가 바뀌면, 크랙(CR)의 폭에 관계없이, 크랙을 파악할 수 있다. 도 17에서는 크랙(CR)의 우측의 화상은 어둡고, 좌측의 화상은 밝다. 이하, 크랙의 간접 검출 방식의 구체적인 수단에 대하여 설명한다.
우선, 기판 인식 카메라에 대하여 도 18을 사용하여 설명한다. 도 18은, 본딩부의 광학계를 설명하기 위한 도면이며, 기판 인식 카메라 및 다이에 화상 촬영용 광을 조사하는 조명부의 배치를 도시하고 있다.
기판 인식 카메라(44)의 촬상부(ID)는 경통(BT)의 일단과 접속되고, 경통(BT)의 타단에는 대물 렌즈(도시는 생략)가 설치되고, 이 대물 렌즈를 통하여 다이(D)의 주면의 화상을 촬영하는 구성으로 되어 있다.
촬상부(ID)와 다이(D)를 연결하는 선 상의 경통(BT)과 다이(D)의 사이에는, 면 발광 조명(광원)(SL), 하프 미러(반투과경)(HM)를 내부에 구비한 조명부(LD)가 배치되어 있다. 면 발광 조명(SL)으로부터의 조사광은, 하프 미러(HM)에 의해 촬상부(ID)와 동일한 광축에서 반사되어, 다이(D)에 조사된다. 촬상부(ID)와 동일한 광축에서 다이(D)에 조사된 그 산란광은, 다이(D)에서 반사되고, 그 중 정반사광이 하프 미러(HM)를 투과하여 촬상부(ID)에 달하여, 다이(D)의 영상을 형성한다. 즉, 조명부(LD)는 동축 낙사 조명(동축 조명)의 기능을 갖는다.
기판 인식 카메라(44) 및 그 조명부(LD)에 대하여 설명하였지만, 스테이지 인식 카메라(32) 및 그 조명부, 웨이퍼 인식 카메라(24) 및 그 조명부도 마찬가지이다.
동축 조명의 메커니즘에 대하여 도 19를 사용하여 설명한다. 도 19는, 동축 조명의 광원을 설명하기 위한 도면이다.
동축 조명은 광원을 그대로 배치하면 다이-카메라간의 광로를 막아 버리므로, 도 19에 도시하는 바와 같이 하프 미러(HM)를 두고 광로로부터 벗어난 위치에 광원(SL)을 배치한다. 그러나, 다이(D)에서 보면 하프 미러(HM)에 의해 다이-카메라간의 가상 위치에 광원(가상 광원)(VSL)이 있는 것이라고도 간주할 수 있다. 단, 가상 광원(VSL)은 실제의 광원(SL)보다 광도는 저하된다. 이하, 동축 조명의 광원의 위치는 광의 가상 광원(VSL)으로 나타낸다.
본 실시예에서는 관통 크랙에 자연스럽게 발생하는 보다 적은 각도차를 이용한다. 각도차가 적은 만큼, 검출하기 어려워지기 때문에, 다이를 관통하는 크랙부의 약간의 단차를 부상시키는 조명 방법 및 그것을 검출하는 방법을 사용한다.
도 20은, 크랙의 간접 검출 방식을 설명하기 위한 도면이다. 도 21은, 크랙의 간접 검출 방식을 설명하기 위한 화상을 도시하는 도면이며, 도 21의 (A)는 그림자가 되는 영역이 적은 경우, 도 21의 (B)는 그림자가 되는 영역이 중간 정도인 경우, 도 21의 (C)는 그림자가 되는 영역이 많은 경우이다. 도 22는, 크랙의 간접 검출 방식을 설명하기 위한 화상을 도시하는 도면이며, 도 22의 (A)는 에지 추출 필터 미사용 시의 크랙이 있는 화상, 도 22의 (B)는 에지 추출 필터 미사용 시의 크랙이 없는 화상, 도 22의 (C)는 에지 추출 필터 사용 시의 크랙이 있는 화상, 도 22의 (D)는 에지 추출 필터 사용 시의 크랙이 없는 화상이다.
도 20에 도시하는 바와 같이, 가상 광원(VSL)의 발광면의 일부를 예를 들어 차폐판(SHL)으로 차폐한다. 도 20, 도 21에 도시하는 바와 같이, 차폐하는 영역에 의해 그림자가 되는 영역(S)이 발생하고, 그림자와 그렇지 않은 영역(B)의 경계에, 그라데이션이 생긴 중간 영역(M)이 발생한다. 이 중간 영역(M)에 크랙이 발생하면, 도 22의 (A)에 도시하는 바와 같이 크랙(CR)의 경계면을 경계로 명암차가 명확히 나타나기 쉽다. 약간의 단차에 의해 크랙(CR)이 촬상된다.
이 방법에서 얻은 화상(도 22의 (A))을, 소벨 필터, 라플라시안 필터, 로버츠 필터, 프르윗 필터 등의 에지 추출 필터를 사용함으로써, 도 22의 (C)에 도시하는 바와 같이 기존의 모양과 크랙 부분을 그라데이션 영역으로부터 분리할 수 있다.
분리 후의 화상(도 22의 (C))은, 크랙이 없는(양품) 다이에서 동일한 처리를 실시한 화상(도 22의 (D))과의 차분 처리를 행함으로써, 크랙 부분과 기존의 모양을 분리할 수 있다. 이것은, 크랙이 있는 다이와 양품 다이의 비침이 동일하지 않기 때문에, 차분 처리한 화상(차분 화상)의 농담을 확인함으로써 검출할 수 있다. 그에 의해 크랙 부분의 위치나 길이를 검출할 수 있다. 차분 화상 외에, 화상 내에 의도치 않은 에지가 없는지 검출하는 에지 검출(소벨 필터ㆍ미분 필터 등의 공간 필터의 이용을 포함함)이나 지정 에어리어의 평균 휘도ㆍ히스토그램의 변화를 검출하는 휘도 데이터를 사용해도 된다.
도 23은, 조명의 발광면과 차폐면을 설명하기 위한 도면이며, 도 23의 (A)는 바람직한 예를 도시하는 도면이고, 도 23의 (B)는 바람직하지 않은 예를 도시하는 도면이다.
도 23의 (A)에서는 발광면(EA)과 차폐면(SA)의 경계면(A1)이 명확하게 되어 있고, 또한 발광면(EA) 및 차폐면(SA)에 불균일이 없다. 도 23의 (B)에서는 발광면(EA)과 차폐면(SA)의 사이에 중간 영역(B1)이 있고 경계면이 명확하게 되어 있지 않으며, 또한 발광면(EA) 및 차폐면(SA)에 불균일이 있다. 경계면에 엷음이 없고, 발광면 및 차폐면에 불균일이 없는 것이 바람직하다.
실시예의 크랙의 간접 검출 방식은, 크랙을 경계면의 평면으로서의 불연속성과 조명 조사 에어리어의 경계면을 이용하여, 경계면을 사이에 둔 양측의 명도에 콘트라스트를 부여하여, 미소 폭 크랙을 검출하기 쉽게 한다. 통상(예를 들어 직접 검출 방식의 다이 위치 결정 인식)은 다이의 전경을 보기 위해 충분한 발광면 면적을 갖는 동축 조명을 준비한다. 가상 광원(VSL)의 발광면 면적을 다이(D)의 면적보다 충분히 크게 한다.
한편, 간접 검출 방식에서는 발광면 면적(또는 조사 면적)을 작게 하는 수단을 마련하여 발광면과 차폐면을 형성한다. 단, 직접 검출 방식과 간접 검출 방식의 양 방식을 전환 가능하게 하기 위해, 발광면 면적을 크게 하거나 작게 하거나 하는 수단(발광면을 제어하는 수단)을 마련한다. 발광면을 제어하는 수단은,
(a) 차폐판(도 20의 차폐판(SHL))의 이동
(b) 액정의 ON/OFF
(c) 평면 배열된 LED의 부분적인 ON/OFF에 의한 발광 에어리어, 차광 에어리어의 전환
(d) 다이를 조사하는 조명의 이동
(e) 크랙을 촬상하는 카메라의 이동
(f) 불연속성 조사 에어리어의 경계면에 대하여, 예를 들어 중간 스테이지를 이용하여 다이를 이동시키는
등의 방법에 의해 실현한다. 이하, 발광면의 제어는 (c)의 평면 배열된 LED의 부분적 ON/OFF를 예로 들어 설명한다. 도 24는, 조명부의 사시도이다. 도 25는, 면 발광 조명의 단면도이다. 도 26은, 크랙의 촬상 화상을 도시하는 도면이다.
조명부(LD) 내의 면 발광 조명(SL)은 면 발광 타입의 LED 광원이며, 평면 배열된 LED를 갖는 LED 기판(SL1)과, LED 기판(SL1)에 대향하여 설치되는 확산판(SL2)과, LED 기판(SL1)과 확산판(SL2)의 사이에 설치되는 차폐판(SL3)을 구비한다. 차폐판(SL3)을 경계로 하여 LED를 점등(ON)하는 영역과, 소등(OFF)하는 영역을 형성한다. 예를 들어, LED 기판(SL1)을 상부의 제1 영역(SL1A)과 하부의 제2 영역(SL1B)으로 분할한다. 직접 검출 방식에서는 제1 영역(SL1A) 및 제2 영역(SL1B)의 양쪽의 LED를 ON하여 발광면 면적을 크게 한다. 간접 검출 방식에서는, 예를 들어 제1 영역(SL1A)의 LED를 ON하고, 제2 영역(SL1B)의 LED를 OFF하여, 발광면 면적을 작게 하여 발광면과 차폐면을 형성한다. 이에 의해, 도 20과 마찬가지로 할 수 있다.
상술한 바와 같이, 면 발광 타입의 LED 광원의 내부에 차폐판을 삽입하고, 경계별로 발광을 제어하면 도 26에 도시하는 바와 같이 크랙 검출 가능 에어리어(CDA)에서는 크랙의 가시화가 가능하게 되고, 다이 표면에 나타난 조명의 반사면 경계 부근의 크랙을 가시화할 수 있다. 이때, 광을 확산하는 확산판 표면의 발광면 경계가 확실하게 생기는 것이 바람직하다.
발광면과 차폐면을 전환함으로써, 검출 가능 에어리어를 확장할 수 있다. 또한, 차폐판(SL3)을 움직이거나, 또는 복수 설치하여 발광면과 차폐면의 영역을 변경함으로써 검출 가능 에어리어를 확장할 수 있다.
확산판(SL2) 대신에 액정 패널을 사용해도 된다. 이 경우, 차폐판(SL3)은 불필요하며, 액정 패널의 투과/비투과의 영역을 제어함으로써 검사 가능 에어리어를 확장할 수 있다.
크랙의 외관 검사는, 다이 위치 인식을 행하는 장소인 다이 공급부, 중간 스테이지 및 본딩 스테이지 중 적어도 1개소에서 행하지만, 중간 스테이지 및 본딩 스테이지의 2개소에서 행하는 것이 바람직하고, 모든 개소에서 행하는 것이 보다 바람직하다. 중간 스테이지에서 행하면, 다이 공급부에서 검출할 수 없었던 크랙 또는 픽업 공정 이후에 발생한 크랙(본딩 공정보다 먼저 현재화되지 않은 크랙)을 본딩 전에 검출할 수 있다. 또한, 본딩 스테이지에서 행하면, 다이 공급부 및 중간 스테이지에서 검출할 수 없었던 크랙(본딩 공정보다 먼저 현재화되지 않은 크랙) 또는 본딩 공정 이후에 발생한 크랙을, 다음 다이를 적층하는 본딩 전에, 또는 기판 배출 전에 검출할 수 있다.
이상, 본 발명자에 의해 이루어진 발명을 실시 형태 및 실시예에 기초하여 구체적으로 설명하였지만, 본 발명은 상기 실시 형태 및 실시예에 한정되는 것은 아니며, 여러 가지 변경 가능한 것은 말할 필요도 없다.
예를 들어, 실시예에서는 동축 조명은 대물 렌즈-다이간에 배치하는 타입에 대하여 설명하였지만, 렌즈 내 삽입 타입이어도 된다.
또한, 실시예에서는 다이 위치 인식 후에 다이 외관 검사 인식을 행하였지만, 다이 외관 검사 인식 후에 다이 위치 인식을 행해도 된다.
또한, 실시예에서는 웨이퍼의 이면에 DAF가 접착되었지만, DAF는 없어도 된다.
또한, 실시예에서는 픽업 헤드 및 본딩 헤드를 각각 1개 구비하고 있지만, 각각 2개 이상이어도 된다. 또한, 실시예에서는 중간 스테이지를 구비하고 있지만, 중간 스테이지가 없어도 된다. 이 경우, 픽업 헤드와 본딩 헤드는 겸용해도 된다.
또한, 실시예에서는 다이의 표면을 위로 하여 본딩되지만, 다이를 픽업 후 다이의 표리를 반전시켜, 다이의 이면을 위로 하여 본딩해도 된다. 이 경우, 중간 스테이지는 마련(설치)하지 않아도 된다. 이 장치는 플립 칩 본더라고 한다.
또한, 실시예에서는 본딩 헤드를 구비하지만, 본딩 헤드가 없어도 된다. 이 경우에는 픽업된 다이는 용기 등에 적재된다. 이 장치는 픽업 장치라고 한다.
또한, 먼저 검출된 크랙의 방향에 맞추어, 발광 에어리어 및 차광 에어리어의 재조정 및 재검사를 행하도록 해도 된다. 이에 의해, 검출률을 향상시킬 수 있다.
10: 다이 본더
1: 다이 공급부
13: 밀어올림 유닛
2: 픽업부
24: 웨이퍼 인식 카메라
3: 중간 스테이지부
31: 중간 스테이지
32: 스테이지 인식 카메라
4: 본딩부
41: 본딩 헤드
42: 콜릿
44: 기판 인식 카메라
5: 반송부
51: 기판 반송 갈고리
8: 제어부
9: 기판
BS: 본딩 스테이지
D: 다이
P: 패키지 에어리어
LD: 조명부
HM: 하프 미러
SL: 광원
SL1: LED 기판
SL1A: 제1 영역
SL1B: 제2 영역
SL2: 확산판
SL3: 차폐판

Claims (19)

  1. 다이를 촬상하는 촬상 장치와,
    상기 다이와 상기 촬상 장치를 연결하는 선 상에 배치되는 조명 장치와,
    상기 촬상 장치 및 상기 조명 장치를 제어하는 제어 장치
    를 구비하고,
    상기 제어 장치는,
    상기 조명 장치로 상기 다이의 일부를 조명하여, 명부, 암부, 및 명부와 암부 사이의 그라데이션부를 상기 다이 상에 형성하고, 상기 촬상 장치로 상기 다이를 촬상하고,
    상기 다이의 촬상 화상에 에지 추출 필터를 사용하여 처리를 실시한 화상과, 크랙이 없는 다이에 상기 에지 추출 필터를 사용한 처리를 실시한 화상의 차분 처리를 행하도록 구성되는, 반도체 제조 장치.
  2. 삭제
  3. 제1항에 있어서, 상기 조명 장치는 발광면과 차폐면을 갖는, 반도체 제조 장치.
  4. 제3항에 있어서, 상기 조명 장치는 상기 촬상 장치의 중심선 상에 배치되는 하프 미러와 상기 하프 미러의 옆에 배치되는 발광원을 구비하는 동축 조명인, 반도체 제조 장치.
  5. 제4항에 있어서, 상기 발광원은 면 발광원이며, 제1 영역과 제2 영역을 갖고, 상기 제1 영역과 상기 제2 영역의 점등 및 소등을 개별적으로 제어 가능한, 반도체 제조 장치.
  6. 제5항에 있어서, 상기 제1 영역은 상기 발광면이고, 상기 제2 영역은 상기 차폐면인, 반도체 제조 장치.
  7. 제6항에 있어서, 상기 발광원은, 평면 배열된 LED를 갖는 LED 기판과, 상기 LED 기판에 대향하여 설치된 확산판과, 상기 LED 기판과 상기 확산판의 사이에 설치된 차폐판을 구비하고,
    상기 차폐판은 상기 제1 영역과 상기 제2 영역의 경계에 배치되는, 반도체 제조 장치.
  8. 제6항에 있어서, 상기 발광원은, 평면 배열된 LED를 갖는 LED 기판과, 상기 LED 기판에 대향하여 설치된 액정 패널을 구비하고,
    상기 액정 패널은 상기 제1 영역과 상기 제2 영역을 형성하는, 반도체 제조 장치.
  9. 제1항에 있어서, 상기 제어 장치는, 상기 촬상 장치를 이동시키고, 상기 다이의 일부를 조명하여, 명부, 암부, 및 명부와 암부 사이의 그라데이션부를 상기 다이 상에 형성하고, 상기 촬상 장치로 상기 다이를 촬상하도록 구성되는, 반도체 제조 장치.
  10. 제1항에 있어서, 상기 제어 장치는, 상기 다이를 이동시키고, 상기 다이의 일부를 조명하여, 명부, 암부, 및 명부와 암부 사이의 그라데이션부를 상기 다이 상에 형성하고, 상기 촬상 장치로 상기 다이를 촬상하도록 구성되는, 반도체 제조 장치.
  11. 제5항 내지 제8항 중 어느 한 항에 있어서, 상기 발광원을 이동시키는 기구를 더 구비하고,
    상기 제어 장치는, 상기 발광원을 이동시켜 상기 제1 영역과 상기 제2 영역을 형성하는, 반도체 제조 장치.
  12. 제1항에 있어서, 상기 다이가 접착된 다이싱 테이프를 보유 지지하는 웨이퍼 링 홀더를 갖는 다이 공급부를 더 구비하고,
    상기 제어 장치는 상기 촬상 장치 및 상기 조명 장치를 사용하여 상기 다이싱 테이프에 접착된 다이를 촬상하도록 구성되는, 반도체 제조 장치.
  13. 제1항에 있어서, 상기 다이를 기판 또는 이미 본딩되어 있는 다이 상에 본딩하는 본딩 헤드를 더 구비하고,
    상기 제어 장치는 상기 촬상 장치 및 상기 조명 장치를 사용하여 상기 기판 또는 다이 상에 본딩된 다이를 촬상하도록 구성되는, 반도체 제조 장치.
  14. 제1항에 있어서, 상기 다이를 픽업하는 픽업 헤드와,
    상기 픽업된 다이가 적재되는 중간 스테이지
    를 더 구비하고,
    상기 제어 장치는 상기 촬상 장치 및 상기 조명 장치를 사용하여 상기 중간 스테이지 상에 적재된 다이를 촬상하도록 구성되는, 반도체 제조 장치.
  15. (a) 제1항, 제3항 내지 제10항 중 어느 한 항의 반도체 제조 장치를 준비하는 공정과,
    (b) 다이가 접착된 다이싱 테이프를 보유 지지하는 웨이퍼 링 홀더를 반입하는 공정과,
    (c) 기판을 반입하는 공정과,
    (d) 상기 다이를 픽업하는 공정과,
    (e) 상기 픽업한 다이를 상기 기판 또는 이미 상기 기판에 본딩되어 있는 다이 상에 본딩하는 공정
    을 구비하는, 반도체 장치의 제조 방법.
  16. 제15항에 있어서, 상기 (d) 공정은 상기 픽업된 다이를 중간 스테이지에 적재하고,
    상기 (e) 공정은 상기 중간 스테이지에 적재된 다이를 픽업하는, 반도체 장치의 제조 방법.
  17. 제15항에 있어서, (f) 상기 (d) 공정 전에, 상기 촬상 장치 및 상기 조명 장치를 사용하여 상기 다이의 외관을 검사하는 공정을 더 구비하는, 반도체 장치의 제조 방법.
  18. 제15항에 있어서, (g) 상기 (e) 공정 후에, 상기 촬상 장치 및 상기 조명 장치를 사용하여 상기 다이의 외관을 검사하는 공정을 더 구비하는, 반도체 장치의 제조 방법.
  19. 제16항에 있어서, (h) 상기 (d) 공정 후이며 상기 (e) 공정 전에, 상기 촬상 장치 및 상기 조명 장치를 사용하여 상기 다이의 외관을 검사하는 공정을 더 구비하는, 반도체 장치의 제조 방법.
KR1020180054614A 2017-05-18 2018-05-14 반도체 제조 장치 및 반도체 장치의 제조 방법 KR102104936B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2017-099163 2017-05-18
JP2017099163A JP6975551B2 (ja) 2017-05-18 2017-05-18 半導体製造装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR20180127204A KR20180127204A (ko) 2018-11-28
KR102104936B1 true KR102104936B1 (ko) 2020-04-27

Family

ID=64499182

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180054614A KR102104936B1 (ko) 2017-05-18 2018-05-14 반도체 제조 장치 및 반도체 장치의 제조 방법

Country Status (4)

Country Link
JP (2) JP6975551B2 (ko)
KR (1) KR102104936B1 (ko)
CN (1) CN108962784B (ko)
TW (1) TWI702673B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7299728B2 (ja) * 2019-03-22 2023-06-28 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法
JP7437987B2 (ja) * 2020-03-23 2024-02-26 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
JP2022182232A (ja) * 2021-05-28 2022-12-08 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
JP7485728B2 (ja) 2022-06-20 2024-05-16 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置、基板処理装置の制御方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008249397A (ja) * 2007-03-29 2008-10-16 Toyota Motor Corp 表面検査装置

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2995349B2 (ja) * 1991-03-29 1999-12-27 マツダ株式会社 表面状態検査用照明装置
JPH07312375A (ja) * 1994-05-18 1995-11-28 Fujitsu Ltd 半導体装置の製造方法及び製造装置
JP2897754B2 (ja) * 1997-03-27 1999-05-31 日本電気株式会社 半導体装置の検査方法
JP2003185590A (ja) 2001-12-18 2003-07-03 Stk Technology Co Ltd ワーク検査方法および装置
JP2004311576A (ja) * 2003-04-03 2004-11-04 Toshiba Corp 半導体装置の製造方法
JP4392213B2 (ja) 2003-09-24 2009-12-24 株式会社岡本工作機械製作所 半導体基板のクラックの有無を検査する表面検査装置
JP2005191060A (ja) * 2003-12-24 2005-07-14 Seiko Epson Corp 露光装置及び露光方法
JP4984210B2 (ja) * 2006-02-14 2012-07-25 澁谷工業株式会社 不良電子部品の回収装置
JP4878907B2 (ja) 2006-05-08 2012-02-15 三菱電機株式会社 画像検査装置およびこの画像検査装置を用いた画像検査方法
JP4830772B2 (ja) * 2006-10-11 2011-12-07 ヤマハ株式会社 半導体チップの検査方法
KR20080015363A (ko) * 2006-08-14 2008-02-19 야마하 가부시키가이샤 웨이퍼 및 반도체 소자의 검사 방법 및 장치
JP5054949B2 (ja) * 2006-09-06 2012-10-24 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2008103493A (ja) * 2006-10-18 2008-05-01 Lintec Corp チップのピックアップ方法及びピックアップ装置
JP4358889B1 (ja) * 2008-06-27 2009-11-04 日本エレクトロセンサリデバイス株式会社 ウエーハ欠陥検査装置
JP2010091361A (ja) * 2008-10-07 2010-04-22 Yamatake Corp 画像検査方法および画像検査装置
CN102313740B (zh) * 2010-07-05 2013-05-29 汉王科技股份有限公司 太阳能电池板裂痕检测方法
JP2016076505A (ja) * 2013-01-23 2016-05-12 株式会社新川 ダイボンダおよびダイボンダによる半導体ダイの破損検出方法
CN103499297B (zh) * 2013-10-25 2016-01-13 爱科维申科技（天津）有限公司 一种基于ccd的高精度测量方法
CN103679167A (zh) * 2013-12-18 2014-03-26 杨新锋 一种ccd图像处理的方法
KR20150073512A (ko) * 2013-12-23 2015-07-01 세메스 주식회사 다이 검사 장치
KR101550263B1 (ko) * 2014-02-27 2015-09-15 뉴인텍 주식회사 광학검사장치
US9262821B2 (en) * 2014-05-12 2016-02-16 Kla-Tencor Corp. Inspection recipe setup from reference image variation
JP6324823B2 (ja) 2014-06-26 2018-05-16 ファスフォードテクノロジ株式会社 半導体若しくは電子部品実装装置及び半導体若しくは電子部品実装方法
CN104409376B (zh) * 2014-10-20 2017-12-15 上海技美电子科技有限公司 晶圆检测装置
JP6584234B2 (ja) * 2015-08-31 2019-10-02 ファスフォードテクノロジ株式会社 ダイボンダ、ボンディング方法および半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008249397A (ja) * 2007-03-29 2008-10-16 Toyota Motor Corp 表面検査装置

Also Published As

Publication number Publication date
TWI702673B (zh) 2020-08-21
KR20180127204A (ko) 2018-11-28
JP6975551B2 (ja) 2021-12-01
CN108962784B (zh) 2022-05-31
JP2021193744A (ja) 2021-12-23
JP2018195735A (ja) 2018-12-06
JP7225337B2 (ja) 2023-02-20
CN108962784A (zh) 2018-12-07
TW201911448A (zh) 2019-03-16

Similar Documents

Publication Publication Date Title
CN106920762B (zh) 半导体制造装置、半导体器件的制造方法及芯片贴装机
KR102100889B1 (ko) 다이 본딩 장치 및 반도체 장치의 제조 방법
KR102104936B1 (ko) 반도체 제조 장치 및 반도체 장치의 제조 방법
TWI729397B (zh) 半導體製造裝置及半導體裝置之製造方法
CN109524320B (zh) 半导体制造装置及半导体器件的制造方法
JP2022098312A (ja) ダイボンディング装置および半導体装置の製造方法
KR102516586B1 (ko) 다이 본딩 장치 및 반도체 장치의 제조 방법
CN111725086B (zh) 半导体制造装置以及半导体器件的制造方法
KR20220161174A (ko) 다이 본딩 장치 및 반도체 장치의 제조 방법
JP2023100561A (ja) 半導体製造装置、検査装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant