CN104937702A - 粘晶装置以及利用粘晶装置的半导体晶粒的破损检测方法 - Google Patents

粘晶装置以及利用粘晶装置的半导体晶粒的破损检测方法 Download PDF

Info

Publication number
CN104937702A
CN104937702A CN201380023188.5A CN201380023188A CN104937702A CN 104937702 A CN104937702 A CN 104937702A CN 201380023188 A CN201380023188 A CN 201380023188A CN 104937702 A CN104937702 A CN 104937702A
Authority
CN
China
Prior art keywords
image
semiconductor grain
grain
region
chuck
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380023188.5A
Other languages
English (en)
Other versions
CN104937702B (zh
Inventor
豊川雄也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinkawa Ltd
Arakawa Co Ltd
Original Assignee
Arakawa Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Arakawa Co Ltd filed Critical Arakawa Co Ltd
Publication of CN104937702A publication Critical patent/CN104937702A/zh
Application granted granted Critical
Publication of CN104937702B publication Critical patent/CN104937702B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/64—Manufacture or treatment of solid state devices other than semiconductor devices, or of parts thereof, not peculiar to a single device provided for in groups H01L31/00 - H10K99/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H01L2224/75745—Suction holding means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/759—Means for monitoring the connection process
    • H01L2224/75901—Means for monitoring the connection process using a computer, e.g. fully- or semi-automatic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83908—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving monitoring, e.g. feedback loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Die Bonding (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

粘晶机(100)包括：背面照相机(30)，对包括吸附半导体晶粒(40)的夹头(20)的吸附面图像及吸附于夹头(20)的半导体晶粒(40)的图像的整体图像进行摄像，以及图像处理部(80)，处理由背面照相机(30)获取的各图像，图像处理部(80)包括：图像区域划定元件，基于夹头(20)的吸附面图像与半导体晶粒(40)的图像的明度差及半导体晶粒(40)的基准图像划定整体图像中半导体晶粒(40)的图像区域；以及破损检测元件，对由图像区域划定元件划定的半导体晶粒的图像区域内扫描，在扫描方向上的明度的变化比例为规定的临限值以上时，判断为半导体晶粒的破损。藉此，有效抑制破损的半导体晶粒被粘晶，提高由粘晶机(100)制造的半导体装置的品质。

Description

粘晶装置以及利用粘晶装置的半导体晶粒的破损检测方法
技术领域
本发明涉及一种对进行粘晶的半导体晶粒的裂纹或缺损等破损进行检测的粘晶装置的构造、及利用粘晶装置的半导体晶粒的破损检测方法。
背景技术
多使用粘晶机来作为将半导体晶粒粘晶在导线架等电路基板上的装置。粘晶机包括：自切晶(dicing)后的晶圆拾取半导体晶粒的拾取平台，以及将自晶圆拾取的半导体晶粒粘晶于电路基板的粘晶平台，并藉由作为粘晶工具的夹头(collet)来进行半导体晶粒的拾取与粘晶。更详细而言，夹头在前端吸附半导体晶粒而自拾取平台上的晶圆拾取半导体晶粒，并将半导体晶粒移送至粘晶平台上的电路基板的粘晶位置为止，将所吸附的半导体晶粒推压至电路基板的粘晶位置而进行半导体晶粒的粘晶(例如，参照专利文献1)。
在粘晶时，必须正确地对准半导体晶粒的位置与电路基板的粘晶位置，因而提出有如下方法：例如在藉由夹头将半导体晶粒自拾取平台上移送至黏晶平台上为止时，获取吸附于夹头前端的半导体晶粒的图像，并基于半导体晶粒的对准标记(alignment mark)来修正半导体晶粒与电路基板的相对位置的偏移(例如参照专利文献2)。
而且，提出有如下方法：经由L字状的连接构件将具有镜面与矩形状的贯通孔的基准构件固定在半导体晶粒的移载头，当藉由移载头搬送半导体晶粒时，获取对半导体晶粒进行摄像所得的第1图像数据与对基准构件进行摄像所得的第2图像数据，将该2个图像数据重合在一起，检测半导体晶粒相对于基准构件的位置，并根据检测结果来修正半导体晶粒搭载于半导体晶粒的电路基板的位置(例如参照专利文献3)。
现有技术文献
专利文献
专利文献1：WO2005/029574
专利文献2：日本专利特开2010-040738号公报
专利文献3：日本专利特开2007-115851号公报
发明内容
发明所要解决的问题
然而，如专利文献1所记载般，在自晶圆片剥离半导体晶粒而拾取半导体晶粒时，因为使半导体晶粒变形，有时在拾取时薄的半导体晶粒会裂开。专利文献1中虽记载了在拾取时不会导致半导体晶粒破损的夹头、拾取方法，但对于在拾取时半导体晶粒裂开的情况的应对并未记载。而且，专利文献2、专利文献3中，虽然记载了在粘晶前对吸附固定于夹头的半导体晶粒的位置进行检测，而正确地将半导体晶粒粘晶于电路基板的规定位置，但对于吸附于夹头的半导体晶粒出现破损的情况的应对并未记载。因此，专利文献1至专利文献3所记载的现有技术的粘晶机中，即便在拾取时半导体晶粒破损亦直接粘晶于电路基板上，从而存在引起藉由粘晶机制造的半导体装置的不良这样的问题。
而且，近年来，半导体晶粒的厚度变薄，其厚度薄膜化成15μm至50μm左右。当利用夹头来吸附如此薄的半导体晶粒时，有时半导体晶粒的一部分会自夹头的吸附面浮起或弯曲。此时，若利用专利文献2、专利文献3记载的方法来获取半导体晶粒的图像，则由于自半导体晶粒的吸附面的浮起或弯曲而图像的明度连续地发生变化，因而存在难以根据图像来判别半导体晶粒的损伤的问题。
因此，本发明的目的在于在粘晶装置中，有效地抑制破损的半导体晶粒被粘晶，从而提高藉由粘晶装置制造的半导体装置的品质。
解决问题的手段
本发明的粘晶装置的特征在于包括：照相机，对整体图像进行摄像，所述整体图像包括吸附半导体晶粒的夹头的吸附面图像及吸附于夹头的半导体晶粒的图像；以及图像处理部，对藉由照相机而获取的各图像进行处理，且图像处理部包括：图像区域划定元件，根据夹头的吸附面图像与半导体晶粒的图像的明度差、及半导体晶粒的基准图像，来划定整体图像中的半导体晶粒的图像区域；以及破损检测元件，对藉由图像区域划定元件而划定的半导体晶粒的图像区域内进行扫描，在扫描方向上的明度的变化比例为规定的临限值以上的情况下，判断为半导体晶粒的破损。
本发明的粘晶装置中，亦较佳为破损检测元件在藉由图像划定元件而划定的半导体晶粒的图像区域的内侧设定检查区域，并对检查区域内进行扫描。
本发明的利用粘晶装置的半导体晶粒的破损检测方法，包括：图像获取步骤，对整体图像进行摄像，所述整体图像包括吸附半导体晶粒的夹头的吸附面图像及吸附于夹头的半导体晶粒的图像；图像区域划定步骤，基于夹头的吸附面图像与半导体晶粒的图像的明度差、及半导体晶粒的基准图像，来划定整体图像中的半导体晶粒的图像区域；以及半导体晶粒的破损检测步骤，对藉由图像划定步骤而划定的图像区域内进行扫描，在扫描方向上的明度的变化比例为规定的临限值以上的情况下，判断为半导体晶粒的破损。
本发明的利用粘晶装置的半导体晶粒的破损检测方法中，亦较佳为破损检测步骤是在藉由图像划定步骤而划定的半导体晶粒的图像区域的内侧设定检查区域，并对检查区域内进行扫描。
发明的效果
本发明在粘晶装置中实现如下效果：有效地抑制破损的半导体晶粒被粘晶，从而提高藉由粘晶装置制造的半导体装置的品质。
附图说明
图1是显示本发明的实施形态的粘晶机的构成的系统图。
图2是显示本发明的实施形态的粘晶机的动作的说明图。
图3是显示本发明的实施形态的粘晶机的基准图像登记动作的流程图。
图4是显示本发明的实施形态的粘晶机的破损检测动作的流程图。
图5是显示本发明的实施形态的粘晶机的基准图像的取出动作的说明图。
图6是显示本发明的实施形态的粘晶机的图像区域划定动作的说明图。
图7是显示本发明的实施形态的粘晶机的图像区域划定动作的说明图。
图8是显示本发明的实施形态的粘晶机的检查区域的设定动作的说明图。
图9是显示本发明的实施形态的粘晶机的对检查区域的扫描的说明图。
图10是显示本发明的实施形态的粘晶机的破损检测时的明度相对于扫描方向的变化的说明图。
图11是显示本发明的实施形态的粘晶机的破损检测时的明度相对于扫描方向的变化的说明图。
具体实施方式
以下，关于本发明的较佳的实施形态，一边参照附图一边说明本发明的实施形态。另外，以下，虽然对将本发明适用于粘晶装置中的粘晶机的情况下的实施形态进行说明，但本发明不限于粘晶机，例如亦可适用于倒装晶片接合机(flip chip bonder)等其他形式的粘晶装置。如图1所示，本实施形态的粘晶机100包括分配区110、粘晶区120、以及导轨13，其中导轨13通过各区110、120而延伸且将电路基板14在搬送方向上进行导引。电路基板14由导轨13导引而被移送至分配区110，且藉由分配单元19而在电路基板14中的半导体晶粒40的黏晶位置15涂布黏着剂。涂布了黏着剂的电路基板14沿着导轨13而被搬送至粘晶区120的黏晶平台12上为止。此处，电路基板14吸附固定于粘晶平台12上，且藉由配置于粘晶平台12的内部的加热器而加热。
粘晶区120包括：使作为粘晶工具的夹头20动作的粘晶头10，以及拾取平台50，其中拾取平台50将切晶成棋盘格状且将切断得较细的方形的半导体晶粒40黏在背面层的状态下的晶圆60加以固定。拾取平台50与粘晶平台12之间，配置着对吸附于夹头20的半导体晶粒40的背面(下表面)进行摄像的背面照相机30。
本实施形态的粘晶机100包括：对藉由背面照相机30而获取的图像进行处理的图像处理部80，及显示图像的监视器(monitor)35。图像处理部80为电脑，包括于内部进行执行程序等信息处理及运算的CPU81、存储部82、背面照相机接口87、及监视器接口89，CPU81、存储部82、背面照相机接口87、监视器接口89利用数据总线88而连接。构成为利用信号线91而将背面照相机接口87与背面照相机30之间加以连接，利用信号线93而将监视器接口89与监视器35之间加以连接，从而可将由背面照相机30获取的图像数据输入至图像处理部80，并且可将图像显示于监视器35。存储部82中分别储存有以后进行说明的图像获取程序83、图像区域划定程序84、破损检测程序85、图像数据86。
而且，本实施形态的粘晶机100包括控制部90，其中控制部90对分配区110的分配单元19的动作及粘晶区120的粘晶头10的动作进行控制。控制部90与图像处理部80同样地为内部包含CPU及存储部的电脑，且利用数据总线92而与图像处理部80、分配区110、粘晶区120连接。
一边参照图2，一边对本实施形态的粘晶机100的基本动作进行说明。如图2(a)所示，作为安装于粘晶头10的粘晶工具的夹头20，在拾取平台50上拾取半导体晶粒40。而且，如图2(b)所示，夹头20藉由粘晶头10将半导体晶粒40移送至长边方向的中心线29为背面照相机30的中心的位置。夹头20移动至背面照相机30上为止之后，背面照相机30获取半导体晶粒40的下表面(背面)的图像，且如以后所说明般，对半导体晶粒40中有无裂纹等损伤进行检查。在判断为半导体晶粒40中无损伤的情况下，如图2(c)所示，夹头20藉由粘晶头10而移动至粘晶平台12上为止，且在将吸附于夹头20的半导体晶粒40的位置与电路基板14中的半导体晶粒40的黏晶位置15进行对准后，将半导体晶粒40推压至电路基板14而进行粘晶。
如图2(d)所示，夹头20包括：橡胶制的夹头本体21，在表面设置着吸附半导体晶粒40的吸附槽22；圆板状且金属制的夹头支架23，安装着夹头本体21；自夹头支架23延伸的轴24；以及固定着轴24的夹头柄25。夹头柄25安装于粘晶头10。在夹头支架23、轴24的中心设置着与夹头本体21的吸附槽22连通的孔27，且连接至未显示的真空装置，藉此，对于半导体晶粒40而言，图2(d)中是在夹头本体21的成为下侧的面的吸附面26吸附固定半导体晶粒40。
对藉由以上参照图1、图2说明的粘晶机而检测半导体晶粒40的裂纹或缺损等破损的动作进行说明。对于进行破损检测，在对吸附于夹头20的吸附面26的半导体晶粒40进行摄像时，必须划定所获取的图像中的表示半导体晶粒40的区域或图像中的位置。因此，在进行实际的粘晶前，必须使用模型半导体晶粒来事先登记基准图像。以下，一边参照图3及图5一边对基准图像的登记动作进行说明。
如图3的步骤S101所示，图1所示的控制部90如图2(a)所示，使粘晶头10动作而使安装于粘晶头10的夹头20移动至拾取平台50，从而使图5所示的模型半导体晶粒42吸附于夹头20。模型半导体晶粒42为与实际进行粘晶的图6以后所示的实际半导体晶粒41具有相同形式、大小的半导体晶粒40，且事先确认无裂开或缺损等破损。在使模型半导体晶粒42吸附于夹头20的吸附面26的情况下，例如，理想的是将模型半导体晶粒42放置于配置在拾取平台50上的板上，使其不发生变形而仅利用吸附进行拾取，从而在拾取时使得模型半导体晶粒42不会破损。
如图3的步骤8102所示，在使模型半导体晶粒42吸附于夹头20之后，如图2(b)所示，使夹头20移动至背面照相机30的上侧，如图3的步骤8103所示，藉由背面照相机30而如图5所示获取包含模型半导体晶粒42、夹头本体21、夹头支架23的整体图像70。整体图像70可为背面照相机30的视野的图像，亦可为显示于监视器35的图像。整体图像70中，橡胶制的夹头本体21作为黑色图像而获取，光反射的金属平面即模型半导体42的表面与夹头支架23的面则作为白色图像而获取。因此，操作人员如图5所示，可根据整体图像70的中的明度差而容易地利用目视来判断整体图像70中的模型半导体晶粒42的位置与区域。
操作人员如图3的步骤8104所示，将与模型半导体晶粒42具有相同的形状、大小，亦即与模型半导体晶粒42的设计尺寸的外形形状相同的形状的标线74(图5中由一点链线表示的框线)对准于显示在监视器35的整体图像70中的模型半导体晶粒42的轮廓，并在监视器35的画面上划定模型半导体晶粒42的区域(图3所示的模型半导体晶粒的图像区域步骤)。然后，操作人员在模型半导体晶粒42的左上的角部与右下的角部分别配置方形的基准图像框73，接着如图3的步骤S105所示，将基准图像框73中捕捉到的基准图像45、基准图像46分别作为左上基准图像45、右下基准图像46而登记(基准图像登记)。如图5所示，左上基准图像45中，模型半导体晶粒42的左上的角部进入图像的右下侧，右下基准图像46中，模型半导体晶粒42的右下的角部进入图像的左上。
在各基准图像45、基准图像46的登记结束后，粘晶机100依据图4所示的流程图，进行半导体晶粒40的黏晶。以下的说明中，与制作基准图像中所使用的模型半导体晶粒42相区分地，作为实际半导体晶粒41而进行说明。如图2(a)至图2(b)所示，控制部90如图4的步骤S201所示，藉由夹头20而自吸附固定于拾取平台50上的晶圆60吸附一个实际半导体晶粒41，如图4的步骤S202所示，移动至背面照相机30上为止。图像处理部80执行图像获取程序83，如图4的步骤S203所示，藉由背面照相机30获取图6所示的整体图像70(图像获取步骤)。如先前说明般，整体图像70中，橡胶制的夹头本体21作为黑色图像而获取，光反射的金属平面即实际半导体晶粒41的表面与夹头支架23的面作为白色图像而获取。图像处理部80执行图像区域划定程序84，如图4的步骤S204所示，图像处理部80将先前获取的左上基准图像45中的角部与整体图像70的明度分布进行对比而对其中的图像一致的部位进行检索。然后，如图6所示，将实际半导体晶粒41的与左上的夹头本体21之间的边界线44和左上基准图像45的角部的图像(明度分布)对准的位置认定为整体图像70中的实际半导体晶粒41的左上角的位置。而且，对先前获取的右下基准图像46中的角部与整体图像70中的边界线44一致的部位进行检索，将实际半导体晶粒41的与右下的夹头本体21之间的边界线44和右下基准图像46的角部的图像(明度分布)对准的位置认定为整体图像70的实际半导体晶粒41的右下角的位置。然后，基于在所认定的各角部中位置，如图7所示，划定整体图像70中的实际半导体晶粒41的位置与区域(图7所示的白色的实际半导体晶粒41的区域)(图像区域划定步骤)。所划定的实际半导体晶粒41的区域藉由左上的角部及右下的角部而划定其位置，藉由模型半导体晶粒42或设计尺寸而划定其区域的尺寸。
接着，图像处理部80执行破损检测程序85，如图4的步骤S206、图8所示，将划定的实际半导体晶粒41的图像区域的除周围外的内侧的部分设定为检查区域43。检查区域43位于实际半导体晶粒41的轮廓内侧，例如，为实际半导体晶粒41的图像区域的除了自周围开始算起10像素左右的区域外的区域。
其次，图像处理部80如图4的步骤S207所示，在图9所示的检查区域43中进行扫描，而获取扫描方向上的明度的变化并储存于存储部82中。扫描例如如图9所示的箭头线75所示沿着实际半导体晶粒41的横方向，以1像素或数像素为1组而针对各像素或各组来获取明度。而且，如图9所示的箭头线76所示，沿实际半导体晶粒41的纵方向扫描而获取明度。如图10所示，由箭头线75所示的实际半导体晶粒41的横方向的扫描，是在自实际半导体晶粒41的端面的位置P1稍微向内侧进入的检查区域43的一端的起点P2与自实际半导体晶粒41的相反侧的端面的位置P5稍微向内侧进入的检查区域43的另一端的终点P4之间进行。实际半导体晶粒41的表面光滑且良好地反射光，因而通常为白色图像(明度高的图像)，在无裂纹48的部分，明度不会急遽变化。然后，如图4的步骤S208所示，如图10的位置P3所示，在如扫描方向上的明度急速降低或急速上升的情况般，明度的扫描方向上的变化大到超过临限值的程度的情况下，如图4的步骤S209所示判断为有裂纹48，且判断夹头20所吸附的实际半导体晶粒41中存在裂纹48。然后，如图4的步骤S210所示，当图像处理部80将停止粘晶机100的信号输出至控制部90，则控制部90使粘晶机100停止。
如本实施形态般，藉由使检查区域43位于比实际半导体晶粒41的图像区域的边界稍靠内侧处，而降低将图像区域的边缘的明度的差识别为裂纹或裂开这样的误检测，从而可正确地进行破损的检测。
图4的步骤S208中，在明度的变化并非为规定的临限值以上的情况下，例如，如图11所示，即便在实际半导体晶粒41自夹头20的吸附面26稍微浮起这样的状态下，亦在进行由箭头线75所示的实际半导体晶粒41的横方向的扫描时，在如自图11的位置P6至位置P4而明度缓慢变化的部分，判断为无裂纹，因而在图像中的明度中出现缓慢变化的情况下，不会当做有破损而使粘晶机100停止，从而实现生产性的提高。然后，如图4的步骤S211所示，若判断为吸附于夹头20的夹头中无破损，则图像处理部80向控制部90发送粘晶的许可信号。控制部90如图4的步骤S212所示，使接收该信号的粘晶头10、夹头20移动至粘晶平台12上为止，将实际半导体晶粒41的位置与电路基板14的半导体晶粒的粘晶位置15对准后，如图4的步骤S213、图2(c)所示，将实际半导体晶粒41推压至电路基板14上而进行粘晶。
以上，如说明般，本实施形态的粘晶机100取得如下效果：有效地抑制破损的半导体晶粒41被粘晶，从而可提高藉由粘晶机100制造的半导体装置的品质。
本发明并不限定于以上说明的实施形态，将对于藉由权利要求规定的本发明的技术范围而言不脱离本质的全部变更及修正包括在内，例如，不限于粘晶机，亦可适用于倒装晶片接合机等其他形式的粘晶装置。
符号说明
10：粘晶头
12：黏晶平台
13：导轨
14：电路基板
15：黏晶位置
19：分配单元
20：夹头
21：夹头本体
22：吸附槽
23：夹头支架
24：轴
25：夹头柄
26：吸附面
27：孔
29：中心线
30：背面照相机
35：监视器
40：半导体晶粒
41：实际半导体晶粒
42：模型半导体晶粒
43：检查区域
44：边界线
45：左上基准图像
46：右下基准图像
48：裂纹
50：拾取平台
60：晶圆
70：整体图像
73：基准图像框
74：标线
80：图像处理部
81：CPU
82：存储部
83：图像获取程序
84：图像区域划定程序
85：破损检测程序
86：图像数据
87：背面照相机接口
88、92：数据总线
89：监视器接口
90：控制部
91、93：信号线
100：粘晶机
110：分配区
120：粘晶区

Claims (4)

1.一种粘晶装置，包括：
照相机，对整体图像进行摄像，所述整体图像包括吸附半导体晶粒的夹头的吸附面图像及吸附于夹头的半导体晶粒的图像；以及
图像处理部，对藉由照相机而获取的各图像进行处理，且
所述图像处理部包括：
图像区域划定元件，根据所述夹头的吸附面图像与半导体晶粒的图像的明度差、及所述半导体晶粒的基准图像，来划定所述整体图像中的所述半导体晶粒的图像区域；以及
破损检测元件，对藉由所述图像区域划定元件而划定的所述半导体晶粒的所述图像区域内进行扫描，在扫描方向上的明度的变化比例为规定的临限值以上的情况下，判断为所述半导体晶粒破损。
2.根据权利要求1所述的粘晶装置，其中
所述破损检测元件在藉由所述图像划定元件而划定的所述半导体晶粒的图像区域的内侧设定检查区域，并对所述检查区域内进行扫描。
3.一种利用粘晶装置的半导体晶粒的破损检测方法，包括：
图像获取步骤，对整体图像进行摄像，所述整体图像包括吸附半导体晶粒的夹头的吸附面图像及吸附于夹头的所述半导体晶粒的图像；
图像区域划定步骤，基于所述夹头的吸附面图像与半导体晶粒的图像的明度差、及所述半导体晶粒的基准图像，来划定所述整体图像中的所述半导体晶粒的图像区域；以及
半导体晶粒的破损检测步骤，对藉由所述图像划定步骤而划定的所述图像区域内进行扫描，在扫描方向上的明度的变化比例为规定的临限值以上的情况下，判断为半导体晶粒的破损。
4.根据权利要求3所述的利用粘晶装置的半导体晶粒的破损检测方法，其中
所述破损检测步骤是在藉由所述图像划定步骤而划定的所述半导体晶粒的图像区域的内侧设定检查区域，并对所述检查区域内进行扫描。
CN201380023188.5A 2013-01-23 2013-08-19 粘晶装置以及利用粘晶装置的半导体晶粒的破损检测方法 Active CN104937702B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013-009877 2013-01-23
JP2013009877A JP2016076505A (ja) 2013-01-23 2013-01-23 ダイボンダおよびダイボンダによる半導体ダイの破損検出方法
PCT/JP2013/072091 WO2014115359A1 (ja) 2013-01-23 2013-08-19 ボンディング装置およびボンディング装置による半導体ダイの破損検出方法

Publications (2)

Publication Number Publication Date
CN104937702A true CN104937702A (zh) 2015-09-23
CN104937702B CN104937702B (zh) 2017-09-29

Family

ID=51227168

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380023188.5A Active CN104937702B (zh) 2013-01-23 2013-08-19 粘晶装置以及利用粘晶装置的半导体晶粒的破损检测方法

Country Status (5)

Country Link
JP (1) JP2016076505A (zh)
KR (1) KR101732467B1 (zh)
CN (1) CN104937702B (zh)
TW (1) TWI512854B (zh)
WO (1) WO2014115359A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108962784A (zh) * 2017-05-18 2018-12-07 捷进科技有限公司 半导体制造装置及半导体器件的制造方法
CN113287191A (zh) * 2018-11-01 2021-08-20 株式会社新川 电子零件封装装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102247600B1 (ko) * 2015-03-16 2021-05-03 한화정밀기계 주식회사 본딩 장치 및 본딩 방법
JP6839143B2 (ja) * 2017-09-28 2021-03-03 芝浦メカトロニクス株式会社 素子実装装置、素子実装方法及び素子実装基板製造方法
JP2022182232A (ja) * 2021-05-28 2022-12-08 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
WO2024194931A1 (ja) * 2023-03-17 2024-09-26 ヤマハロボティクスホールディングス株式会社 チップ保持具、チップ保持装置、および半導体装置の製造装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1518085A (zh) * 2003-01-15 2004-08-04 内格夫技术有限公司 用于快速在线电光检测晶片缺陷的方法和系统
JP2007115851A (ja) * 2005-10-19 2007-05-10 Toshiba Corp 半導体部品の位置検査方法、位置検査装置および半導体装置の製造方法
CN101055256A (zh) * 2006-04-10 2007-10-17 奥林巴斯株式会社 缺陷检查装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6216538A (ja) * 1985-07-16 1987-01-24 Toshiba Corp パタ−ン認識装置
JP2003185590A (ja) * 2001-12-18 2003-07-03 Stk Technology Co Ltd ワーク検査方法および装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1518085A (zh) * 2003-01-15 2004-08-04 内格夫技术有限公司 用于快速在线电光检测晶片缺陷的方法和系统
JP2007115851A (ja) * 2005-10-19 2007-05-10 Toshiba Corp 半導体部品の位置検査方法、位置検査装置および半導体装置の製造方法
CN101055256A (zh) * 2006-04-10 2007-10-17 奥林巴斯株式会社 缺陷检查装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108962784A (zh) * 2017-05-18 2018-12-07 捷进科技有限公司 半导体制造装置及半导体器件的制造方法
CN108962784B (zh) * 2017-05-18 2022-05-31 捷进科技有限公司 半导体制造装置及半导体器件的制造方法
CN113287191A (zh) * 2018-11-01 2021-08-20 株式会社新川 电子零件封装装置
CN113287191B (zh) * 2018-11-01 2024-07-23 株式会社新川 电子零件封装装置

Also Published As

Publication number Publication date
KR20150013613A (ko) 2015-02-05
CN104937702B (zh) 2017-09-29
TW201430969A (zh) 2014-08-01
KR101732467B1 (ko) 2017-05-24
WO2014115359A1 (ja) 2014-07-31
TWI512854B (zh) 2015-12-11
JP2016076505A (ja) 2016-05-12

Similar Documents

Publication Publication Date Title
CN104937702A (zh) 粘晶装置以及利用粘晶装置的半导体晶粒的破损检测方法
EP3425661B1 (en) Chip bonding apparatus and method
CN108364880B (zh) 半导体制造装置及半导体器件的制造方法
KR102219591B1 (ko) 반도체 제조 장치 및 반도체 장치의 제조 방법
KR20160096021A (ko) 박리 장치, 박리 시스템, 박리 방법 및 컴퓨터 판독 가능 정보 기억 매체
JP2016139630A (ja) 半導体若しくは電子部品実装装置及び半導体若しくは電子部品実装方法
JP2014179561A (ja) ボンディングヘッドとそれを備えたダイボンダ
CN110178210A (zh) 元件处理器
JP2019029611A (ja) ダイボンディング装置および半導体装置の製造方法
JP2018195735A (ja) 半導体製造装置および半導体装置の製造方法
JP6042175B2 (ja) ピックアップ方法およびピックアップ装置
JP2012199321A (ja) チップソータおよびチップ移載方法
WO2009125520A1 (ja) ボンディング装置およびボンディング装置に用いられるボンディング対象の位置認識方法ならびにボンディング対象の位置認識プログラムを記録した記録媒体
JPH08330391A (ja) ピックアップ装置及びピックアップ方法
KR102516586B1 (ko) 다이 본딩 장치 및 반도체 장치의 제조 방법
KR102304880B1 (ko) 반도체 제조 장치 및 반도체 장치의 제조 방법
JP2008172203A (ja) 半導体チップの選別装置
JP2009295814A (ja) Ｉｃパッケージ基板検査装置
JP2013197278A (ja) 半導体製造装置
KR102220327B1 (ko) 노즐 수평 측정 유닛 및 이에 의한 측정 방법
JP2015154030A (ja) デバイスの移載方法及びデバイスの移載装置
TWI509681B (zh) Method and apparatus for processing on wafers
JP2003234361A (ja) 半導体装置の検査方法及び設備
JP2013197226A (ja) ダイボンディング方法及びダイボンダ
JP5647312B2 (ja) 半導体集積回路装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant