JP2008172203A - 半導体チップの選別装置 - Google Patents

Abstract

【課題】ダイシング後の半導体チップの検査及び選別を効率よく行う。
【解決手段】エリアカメラ２５は、ダイシング後の半導体チップ１の表面の画像を取得し、画像信号を画像処理／制御装置１００へ出力する。画像処理／制御装置１００は、入力した画像信号から半導体チップ１の表面の欠陥を検出し、検出結果に基づいて半導体チップの合否を判断する。ピックアップユニット１４は、半導体チップ１を取り上げ、トレー搬送ユニット１５に保持された良品用トレー３ａ又は不良品用トレー３ｂに収納する。画像処理／制御装置１００は、半導体チップの合否判断で合格した半導体チップは良品用トレー３ａに収納され、不合格となった半導体チップは不良品用トレー３ｂに収納されるように、ピックアップユニット駆動回路４０の制御を行う。
【選択図】図１

Description

本発明は、半導体ウェーハをダイシングして半導体チップに分割した後に、半導体チップの良品と不良品とを選別してトレーに収納する半導体チップの選別装置及び選別方法、並びにそれらを用いた半導体チップの製造方法に係り、特にダイシング後の半導体チップの検査に好適な半導体チップの選別装置及び選別方法、並びにそれらを用いた半導体チップの製造方法に関する。

従来の半導体デバイスは、半導体チップの入出力端子にリード線を接続し、半導体チップ全体を樹脂モールドで覆ったものが一般的であった。近年、半導体デバイスの小型化の要求から、半導体チップの表面に保護膜等を形成して樹脂モールドで覆わないチップサイズパッケージ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）が主流となってきている。チップサイズパッケージは、ワイヤボンディングやフリップチップ（Ｆｌｉｐ Ｃｈｉｐ Ａｔｔａｃｈ）等の技術により基板に実装される。特にフリップチップは、入出力端子の上に形成された突起電極（バンプ）を直接基板の電極端子と接合する実装方法であり、半導体デバイスが小型化するだけでなく、半導体デバイスの基板への実装面積が小さくなり、高密度実装が可能となる。

このようなチップサイズパッケージの普及に伴い、半導体チップを半導体ウェーハからダイシングされた状態で取り扱う機会が多くなってきている。半導体チップを半導体ウェーハからダイシングされた状態で出荷又は次の工程へ移動する場合、出荷又は移動前に、半導体チップの欠け、半導体チップの表面の傷や異物、半導体チップの表面に形成されたバンプの欠如や形状不良等の異常（以下、これらを総称して「欠陥」という）がないか否かを検査しなければならない。一般に、ダイシング後の半導体チップを出荷又は次の工程へ移動する際は、複数の半導体チップをトレーに収納して搬送する。このため、出荷又は移動前の検査は、半導体チップがトレーに収納された状態で行われており、イントレー検査と呼ばれている。このイントレー検査は、従来、検査者が顕微鏡等を用いて目視で行っていた。近年、光学的手段を用いてイントレー検査を行う外観検査装置が提案されている。

図４は、従来のチップサイズパッケージの半導体チップの製造工程の一部を示すフローチャートである。まず、露光、現像、エッチング等の処置により、半導体ウェーハ上に複数の半導体集積回路が形成される（ステップ４０１）。続いて、各半導体集積回路の入出力端子の上に、突起電極となるバンプが形成される（ステップ４０２）。次に、プロービング検査により各半導体集積回路の電気的特性が測定され（ステップ４０３）、測定結果に基づいて各半導体集積回路の合否が判断される（ステップ４０４）。そして、不合格となった半導体集積回路には、不良であることを示すマークが付けられる（ステップ４０５）。その後、半導体ウェーハは、ダイシングにより個々の半導体チップに分割される（ステップ４０６）。

ダイシング後、各半導体チップは、半導体チップの選別装置にかけられる。選別装置は、ステップ４０５で付けられた不良であることを示すマークを検出し（ステップ４０７）、マークの無い半導体チップは良品用トレーに収納し（ステップ４０８、４０９）、マークの有る半導体チップは不良品用トレーに収納する（ステップ４０８、４１０）。なお、このような半導体チップの選別装置に関するものとして、特許文献１に記載の技術がある。

次に、良品用トレーに収納された半導体チップは、イントレー検査が行われ（ステップ４１１）、検査結果に基づいて各半導体チップの合否が判断される（ステップ４１２）。イントレー検査の結果、合格した半導体チップは良品用トレーにそのまま残され（ステップ４１３）、不合格となった半導体チップは不良品用トレーへ移動される（ステップ４１４）。

なお、半導体チップの種類や出荷形態等によっては、半導体ウェーハのダイシング前にも、表面検査装置を用いた半導体ウェーハの表面検査が行われ、各半導体集積回路の表面に欠陥がないか否かが検査される。

特開平５−１８３０２２号公報

従来の半導体チップの選別装置は、ダイシング後の半導体チップに不良であることを示すマークが付されているか否かをチェックすることにより、良品と不良品とを選別するものであった。また、特許文献１に記載のように、半導体チップの形状が正常な形状であるか否かをチェックする機能を備えたものも提案されている。しかしながら、従来の選別装置では半導体チップの表面の欠陥を検出することができないので、選別装置により半導体チップをトレーに収納した後に、イントレー検査を行う必要があった。

イントレー検査を目視で行った場合、欠陥を見落とす恐れがあり、また検査者によって判断に個人差が生じる恐れがあった。さらに、人手と手間を要するため、コスト高の要因となっていた。一方、イントレー検査を外観検査装置で行う場合、トレーに収納された各半導体チップはトレーの収納部内での位置や傾き、高さ等が１つ１つ異なっているため、半導体ウェーハの状態に比べて欠陥の検出に時間が掛かり、また装置が高価となる。特に、半導体チップが小型化、高性能化する程、より微小な欠陥の検出が要求され、イントレー検査の作業の負担が増加する。

本発明は、ダイシング後の半導体チップの検査及び選別を効率よく行うことを目的とする。

本発明はまた、半導体チップの製造工程を効率化し、半導体チップを低コストで製造することを目的とする。

本発明の半導体チップの選別装置は、ダイシング後の半導体チップを良品と不良品に選別する半導体チップの選別装置であって、ダイシング後の半導体チップの表面の画像を取得する画像取得手段と、画像取得手段が取得した画像から半導体チップの表面の欠陥を検出する画像処理手段と、画像処理手段の検出結果に応じて、ダイシング後の半導体チップを良品用トレー又は不良品用トレーに収納するチップ移動手段とを備えたものである。

また、本発明の半導体チップの選別方法は、ダイシング後の半導体チップを良品と不良品に選別する半導体チップの選別方法であって、ダイシング後の半導体チップの表面の画像を取得し、取得した画像から半導体チップの表面の欠陥を検出し、検出結果に応じて、ダイシング後の半導体チップを良品用トレー又は不良品用トレーに収納するものである。

本発明の半導体チップの選別方法では、ダイシング後の半導体チップをトレーに収納する前に、半導体チップの外観検査を行い、半導体チップの表面の欠陥を検出する。このため、本発明の半導体チップの選別装置は、半導体チップの表面の欠陥を検出する外観検査機能を有する。外観検査後に半導体チップをトレーに収納するため、従来のようにイントレー検査を行う必要がなくなり、工程数が減少する。また、このときの外観検査は、半導体チップをトレーに収納する前に行うため、イントレー検査に比べて半導体チップの表面の欠陥の検出が容易である。さらに、従来のようなイントレー検査後の不良チップの入れ替えもなくなるので、その分の工程数も減少する。従って、ダイシング後の半導体チップの検査及び選別を効率よく行うことができる。

なお、ダイシング前に不良であることを示すマークが付けられている場合は、ダイシング後の半導体チップの外観検査において、欠陥の検出と同時に不良であることを示すマークの検出を行う。

本発明の半導体チップの製造方法は、半導体ウェーハ上に複数の半導体集積回路を形成し、半導体ウェーハをダイシングして個々の半導体チップに分割し、ダイシング後の半導体チップの表面の画像を取得し、取得した画像から半導体チップの表面の欠陥を検出し、検出結果に応じて、ダイシング後の半導体チップを良品用トレー又は不良品用トレーに収納するものである。

また、本発明の半導体チップの製造方法は、半導体ウェーハ上に複数の半導体集積回路を形成し、半導体ウェーハ上の各半導体集積回路の電気的特性を測定し、測定結果に基づいて各半導体集積回路の合否を判断し、不合格となった半導体集積回路に不良であることを示すマークを付け、半導体ウェーハをダイシングして個々の半導体チップに分割し、ダイシング後の半導体チップの表面の画像を取得し、取得した画像から不良であることを示すマーク及び半導体チップの表面の欠陥を検出し、検出結果に応じて、ダイシング後の半導体チップを良品用トレー又は不良品用トレーに収納するものである。

ダイシング後の半導体チップをトレーに収納する前に、半導体チップの外観検査を行うことにより、上述のように半導体チップの製造工程が効率化され、半導体チップを低コストで製造することができる。

本発明の半導体チップの選別装置及び半導体チップの選別方法によれば、ダイシング後の半導体チップの検査及び選別を効率よく行うことができる。

本発明の半導体チップの製造方法によれば、半導体チップの検査を効率化し、半導体チップを低コストで製造することができる。

以下、本発明の実施の形態を添付図面に従って説明する。図１は、本発明の一実施の形態による半導体チップの選別装置の概略構成を示す上面図である。選別装置は、架台１０、ローダカセット１１、待機ステージ１２、エキスパンドステージ１３、ピックアップユニット１４、トレー搬送ユニット１５、トレー回収ステージ１６、アンローダカセット１７、エキスパンドステージ駆動回路３０、ピックアップユニット駆動回路４０、画像処理／制御装置１００、及び光学系を含んで構成されている。なお、図１においては、光学系のうちエリアカメラ２５のみが示されている。

まず、前工程において、半導体ウェーハは、上面が粘着性を有する伸縮性のフィルム２に載せられた状態で、フィルム２を切らないようにダイシングされる。ダイシング後の半導体チップ１は、フィルム２に載せられ状態で、ローダカセット１１に収納される。ローダカセット１１は、ダイシング後の半導体チップ１を載せたフィルム２を複数収納する。

図１において、選別装置の架台１０の上には、待機ステージ１２、エキスパンドステージ１３及びトレー回収ステージ１６が設置されている。待機ステージ１２の近傍には、ローダカセット１１が搬入される。そして、図示しないロボット等により、半導体チップ１を載せたフィルム２がローダカセット１１から取り出されて、待機ステージ１２に搭載される。

待機ステージ１２に搭載されたフィルム２は、図示しないロボット等により、エキスパンドステージ１３に搭載される。エキスパンドステージ１３の上空には、エリアカメラ２５が配置されている。エキスパンドステージ１３は、まず、フィルム２を中心から外側へ引っ張り、これによりフィルム２に載せられた各半導体チップ１同士の間隔が広がる。その状態で、エキスパンドステージ１３は、エキスパンドステージ駆動回路３０の駆動によりＸＹ方向に移動して、フィルム２上の各半導体チップ１をエリアカメラ２５の下方に順次位置決めする。このとき、エキスパンドステージ１３は、エリアカメラ２５の下方に位置決めされた半導体チップをフィルム２の下方から突き上げて、他の半導体チップよりも高い位置に位置決めする。画像処理／制御装置１００は、このような半導体チップの位置決めが行われるように、エキスパンドステージ駆動回路３０の制御を行う。

なお、エリアカメラ２５の下方に位置決めする半導体チップの数は１度に１つとは限らず、エリアカメラ２５の視野に応じて、複数の半導体チップをエリアカメラ２５の下方に位置決めしてもよい。

エリアカメラ２５は、エリアカメラ２５の下方に位置決めされた半導体チップの表面の画像を取得し、画像信号を画像処理／制御装置１００へ出力する。画像処理／制御装置１００は、入力した画像信号から、後述するように半導体チップに付けられた不良であることを示すマーク及び半導体チップの表面の欠陥を検出する。そして、検出結果に基づいて半導体チップの合否を判断する。

エキスパンドステージ１３の近傍には、ピックアップユニット１４及びトレー搬送ユニット１５が設けられている。トレー搬送ユニット１５は、良品用トレー３ａ及び不良品用トレー３ｂを保持して搬送する。ピックアップユニット１４は、ピックアップユニット駆動回路４０の駆動により、画像の取得が終了した半導体チップを真空吸着等でフィルム２から取り上げ、トレー搬送ユニット１５に保持された良品用トレー３ａ又は不良品用トレー３ｂに収納する。このとき、画像処理／制御装置１００は、半導体チップの合否判断で合格した半導体チップは良品用トレー３ａに収納され、不合格となった半導体チップは不良品用トレー３ｂに収納されるように、ピックアップユニット駆動回路４０の制御を行う。

良品用トレー３ａ又は不良品用トレー３ｂに半導体チップが満載されると、搬送ユニット１５は、画像処理／制御装置１００又は図示しない別の制御装置の制御により、満載となった良品用トレー３ａ又は不良品用トレー３ｂをトレー回収ステージ１６に搭載する。トレー回収ステージ１６に搭載された良品用トレー３ａ及び不良品用トレー３ｂは、図示しないロボット等により、アンローダカセット１７に収納される。

図２は、図１に示した半導体チップの選別装置の光学系及び画像処理／制御装置を示す図である。光学系は、白色光源２０、レンズ２１，２２、ハーフミラー２３、リレーレンズ２４、及びエリアカメラ２５を含んで構成されている。画像処理／制御装置１００は、ＣＰＵ１１０、画像メモリ１２０、及び欠陥検出回路１３０を含んで構成されている。

白色光源２０から発生した照明光は、レンズ２１を介して放射され、レンズ２２により平行光線束となって、ハーフミラー２３に入射する。ハーフミラー２３で反射された照明光は、リレーレンズ２４を介して、エキスパンドステージ１３に搭載されたフィルム２上の半導体チップ１の表面へ照射される。リレーレンズ２４は、半導体チップ１の表面とエリアカメラ２５の受光面とが共役な関係となるように、複数のレンズ群で構成されている。半導体チップ１の表面で反射した反射光は、リレーレンズ２４を通ってハーフミラー２３に入射し、ハーフミラー２３を透過した反射光は、エリアカメラ２５の受光面で結像する。エリアカメラ２５は、受光面で検出した光の強度と位置とに応じた画像信号を画像処理／制御装置１００へ出力する。

エリアカメラ２５からの画像信号は、画像処理／制御装置１００の画像メモリ１２０及び欠陥検出回路１３０に入力される。画像メモリ１２０は、ＣＰＵ１１０の制御により、入力した画像信号を記憶する。欠陥検出回路１３０は、エリアカメラ２５からの画像信号と画像メモリ１２０に記憶された１つ前の半導体チップの画像信号とを比較することにより、半導体チップに付けられた不良であることを示すマークと半導体チップの表面の欠陥とを検出する。ここで検出する欠陥は、例えば、半導体チップの欠け、半導体チップの表面の傷や異物、半導体チップの表面に形成されたバンプの欠如や形状不良等とする。

ＣＰＵ１１０は、画像メモリ１２０の書込み及び読出しの制御を行い、また半導体チップの位置決めが行われるようにエキスパンドステージ駆動回路３０の制御を行う。さらに、ＣＰＵ１１０は、欠陥検出回路１３０の検出結果に基づいて半導体チップの合否を判断し、良品及び不良品の選別が行われるようにピックアップユニット駆動回路４０の制御を行う。

図３は、本発明の一実施の形態による半導体チップの製造方法の一部を示すフローチャートである。本実施の形態は、チップサイズパッケージの半導体チップの例を示す。まず、露光、現像、エッチング等の処置により、半導体ウェーハ上に複数の半導体集積回路を形成する（ステップ３０１）。続いて、各半導体集積回路の入出力端子の上に、突起電極となるバンプを形成する（ステップ３０２）。次に、従来と同様に、プロービング検査により各半導体集積回路の電気的特性を測定し（ステップ３０３）、測定結果に基づいて各半導体集積回路の合否を判断する（ステップ３０４）。そして、不合格となった半導体集積回路には、不良であることを示すマークを付ける（ステップ３０５）。その後、半導体ウェーハをダイシングして、個々の半導体チップに分割する（ステップ３０６）。

ダイシング後、本発明の半導体チップの選別装置を用いて半導体チップの外観検査を行い（ステップ３０７）、検査結果に基づいて各半導体チップの合否を判断する（ステップ３０８）。そして、合格した半導体チップは良品用トレーに収納し（ステップ３０９）、不合格となった半導体チップは不良品用トレーに収納する（ステップ３１０）。

本実施の形態によれば、ダイシング後の半導体チップをトレーに収納する前に半導体チップの外観検査を行い、外観検査後に半導体チップをトレーに収納するため、従来のようにイントレー検査を行う必要がなくなり、工程数が減少する。また、このときの外観検査は、半導体チップをトレーに収納する前に行うため、イントレー検査に比べて半導体チップの表面の欠陥の検出が容易である。さらに、従来のようなイントレー検査後の不良チップの入れ替えもなくなるので、その分の工程数も減少する。従って、ダイシング後の半導体チップの検査及び選別を効率よく行うことができる。

なお、半導体チップの種類や出荷形態等によっては、必要に応じて、半導体ウェーハのダイシング前にも、表面検査装置を用いた半導体ウェーハの表面検査を行い、各半導体集積回路の表面に欠陥がないか否を検査する。その場合、半導体ウェーハの表面検査で欠陥が検出された半導体チップについては、ダイシング後の半導体チップの外観検査を省略する。これにより、ダイシング後の半導体チップの検査がさらに効率化される。あるいは、ダイシング後の半導体チップの外観検査のみで十分な場合は、従来必要であった半導体ウェーハの表面検査を省略する。これにより、検査が全体として効率化される。

また、半導体チップの種類によっては、半導体ウェーハのダイシング前にプロービング検査を行わず、またはプロービング検査行っても不良であることを示すマークを付けない場合もありえる。その場合にはダイシング後の半導体チップの外観検査で欠陥の検出のみ行えばよく、本発明はそのような場合も含むものである。

本発明は、チップサイズパッケージの半導体チップに限らず、従来イントレー検査が必要であった各種の半導体チップに適用される。

本発明の一実施の形態による半導体チップの選別装置の概略構成を示す上面図である。 図１に示した半導体チップの選別装置の光学系及び画像処理／制御装置を示す図である。 本発明の一実施の形態による半導体チップの製造方法の一部を示すフローチャートである。 従来のチップサイズパッケージの半導体チップの製造工程の一部を示すフローチャートである。

符号の説明

１…半導体チップ
２…フィルム
３ａ…良品用トレー
３ｂ…不良品用トレー
１０…架台
１１…ローダカセット
１２…待機ステージ
１３…エキスパンドステージ
１４…ピックアップユニット
１５…トレー搬送ユニット
１６…トレー回収ステージ
１７…アンローダカセット
２５…エリアカメラ
３０…エキスパンドステージ駆動回路
４０…ピックアップユニット駆動回路
１００…画像処理／制御装置
１１０…ＣＰＵ
１２０…画像メモリ
１３０…欠陥検出回路。

Claims (4)

1. ダイシング後の半導体チップを選別する半導体チップの選別装置であって、
   前記半導体チップを載せたフィルムを搭載し、前記半導体チップの間隔を広げるエキスパンドステージと、
   該エキスパンドステージに搭載された前記半導体チップの表面の画像を取得する画像取得手段と、
   該画像取得手段が取得した画像から半導体チップの少なくとも表面の欠陥を検出する画像処理手段と、
   該画像処理手段での検出結果に応じて前記半導体チップを合否判定する制御装置と、
   該制御装置での合否判定に基いて、前記半導体チップが合格の場合には良品用トレーに収納し、前記半導体チップが不合格の場合には不良品用トレーに収納するチップ移動手段とを備えたことを特徴とする半導体チップの選別装置。
2. ダイシング後の半導体チップを選別する半導体チップの選別装置であって、
   前記半導体チップを載せたフィルムを搭載し、前記半導体チップの間隔を広げるエキスパンドステージと、
   該エキスパンドステージに搭載された前記半導体チップの表面の画像を取得する画像取得手段と、
   該画像取得手段からの画像信号を記憶する画像メモリと、
   前記画像取得手段からの画像信号と前記画像メモリに記憶された画像信号とを比較し、前記半導体チップの不良マークと半導体チップの表面の欠陥を検出する検出回路と、
   該検出回路での検出結果に基いて前記半導体チップを合否判定する制御装置と、
   該制御装置での合否判定に基いて、前記半導体チップが合格の場合には良品用トレーに収納し、前記半導体チップが不合格の場合には不良品用トレーに収納するチップ移動手段とを備えたことを特徴とする半導体チップの選別装置。
3. ダイシング後の半導体チップを選別する半導体チップの選別装置であって、
   前記半導体チップを載せたフィルムを搭載し、前記半導体チップの間隔を広げるエキスパンドステージと、
   該エキスパンドステージに搭載された前記半導体チップの表面の画像を取得する画像取得手段と、
   該画像取得手段からの画像信号を記憶する画像メモリと、
   前記画像取得手段からの画像信号と前記画像メモリに記憶された画像信号とを比較し、前記半導体チップの不良マークと半導体チップの表面の欠陥を検出する検出回路と、
   該検出回路での検出結果に基いて前記半導体チップを合否判定する制御装置と、
   前記半導体チップを収納する良品用トレー及び不良品用トレーと、
   前記制御装置での合否判定に基いて、前記半導体チップが合格の場合には前記良品用トレーに収納し、前記半導体チップが不合格の場合には前記不良品用トレーに収納するチップ移動手段とを備えたことを特徴とする半導体チップの選別装置。
4. ダイシング後の半導体チップを選別する半導体チップの選別装置であって、
   前記半導体チップを載せたフィルムを搭載し、前記半導体チップの間隔を広げるエキスパンドステージと、
   該エキスパンドステージに搭載された前記半導体チップの表面の画像を取得する画像取得手段と、
   該画像取得手段からの画像信号を記憶する画像メモリと、
   前記画像取得手段からの画像信号と前記画像メモリに記憶された画像信号とを比較し、前記半導体チップの不良マークと半導体チップの表面の欠陥を検出する検出回路と、
   該検出回路での検出結果に基いて前記半導体チップを合否判定する制御装置と、
   該制御装置での合否判定に基いて、前記半導体チップをトレーに収納するチップ移動手段とを備え、
   前記半導体チップを収納するトレーは、良品用トレーと不良品用トレーとを有することを特徴とする半導体チップの選別装置。

Images