JP2008172203A - 半導体チップの選別装置 - Google Patents
半導体チップの選別装置 Download PDFInfo
- Publication number
- JP2008172203A JP2008172203A JP2007299054A JP2007299054A JP2008172203A JP 2008172203 A JP2008172203 A JP 2008172203A JP 2007299054 A JP2007299054 A JP 2007299054A JP 2007299054 A JP2007299054 A JP 2007299054A JP 2008172203 A JP2008172203 A JP 2008172203A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- image
- semiconductor
- tray
- defective product
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Length Measuring Devices By Optical Means (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
Abstract
【課題】ダイシング後の半導体チップの検査及び選別を効率よく行う。
【解決手段】エリアカメラ25は、ダイシング後の半導体チップ1の表面の画像を取得し、画像信号を画像処理/制御装置100へ出力する。画像処理/制御装置100は、入力した画像信号から半導体チップ1の表面の欠陥を検出し、検出結果に基づいて半導体チップの合否を判断する。ピックアップユニット14は、半導体チップ1を取り上げ、トレー搬送ユニット15に保持された良品用トレー3a又は不良品用トレー3bに収納する。画像処理/制御装置100は、半導体チップの合否判断で合格した半導体チップは良品用トレー3aに収納され、不合格となった半導体チップは不良品用トレー3bに収納されるように、ピックアップユニット駆動回路40の制御を行う。
【選択図】図1
【解決手段】エリアカメラ25は、ダイシング後の半導体チップ1の表面の画像を取得し、画像信号を画像処理/制御装置100へ出力する。画像処理/制御装置100は、入力した画像信号から半導体チップ1の表面の欠陥を検出し、検出結果に基づいて半導体チップの合否を判断する。ピックアップユニット14は、半導体チップ1を取り上げ、トレー搬送ユニット15に保持された良品用トレー3a又は不良品用トレー3bに収納する。画像処理/制御装置100は、半導体チップの合否判断で合格した半導体チップは良品用トレー3aに収納され、不合格となった半導体チップは不良品用トレー3bに収納されるように、ピックアップユニット駆動回路40の制御を行う。
【選択図】図1
Description
本発明は、半導体ウェーハをダイシングして半導体チップに分割した後に、半導体チップの良品と不良品とを選別してトレーに収納する半導体チップの選別装置及び選別方法、並びにそれらを用いた半導体チップの製造方法に係り、特にダイシング後の半導体チップの検査に好適な半導体チップの選別装置及び選別方法、並びにそれらを用いた半導体チップの製造方法に関する。
従来の半導体デバイスは、半導体チップの入出力端子にリード線を接続し、半導体チップ全体を樹脂モールドで覆ったものが一般的であった。近年、半導体デバイスの小型化の要求から、半導体チップの表面に保護膜等を形成して樹脂モールドで覆わないチップサイズパッケージ(Chip Size Package)が主流となってきている。チップサイズパッケージは、ワイヤボンディングやフリップチップ(Flip Chip Attach)等の技術により基板に実装される。特にフリップチップは、入出力端子の上に形成された突起電極(バンプ)を直接基板の電極端子と接合する実装方法であり、半導体デバイスが小型化するだけでなく、半導体デバイスの基板への実装面積が小さくなり、高密度実装が可能となる。
このようなチップサイズパッケージの普及に伴い、半導体チップを半導体ウェーハからダイシングされた状態で取り扱う機会が多くなってきている。半導体チップを半導体ウェーハからダイシングされた状態で出荷又は次の工程へ移動する場合、出荷又は移動前に、半導体チップの欠け、半導体チップの表面の傷や異物、半導体チップの表面に形成されたバンプの欠如や形状不良等の異常(以下、これらを総称して「欠陥」という)がないか否かを検査しなければならない。一般に、ダイシング後の半導体チップを出荷又は次の工程へ移動する際は、複数の半導体チップをトレーに収納して搬送する。このため、出荷又は移動前の検査は、半導体チップがトレーに収納された状態で行われており、イントレー検査と呼ばれている。このイントレー検査は、従来、検査者が顕微鏡等を用いて目視で行っていた。近年、光学的手段を用いてイントレー検査を行う外観検査装置が提案されている。
図4は、従来のチップサイズパッケージの半導体チップの製造工程の一部を示すフローチャートである。まず、露光、現像、エッチング等の処置により、半導体ウェーハ上に複数の半導体集積回路が形成される(ステップ401)。続いて、各半導体集積回路の入出力端子の上に、突起電極となるバンプが形成される(ステップ402)。次に、プロービング検査により各半導体集積回路の電気的特性が測定され(ステップ403)、測定結果に基づいて各半導体集積回路の合否が判断される(ステップ404)。そして、不合格となった半導体集積回路には、不良であることを示すマークが付けられる(ステップ405)。その後、半導体ウェーハは、ダイシングにより個々の半導体チップに分割される(ステップ406)。
ダイシング後、各半導体チップは、半導体チップの選別装置にかけられる。選別装置は、ステップ405で付けられた不良であることを示すマークを検出し(ステップ407)、マークの無い半導体チップは良品用トレーに収納し(ステップ408、409)、マークの有る半導体チップは不良品用トレーに収納する(ステップ408、410)。なお、このような半導体チップの選別装置に関するものとして、特許文献1に記載の技術がある。
次に、良品用トレーに収納された半導体チップは、イントレー検査が行われ(ステップ411)、検査結果に基づいて各半導体チップの合否が判断される(ステップ412)。イントレー検査の結果、合格した半導体チップは良品用トレーにそのまま残され(ステップ413)、不合格となった半導体チップは不良品用トレーへ移動される(ステップ414)。
なお、半導体チップの種類や出荷形態等によっては、半導体ウェーハのダイシング前にも、表面検査装置を用いた半導体ウェーハの表面検査が行われ、各半導体集積回路の表面に欠陥がないか否かが検査される。
従来の半導体チップの選別装置は、ダイシング後の半導体チップに不良であることを示すマークが付されているか否かをチェックすることにより、良品と不良品とを選別するものであった。また、特許文献1に記載のように、半導体チップの形状が正常な形状であるか否かをチェックする機能を備えたものも提案されている。しかしながら、従来の選別装置では半導体チップの表面の欠陥を検出することができないので、選別装置により半導体チップをトレーに収納した後に、イントレー検査を行う必要があった。
イントレー検査を目視で行った場合、欠陥を見落とす恐れがあり、また検査者によって判断に個人差が生じる恐れがあった。さらに、人手と手間を要するため、コスト高の要因となっていた。一方、イントレー検査を外観検査装置で行う場合、トレーに収納された各半導体チップはトレーの収納部内での位置や傾き、高さ等が1つ1つ異なっているため、半導体ウェーハの状態に比べて欠陥の検出に時間が掛かり、また装置が高価となる。特に、半導体チップが小型化、高性能化する程、より微小な欠陥の検出が要求され、イントレー検査の作業の負担が増加する。
本発明は、ダイシング後の半導体チップの検査及び選別を効率よく行うことを目的とする。
本発明はまた、半導体チップの製造工程を効率化し、半導体チップを低コストで製造することを目的とする。
本発明の半導体チップの選別装置は、ダイシング後の半導体チップを良品と不良品に選別する半導体チップの選別装置であって、ダイシング後の半導体チップの表面の画像を取得する画像取得手段と、画像取得手段が取得した画像から半導体チップの表面の欠陥を検出する画像処理手段と、画像処理手段の検出結果に応じて、ダイシング後の半導体チップを良品用トレー又は不良品用トレーに収納するチップ移動手段とを備えたものである。
また、本発明の半導体チップの選別方法は、ダイシング後の半導体チップを良品と不良品に選別する半導体チップの選別方法であって、ダイシング後の半導体チップの表面の画像を取得し、取得した画像から半導体チップの表面の欠陥を検出し、検出結果に応じて、ダイシング後の半導体チップを良品用トレー又は不良品用トレーに収納するものである。
本発明の半導体チップの選別方法では、ダイシング後の半導体チップをトレーに収納する前に、半導体チップの外観検査を行い、半導体チップの表面の欠陥を検出する。このため、本発明の半導体チップの選別装置は、半導体チップの表面の欠陥を検出する外観検査機能を有する。外観検査後に半導体チップをトレーに収納するため、従来のようにイントレー検査を行う必要がなくなり、工程数が減少する。また、このときの外観検査は、半導体チップをトレーに収納する前に行うため、イントレー検査に比べて半導体チップの表面の欠陥の検出が容易である。さらに、従来のようなイントレー検査後の不良チップの入れ替えもなくなるので、その分の工程数も減少する。従って、ダイシング後の半導体チップの検査及び選別を効率よく行うことができる。
なお、ダイシング前に不良であることを示すマークが付けられている場合は、ダイシング後の半導体チップの外観検査において、欠陥の検出と同時に不良であることを示すマークの検出を行う。
本発明の半導体チップの製造方法は、半導体ウェーハ上に複数の半導体集積回路を形成し、半導体ウェーハをダイシングして個々の半導体チップに分割し、ダイシング後の半導体チップの表面の画像を取得し、取得した画像から半導体チップの表面の欠陥を検出し、検出結果に応じて、ダイシング後の半導体チップを良品用トレー又は不良品用トレーに収納するものである。
また、本発明の半導体チップの製造方法は、半導体ウェーハ上に複数の半導体集積回路を形成し、半導体ウェーハ上の各半導体集積回路の電気的特性を測定し、測定結果に基づいて各半導体集積回路の合否を判断し、不合格となった半導体集積回路に不良であることを示すマークを付け、半導体ウェーハをダイシングして個々の半導体チップに分割し、ダイシング後の半導体チップの表面の画像を取得し、取得した画像から不良であることを示すマーク及び半導体チップの表面の欠陥を検出し、検出結果に応じて、ダイシング後の半導体チップを良品用トレー又は不良品用トレーに収納するものである。
ダイシング後の半導体チップをトレーに収納する前に、半導体チップの外観検査を行うことにより、上述のように半導体チップの製造工程が効率化され、半導体チップを低コストで製造することができる。
本発明の半導体チップの選別装置及び半導体チップの選別方法によれば、ダイシング後の半導体チップの検査及び選別を効率よく行うことができる。
本発明の半導体チップの製造方法によれば、半導体チップの検査を効率化し、半導体チップを低コストで製造することができる。
以下、本発明の実施の形態を添付図面に従って説明する。図1は、本発明の一実施の形態による半導体チップの選別装置の概略構成を示す上面図である。選別装置は、架台10、ローダカセット11、待機ステージ12、エキスパンドステージ13、ピックアップユニット14、トレー搬送ユニット15、トレー回収ステージ16、アンローダカセット17、エキスパンドステージ駆動回路30、ピックアップユニット駆動回路40、画像処理/制御装置100、及び光学系を含んで構成されている。なお、図1においては、光学系のうちエリアカメラ25のみが示されている。
まず、前工程において、半導体ウェーハは、上面が粘着性を有する伸縮性のフィルム2に載せられた状態で、フィルム2を切らないようにダイシングされる。ダイシング後の半導体チップ1は、フィルム2に載せられ状態で、ローダカセット11に収納される。ローダカセット11は、ダイシング後の半導体チップ1を載せたフィルム2を複数収納する。
図1において、選別装置の架台10の上には、待機ステージ12、エキスパンドステージ13及びトレー回収ステージ16が設置されている。待機ステージ12の近傍には、ローダカセット11が搬入される。そして、図示しないロボット等により、半導体チップ1を載せたフィルム2がローダカセット11から取り出されて、待機ステージ12に搭載される。
待機ステージ12に搭載されたフィルム2は、図示しないロボット等により、エキスパンドステージ13に搭載される。エキスパンドステージ13の上空には、エリアカメラ25が配置されている。エキスパンドステージ13は、まず、フィルム2を中心から外側へ引っ張り、これによりフィルム2に載せられた各半導体チップ1同士の間隔が広がる。その状態で、エキスパンドステージ13は、エキスパンドステージ駆動回路30の駆動によりXY方向に移動して、フィルム2上の各半導体チップ1をエリアカメラ25の下方に順次位置決めする。このとき、エキスパンドステージ13は、エリアカメラ25の下方に位置決めされた半導体チップをフィルム2の下方から突き上げて、他の半導体チップよりも高い位置に位置決めする。画像処理/制御装置100は、このような半導体チップの位置決めが行われるように、エキスパンドステージ駆動回路30の制御を行う。
なお、エリアカメラ25の下方に位置決めする半導体チップの数は1度に1つとは限らず、エリアカメラ25の視野に応じて、複数の半導体チップをエリアカメラ25の下方に位置決めしてもよい。
エリアカメラ25は、エリアカメラ25の下方に位置決めされた半導体チップの表面の画像を取得し、画像信号を画像処理/制御装置100へ出力する。画像処理/制御装置100は、入力した画像信号から、後述するように半導体チップに付けられた不良であることを示すマーク及び半導体チップの表面の欠陥を検出する。そして、検出結果に基づいて半導体チップの合否を判断する。
エキスパンドステージ13の近傍には、ピックアップユニット14及びトレー搬送ユニット15が設けられている。トレー搬送ユニット15は、良品用トレー3a及び不良品用トレー3bを保持して搬送する。ピックアップユニット14は、ピックアップユニット駆動回路40の駆動により、画像の取得が終了した半導体チップを真空吸着等でフィルム2から取り上げ、トレー搬送ユニット15に保持された良品用トレー3a又は不良品用トレー3bに収納する。このとき、画像処理/制御装置100は、半導体チップの合否判断で合格した半導体チップは良品用トレー3aに収納され、不合格となった半導体チップは不良品用トレー3bに収納されるように、ピックアップユニット駆動回路40の制御を行う。
良品用トレー3a又は不良品用トレー3bに半導体チップが満載されると、搬送ユニット15は、画像処理/制御装置100又は図示しない別の制御装置の制御により、満載となった良品用トレー3a又は不良品用トレー3bをトレー回収ステージ16に搭載する。トレー回収ステージ16に搭載された良品用トレー3a及び不良品用トレー3bは、図示しないロボット等により、アンローダカセット17に収納される。
図2は、図1に示した半導体チップの選別装置の光学系及び画像処理/制御装置を示す図である。光学系は、白色光源20、レンズ21,22、ハーフミラー23、リレーレンズ24、及びエリアカメラ25を含んで構成されている。画像処理/制御装置100は、CPU110、画像メモリ120、及び欠陥検出回路130を含んで構成されている。
白色光源20から発生した照明光は、レンズ21を介して放射され、レンズ22により平行光線束となって、ハーフミラー23に入射する。ハーフミラー23で反射された照明光は、リレーレンズ24を介して、エキスパンドステージ13に搭載されたフィルム2上の半導体チップ1の表面へ照射される。リレーレンズ24は、半導体チップ1の表面とエリアカメラ25の受光面とが共役な関係となるように、複数のレンズ群で構成されている。半導体チップ1の表面で反射した反射光は、リレーレンズ24を通ってハーフミラー23に入射し、ハーフミラー23を透過した反射光は、エリアカメラ25の受光面で結像する。エリアカメラ25は、受光面で検出した光の強度と位置とに応じた画像信号を画像処理/制御装置100へ出力する。
エリアカメラ25からの画像信号は、画像処理/制御装置100の画像メモリ120及び欠陥検出回路130に入力される。画像メモリ120は、CPU110の制御により、入力した画像信号を記憶する。欠陥検出回路130は、エリアカメラ25からの画像信号と画像メモリ120に記憶された1つ前の半導体チップの画像信号とを比較することにより、半導体チップに付けられた不良であることを示すマークと半導体チップの表面の欠陥とを検出する。ここで検出する欠陥は、例えば、半導体チップの欠け、半導体チップの表面の傷や異物、半導体チップの表面に形成されたバンプの欠如や形状不良等とする。
CPU110は、画像メモリ120の書込み及び読出しの制御を行い、また半導体チップの位置決めが行われるようにエキスパンドステージ駆動回路30の制御を行う。さらに、CPU110は、欠陥検出回路130の検出結果に基づいて半導体チップの合否を判断し、良品及び不良品の選別が行われるようにピックアップユニット駆動回路40の制御を行う。
図3は、本発明の一実施の形態による半導体チップの製造方法の一部を示すフローチャートである。本実施の形態は、チップサイズパッケージの半導体チップの例を示す。まず、露光、現像、エッチング等の処置により、半導体ウェーハ上に複数の半導体集積回路を形成する(ステップ301)。続いて、各半導体集積回路の入出力端子の上に、突起電極となるバンプを形成する(ステップ302)。次に、従来と同様に、プロービング検査により各半導体集積回路の電気的特性を測定し(ステップ303)、測定結果に基づいて各半導体集積回路の合否を判断する(ステップ304)。そして、不合格となった半導体集積回路には、不良であることを示すマークを付ける(ステップ305)。その後、半導体ウェーハをダイシングして、個々の半導体チップに分割する(ステップ306)。
ダイシング後、本発明の半導体チップの選別装置を用いて半導体チップの外観検査を行い(ステップ307)、検査結果に基づいて各半導体チップの合否を判断する(ステップ308)。そして、合格した半導体チップは良品用トレーに収納し(ステップ309)、不合格となった半導体チップは不良品用トレーに収納する(ステップ310)。
本実施の形態によれば、ダイシング後の半導体チップをトレーに収納する前に半導体チップの外観検査を行い、外観検査後に半導体チップをトレーに収納するため、従来のようにイントレー検査を行う必要がなくなり、工程数が減少する。また、このときの外観検査は、半導体チップをトレーに収納する前に行うため、イントレー検査に比べて半導体チップの表面の欠陥の検出が容易である。さらに、従来のようなイントレー検査後の不良チップの入れ替えもなくなるので、その分の工程数も減少する。従って、ダイシング後の半導体チップの検査及び選別を効率よく行うことができる。
なお、半導体チップの種類や出荷形態等によっては、必要に応じて、半導体ウェーハのダイシング前にも、表面検査装置を用いた半導体ウェーハの表面検査を行い、各半導体集積回路の表面に欠陥がないか否を検査する。その場合、半導体ウェーハの表面検査で欠陥が検出された半導体チップについては、ダイシング後の半導体チップの外観検査を省略する。これにより、ダイシング後の半導体チップの検査がさらに効率化される。あるいは、ダイシング後の半導体チップの外観検査のみで十分な場合は、従来必要であった半導体ウェーハの表面検査を省略する。これにより、検査が全体として効率化される。
また、半導体チップの種類によっては、半導体ウェーハのダイシング前にプロービング検査を行わず、またはプロービング検査行っても不良であることを示すマークを付けない場合もありえる。その場合にはダイシング後の半導体チップの外観検査で欠陥の検出のみ行えばよく、本発明はそのような場合も含むものである。
本発明は、チップサイズパッケージの半導体チップに限らず、従来イントレー検査が必要であった各種の半導体チップに適用される。
1…半導体チップ
2…フィルム
3a…良品用トレー
3b…不良品用トレー
10…架台
11…ローダカセット
12…待機ステージ
13…エキスパンドステージ
14…ピックアップユニット
15…トレー搬送ユニット
16…トレー回収ステージ
17…アンローダカセット
25…エリアカメラ
30…エキスパンドステージ駆動回路
40…ピックアップユニット駆動回路
100…画像処理/制御装置
110…CPU
120…画像メモリ
130…欠陥検出回路。
2…フィルム
3a…良品用トレー
3b…不良品用トレー
10…架台
11…ローダカセット
12…待機ステージ
13…エキスパンドステージ
14…ピックアップユニット
15…トレー搬送ユニット
16…トレー回収ステージ
17…アンローダカセット
25…エリアカメラ
30…エキスパンドステージ駆動回路
40…ピックアップユニット駆動回路
100…画像処理/制御装置
110…CPU
120…画像メモリ
130…欠陥検出回路。
Claims (4)
- ダイシング後の半導体チップを選別する半導体チップの選別装置であって、
前記半導体チップを載せたフィルムを搭載し、前記半導体チップの間隔を広げるエキスパンドステージと、
該エキスパンドステージに搭載された前記半導体チップの表面の画像を取得する画像取得手段と、
該画像取得手段が取得した画像から半導体チップの少なくとも表面の欠陥を検出する画像処理手段と、
該画像処理手段での検出結果に応じて前記半導体チップを合否判定する制御装置と、
該制御装置での合否判定に基いて、前記半導体チップが合格の場合には良品用トレーに収納し、前記半導体チップが不合格の場合には不良品用トレーに収納するチップ移動手段とを備えたことを特徴とする半導体チップの選別装置。 - ダイシング後の半導体チップを選別する半導体チップの選別装置であって、
前記半導体チップを載せたフィルムを搭載し、前記半導体チップの間隔を広げるエキスパンドステージと、
該エキスパンドステージに搭載された前記半導体チップの表面の画像を取得する画像取得手段と、
該画像取得手段からの画像信号を記憶する画像メモリと、
前記画像取得手段からの画像信号と前記画像メモリに記憶された画像信号とを比較し、前記半導体チップの不良マークと半導体チップの表面の欠陥を検出する検出回路と、
該検出回路での検出結果に基いて前記半導体チップを合否判定する制御装置と、
該制御装置での合否判定に基いて、前記半導体チップが合格の場合には良品用トレーに収納し、前記半導体チップが不合格の場合には不良品用トレーに収納するチップ移動手段とを備えたことを特徴とする半導体チップの選別装置。 - ダイシング後の半導体チップを選別する半導体チップの選別装置であって、
前記半導体チップを載せたフィルムを搭載し、前記半導体チップの間隔を広げるエキスパンドステージと、
該エキスパンドステージに搭載された前記半導体チップの表面の画像を取得する画像取得手段と、
該画像取得手段からの画像信号を記憶する画像メモリと、
前記画像取得手段からの画像信号と前記画像メモリに記憶された画像信号とを比較し、前記半導体チップの不良マークと半導体チップの表面の欠陥を検出する検出回路と、
該検出回路での検出結果に基いて前記半導体チップを合否判定する制御装置と、
前記半導体チップを収納する良品用トレー及び不良品用トレーと、
前記制御装置での合否判定に基いて、前記半導体チップが合格の場合には前記良品用トレーに収納し、前記半導体チップが不合格の場合には前記不良品用トレーに収納するチップ移動手段とを備えたことを特徴とする半導体チップの選別装置。 - ダイシング後の半導体チップを選別する半導体チップの選別装置であって、
前記半導体チップを載せたフィルムを搭載し、前記半導体チップの間隔を広げるエキスパンドステージと、
該エキスパンドステージに搭載された前記半導体チップの表面の画像を取得する画像取得手段と、
該画像取得手段からの画像信号を記憶する画像メモリと、
前記画像取得手段からの画像信号と前記画像メモリに記憶された画像信号とを比較し、前記半導体チップの不良マークと半導体チップの表面の欠陥を検出する検出回路と、
該検出回路での検出結果に基いて前記半導体チップを合否判定する制御装置と、
該制御装置での合否判定に基いて、前記半導体チップをトレーに収納するチップ移動手段とを備え、
前記半導体チップを収納するトレーは、良品用トレーと不良品用トレーとを有することを特徴とする半導体チップの選別装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007299054A JP2008172203A (ja) | 2007-11-19 | 2007-11-19 | 半導体チップの選別装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007299054A JP2008172203A (ja) | 2007-11-19 | 2007-11-19 | 半導体チップの選別装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003202135A Division JP2005044949A (ja) | 2003-07-25 | 2003-07-25 | 半導体チップの選別装置、半導体チップの選別方法、及び半導体チップの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008172203A true JP2008172203A (ja) | 2008-07-24 |
Family
ID=39699974
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007299054A Pending JP2008172203A (ja) | 2007-11-19 | 2007-11-19 | 半導体チップの選別装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008172203A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010045349A (ja) * | 2008-08-15 | 2010-02-25 | Mjc Probe Inc | プローブ試験および選別装置 |
KR20120120125A (ko) * | 2009-12-23 | 2012-11-01 | 이스메카 세미컨덕터 홀딩 에스.아. | 시각 시스템을 구비한 웨이퍼 핸들러 |
CN108666238A (zh) * | 2017-03-28 | 2018-10-16 | 捷进科技有限公司 | 芯片贴装装置及半导体器件的制造方法 |
KR20190114128A (ko) * | 2018-03-29 | 2019-10-10 | 삼성전자주식회사 | 칩 이송 장치 및 이를 이용한 칩 이송 방법 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0429352A (ja) * | 1990-05-24 | 1992-01-31 | Sanken Electric Co Ltd | 半導体装置の製造方法 |
JPH07159488A (ja) * | 1993-12-10 | 1995-06-23 | Sony Corp | 半導体製造装置および半導体装置の仕分け方法 |
-
2007
- 2007-11-19 JP JP2007299054A patent/JP2008172203A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0429352A (ja) * | 1990-05-24 | 1992-01-31 | Sanken Electric Co Ltd | 半導体装置の製造方法 |
JPH07159488A (ja) * | 1993-12-10 | 1995-06-23 | Sony Corp | 半導体製造装置および半導体装置の仕分け方法 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010045349A (ja) * | 2008-08-15 | 2010-02-25 | Mjc Probe Inc | プローブ試験および選別装置 |
KR20120120125A (ko) * | 2009-12-23 | 2012-11-01 | 이스메카 세미컨덕터 홀딩 에스.아. | 시각 시스템을 구비한 웨이퍼 핸들러 |
JP2013516056A (ja) * | 2009-12-23 | 2013-05-09 | イスメカ セミコンダクター ホールディング エス アー | ビジョンシステムを含むウェハハンドラ |
KR101683576B1 (ko) * | 2009-12-23 | 2016-12-06 | 이스메카 세미컨덕터 홀딩 에스.아. | 시각 시스템을 구비한 웨이퍼 핸들러 |
CN108666238A (zh) * | 2017-03-28 | 2018-10-16 | 捷进科技有限公司 | 芯片贴装装置及半导体器件的制造方法 |
CN108666238B (zh) * | 2017-03-28 | 2022-05-27 | 捷进科技有限公司 | 芯片贴装装置及半导体器件的制造方法 |
KR20190114128A (ko) * | 2018-03-29 | 2019-10-10 | 삼성전자주식회사 | 칩 이송 장치 및 이를 이용한 칩 이송 방법 |
KR102486822B1 (ko) | 2018-03-29 | 2023-01-10 | 삼성전자주식회사 | 칩 이송 장치 및 이를 이용한 칩 이송 방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100863140B1 (ko) | 반도체 웨이퍼의 이물 검사 및 리페어 시스템과 그 방법 | |
CN109427605B (zh) | 半导体制造设备和使用其制造半导体器件的方法 | |
WO2015021206A1 (en) | Setting up a wafer inspection process using programmed defects | |
JP2020013841A (ja) | 半導体製造装置および半導体装置の製造方法 | |
JP2008172203A (ja) | 半導体チップの選別装置 | |
JP6818608B2 (ja) | ダイボンディング装置および半導体装置の製造方法 | |
KR100294128B1 (ko) | 반도체 칩상의 본딩패드에 대한 테스트방법 | |
US7129507B2 (en) | Chip mis-position detection method | |
KR100748464B1 (ko) | 반도체 장치 제조 방법 | |
JP2005044949A (ja) | 半導体チップの選別装置、半導体チップの選別方法、及び半導体チップの製造方法 | |
JP7437987B2 (ja) | ダイボンディング装置および半導体装置の製造方法 | |
KR20160002476A (ko) | 프로브 카드를 이용한 웨이퍼 테스트 시스템 및 방법 | |
KR101362548B1 (ko) | 다이 본딩 공정에서 다이를 검사하는 방법 | |
KR100819796B1 (ko) | 반도체패키지의 분류방법 | |
KR20120129302A (ko) | 웨이퍼 결함 고속 검사장치 | |
JP2003322625A (ja) | 半導体チップ検査方法及び半導体チップ検査装置 | |
JP2010190740A (ja) | 基板検査装置、方法およびプログラム | |
CN111725086A (zh) | 半导体制造装置以及半导体器件的制造方法 | |
JP4093930B2 (ja) | フレーム搬送プローバ | |
JP2005017168A (ja) | 外観検査装置、外観検査方法、及び半導体チップの製造方法 | |
KR20150073512A (ko) | 다이 검사 장치 | |
CN111106025B (zh) | 边缘缺陷检查方法 | |
KR101551351B1 (ko) | 엘이디 리드프레임 검사 방법 | |
JPH0722475A (ja) | ダイボンディング方法およびダイボンダ | |
JPH0329335A (ja) | 半導体チッププローバ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Effective date: 20100510 Free format text: JAPANESE INTERMEDIATE CODE: A712 |
|
A977 | Report on retrieval |
Effective date: 20100617 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Effective date: 20100622 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A02 | Decision of refusal |
Effective date: 20101019 Free format text: JAPANESE INTERMEDIATE CODE: A02 |